[go: up one dir, main page]

TWI848035B - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TWI848035B
TWI848035B TW108147652A TW108147652A TWI848035B TW I848035 B TWI848035 B TW I848035B TW 108147652 A TW108147652 A TW 108147652A TW 108147652 A TW108147652 A TW 108147652A TW I848035 B TWI848035 B TW I848035B
Authority
TW
Taiwan
Prior art keywords
temperature
electronic device
polymer material
target substrate
item
Prior art date
Application number
TW108147652A
Other languages
English (en)
Other versions
TW202125745A (zh
Inventor
陳顯德
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW108147652A priority Critical patent/TWI848035B/zh
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Priority to CN202311741233.2A priority patent/CN117542852A/zh
Priority to CN202011515877.6A priority patent/CN113035849A/zh
Priority to CN202311733417.4A priority patent/CN117542849A/zh
Priority to CN202311734953.6A priority patent/CN117542850A/zh
Priority to CN202311732723.6A priority patent/CN117542848A/zh
Priority to CN202311741050.0A priority patent/CN117542851A/zh
Priority to US17/132,719 priority patent/US11502233B2/en
Publication of TW202125745A publication Critical patent/TW202125745A/zh
Priority to US18/653,782 priority patent/USRE50686E1/en
Priority to US18/677,704 priority patent/USRE50719E1/en
Application granted granted Critical
Publication of TWI848035B publication Critical patent/TWI848035B/zh

Links

Images

Classifications

    • H10W72/20—
    • H10W72/00—
    • H10W90/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W72/07255—
    • H10W72/07336—
    • H10W72/2524—
    • H10W90/724—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一種電子裝置包括：一目標基板、陣列式微半導體結構、陣列式接合件、以及一接合層。陣列式微半導體結構設於目標基板。陣列式接合件對應陣列式微半導體結構、且電連接陣列式微半導體結構至目標基板之圖樣電路；倆倆接合件彼此獨立；各該接合件為由設於該目標基板之一導電墊片、與設於各該微半導體結構之一導電電極通過共晶鍵合之一體性構件。接合層連接各微半導體結構至目標基板；其中，該接合層不具導電材料；各該接合件恰由該接合層接觸包覆，該接合層與該等陣列式接合件形成同層關係。

Description

電子裝置及其製造方法
本發明係關於一種電子裝置，以及一種微半導體結構共晶接合之電子裝置及其製造方法。
傳統發光二極體(邊長大於150微米以上)在製造光電裝置的過程中，是以磊晶(Epitaxy)、黃光、鍍金屬、蝕刻等製程製作發光二極體之後，經切割得到一顆一顆的發光二極體晶粒，並利用打線接合或共晶接合使發光二極體的電極與電路基板電連接。但是，對於微發光二極體而言，由於尺寸相當小(例如只有25微米或更小)，無法以傳統的打線接合或共晶接合的設備進行電極的電連接。
因此，對微米尺寸或更小的微發光二極體或微半導體結構進行電連接，業界亟需有對應的方式。
本發明為提供一種電子裝置及其製造方法，可廣泛應用於不同微半導體結構之電子裝置。
本發明為提供一種電子裝置及其製造方法，可解決因微米尺寸或更小的微半導體結構的電連接需求。
本發明為提供一種電子裝置及其製造方法，除對微米尺寸或更小的微半導體結構提供電連接外，更降低了成本。
本發明提供一種電子裝置包括：一目標基板、陣列式微半導體結構、陣列式接合件、以及一接合層。陣列式微半導體結構設於目標基板。陣列式接合件對應陣列式微半導體結構、且電連接陣列式微半導體結構至目標基板之圖樣電路；倆倆接合件彼此獨立；各該接合件為由設於該目標基板之一導電墊片、與設於各該微半導體結構之一導電電極通過共晶 鍵合之一體性構件；各該接合件定義有連接各該微半導體結構之一第一端、連接該目標基板之一第二端、以及連接該第一端、第二端之一周部。接合層連接各微半導體結構至目標基板；其中，該接合層不具導電材料；各該接合件之該周部恰由該接合層接觸包覆，該接合層與該等陣列式接合件形成同層關係。
在一實施例中，各該接合件銦金合金系統之共晶鍵合。
在一實施例中，各該接合件為銦鎳合金系統之共晶鍵合。
在一實施例中，該接合層之該高分子材料包括環氧樹脂系、或壓克力系。
在一實施例中，該接合層之該高分子材料之固化溫度為170-220℃。
在一實施例中，該接合層之該高分子材料之玻璃轉移溫度大於240℃。
本發明提供一種電子裝置之製造方法，包括：塗覆高分子材料至一預備厚度於具有一導電墊片之一目標基板上；由塗覆在該目標基板上之該高分子材料拾取具有一導電電極之陣列式微半導體結構；以及，共晶接合互相對應之該導電電極與該導電墊片。
其中，該導電墊片包括一第一金屬，該高分子材料不具導電粒子；其中，該高分子材料定義一黏滯度-溫度變化特徵：於一第一溫度具有一第一黏滯性，於一第二溫度具有一第二黏滯性，於一第三溫度具有一第三黏滯性，於一第四溫度具有一第四黏滯性，於一第五溫度具有一第五黏滯性；其中，該第一溫度至第五溫度為有序遞增，該第一溫度為一常溫、該第五溫度為一玻璃轉移溫度；該第三、第五黏滯性分別為一極限值，該第三黏滯性為一極小值、該第五黏滯性為一極大值；該第二黏滯性鄰近該第三黏滯性。
其中，包括一第二金屬之該導電電極設於各該微半導體結構上，設於各該微半導體結構之該導電電極對應至設於該目標基板之該導電墊片；其中，該第一、第二金屬之間定義有一共晶溫度，該共晶溫度介於該第三、第四溫度之間。
其中，包括對該等陣列式微半導體結構、該高分子材料、與該目標基板，由該第一溫度開始增溫至該第四溫度，並依序執行下列步驟：
於該第二溫度開始，使該等陣列式微半導體結構與該目標基板以一第一壓力彼此迫近：對該等陣列式微半導體結構或/和該目標基板施壓該第一壓力；以及
於該共晶溫度開始，使該等陣列式微半導體結構與該目標基板以一第二壓力彼此迫緊：對該等陣列式微半導體結構或/和該目標基板施壓該第二壓力，使具該第一金屬之該導電墊片與具該第二金屬之該導電電極互熔並通過迫緊產生共晶鍵結。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度相對該第三溫度低10℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度相對該第三溫度高90-100℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度相對該共晶溫度高10-40℃。
在一實施例中，該第一、第二金屬互為銦、金。
在一實施例中，該第一、第二金屬互為銦、鎳。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該共晶溫度為160℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該高分子材料包括環氧樹脂系、或壓克力系。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第五溫度(玻璃轉移溫度)大於240℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該預備厚度為2-7μm。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度為70-110℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度為90℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第三溫度為80-120℃。
在一實施例中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度為170-220℃。
在一實施例中，共晶接合之步驟中：該第一壓力介於1-10MPa之間，並持續2-40秒。
在一實施例中，共晶接合之步驟中：該第二壓力為0.5MPa與50MPa之間，並持續5-60秒。
10:電子裝置
100:目標基板
110:板材
120:導電墊片
200:微半導體結構
210:本體
220:導電電極
300:接合件
310:第一端
320:第二端
330:周部
400:接合層
400a、400b、400c:高分子材料
500:施壓裝置
h1:預備厚度
T1~T5、T3’、T4’、Tm、Tm’:溫度
V1~V5:黏滯度
C1:實化曲線
C2:虛化曲線
S10、S20、S30、S32、S34:步驟
圖1為本發明之電子裝置之示意圖；
圖1A為圖1之局部放大圖；
圖2為本發明之電子裝置製造方法之流程示意圖。
圖3A至圖3E，為本發明之電子裝置之製造方法對應圖2之一實施例的製造示意圖；以及
圖4A為本發明中高分子材料之黏滯度-溫度變化特徵圖；圖4B為對應圖4A之另一黏滯度-溫度變化特徵圖。
以下將參照相關圖式，說明依本發明較佳實施例之電子裝置及其製造方法，其中相同的元件將以相同的參照符號加以說明。
本發明所述包括具有陣列式「半導體元件」之「電子裝置」，例如(但不限於)顯示面板、廣告看板、感測裝置、半導體裝置或照明裝置等。所使用「微」半導體結構、「微」半導體器件係同義使用且泛指微尺度的半導體元件。「半導體結構」包含(但不限於)高品質單晶半導體及多晶半導體、經由高溫處理而製造之半導體材料、摻雜半導體材料、有機及無機半導體，以及具有一或多個額外半導體組件或非半導體組件之組合半導體材料及結構(諸如，介電層或材料，或導電層或材料)。此外，半導體結構例如(但不限於)電晶體、包含太陽能電池之光伏打器件、二極體、發光二極體、能量 光束、p~n接面、光電二極體、積體電路及感測器之半導體器件及應用前述器件的組件。
本文中所使用之「目標基板」指用於接收微半導體結構之非原生基板。原生基板或非原生基板基板之材料的實施例如(但不限於)聚合物、塑膠、樹脂、聚醯亞胺、聚萘二甲酸乙二酯、聚對苯二甲酸伸乙基酯、金屬、金屬箔、玻璃、石英、玻璃纖維、可撓性玻璃、半導體、藍寶石、金屬-玻璃纖維複合板、金屬-陶瓷複合板等。
本文中所使用之「拾取」，指拾取至少一排之至少部分的微半導體結構，其數量及範圍視目標基板的設計需求而決定。
本文中所使用之「陣列式」，指可依需求而排列成一直行、或一橫列、或行與列的矩陣狀，或是排列成多邊形或不規則狀，並不限制。
請參照圖1為本發明電子裝置10之一實施例之示意圖。電子裝置10包括：一目標基板100、陣列式微半導體結構200、陣列式接合件300、以及一接合層400。請同時參閱圖3A，目標基板100包括一板材110，板材110上設有視電子裝置10的需求而設計之圖樣電路(未繪示)，且圖樣電路上具有多個導電墊片。復參圖1，陣列式微半導體結構200設於目標基板100且對應目標基板100之圖樣電路，各微半導體結構200包括一本體210；陣列式接合件300對應陣列式微半導體結構200、且電連接陣列式微半導體結構200至目標基板100之圖樣電路，倆倆接合件300彼此獨立。請同時參閱圖3E，各個接合件300為由設於目標基板100其中一導電墊片、與設於各微半導體結構200之一導電電極互相對應且通過共晶鍵合之一體性構件。如圖1A，各個接合件300定義有連接各微半導體結構200之一第一端310、連接目標基板100(或其圖樣電路)之一第二端320、以及連接第一端310、第二端320之一周部330。接合層400連接各微半導體結構200至目標基板100；其中，接合層400不具導電材料，例如為不具有導電粒子之高分子材料；各接合件300之周部330恰由接合層400接觸包覆，使接合層400與前述多個(陣列式)接合件300共同形成同層關係。接合層400在此為進行特定製程(參閱圖3D至圖3E)後經固化之高分子材料，與各接合件300類似，可提供各微半導體結構200(本體210)與目標基板100(或 其圖樣電路)之間的連接。
請參閱圖2、圖3A至圖3E，為本發明電子裝置100之製造方法之其中一實施例之流程圖及其示意圖。
如圖2A所示，本發明之電子裝置之製造方法包括下列步驟S10、步驟S20、步驟S30：
步驟S10：如圖3B，塗覆高分子材料400a至一預備厚度h1於目標基板100上。請參圖3A，目標基板100除包括板材110外，尚具有設在板材110上的圖樣電路、以及設於圖樣電路上具有一第一金屬之一導電墊片120。
其中，高分子材料400a為不具導電粒子的可固化材料，例如(但不限於)環氧樹脂系(Epoxy)或壓克力系。在此，不具導電粒子的高分子材料400a有別於傳統的異方性導電膠(Anisotropic Conductive Film,ACF)，不需要散佈於膠中且成本占比極高的導電粒子/導電球，並搭配如後的步驟，可廣泛應用於不同具有微半導體結構之電子裝置，並顯然具有低成本的優勢。
其中，同時參閱圖4A，高分子材料400a定義一黏滯度-溫度變化特徵：於一第一溫度T1具有一第一黏滯度V1，於一第二溫度T2具有一第二黏滯度V2，於一第三溫度T3具有一第三黏滯度V3，於一第四溫度T4具有一第四黏滯性V4，於一第五溫度T5具有一第五黏滯性V5。如圖4A所示，第一溫度T1至第五溫度T5為有序遞增，第一溫度T1為一常溫，通常在25℃-30℃之間。高分子材料發生固化的溫度最早可溯自第三溫度T3，而第五溫度T5為高分子材料400a的一玻璃轉移溫度；第三黏滯度V3、第五黏滯性V5分別為一極限值，如圖4A所示，第三黏滯度V3為一極小值、第五黏滯性V5為一極大值；第二溫度T2為本發明所選定的其中一工作溫度，使第二黏滯度V2鄰近第三黏滯度V3；第四溫度T4為本發明所選定的另一工作溫度，介於第三溫度T3與第五溫度T5之間，使第四黏滯性V4介於第三黏滯度V3、第五黏滯性V5之間。
預備厚度h1可依所選取的高分子材料、以及如圖4A的黏滯度-溫度變化特徵，而選擇2至7微米(micro meter,μm)的厚度範圍，如 2μm、3μm、5μm、6μm、6.5μm、或7μm。
請注意，由於高分子材料400a在不同溫度具有不同的黏滯性，本質上雖為同一材料，係因各階段高分子之間的鍵結不同所造成。是以圖3A至圖3E中，高分子材料400a為常溫鍵結的高分子材料、高分子材料400b為第二溫度T2鍵結的高分子材料、高分子材料400c為第四溫度T4鍵結的高分子材料最後經固化後鍵結穩定的高分子材料形成如圖1中的接合層400；其中，接合層400可依本發明中所示或等效之製造方法所製成。
本實施例中，導電墊片120係例示以一對為單位，配合以下揭示的雙電極元件，然而並不以一對導電墊片120為限制。本實施例中，高分子材料400a係例示以覆蓋導電墊片120，但不以覆蓋導電墊片120為限制。
步驟S20：如圖3C，由塗覆在目標基板100上之高分子材料400a接觸一起始基板(圖未示)、並自起始基板拾取部份或全部的陣列式微半導體結構200。
本實施例中，起始基板可為一原生基板或非原生基板，且自起始基板拾取的陣列式微半導體結構200，其數量占比可為起始基板的部分或全部；在此，所拾取的數量占比非本發明所考慮。
各微半導體結構200除包括本體210外，更包括具一第二金屬之一導電電極220，且導電電極220設於本體210上；本實施例中的微半導體結構200為一雙電極結構，但不以雙電極為限制。
設於各微半導體結構200之導電電極220可一對一地對應至設於圖樣電路120之導電墊片300，本實施例中，各微半導體結構200之導電電極220與目標基板100之導電墊片120之間以高分子材料彼此連接，但不以此為限制；例如，各微半導體結構200之本體210與目標基板100之板材110或其圖樣電路之間以高分子材料彼此連接，使導電電極220與導電墊片300一對一地對應即可。
請注意，導電墊片120之第一金屬、導電電極220之第二金屬之間定義有一共晶溫度Tm；同時參閱圖4A，此共晶溫度Tm視所選擇的金屬系統而有不同，且此金屬系統亦須搭配前述的高分子材料，使共晶溫 度Tm介於高分子材料的第三溫度T3與第四溫度T4之間。本實施例中，第一、第二金屬係由銦金合金系統中選擇，亦即第一、第二金屬分別包含銦、金，或第一、第二金屬互置為包含金、銦。為使本實施例更易於理解，可對銦金再選擇一特定比例使共晶溫度Tm保持約160℃左右；所述的特定比例可選擇銦金比為2：1。
步驟S30：共晶接合互相對應之導電電極220與導電墊片120；其中，包括對陣列式微半導體結構200、高分子材料400a、與目標基板200，由第一溫度T1持續增溫至第四溫度T4，並在增溫過程中依序執行下列包括如圖3D之步驟S32、與如圖3E之步驟S34。
步驟S32：同時參閱圖3D、圖4A，於第二溫度T2開始，使陣列式微半導體結構200與目標基板100以一第一壓力P1彼此迫近：且不限於單獨對陣列式微半導體結構200或單獨對目標基板100施壓，或者同時對二者施壓。
本實施例中，以一虛化圖示的施壓裝置500表示對陣列式微半導體結構200施壓為例。
由於從第一溫度T1持續增溫，具黏滯度V1的高分子材料400a因增溫至第二溫度T2而變成具較低黏滯度V2的高分子材料400b時，高分子材料400b具有較自由的流動性，此時使微半導體結構200與目標基板100彼此迫近的同時，因持續增溫至第三溫度T3，可將導電電極220與導電墊片120之間越來越自由流動的高分子材料有較高的機率得以被排開、或直至被完全排除。
從圖4A可知，第三溫度T3時的高分子材料具有相對極小的黏滯度V3，故第三溫度T3時的高分子材料具有相對極高的流動性，推論為最容易排除高分子材料的溫度點；然而，通過第三溫度T3，高分子材料的黏滯性由黏滯度V3立即反轉。本發明有意識地選擇於第三溫度T3前的第二溫度T2即開始將導電電極220與導電墊片120彼此迫近，使排除高分子材料的時點提前，高分子材料被排開的時間從而得以延長。
本步驟中，以第一壓力P1迫近兩者的時間，可持續有一第一時間段。換句話說，第一壓力P1係用來排開彼此對應的導電電極220與 導電墊片120之間的高分子材料，第一時間段則為排膠的時間長度。
本步驟中，以第一壓力P1迫近兩者並可直至導電電極220與導電墊片120彼此接觸。
步驟S34：同時參閱圖3E、圖4A，於共晶溫度Tm開始，使陣列式微半導體結構200與目標基板100以一第二壓力P2彼此迫緊：由於第四溫度T4高於前述的共晶溫度Tm，對陣列式微半導體結構200或/和目標基板100施壓第二壓力P2，使具第一金屬之導電墊片120與具第二金屬之導電電極220互熔並通過迫緊產生共晶鍵結。
同上，本步驟的第二壓力P2可對陣列式微半導體結構200與目標基板100之一或同時施加。
此時，具第一金屬之導電墊片120與具第二金屬之導電電極220以共晶鍵結而可如圖1A的接合件300，呈一體性構件。而隨著溫度增加，高分子材料400c持續固化而形成如圖1的接合層400，用以連接各微半導體結構200(本體210)與目標基板100(或其圖樣電路)。
從圖4A可知，第四溫度T4為高分子材料開始固化的溫度；本發明有意識地選擇介於第三溫度T3與第四溫度T4之間的共晶溫度Tm，高分子材料固化之前，即迫緊導電電極220與導電墊片120，使兩者之間達到共晶鍵結；並在增溫的同時，高分子材料可逐漸固化為如圖1的接合層400。
本步驟中，以第二壓力P2迫緊兩者的時間，可持續有一第二時間段。
復參閱圖4A，相對第一、第二金屬已經選定的銦金合金系統、及其所達成的共晶溫度Tm，高分子材料選定系統(但不限於)環氧樹脂系(Epoxy)或壓克力系，使第五溫度T5(玻璃轉移溫度)大於240℃，或進一步選擇第五溫度T5(玻璃轉移溫度)保持在約260℃的高分子材料。根據步驟S32，共晶溫度Tm介於第三溫度T3與第四溫度T4之間，選定在高分子材料的黏滯性發生極小值之前，對導電電極220與導電墊片120之間的高分子材料進行排除，意即選定在第三溫度T3之前的第二溫度T2排除導電電極220與導電墊片120之間的高分子材料；在增溫至共晶溫度Tm左右、且不 超過第五溫度T5(玻璃轉換溫度)，加壓使導電電極220與導電墊片120共晶鍵結。換句話說，只要選定金屬系統的共晶溫度Tm介於高分子材料系統的極小黏滯性的溫度T3與第四溫度T4之間，通過步驟S30的分段式步驟S32、S34，可達到如圖1所示，接合件300、接合層400形成同層關係。
值得注意的是，定義高分子材料系統的其中一種方式，可先選定第一、第二金屬的合金系統，在對應前述合金系統的高分子材料系統；或反向選擇。以選定的銦金合金系統、及其共晶溫度Tm約160℃為例，找出高分子材料對應圖4A中的黏滯度-溫度變化特徵，並對各個溫度定義出溫度區間：可選定第四溫度T4在170-220℃之間的高分子材料，或進一步選定在第四溫度T4在180-200℃之間的高分子材料。可選定第三溫度T3在80-120℃之間的高分子材料，或進一步選定在第三溫度T3在100℃的高分子材料。可選定第二溫度T2為70-110℃之間的高分子材料，或進一步選定在第二溫度T2在90℃的高分子材料。
或者，定義高分子材料系統的另一種方式，同樣以選定的銦金合金系統、及其共晶溫度Tm約160℃為例，找出高分子材料對應圖4A中的黏滯度-溫度變化特徵，優先決定以下三個溫度中的至少一溫度：第四溫度T4、第三溫度(極小黏滯性)T3、與共晶溫度Tm；從而根據以下公式決定所關聯的溫度：第四溫度T4相對共晶溫度Tm高10-40℃；第四溫度T4相對第三溫度T3高90-100℃；第二溫度T2相對第三溫度T3低10℃。在圖4B，以一實化曲線C1表示如圖4A的黏滯度-溫度變化特徵曲線，以虛化曲線C2表示第四溫度由T4降低至T4’，虛化曲線C2與實化曲線C1相同或近似，且能符合本段落所定義的區間，而仍可將共晶溫度Tm(約160℃)保持在第三溫度T3’與第四溫度T4’之間；或者，容許另一共晶金屬系統的共晶溫度Tm’(例如低於共晶溫度Tm)保持在第三溫度T3’與第四溫度T4’之間。
此外，共晶接合的製程中，第一壓力P1及其第一時間段、第二壓力P2及其第二時間段，均可根據製程需求而有所選擇。例如，可選定第一壓力P1介於1-10MPa之間，並使第一時間段持續2-40秒，如進一步選定第一壓力P1介於1-10MPa之間，並使第一時間段持續2、5、10、20、 30、或40秒等。例如，可選定第二壓力P2介於0.5MPa與50MPa之間，並使第二時間段持續5-60秒，如進一步選定第二壓力P2介於0.5MPa與50MPa之間，並使第二時間段持續5、10、20、30、40、50、或60秒等。
值得注意的是，第一金屬、第二金屬可選由銦鎳合金系統中選擇，亦即第一、第二金屬分別包含鎳、金，或互置。對銦鎳再選擇一特定比例使共晶溫度Tm約略保持150℃-160℃的範圍，亦可適用於圖4B之實化曲線的C1。
綜上所述，本發明的電子裝置10及其製造方法，所應用的高分子材料為不具導電粒子的可固化之高分子材料，不需要成本占比極高的導電粒子/導電球，並搭配本發明的製造方法，可廣泛應用於不同的領域的微半導體結構之電子裝置。不僅可解決因微米尺寸或更小的微半導體結構的電連接需求，同時也具有較低製造時間與成本。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10‧‧‧電子裝置
100‧‧‧目標基板
110‧‧‧板材
200‧‧‧微半導體結構
210‧‧‧本體
300‧‧‧接合件
400‧‧‧接合層

Claims (31)

  1. 一種電子裝置，包括：一目標基板；陣列式微半導體結構，設於該目標基板；陣列式接合件，對應該等陣列式微半導體結構、且電連接該陣列式微半導體結構至該目標基板；倆倆接合件彼此獨立；各該接合件為由設於該目標基板之一導電墊片、與設於各該微半導體結構之一導電電極通過共晶鍵合之一體性構件；各該接合件定義有連接各該微半導體結構之一第一端、連接該目標基板之一第二端、以及連接該第一端、第二端之一周部；以及一接合層，連接各該微半導體結構至該目標基板；其中，該接合層不具導電材料；各該接合件之該周部恰由該接合層接觸包覆，該接合層與該等陣列式接合件形成同層關係；其中該接合層包含一高分子材料，且該高分子材料的黏滯度依據至少一特定範圍的多個溫度變化，該特定範圍的該些溫度包含一第一溫度、一第二溫度、一第三溫度、一第四溫度及一第五溫度，並且其中，共晶鍵合於該第三溫度及該第四溫度之間產生。
  2. 如申請專利範圍第1項所述的電子裝置，其中各該接合件為銦金合金系統之共晶鍵合。
  3. 如申請專利範圍第1項所述的電子裝置，其中各該接合件為銦鎳合金系統之共晶鍵合。
  4. 如申請專利範圍第1項所述的電子裝置，其中該接合層之該高分子材料包括環氧樹脂系、或壓克力系。
  5. 如申請專利範圍第1項所述的電子裝置，其中該接合層之該高分子材料之固化溫度為170-220℃。
  6. 如申請專利範圍第1項所述的電子裝置，其中該接合層之該高分子材料之玻璃轉移溫度大於240℃。
  7. 一種電子裝置之製造方法，包括： 塗覆高分子材料至一預備厚度於具有一導電墊片之一目標基板上；其中，該導電墊片包括一第一金屬，該高分子材料不具導電粒子；其中，該高分子材料定義一黏滯度-溫度變化特徵：於一第一溫度具有一第一黏滯性，於一第二溫度具有一第二黏滯性，於一第三溫度具有一第三黏滯性，於一第四溫度具有一第四黏滯性，於一第五溫度具有一第五黏滯性；其中，該第一溫度至第五溫度為有序遞增，該第一溫度為一常溫、該第五溫度為一玻璃轉移溫度；該第三、第五黏滯性分別為一極限值，該第三黏滯性為一極小值、該第五黏滯性為一極大值；該第二黏滯性鄰近該第三黏滯性；由塗覆在該目標基板上之該高分子材料拾取具有一導電電極之陣列式微半導體結構；其中，包括一第二金屬之該導電電極設於各該微半導體結構上，設於各該微半導體結構之該導電電極對應至設於該目標基板之該導電墊片；其中，該第一、第二金屬之間定義有一共晶溫度，該共晶溫度介於該第三、第四溫度之間；以及共晶接合互相對應之該導電電極與該導電墊片；其中，包括對該等陣列式微半導體結構、該高分子材料、與該目標基板，由該第一溫度開始增溫至該第四溫度，並依序執行下列步驟：於該第二溫度開始，使該等陣列式微半導體結構與該目標基板以一第一壓力彼此迫近：對該等陣列式微半導體結構或/和該目標基板施壓該第一壓力；以及於該共晶溫度開始，使該等陣列式微半導體結構與該目標基板以一第二壓力彼此迫緊：對該等陣列式微半導體結構或/和該目標基板施壓該第二壓力，使具該第一金屬之該導電墊片與具該第二金屬之該導電電極互熔並通過迫緊產生共晶鍵結。
  8. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度相對該第三溫度低10℃。
  9. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度相對該第三溫度高90-100℃。
  10. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度相對該共晶溫度高10-40℃。
  11. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，該第一、第二金屬互為銦、金。
  12. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，該第一、第二金屬互為銦、鎳。
  13. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該共晶溫度約為160℃。
  14. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該高分子材料包括環氧樹脂系、或壓克力系。
  15. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第五溫度(玻璃轉移溫度)大於240℃。
  16. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該預備厚度為2-7μm。
  17. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度為70-110℃。
  18. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第二溫度為90℃。
  19. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第三溫度為80-120℃。
  20. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，塗覆該高分子材料至該預備厚度於該目標基板上之步驟中：該第四溫度為170-220℃。
  21. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，共晶接合之步驟中：該第一壓力介於1-10MPa之間，並持續2-40秒。
  22. 如申請專利範圍第7項所述的電子裝置之製造方法，其中，共晶接合之步驟中：該第二壓力為0.5MPa與50MPa之間，並持續5-60秒。
  23. 如申請專利範圍第1項所述的電子裝置，其中該接合層環繞各該接合件的該周部以及各該微半導體結構的部分。
  24. 如申請專利範圍第1項所述的電子裝置，其中該接合層具有一第一厚度，且該第一厚度小於各該接合件及各該微半導體結構的高度。
  25. 如申請專利範圍第1項所述的電子裝置，其中該接合層的至少一端具有圓弧狀外形。
  26. 如申請專利範圍第1項所述的電子裝置，其中該接合層的寬度小於該目標基板的寬度。
  27. 如申請專利範圍第1項所述的電子裝置，其中該第一溫度為室溫。
  28. 如申請專利範圍第1項所述的電子裝置，其中該第二溫度為70-110℃。
  29. 如申請專利範圍第1項所述的電子裝置，其中該第三溫度為80-120℃。
  30. 如申請專利範圍第1項所述的電子裝置，其中該第四溫度為170-220℃。
  31. 如申請專利範圍第1項所述的電子裝置，其中該第五溫度大於240℃。
TW108147652A 2019-12-25 2019-12-25 電子裝置及其製造方法 TWI848035B (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
TW108147652A TWI848035B (zh) 2019-12-25 2019-12-25 電子裝置及其製造方法
CN202011515877.6A CN113035849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311733417.4A CN117542849A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311734953.6A CN117542850A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311741233.2A CN117542852A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311732723.6A CN117542848A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
CN202311741050.0A CN117542851A (zh) 2019-12-25 2020-12-21 电子装置及其制造方法
US17/132,719 US11502233B2 (en) 2019-12-25 2020-12-23 Electronic device
US18/653,782 USRE50686E1 (en) 2019-12-25 2024-05-02 Electronic device
US18/677,704 USRE50719E1 (en) 2019-12-25 2024-05-29 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108147652A TWI848035B (zh) 2019-12-25 2019-12-25 電子裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW202125745A TW202125745A (zh) 2021-07-01
TWI848035B true TWI848035B (zh) 2024-07-11

Family

ID=76459053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147652A TWI848035B (zh) 2019-12-25 2019-12-25 電子裝置及其製造方法

Country Status (3)

Country Link
US (3) US11502233B2 (zh)
CN (6) CN117542852A (zh)
TW (1) TWI848035B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241323A (zh) * 2022-07-07 2022-10-25 隆基绿能科技股份有限公司 太阳能电池制备方法、太阳能电池及电池组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097354A1 (en) * 2004-11-10 2006-05-11 Mitsuhiko Ogihara Semiconductor composite apparatus, method for manufacturing the semiconductor composite apparatus, LED head that employs the semiconductor composite apparatus, and image forming apparatus that employs the LED head
US20150349217A1 (en) * 2006-09-28 2015-12-03 Koninklijke Philips N.V. Process for preparing a semiconductor structure for mounting
US20180166429A1 (en) * 2016-12-13 2018-06-14 Hong Kong Beida Jade Bird Display Limited Mass Transfer Of Micro Structures Using Adhesives
JP2019125780A (ja) * 2018-01-16 2019-07-25 優顕科技股▲ふん▼有限公司Ｕｌｔｒａ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐ． 導電性フィルム、光電半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP2004087705A (ja) * 2002-08-26 2004-03-18 Juki Corp ダイボンディング装置及びダイボンディング方法
US7279359B2 (en) * 2004-09-23 2007-10-09 Intel Corporation High performance amine based no-flow underfill materials for flip chip applications
US20080087875A1 (en) * 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
TWI685961B (zh) * 2016-06-17 2020-02-21 優顯科技股份有限公司 光電半導體裝置
US10037900B1 (en) * 2017-05-09 2018-07-31 Nxp B.V. Underfill stop using via bars in semiconductor packages
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
TWI653694B (zh) * 2017-09-13 2019-03-11 英屬開曼群島商錼創科技股份有限公司 微型發光元件陣列製造方法、轉移載板以及微型發光元件陣列
CN108803149B (zh) * 2018-07-20 2021-05-25 京东方科技集团股份有限公司 面光源及其制作方法以及液晶显示装置
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
US10840407B2 (en) * 2018-11-14 2020-11-17 Innolux Corporation Electronic device and method for manufacturing the same
US10903267B2 (en) * 2019-04-04 2021-01-26 Bor-Jen Wu System and method for making micro LED display
US11658262B1 (en) * 2019-07-12 2023-05-23 Innolux Corporation Method for manufacturing light emitting device
US20210151649A1 (en) * 2019-11-18 2021-05-20 Facebook Technologies, Llc Bonding of light emitting diode arrays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097354A1 (en) * 2004-11-10 2006-05-11 Mitsuhiko Ogihara Semiconductor composite apparatus, method for manufacturing the semiconductor composite apparatus, LED head that employs the semiconductor composite apparatus, and image forming apparatus that employs the LED head
US20150349217A1 (en) * 2006-09-28 2015-12-03 Koninklijke Philips N.V. Process for preparing a semiconductor structure for mounting
US20180166429A1 (en) * 2016-12-13 2018-06-14 Hong Kong Beida Jade Bird Display Limited Mass Transfer Of Micro Structures Using Adhesives
JP2019125780A (ja) * 2018-01-16 2019-07-25 優顕科技股▲ふん▼有限公司Ｕｌｔｒａ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐ． 導電性フィルム、光電半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11502233B2 (en) 2022-11-15
CN117542849A (zh) 2024-02-09
CN117542851A (zh) 2024-02-09
USRE50686E1 (en) 2025-12-02
TW202125745A (zh) 2021-07-01
US20210202814A1 (en) 2021-07-01
CN117542848A (zh) 2024-02-09
CN117542850A (zh) 2024-02-09
CN117542852A (zh) 2024-02-09
USRE50719E1 (en) 2025-12-30
CN113035849A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US8232640B2 (en) Device, method of manufacturing device, board, method of manufacturing board, mounting structure, mounting method, LED display, LED backlight and electronic device
WO2017031893A1 (zh) 柔性显示面板及其制造方法和柔性显示装置
CN108962914A (zh) 电子装置与其制造方法
CN110504282A (zh) 一种显示基板及其制作方法、显示装置
US20150016116A1 (en) Flexible led light bar and manufacturing method thereof
KR102634024B1 (ko) 접속 구조체의 제조 방법
CN110047990B (zh) 导电薄膜、光电半导体装置及其制造方法
KR102716739B1 (ko) 전자 장치 및 이를 포함하는 표시 장치
TWI848035B (zh) 電子裝置及其製造方法
CN100416343C (zh) 增加金属连线可靠度的结构
TWI693449B (zh) 電子裝置與其製造方法
TW202435404A (zh) 電子裝置
TW202435405A (zh) 電子裝置之製造方法
TWI881025B (zh) 電子裝置及其製造方法
KR101052633B1 (ko) 전기적 단락을 방지하기 위한 전기적 접합 구조물 및 그 제조방법
TWI751848B (zh) 電子元件的接合方法
CN210073815U (zh) 一种柔性芯片封装结构
US12132156B2 (en) Display device and manufacturing method thereof
CN111091764B (zh) 电子装置与其制造方法
KR20120124000A (ko) 불소 이형 필름 및 불소 이형 필름을 사용한 실리콘 접착 필름
CN207867911U (zh) 共晶式异方性导电膜
CN114203746A (zh) 显示面板、显示面板的制备方法以及显示装置
TW202211508A (zh) 微ｌｅｄ模組之製造方法
TW200524050A (en) Structure for increasing interconnect reliability