TWI844305B

TWI844305B - 影像感測裝置及其製造方法

Info

Publication number: TWI844305B
Application number: TW112109684A
Authority: TW
Inventors: 蔡宗憲; 黃正宇; 劉人誠; 周耕宇; 陳銘恩; 丁世汎
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-01-17
Filing date: 2023-03-16
Publication date: 2024-06-01
Also published as: CN222485203U; US20240243156A1; TW202431621A

Abstract

一種形成用於影像感測裝置的背側深溝渠隔離結構的製程包括：在半導體基底的背側中蝕刻出第一溝渠；使用介電質對第一溝渠進行襯墊；在第一溝渠之上及在第一溝渠內沈積鈍化層；以及穿過鈍化層向第一溝渠中蝕刻出第二溝渠；以及對第二溝渠進行填充以形成基底嵌入式金屬柵格。可選地，在沈積鈍化層之前，藉由沈積下部填充材料及對下部填充材料進行蝕刻來對第一溝渠的底部進行填充。所述方法防止鈍化層以在第一溝渠內引起空隙的方式夾斷。結果是光學效能更佳，例如增大量子效率及減少串擾。

Description

影像感測裝置及其製造方法

本發明實施例是有關於一種積體電路及其製造方法，且特別有關於一種影像感測器及其製造方法。

包含影像感測器的積體電路(integrated circuit，IC)被廣泛用於現代電子裝置(例如照相機及蜂巢電話)中。互補金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)裝置已成為流行的IC影像感測器。相較於電荷耦合裝置(charge-coupled device，CCD)，CMOS影像感測器(CMOS image sensor，CIS)由於功耗低、畫素大小小、資料處理快及製造成本低而日益受到青睞。隨著畫素大小變得越來越小，製造變得越來越困難，限制畫素之間的串擾亦變得越來越困難。該些皆為持續的挑戰，其中獨特的解決方案可改善效能。

在本發明的實施例中，一種影像感測器，包括半導體基底、光偵測器、上部鈍化層、中間鈍化層以及背側隔離結構。所述半導體基底，具有前側及背側。所述光偵測器，位於所述半導體基底內。所述上部鈍化層，位於所述背側上。所述中間鈍化層，位於所述上部鈍化層與所述背側之間，其中所述中間鈍化層所具有的折射率在所述半導體基底的折射率與所述上部鈍化層的折射率之間。所述背側隔離結構，延伸至所述背側中以在側向上環繞所述光偵測器，所述背側隔離結構包括芯體及位於所述芯體與所述半導體基底之間的介電襯墊。所述芯體包括基底嵌入式金屬柵格，所述基底嵌入式金屬柵格穿過所述中間鈍化層且延伸至所述半導體基底中。

在本發明的實施例中，一種影像感測器，包括：半導體基底、光偵測器以及背側隔離結構。所述半導體基底，包括前側及背側。所述光偵測器，以陣列方式位於所述半導體基底內。所述背側隔離結構，在所述光偵測器之間延伸至所述背側中。所述背側隔離結構包括金屬柵格以及下部柵格，所述金屬柵格嵌入於所述半導體基底內且延伸穿過所述半導體基底的所述背側，所述下部柵格位於所述金屬柵格與所述前側之間。

在本發明的實施例中，一種影像感測器的製造方法，包括以下步驟。提供半導體基底，所述半導體基底包括前側、背側、影像感測區域、周邊區域及以陣列方式位於所述影像感測區域內的光偵測器。在所述背側中以具有位於所述光偵測器之間的多個段的柵格的圖案形成第一溝渠。使用介電質對所述第一溝渠進行襯墊。在所述背側上沈積第一鈍化層。在所述背側上沈積第二鈍化層。蝕刻出第二溝渠，其中所述第二溝渠穿過所述第二鈍化層、穿過所述第一鈍化層且穿過所述背側延伸至所述第一溝渠的區域中以金屬填充所述第二溝渠。

100A、100B、100C、100D、100E、100F、701:IC裝置

101:背側

102、2201:接墊介電質

103:接觸接墊

104:接墊介電襯墊

105:隔離結構

107:第一半導體基底/半導體基底

108:前側

109:第一金屬內連線

110:第二金屬內連線

111:第二半導體基底

112A:內部周邊區域/周邊區域

112B:外部周邊區域/周邊區域

113:邏輯閘

114:影像感測區域

115:第二配線

117:第二層間介電質

118:第二通孔

119:第一通孔

120:第一層間介電質

121:第一配線

122:轉移閘極

123:浮置擴散區

124、139、181:蝕刻停止層

126:光偵測器

128:第一介電層

129:第二介電層

131:介電襯墊

133A、133B、133C、133D、133E、133F:基底嵌入式金屬柵格

134A、134B、134C、134D、134E、134F:BDTI結構

135:段

137:中間鈍化層

138:上部鈍化層

141:背側金屬柵格

141A:部分

141B:接地棒

142:介電柵格

143:硬罩幕柵格

145:包封層

146:彩色濾光片

147:微透鏡

149:複合柵格

163:金屬接墊

165、1901:開口

167:凹形表面

171:芯體

175:下部柵格

177:下部部分

179:上部部分

301:間隙

303、305、901、1301:溝渠

401:細長條

700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900:剖視圖

703:第二IC裝置

903、1303、1703、1903、2101、2301、2501、2701:罩幕

1001:下部填充層

1401:金屬

1701:接墊開口

2001:接墊金屬

2003:狹縫

2503:接地棒開口

2601:金屬層

2603:介電層

2605:硬罩幕層

2609:複合柵格堆疊

3000:製程

3001、3003、3005、3007、3009、3011、3013、3015、3017、3019、3021、3023、3031、3033:動作

C-C’:線

D:區域

D₁:距離

W₁:第一寬度/寬度

W₂:第二寬度/寬度

W₃、W₄:寬度

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖1B提供圖1A所示包括背側深溝渠隔離(BDTI)結構的一部分的放大視圖。

圖1C提供沿著圖1B所示線C-C’截取的剖面平面圖。

圖2A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖2B提供沿著圖2A所示線C-C’截取的剖面平面圖。

圖3A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖3B提供沿著圖3A所示線C-C’截取的剖面平面圖。

圖4A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖4B提供沿著圖4A所示線C-C’截取的剖面平面圖。

圖5A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖5B提供沿著圖5A所示線C-C’截取的剖面平面圖。

圖6A示出根據本揭露一些態樣的IC裝置的橫截面側視圖。

圖6B提供沿著圖6A所示線C-C’截取的剖面平面圖。

圖7至圖29是例示出根據本揭露一些態樣的用於形成IC裝置的方法的一系列剖視圖，所述IC裝置包括根據一些實施例的具有BDTI結構的CIS。

圖30是根據本揭露一些態樣的製造製程的流程圖。

本揭露提供用於實施本揭露的不同特徵的諸多不同實施例或實例。以下闡述部件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個組件或特徵與另一(其他)組件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

被設計用於背側照明(back side illumination，BSI)的一些影像感測器是積體電路裝置(IC)，所述積體電路裝置包括半導體基底內的光偵測器的陣列。光偵測器可藉由背側深溝渠隔離(back side deep trench isolation，BDTI)結構而分隔開，BDTI結構是自半導體基底的背側延伸至半導體基底中的隔離結構。在背側上可能存在鈍化層。鈍化層可包括上部鈍化層及位於上部鈍化層與半導體基底之間的中間鈍化層。中間鈍化層是透明材料，所述透明材料所具有的折射率在上部鈍化層的折射率與半導體基底的折射率之間。上部鈍化層常常是二氧化矽(SiO₂)或類似材料。中間鈍化層可為例如五氧化二鉭(Ta₂O₅)或類似材料。

BDTI結構可包括方形元件或環形元件，方形元件或環形元件在側向上環繞且將光偵測器分隔開。藉由在半導體基底的背側中蝕刻出溝渠且使用介電材料對溝渠進行襯墊來形成BDTI結構。隨後沈積鈍化層。可使用非共形沈積製程來降低鈍化層在溝渠內沈積的程度。隨後可使用在相鄰光偵測器之間提供光學隔離及電性隔離的材料對溝渠進行填充。在一些實施例中，使用金屬對溝渠進行填充以形成金屬柵格。在一些實施例中，向金屬柵格施加負偏置電壓，以減少串擾。

隨著光偵測器節距變得更小，BDTI結構佔據影像感測區域的比例越來越大。此種趨勢可藉由使隔離結構更窄來抵消。BDTI結構可被做得更窄的程度通常受到鈍化層在溝渠的頂部處夾斷(pinch off)的趨勢的限制，此最終導致溝渠在頂部處封閉，而空隙保留於溝渠中。就所得光學效能特性而言，具有空隙的BDTI結構一般而言不如不具有空隙的BDTI結構。

根據本揭露的一些態樣，在BDTI溝渠結構的圖案中使用第二罩幕及蝕刻可獲得不具有空隙的較窄的BDTI結構。第二罩幕及蝕刻形成第二溝渠。第二溝渠穿過過直接位於其中形成第一溝渠的區域之上的鈍化層。第二溝渠延伸至第一溝渠中。在一些實施例中，對第二溝渠進行蝕刻會移除鈍化層的沈積於第一溝渠中的一些部分。在一些實施例中，在鈍化層之前緊接著沈積蝕刻停止層，以有利於控制對第二溝渠進行蝕刻的終點。使用金屬對第二溝渠進行填充以形成基底嵌入式金屬柵格。

在一些實施例中，將用於對用於界定第一溝渠的第一罩幕進行圖案化的光罩(reticle)再次用於對用於界定第二溝渠的第二罩幕進行圖案化。在一些實施例中，第二溝渠較第一溝渠寬。在一些實施例中，第二溝渠具有與第一溝渠相同的寬度。在一些實施例中，第二溝渠較第一溝渠窄。可藉由使圖案化條件發生變化(例如藉由使光阻曝光時間發生變化)來控制溝渠寬度。使第二溝渠更寬有利於在不產生空隙的情況下對溝渠進行填充。使第二溝渠更窄會改善量子效率。

在一些實施例中，藉由在形成鈍化層之前使用下部填充材料對第一溝渠的底部部分進行填充能夠進一步使BDTI結構縮窄。以此種方式對第一溝渠的底部部分進行填充容許基底嵌入式金屬柵格的寬高比保持恆定(即使第一溝渠變得更深或更窄)。在一些實施例中，使用下部填充材料對第一溝渠的底部部分進行填充包括在第一溝渠中沈積下部填充材料，隨後進行蝕刻製程，使得下部填充材料凹陷於溝渠中。在一些實施例中，下部填充材料是非金屬材料。可在沈積下部填充材料及使下部填充材料凹陷之後沈積蝕刻停止層。

藉由本揭露的方法形成的影像感測器可具有優異的量子效率及獨特的結構特徵。一個此種特徵是基底嵌入式金屬柵格切穿鈍化層。儘管鈍化層可藉由非共形沈積製程(藉此鈍化層僅非常薄地沈積於第一溝渠內)形成，但不可避免的是，至少鈍化層的薄塗層沈積於第一溝渠內。因此，鈍化層通常沿著金屬柵格的側以及在基底嵌入式金屬柵格之下是連續的。根據本揭露的第二溝渠蝕刻穿過鈍化層且可自第一溝渠完全移除鈍化層。當形成基底嵌入式金屬柵格時，基底嵌入式金屬柵格對第二溝渠進行填充且延伸至位於鈍化層下方的半導體基底中，藉此金屬柵格穿過鈍化層。

在一些實施例中，BDTI結構的獨特特徵是BDTI結構具有寬度經歷階躍改變(step-change)的金屬芯體。寬度的階躍改變發生於半導體基底的背側上方。在一些實施例中，寬度的階躍改變發生於中間鈍化層的基部下方及半導體基底的背側上方。

在一些實施例中，BDTI結構的獨特特徵是BDTI結構具有以下芯體：所述芯體包括直接位於基底嵌入式金屬柵格之下的下部柵格。在一些實施例中，基底嵌入式金屬柵格與下部柵格藉由蝕刻停止層而分隔開。在一些實施例中，下部柵格完全位於半導體基底的背側下方。下部柵格的側及底部可藉由溝渠襯墊介電質而與半導體基底分隔開。在一些實施例中，下部柵格被溝渠襯墊介電質及蝕刻停止層包封，或者若蝕刻停止層被省略，則下部柵格被溝渠襯墊介電質及金屬柵格包封。

圖1A示出根據本揭露一些態樣的作為影像感測器的IC裝置100A的橫截面。IC裝置100A包括具有前側108、背側101、影像感測區域114、周邊區域112A及周邊區域112B的第一半導體基底107。在影像感測區域114中可設置有光偵測器126，且在周邊區域112B中可設置有接觸接墊103。

光偵測器126可包括形成於第一半導體基底107內的光二極體或類似裝置。浮置擴散區123可藉由轉移閘極122耦合至光偵測器126。針對每一光偵測器126可存在一個浮置擴散區123。作為另外一種選擇，每一浮置擴散區123可服務於二或四個相鄰的光偵測器126。某些電晶體可與光偵測器126相關聯。示出轉移閘極122。可與光偵測器126相關聯的其他電晶體包括選擇閘極、重設閘極及類似閘極。

在光偵測器126正上方可設置有微透鏡147。當光自微透鏡147行進至光偵測器126時，光穿過彩色濾光片146、上部鈍化層138及中間鈍化層137。上部鈍化層138及中間鈍化層137會抑制反射。彩色濾光片的高度處的複合柵格149有助於在光偵測器126之中對光進行劃分。

設置於複合柵格149正下方的BDTI結構134A包括自背側101延伸至位於相鄰的光偵測器126之間的第一半導體基底107中的段135。BDTI結構134A包括基底嵌入式金屬柵格133A。用語「基底嵌入式」用於強調與背側金屬柵格141的區別，背側金屬柵格141是複合柵格149的完全位於第一半導體基底107的背側101上方的一部分。在一些實施例中，容許基底嵌入式金屬柵格133A浮置，此會簡化處理。在一些實施例中，基底嵌入式金屬柵格133A接地或連接至電壓源以提供偏置電壓。

圖1B提供圖1A所示包括BDTI結構134A的一部分的展開視圖。圖1C提供沿著圖1B所示線C-C’截取的平面圖。應理解，相較於光偵測器126的尺寸而言所述圖示誇大了BDTI結構134A的尺寸，以示出BDTI結構134A的細節。在一些實施例中，BDTI結構134A佔據影像感測區域114的約20%或少於約20%。在一些實施例中，BDTI結構134A佔據影像感測區域114的約10%或少於約10%。

BDTI結構134A包括介電襯墊131及芯體171。芯體171包括基底嵌入式金屬柵格133A及位於基底嵌入式金屬柵格133A的正下方的下部柵格175。基底嵌入式金屬柵格133A及下部柵格175各自在側向上環繞光偵測器126。就圖示中使用的定向而言，基底嵌入式金屬柵格133A位於最上部。在此定向上，背側101向上。

基底嵌入式金屬柵格133A包括上部部分179及下部部分177。下部部分177嵌入於第一半導體基底107中。上部部分179位於背側101上方且切穿中間鈍化層137及上部鈍化層138。蝕刻停止層181在中間鈍化層137之下在背側101之上延伸且下降至第一半導體基底107中，到達基底嵌入式金屬柵格133A下面。在中間鈍化層137的基部處或所述基部正下方，在背側101上方的高度處，基底嵌入式金屬柵格133A經歷自第一寬度W₁至第二寬度W₂的階躍改變。

下部柵格175完全嵌入於第一半導體基底107中且位於基底嵌入式金屬柵格133A與前側108之間。介電襯墊131在中間鈍化層137及蝕刻停止層181之下在背側101之上延伸，下降至第一半導體基底107中，到達基底嵌入式金屬柵格133A及下部柵格175下面，且將基底嵌入式金屬柵格133A及下部柵格175與第一半導體基底107在側向上分隔開。介電襯墊131與蝕刻停止層181一起對下部柵格175進行包封。

介電襯墊131是透明的且包括任合合適的介電質形成的一或多個層。在一些實施例中，介電襯墊131包括呈現固定負電荷的介電質形成的一或多個層。呈現固定負電荷的介電質的實例包括氧化鉿(HfO₂)、氧化鋁(Al_xO_y)及類似材料。在一些實施例中，介電襯墊131包括第一介電層128及第二介電層129。舉例而言，第一介電層128可為氧化鋁(Al_xO_y)或類似材料，且第二介電層129可為氧化鉿(HfO₂)或類似材料。在一些實施例中，第一介電層128所具有的厚度介於自約20埃至約100埃的範圍內，例如約40埃。在一些實施例中，第二介電層129所具有的厚度介於自約30埃至約200埃的範圍內，例如約60埃。在一些實施例中，介電襯墊131所具有的厚度總體上介於自約50埃至約200埃範圍內，例如約100埃。

蝕刻停止層181亦是透明的且可包括任何合適材料形成的一或多個層。在一些實施例中，蝕刻停止層181包括呈現固定負電荷的介電質形成的一或多個層。在一些實施例中，蝕刻停止層181具有與介電襯墊131中的層中的一者相同的組成物。舉例而言，蝕刻停止層181可為氧化鋁(Al_xO_y)或類似材料。在一些實施例中，蝕刻停止層181的厚度約為100埃或小於約100埃。

中間鈍化層137及上部鈍化層138較介電襯墊131或蝕刻停止層181厚得多。上部鈍化層138可為透明的且具有相對低的折射率的任何合適材料。可能合適的材料包括二氧化矽(SiO₂)、氮化矽(Si_xN_y)、氧化鉿(HfO₂)、二氧化鈦(TiO₂)及類似材料。在一些實施例中，上部鈍化層138是或包含二氧化矽(SiO₂)或類似材料。在一些實施例中，上部鈍化層138所具有的厚度介於自約300埃至約2500埃的範圍內，例如約500埃。

中間鈍化層137是透明材料，所述透明材料所具有的折射率介於上部鈍化層138的折射率與第一半導體基底107的折射率之間。可能合適的材料包括五氧化二鉭(Ta₂O₅)、氮化矽(SiN)、氧化鉿(HfO₂)、氧化鋁(AlO)、二氧化鈦(TiO₂)或類似材料。在一些實施例中，中間鈍化層137是五氧化二鉭(Ta₂O₅)或類似材料。在一些實施例中，中間鈍化層137所具有的厚度介於自約300埃至約2500埃的範圍內，例如約500埃。中間鈍化層137的厚度及上部鈍化層138的厚度可相對於IC裝置100A所瞄準的光的波長而發生變化。

芯體171的下部柵格175可為任何合適的材料。在一些實施例中，下部柵格175是金屬。金屬可與基底嵌入式金屬柵格133A的金屬相同。金屬具有高反射率且可改善量子效率。在一些實施例中，下部柵格175是非金屬的。非金屬可更佳地適用於形成下部柵格175的製程。在一些實施例中，下部柵格175是透明的且具有較第一半導體基底107低的折射率。在一些實施例中，下部柵格175是介電的。可能合適的材料的實例包括二氧化矽(SiO₂)、氮化矽(SiN)、氧化鉿(HfO₂)、氧化鋁(AlO)、二氧化鈦(TiO₂)及類似材料。在一些實施例中，下部柵格175是或包含二氧化矽(SiO₂)或類似材料。

基底嵌入式金屬柵格133A可為任何合適的金屬。在一些實施例中，基底嵌入式金屬柵格133A是或包含鋁(Al)、鎢(W)或類似材料。鋁及鎢具有易於在高寬高比開口中沈積的優點。在一些實施例中，基底嵌入式金屬柵格133A包含鎢(W)或類似材料。鎢(W)特別適用於高寬高比開口中的沈積。在一些實施例中，基底嵌入式金屬柵格133A包含鋁(Al)或類似材料。鋁(Al)具有高導電性的優點。

BDTI結構134A穿過上部鈍化層138，穿過中間鈍化層137，且延伸至第一半導體基底107中，到達前側108的距離D₁內。在一些實施例中，距離D₁介於自零至約2微米的範圍內。在一些實施例中，距離D₁介於自0.5微米至約1.5微米的範圍內，例如約1微米。使BDTI結構134A靠近前側108會減少光偵測器126之間的串擾。將BDTI結構134A與前側108間隔開容許例如浮置擴散區123等結構直接形成於段135之下。

第一半導體基底107具有適合於光偵測器126的厚度。在一些實施例中，第一半導體基底107所具有的厚度介於自約2微米至約5微米的範圍內。在一些實施例中，第一半導體基底107所具有的厚度介於自約3微米至約3.5微米的範圍內。在一些實施例中，BDTI結構134A延伸至第一半導體基底107中的深度介於自約1.5微米至約3.5微米的範圍內。在一些實施例中，BDTI結構134A延伸至第一半導體基底107中的深度介於自約2微米至約3微米的範圍內。

下部柵格175可具有所選擇的高度，以限制基底嵌入式金屬柵格133A的寬高比。下部柵格175可為位於與芯體171完全不相差高度至位於芯體171的高度的約50%的任何位置。在一些實施例中，下部柵格175位於芯體171的高度的約10%至約30%。在一些實施例中，基底嵌入式金屬柵格133A的寬高比介於自約 10：1至約30：1的範圍內。在一些實施例中，基底嵌入式金屬柵格133A的寬高比介於自約15：1至約25：1的範圍內。寬高比可被計算為基底嵌入式金屬柵格133A的高度對其在背側101上方最窄點處的寬度(例如約W₂)的比率。

圖2A及圖2B是示出包括BDTI結構134B的IC裝置100B的剖視圖及平面圖。BDTI結構134B具有基底嵌入式金屬柵格133B，基底嵌入式金屬柵格133B的尺寸與圖1B及圖1C中所示的BDTI結構134A的尺寸不同。在圖1B及圖1C中所示的BDTI結構134A中，上部部分179的寬度W₁大於下部部分177的寬度W₂且可與第一半導體基底107中的其中形成有BDTI結構134A的溝渠的寬度W₃類似。在圖2A及圖2B所示BDTI結構134B中，上部部分179的寬度W₁小於下部部分177的寬度W₃且可接近下部部分177的寬度W₂。使上部部分179的寬度W₁更小會增加量子效率。在一些實施例中，寬度W₁在寬度W₂的約10%內。在一些實施例中，寬度W₁在寬度W₂的約5%內。

圖3A及圖3B是示出包括BDTI結構134C的IC裝置100C的剖視圖及平面圖。BDTI結構134C具有基底嵌入式金屬柵格133C，基底嵌入式金屬柵格133C具有與圖2A及圖2B中所示的BDTI結構134B相同的尺寸，但具有由製造製程導致的不對稱性。不對稱性使得中間鈍化層137中由基底嵌入式金屬柵格133C的上部部分179填充的溝渠303相對於半導體基底107中由BDTI結構134C填充的溝渠305偏置開。類似地，基底嵌入式金屬柵格 133C的上部部分179相對於基底嵌入式金屬柵格133C的下部部分177及BDTI結構134C的位於第一半導體基底107內的其他部分偏置開。在一些實施例中，偏置使得在段135的一個側上在基底嵌入式金屬柵格133C與蝕刻停止層181之間存在間隙301。間隙301可被中間鈍化層137填充，藉此中間鈍化層137的長條延伸至第一半導體基底107中。

圖4A及圖4B是示出包括BDTI結構134D的IC裝置100D的剖視圖及平面圖。BDTI結構134D具有基底嵌入式金屬柵格133D，基底嵌入式金屬柵格133D與圖2A及圖2B所示基底嵌入式金屬柵格133B相似，但更窄。縮窄及對準使得中間鈍化層137的細長條401在下部部分177的兩個側上延伸至第一半導體基底107中。細長條401可環繞光偵測器126。

圖5A及圖5B是示出包括BDTI結構134E的IC裝置100E的剖視圖及平面圖。除了BDTI結構134A的下部柵格175完全不存在於BDTI結構134E中之外，BDTI結構134E與圖1B及圖1C中所示的BDTI結構134A相似。相反，BDTI結構134E具有基底嵌入式金屬柵格133E，基底嵌入式金屬柵格133E穿過BDTI結構134E的高度向下延伸至介電襯墊131。

圖6A及圖6B是示出包括BDTI結構134F的IC裝置100F的剖視圖及平面圖。除了BDTI結構134B的下部柵格175完全不存在於BDTI結構134F中之外，BDTI結構134F與圖4A及圖4B中所示的BDTI結構134D相似。相反，BDTI結構134F 具有基底嵌入式金屬柵格133F，基底嵌入式金屬柵格133F穿過BDTI結構134F的高度向下延伸至介電襯墊131。

返回圖1A，接觸接墊103可靠近前側108而設置於第一半導體基底107中且藉由接墊介電質102而與背側101間隔開。接墊介電質102可被包封層145覆蓋。可藉由延伸穿過包封層145及接墊介電質102的開口165來提供自背側101至接觸接墊103的通路(access)。包封層145可具有凹形表面167，凹形表面167有利於藉由開口165接合至接觸接墊103。

複合柵格149可設置於BDTI結構134A的正上方以及彩色濾光片146之間。複合柵格149可包括背側金屬柵格141、介電柵格142及硬罩幕柵格143。包封層145可在複合柵格149之上延伸。背側金屬柵格141具有在周邊區域112A內延伸至第一半導體基底107中的接地棒141B，以將背側金屬柵格141接地。

除了第一半導體基底107及第一金屬內連線109之外，IC裝置100A亦可包括第二半導體基底111及第二金屬內連線110。在第二半導體基底111上可設置有多個邏輯閘113。第二半導體基底111、第二金屬內連線110及相關聯的裝置可與第一半導體基底107分開製造且可提供影像訊號處理(image signal processing，ISP)電路系統、讀取及/或寫入電路系統或用於光偵測器126的操作的其他合適的電路系統。

第一金屬內連線109包括第一層間介電質120中的第一配線121及第一通孔119。該些可被佈置為多個金屬化層，所述多個金屬化層可按照距第一半導體基底107的距離的次序而被稱為M1金屬化層、M2金屬化層等。第二金屬內連線110包括第二層間介電質117中的第二配線115及第二通孔118。

圖7至圖34是例示出根據本揭露的形成IC裝置100A的方法的剖視圖。儘管參照方法的各種實施例闡述圖7至圖34，然而應理解，圖7至圖34中所示的結構並不限於所述方法，而是可單獨地獨立於所述方法。儘管圖7至圖34被闡述為一系列動作，然而應理解，在其他實施例中，動作的次序可發生變化。儘管圖7至圖34示出並闡述一組特定的動作，但在其他實施例中可省略所示出和/或闡述的一些動作。此外，在其他實施例中可包括未示出和/或闡述的動作。儘管圖7至圖34所示方法是根據形成IC裝置100A來闡述，但所述方法及其變體可用於形成根據本揭露的其他IC裝置。

如圖7所示剖視圖700所示，所述方法可以從將部分製造的IC裝置701與第二IC裝置703接合在一起開始。IC裝置701及第二IC裝置703中的每一者可能已經歷前端(front-end-of-line，FEOL)製程及後端(back-end-of-line，BEOL)製程。在IC裝置701中，FEOL製程提供光偵測器126、浮置擴散區123及轉移閘極122。BEOL製程提供第一金屬內連線109。在第二IC裝置703中，FEOL製程提供邏輯閘113及相似的結構且BEOL製程提供第二金屬內連線110。接合發生於第一金屬內連線109與第二金屬內連線110之間。接合製程可為熔融接合、混合接合、類似接合製程、或者一些其他合適的接合製程。在接合之後，可自背側101對第一半導體基底107進行減薄，以提供如圖8所示剖視圖800所示的結構。

第一半導體基底107及第二半導體基底111中的每一者可為或包括塊狀矽基底、絕緣體上矽(silicon-on-insulator，SOI)基底、類似基底、或者一些其他合適的半導體基底。在一些實施例中，蝕刻停止層124直接設置於前側108上。蝕刻停止層124是介電的且可為氧化物、碳化物、氮化物或類似材料。第一層間介電質120及第二層間介電質117中的每一者可為或包含二氧化矽(SiO₂)、低k介電質、極低k介電質或類似材料。第一配線121、第一通孔119、第二配線115、第二通孔118及金屬接墊163可為或包含銅(Cu)、鋁(Al)、類似材料、或者一些其他合適的金屬。在一些實施例中，金屬接墊163是銅(Cu)或類似材料。隔離結構105可為淺溝渠隔離結構、場氧化物、或者任何其他合適類型的隔離結構。光偵測器126、浮置擴散區123及轉移閘極122可構成具有釘紮光二極體的主動畫素感測器。更一般而言，光偵測器126可為任何類型的光偵測器。

圖9至圖15所示剖視圖900至1500與圖8所示剖視圖800的區域D對應。如圖9所示剖視圖900所示，可藉由微影或一些其他製程在背側101上形成罩幕903且將罩幕903用於在第一半導體基底107中蝕刻出寬度為W₃的溝渠901。在對溝渠901進行蝕刻之後，可將罩幕903剝離。

如圖10所示剖視圖1000所示，可依序沈積第一介電層128、第二介電層129及下部填充層1001。第一介電層128及第二介電層129可藉由共形沈積製程進行沈積且提供介電襯墊131。共形沈積製程可為物理氣相沈積(PVD)、化學氣相沈積(CVD)、原子層沈積(ALD)、類似製程、或者一些其他合適的製程。可藉由有效填充高寬高比開口的製程來沈積下部填充層1001。製程可為PVD、CVD、ALD、類似製程、或者一些其他合適的製程。在一些實施例中，製程是電漿增強型化學氣相沈積。在一些實施例中，下部填充層1001是或包含二氧化矽(SiO₂)。

如圖11所示剖視圖1100所示，可施行蝕刻製程以移除除了凹陷於溝渠901內且提供下部柵格175的一部分之外的下部填充層1001。蝕刻製程可為任何合適的蝕刻製程。在一些實施例中，蝕刻製程是濕式蝕刻或類似蝕刻製程。濕式蝕刻可有利於提供用於移除下部填充層1001的位於第二介電層129之上的材料的選擇性。

如圖12所示剖視圖1200所示，可依序沈積蝕刻停止層181、中間鈍化層137及上部鈍化層138。沈積製程可包括PVD、CVD、ALD、類似沈積製程、或者任何其他合適的製程。中間鈍化層137的一部分沈積於溝渠901內。在一些實施例中，上部鈍化層138被沈積至介於自約500埃至約2000埃範圍內(例如約1000埃)的厚度。

如圖13所示剖視圖1300所示，形成罩幕1303且將罩幕1303用於穿過上部鈍化層138及中間鈍化層137蝕刻出寬度為W₄的溝渠1301。溝渠1301在第一半導體基底107中延伸至溝渠901中且在蝕刻停止層181上停止。在一些實施例中，蝕刻製程自溝渠901移除中間鈍化層137。蝕刻製程可為乾式蝕刻(例如電漿蝕刻或類似蝕刻)。在一些實施例中，寬度W₄大於溝渠901的寬度W₃。在一些實施例中，寬度W₄約等於寬度W₃。在一些實施例中，寬度W₄小於寬度W₃。可藉由使用與用於形成溝渠901的微影製程相同的光罩的微影製程來形成溝渠1301。藉由控制例如光阻曝光時間等製程條件，可相對於溝渠901的W₃而使溝渠1301的相對寬度W₄發生變化。

如圖14所示剖視圖1400所示，可以對溝渠1301及溝渠901的由先前蝕刻製程敞開的所述部分進行填充的方式沈積金屬1401。可藉由PVD、CVD、ALD、電鍍、無電鍍覆、類似製程、或者任何其他合適的製程來沈積金屬。製程可適於在不產生空隙的情形中對高寬高比開口進行填充。

如圖15所示剖視圖1500所示，可施行平坦化製程以自金屬1401界定基底嵌入式金屬柵格133A。平坦化製程可為化學機械研磨(chemical mechanical polishing，CMP)、類似製程、或者一些其他合適的製程。平坦化製程可將上部鈍化層138減薄。

如圖16所示剖視圖1600所示，可在圖15所示剖視圖1500所示的結構之上形成蝕刻停止層139。圖16所示剖視圖1600提供較圖15所示剖視圖1500寬的視圖。蝕刻停止層139可為氮化矽(SiN)、類似材料、或者一些其他合適的透明材料。可藉由PVD、CVD、ALD、類似製程、或者任何其他合適的製程來形成蝕刻停止層139。在一些實施例中，蝕刻停止層139所具有的厚度介於自約500埃至約1500埃的範圍內，例如約880埃。蝕刻停止層139將基底嵌入式金屬柵格133A與背側金屬柵格141隔離。此種隔離不是必需的且可省略蝕刻停止層139。

如圖17所示剖視圖1700所示，可形成罩幕1703且將罩幕1703用於在外部周邊區域112B內在第一半導體基底107中蝕刻出接墊開口1701。蝕刻可在形成於前側108上的隔離結構105上停止。在蝕刻之後，可將罩幕1703剝離。

如圖18所示剖視圖1800所示，可在圖17所示剖視圖1700所示的結構之上沈積接墊介電襯墊104。接墊介電襯墊104可為氧化物、類似材料、或者一些其他合適的介電質。在一些實施例中，接墊介電襯墊104的厚度介於自約2000埃至約5000埃。可藉由PVD、CVD、類似製程、或者任何其他合適的製程來沈積接墊介電襯墊。

如圖19所示剖視圖1900所示，可形成罩幕1903且將罩幕1903用於在接墊開口1701內蝕刻出開口1901。藉由開口1901暴露出金屬接墊163。在蝕刻之後，可將罩幕1903剝離。

如圖20所示剖視圖2000所示，可在圖19所示剖視圖1900所示的結構之上(包括在開口1901內)沈積接墊金屬2001。不是完全填充開口1901，而是接墊金屬2001可對開口1901進行襯墊，進而在接墊金屬2001中留下狹縫2003。接墊金屬2001可為鋁(Al)、銅(Cu)、類似材料、或者任何其他合適的接墊金屬。可藉由ALD、CVD、PVD、電鍍、無電鍍覆、或者類似製程來沈積接墊金屬2001。

如圖21所示剖視圖2100所示，可形成罩幕2101且將罩幕2101用於自接墊金屬2001界定接觸接墊103。在蝕刻之後，可將罩幕2101剝離。

如圖22所示剖視圖2200所示，可在圖21所示剖視圖2100所示的結構之上沈積接墊介電質2201達足以對接墊開口1701進行填充的厚度。接墊介電質2201可對狹縫2003進行填充。接墊介電質2201可為氧化物、類似材料、或者另一合適的介電質。可藉由PVD、CVD、類似製程、或者任何其他合適的製程或製程組合來沈積接墊介電質2201。

如圖23所示剖視圖2300所示，可形成罩幕2301且將罩幕2301用於在遠離接觸接墊103的區域中對接墊介電質2201進行減薄。如圖24所示剖視圖2400所示，將罩幕2301剝離，隨後進行平坦化及/或附加蝕刻，以自接墊介電質2201形成接墊介電質102。此製程有利於為接墊介電質102提供凹形表面167。平坦化及/或附加蝕刻亦可移除接墊介電質102的位於接墊開口1701外部的一些部分及接墊介電襯墊104的位於接墊開口1701外部的一些部分。

如圖25所示剖視圖2500所示，可形成罩幕2501且將罩幕2501用於在內部周邊區域112A內在第一半導體基底107中蝕刻出接地棒開口2503。蝕刻製程可為電漿蝕刻或類似蝕刻。在蝕刻之後，可將罩幕2501剝離。

如圖26所示剖視圖2600所示，可在圖25所示剖視圖2500所示的結構之上沈積複合柵格堆疊2609。複合柵格堆疊2609可包括金屬層2601、介電層2603及硬罩幕層2605。金屬層2601形成接地棒開口2503內的接地棒141B、以及背側金屬柵格141的將接地棒141B連接至背側金屬柵格141的其餘部分的部分141A(參見圖1A)。金屬層2601可包含任何合適的金屬或金屬的組合。在一些實施例中，金屬層2601是或包含鎢(W)或類似材料。在一些實施例中，金屬層2601包括氮化鈦(TiN)、氮化鉭(TaN)或類似材料形成的襯墊層。介電層2603可為二氧化矽(SiO₂)、類似材料、或者任何合適的介電質。硬罩幕層2605可為氮化物、碳化物、類似材料、其組合、或者任何其他合適的硬罩幕材料。可藉由ALD、CVD、PVD、電鍍、無電鍍覆、類似製程、或者任何其他合適的製程的組合來沈積該些層。

如圖27所示剖視圖2700所示，可形成罩幕2701且將罩幕2701用於自複合柵格堆疊2609蝕刻出複合柵格149。蝕刻自光偵測器126之上及自接墊介電質102之上移除複合柵格。蝕刻自金屬層2601形成背側金屬柵格141，自介電層2603形成介電柵格142，且自硬罩幕層2605形成硬罩幕柵格143。在蝕刻之後，可將罩幕2701剝離。

如圖28所示剖視圖2800所示，可在圖27所示剖視圖2700所示的結構之上形成包封層145。包封層145與接墊介電質102共形且與凹形表面167共形。包封層145可為氧化物、類似材料、或者一些其他合適的介電質。如圖29的剖視圖2900所示，可在複合柵格149內在光偵測器126之上形成彩色濾光片146。可在彩色濾光片146之上形成微透鏡147。可穿過包封層145及接墊介電質102蝕刻出開口165，以暴露出接觸接墊103且生成圖1A所示結構。

圖30呈現出根據本揭露的製程3000的流程圖，所述製程3000可用於形成根據本揭露的IC裝置。儘管圖30的製程3000在本文中被示出並闡述為一系列動作或事件，然而應理解，此種動作或事件的示出次序不應被解釋為具有限制性意義。舉例而言，一些動作可以不同的次序發生及/或與除本文中所示出及/或闡述的動作或事件以外的其他動作或事件同時發生。此外，並不需要所有所示出的動作來實施本文中所作說明的一或多個態樣或實施例，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。

製程3000開始於動作3001處，動作3001是FEOL製程及BEOL製程。FEOL製程在第一半導體基底中形成光偵測器。BEOL製程在第一半導體基底上形成金屬內連線。圖7所示IC裝置701提供所得結構的實例。

動作3003是將第一半導體基底接合至第二半導體基底。圖7示出此製程。製程繼續至動作3005，自背側對第一半導體基底進行減薄。圖8提供所得結構的實例。第二IC裝置藉由減薄製程提供結構完整性。

動作3007是針對BDTI結構在背側中蝕刻出溝渠。圖9所示剖視圖900提供實例。溝渠在影像感測區域中延伸至半導體基底中且可包括延伸至影像感測區域外部的一或多個溝渠。

動作3009是沈積一或多個介電層以對溝渠進行襯墊。圖10所示剖視圖1000提供實例。介電層可為具有固定負電荷的類型。

動作3011及3013是可用於對溝渠的下部部分進行填充的可選步驟。動作3011是對下部填充材料進行沈積。圖10所示剖視圖1000提供實例。動作3013是進行蝕刻以使下部填充材料凹陷於溝渠內。圖11所示剖視圖1100提供實例。

動作3015是沈積蝕刻停止層。蝕刻停止層在某些情形中是不必要的，在此種情形中，可省略此步驟。動作3017是沈積中間鈍化層。動作3019是沈積上部鈍化層。圖12所示剖視圖1200提供所得結構的實例。

動作3021是在第一溝渠的位置之上形成第二溝渠。第二溝渠穿過上部鈍化層、穿過中間鈍化層且延伸至第一溝渠中。圖13所示剖視圖1300提供所得結構的實例。

動作3023是使用金屬對第二溝渠進行填充以形成基底嵌入式金屬柵格。製程可包括沈積金屬，隨後進行平坦化。圖14 及圖15所示剖視圖1400及1500提供實例。

動作3031是形成耦合至前側導電結構的接觸接墊。圖17至圖24所示剖視圖1700至2400提供實例。

動作3033是在背側上形成複合柵格、彩色濾光片及透鏡。圖25至圖29所示剖視圖2500至2900提供實例。

本揭露的一些態樣是有關於一種影像感測器，所述影像感測器包括：光偵測器，位於半導體基底內；上部鈍化層，位於半導體基底的背側上；以及中間鈍化層，位於上部鈍化層與背側之間。中間鈍化層所具有的折射率在半導體基底的折射率與上部鈍化層的折射率之間。背側隔離結構延伸至背側中以在側向上環繞光偵測器且包括芯體。介電襯墊將芯體與半導體基底分隔開。芯體包括基底嵌入式金屬柵格，基底嵌入式金屬柵格穿過中間鈍化層且延伸至半導體基底中。

在一些實施例中，中間鈍化層包含五氧化二鉭(Ta₂O₅)。在一些實施例中，基底嵌入式金屬柵格在中間鈍化層的基部處或者在中間鈍化層的基部與背側之間經歷寬度的階躍改變。在一些實施例中，存在蝕刻停止層，所述蝕刻停止層位於中間鈍化層的正下方且與中間鈍化層直接接觸並且位於基底嵌入式金屬柵格的正下方且與基底嵌入式金屬柵格直接接觸。在一些實施例中，芯體包括位於基底嵌入式金屬柵格下方的下部柵格。在一些實施例中，下部柵格與基底嵌入式金屬柵格藉由蝕刻停止層而分隔開。在一些實施例中，介電襯墊是呈現固定負電荷的材料形成的一層或多個層。在一些實施例中，基底嵌入式金屬柵格穿過上部鈍化層。在一些實施例中，基底嵌入式金屬柵格的上部部分延伸穿過上部鈍化層且形成第一柵格，基底嵌入式金屬柵格的下部部分位於半導體基底內且形成第二柵格，且第一格柵相對於第二格柵在側向上偏置開。在一些實施例中，中間鈍化層下降至半導體基底中，但不像基底嵌入式金屬柵格那般深入至半導體基底中。在一些實施例中，在光偵測器中的兩者之間的空間中，在所述中間鈍化層僅在芯體的兩個相對中的一側上下降至半導體基底中。

本揭露的一些態樣是有關於一種影像感測器，所述影像感測器具有以陣列方式位於半導體基底內的光偵測器。背側隔離結構在光偵測器之間延伸至半導體基底中。背側隔離結構包括金屬柵格以及下部柵格。所述金屬柵格嵌入於半導體基底內且延伸穿過半導體基底的背側的金屬柵格。所述下部柵格位於金屬柵格與前側之間的下部柵格。在一些實施例中，下部格柵是非金屬的。在一些實施例中，金屬柵格切穿位於背側上的鈍化層。

本揭露的一些態樣是有關於一種方法，所述方法包括提供半導體基底，半導體基底具有周邊區域及以陣列方式位於影像感測區域內的光偵測器。在半導體基底的背側中以具有位於光偵測器之間的多個段的柵格的圖案形成第一溝渠。使用介電質對第一溝渠進行襯墊。在背側上沈積第一鈍化層及第二鈍化層。蝕刻出第二溝渠。第二溝渠穿過第二鈍化層、穿過第一鈍化層且穿過背側延伸至第一溝渠的區域中。以金屬填充對第二溝渠。

在一些實施例中，所述更包括在使用所述介電質對第一溝渠進行襯墊之後且在沈積第一鈍化層之前，在背側上沈積蝕刻停止層。第二溝渠在蝕刻停止層上停止。在一些實施例中，所述方法更包括：在使用介電質對第一溝渠進行襯墊之後將下部填充材料沈積至第一溝渠中；以及在沈積蝕刻停止層之前進行蝕刻以使第一溝渠內的下部填充材料凹陷。在一些實施例中，第二溝渠具有柵格的圖案，但寬度小於第一溝渠。在一些實施例中，形成第一溝渠包括使用光罩來對第一罩幕進行微影圖案化且形成第二溝渠包括使用同一光罩來對第二罩幕進行微影圖案化。在一些實施例中，使用一個光罩形成的第一溝渠與第二溝渠二者具有不同的寬度。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。