TWI840977B - 可撓性線路基板以及薄膜覆晶封裝結構的製造方法 - Google Patents

Abstract

一種用以承載具有多個凸塊的晶片的可撓性線路基板。 可撓性線路基板包括可撓性介電基底以及接合線路。接合線路包括至少一第一線路組、第二線路組以及第三線路組。每個第一線路組包括多個第一引腳。用以對應接合相鄰兩個第一引腳的凸塊之間具有第一預定間距。相鄰兩個第一引腳之間的第一間距等於所述第一預定間距乘以第一補償值。每個第二線路組包括多個第二引腳。用以對應接合相鄰兩個第二引腳的凸塊之間具有第二預定間距。相鄰兩個第二引腳之間的第二間距等於第二預定間距乘以第二補償值。第二補償值不等於第一補償值。

Description

可撓性線路基板以及薄膜覆晶封裝結構的製造 方法

本發明是有關於一種可撓性線路基板，且特別是有關於一種可撓性線路基板以及包含前述可撓性線路基板的薄膜覆晶封裝結構的製造方法。

隨著半導體技術的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、解析度高、色彩飽和度高、壽命長等優點，因而廣泛地應用在行動電話、筆記型電腦或桌上型電腦的液晶螢幕及液晶電視等與生活息息相關之電子產品。其中，顯示器之驅動晶片(driver IC)更是液晶顯示器不可或缺的重要元件。因應液晶顯示裝置驅動晶片各種應用之需求，一般是採用捲帶自動接合(tape automatic bonding,TAB)封裝技術進行晶片封裝，薄膜覆晶(Chip-On-Film,COF)封裝結構便是其中一種應用捲帶自動接合技術的封裝結構。

薄膜覆晶封裝結構主要是藉由導電凸塊將晶片與可撓性 線路基板上的引腳相互接合來達到電性連接的封裝技術，其中內引腳接合(Inner Lead Bonding,ILB)為相當關鍵的一道製程。然而，在線路佈設越來越密集且複雜的趨勢發展下，內引腳接合的整體良率也越來越不易維持。

本發明提供一種可撓性線路基板以及包含前述可撓性線路基板的薄膜覆晶封裝結構的製造方法，可以改善可撓性線路基板因為在晶片接合製程中受熱產生不同程度的收縮而導致不相等的引腳偏移量，致使部分的引腳偏位接合晶片的問題。

本發明的至少一實施例提供一種用以承載具有多個凸塊的晶片的可撓性線路基板。可撓性線路基板包括可撓性介電基底以及接合線路。可撓性介電基底的上表面具有晶片接合區。晶片接合區具有長邊，且包括沿著長邊排列的一個中央區、兩個第一變異區以及兩個外側區。中央區位於兩個第一變異區之間，且兩個第一變異區以及中央區位於兩個外側區之間。接合線路形成於可撓性介電基底的上表面且位於晶片接合區內，用以對應接合晶片的多個凸塊。接合線路包括至少一個第一線路組、多個第二線路組以及多個第三線路組。第一線路組位於中央區。每個第一線路組包括沿著長邊相鄰排列的多個第一引腳。用以對應接合相鄰兩個第一引腳的凸塊之間具有第一預定間距。相鄰兩個第一引腳之間的第一間距等於所述第一預定間距乘以第一補償值。第二線 路組分別位於兩個第一變異區。每個第二線路組包括沿著長邊相鄰排列的多個第二引腳。用以對應接合相鄰兩個第二引腳的凸塊之間具有第二預定間距。相鄰兩個第二引腳之間的第二間距等於第二預定間距乘以第二補償值。第三線路組分別位於兩個外側區。每個第三線路組包括沿著長邊相鄰排列的多個第三引腳。用以對應接合相鄰兩個第三引腳的凸塊之間具有第三預定間距。相鄰兩個第三引腳之間的第三間距等於第三預定間距乘以第三補償值。第二補償值不等於第一補償值。

本發明的至少一實施例提供一種薄膜覆晶封裝結構的製造方法，包括以下步驟。提供如前述的可撓性線路基板。執行熱壓合製程使晶片設置於晶片接合區。可撓性線路基板受熱收縮，使得晶片的多個凸塊分別以多個第一預定間距、多個第二預定間距及多個第三預定間距對應接合可撓性線路基板的多個第一引腳、多個第二引腳以及多個第三引腳。

基於上述，本發明藉由將晶片接合區畫分區域，並針對各個區域內的接合線路的引腳的間距預設不同的補償值。藉此，因為晶片接合區的不同區域的膨脹或收縮不一致而導致引腳偏移量不相等，進而發生引腳偏位接合凸塊的問題得以獲得改善，並且內引腳接合製程的良率可有效提升。

1~38:編號

FCB:可撓性線路基板

100:晶片接合區

102,104:長邊

106:短邊

110:中央區

120:第一變異區

130:外側區

140:第二變異區

150:第三變異區

200:接合線路

210:第一線路組

212a:第一外排引腳

212b:第一內排引腳

212c:第一接墊

214:第一輸入引腳

220:第二線路組

222a:第二外排引腳

222b:第二內排引腳

222c:第二接墊

224:第二輸入引腳

230:第三線路組

232a:第三外排引腳

232b:第三內排引腳

232c:第三接墊

234:第三輸入引腳

236:短邊引腳

240:第四線路組

242a:第四外排引腳

242b:第四內排引腳

242c:第四接墊

244:第四輸入引腳

250:第五線路組

252a:第五外排引腳

252b:第五內排引腳

252c:第五接墊

254:第五輸入引腳

312a:下層引腳

312b:下層接墊

BP,BP1~BP10,SBP:凸塊

c:中線

CH:導電填孔

CP:晶片

COF:薄膜覆晶封裝結構

DC:下層線路

FS:可撓性介電基底

L,S1,S2,S3,S4:長度

PX1:第一預定間距

PX2:第二預定間距

PX3:第三預定間距

PX4:第四預定間距

PX5:第五預定間距

PX6:第一預定輸入間距

PX7:第二預定輸入間距

PX8:第三預定輸入間距

PX9:第四預定輸入間距

PX10:第五預定輸入間距

SR1:第一絕緣層

SR2:第二絕緣層

UC:上層線路

UF:底部填充材

X1:第一間距

X2:第二間距

X3:第三間距

X4:第四間距

X5:第五間距

X6:第一輸入間距

X7:第二輸入間距

X8:第三輸入間距

X9:第四輸入間距

X10:第五輸入間距

X3’,X8’:間距

Z1:第一補償值

Z2:第二補償值

Z3:第三補償值

Z4:第四補償值

圖1是依照本發明的一實施例的一種可撓性線路基板的俯視示意圖。

圖2是依照本發明的一實施例的一種晶片的主動面的局部俯視示意圖。

圖3A是圖1的可撓性線路基板的晶片接合區的中央區的局部放大示意圖。

圖3B是圖1的可撓性線路基板的晶片接合區的第一變異區的局部放大示意圖。

圖3C是圖1的可撓性線路基板的晶片接合區的外側區的局部放大示意圖。

圖3D是圖1的可撓性線路基板的晶片接合區的第二變異區的局部放大示意圖。

圖3E是圖1的可撓性線路基板的晶片接合區的第三變異區的局部放大示意圖。

圖4是圖1的可撓性線路基板的局部仰視示意圖。

圖5是依照本發明的一實施例的一種可撓性線路基板的晶片接合區的俯視示意圖。

圖6是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。

圖7是圖6的薄膜覆晶封裝結構的局部剖面示意圖。

圖8是圖6的薄膜覆晶封裝結構的外側區的局部放大示意圖。

圖1是依照本發明的一實施例的一種可撓性線路基板的俯視示意圖。圖2是依照本發明的一實施例的一種晶片的主動面的局部俯視示意圖。

請先參考圖1與圖2，可撓性線路基板FCB用以承載具有多個凸塊BP1~BP10的晶片CP，其中圖1顯示了尚未與晶片CP接合之可撓性線路基板FCB。

可撓性線路基板FCB包括可撓性介電基底FS。可撓性介電基底FS的材質例如包括聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)或其他適合的可撓性材料。

可撓性介電基底FS的上表面具有晶片接合區100。晶片接合區100包括一個中央區110、兩個第一變異區120以及兩個外側區130。在一些實施例中，晶片接合區100更包括兩個第二變異區140以及兩個第三變異區150。

晶片接合區100包括長邊102、相對於長邊102的另一長邊104以及兩個短邊106。中央區110、兩個第一變異區120、兩個第三變異區150、兩個第二變異區140以及兩個外側區130沿著晶片接合區100的長邊102排列。中央區110位於兩個第一變異區120之間。兩個第一變異區120分別位於兩個第三變異區150與中央區110之間。兩個第三變異區150分別位於兩個第一變異 區120與兩個第二變異區140之間。兩個第二變異區140分別位於兩個外側區130與兩個第三變異區150之間。中央區110、兩個第一變異區120、兩個第二變異區140以及兩個第三變異區150位於兩個外側區130之間。在本實施例中，晶片接合區100由最外側至中央為依序連接的外側區130、第二變異區140、第三變異區150、第一變異區120以及中央區110，但本發明不以此為限。在其他實施例中，第二變異區140及/或第三變異區150可以被省略。此外，本發明對於變異區的數量不加以限制，在其他實施例中，第一變異區120與第三變異區150之間或第二變異區140與第三變異區150之間可進一步包括更多變異區(例如：第四變異區、第五變異區...)。

圖1的上層線路UC僅適用於示意其大致位置，上層線路UC包括多條彼此分離的訊號線，並非如圖1所示的整片結構。上層線路UC形成於可撓性介電基底FS的上表面。上層線路UC由晶片接合區100內向外延伸。上層線路UC中的接合線路200位於晶片接合區100內，用以對應接合晶片CP的凸塊BP1~BP10。在一些實施例中，接合線路200包括位於中央區110的至少一個第一線路組210、分別位於兩個第一變異區120的多個第二線路組220、分別位於兩個外側區130的多個第三線路組230、分別位於兩個第二變異區140的多個第四線路組240以及分別位於兩個第三變異區150的多個第五線路組250。在其他實施例中，當晶片接合區100不包括第二變異區140及/或第三變異區150時，接合線 路200不包括第四線路組240及/或第五線路組250。

另外，圖2繪示了晶片CP的主動面對應於中央區110的局部、對應於其中一個第一變異區120的局部、對應於其中一個外側區130的局部、對應於其中一個第二變異區140的局部以及對應於其中一個第三變異區150的局部，並省略繪示晶片CP的其他部分。凸塊BP1~BP10位於晶片CP的主動面上，其中凸塊BP1與凸塊BP6對應於中央區110，凸塊BP2與凸塊BP7對應於第一變異區120，凸塊BP3與凸塊BP8對應於外側區130，凸塊BP4與凸塊BP9對應於第二變異區140，凸塊BP5與凸塊BP10對應於第三變異區150。晶片CP可以是驅動晶片或任何適宜的晶片。

圖3A是圖1的可撓性線路基板FCB的晶片接合區100的中央區110的局部放大示意圖。圖3B是圖1的可撓性線路基板FCB的晶片接合區100的第一變異區120的局部放大示意圖。圖3C是圖1的可撓性線路基板FCB的晶片接合區100的外側區130的局部放大示意圖。圖3D是圖1的可撓性線路基板FCB的晶片接合區100的第二變異區140的局部放大示意圖。圖3E是圖1的可撓性線路基板FCB的晶片接合區100的第三變異區150的局部放大示意圖。圖3A至圖3E中以虛線繪示了晶片CP的凸塊BP1~BP10、SBP的預設位置，然而，這些預設位置只是用於示意。實際上，在圖3A至圖3E的結構中，晶片CP並未接合至可撓性線路基板FCB。在以熱壓合方式執行內引腳接合製程，使晶片CP接合至可撓性線路基板FCB時，高溫會使可撓性線路基板FCB產 生較明顯的收縮或膨脹，進而導致接合線路200中的引腳位置出現變化。因此，在執行晶片接合(即內引腳接合)製程前，接合線路200的引腳位置係偏離於晶片CP之凸塊BP1~BP10的預設位置，使得執行晶片接合製程後，可撓性線路基板FCB因收縮或膨脹，致使接合線路200的引腳產生位移而對準於晶片CP之凸塊BP1~BP10的位置。

請參考圖3A，每個第一線路組210包括沿著晶片接合區100的長邊102相鄰排列的多個第一引腳212。用以對應接合相鄰兩個第一引腳212的凸塊BP1之間具有第一預定間距PX1。換言之，第一預定間距PX1為用以對應接合相鄰兩個第一引腳212的兩個凸塊BP1的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第一引腳212之間具有第一間距X1。第一間距X1不等於第一預定間距PX1，且第一間距X1等於第一預定間距PX1乘以第一補償值。在一些實施例中，每個第一線路組210對應的多個第一預定間距PX1彼此相等或不相等。此外，在本實施例中，第一補償值為定值，而第一補償值的數值會依據可撓性線路基板FCB在後續製程中的預估收縮量或膨脹量而定。

在一些實施例中，接合線路200更包括多個第一輸入引腳214。第一輸入引腳214位於中央區110。第一輸入引腳214沿著晶片接合區100的另一長邊104相鄰排列。用以對應接合相鄰兩個第一輸入引腳214的凸塊BP6之間具有第一預定輸入間距PX6。換言之，第一預定輸入間距PX6為用以對應接合相鄰兩個 第一輸入引腳214的兩個凸塊BP6的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第一輸入引腳214之間的第一輸入間距X6不等於第一預定輸入間距PX6，且第一輸入間距X6等於第一預定輸入間距PX6乘以第一補償值。在一些實施例中，多個第一輸入引腳214對應的多個第一預定輸入間距PX6彼此相等或不相等。

請參考圖3B，每個第二線路組220包括沿著晶片接合區100的長邊102相鄰排列的多個第二引腳222。用以對應接合相鄰兩個第二引腳222的凸塊BP2之間具有第二預定間距PX2。換言之，第二預定間距PX2為用以對應接合相鄰兩個第二引腳222的兩個凸塊BP2的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第二引腳222之間具有第二間距X2。第二間距X2不等於第二預定間距PX2，且第二間距X2等於第二預定間距PX2乘以第二補償值。而第二補償值不等於第一補償值。舉例來說，第二補償值大於第一補償值。在一些實施例中，每個第二線路組220對應的多個第二預定間距PX2彼此相等或不相等。此外，在本實施例中，第二補償值為定值，而第二補償值的數值會依據可撓性線路基板FCB在後續製程中的預估收縮量或膨脹量而定。

在一些實施例中，接合線路200更包括多個第二輸入引腳224。第二輸入引腳224位於第一變異區120。第二輸入引腳224沿著晶片接合區100的另一長邊104相鄰排列。用以對應接合相鄰兩個第二輸入引腳224的凸塊BP7之間具有第二預定輸入間距 PX7。換言之，第二預定輸入間距PX7為用以對應接合相鄰兩個第二輸入引腳224的兩個凸塊BP7的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第二輸入引腳224之間的第二輸入間距X7不等於第二預定輸入間距PX7，且第二輸入間距X7等於第二預定輸入間距PX7乘以第二補償值。在一些實施例中，多個第二輸入引腳224對應的多個第二預定輸入間距PX7彼此相等或不相等。

請參考圖3C，每個第三線路組230包括沿著晶片接合區100的長邊102相鄰排列的多個第三引腳232。用以對應接合相鄰兩個第三引腳232的凸塊BP3之間具有第三預定間距PX3。換言之，第三預定間距PX3為用以對應接合相鄰兩個第三引腳232的兩個凸塊BP3的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第三引腳232之間具有第三間距X3。第三間距X3不等於第三預定間距PX3，且第三間距X3等於第三預定間距PX3乘以第三補償值。而第三補償值可等於或不等於第一補償值。在一些實施例中，每個第三線路組230對應的多個第三預定間距PX3彼此相等或不相等。此外，在本實施例中，第三補償值為定值，而第三補償值的數值會依據可撓性線路基板FCB在後續製程中的預估收縮量或膨脹量而定。

在一些實施例中，接合線路200更包括多個第三輸入引腳234。第三輸入引腳234位於外側區130。第三輸入引腳234沿著晶片接合區100的另一長邊104相鄰排列。用以對應接合相鄰 兩個第三輸入引腳234的凸塊BP8之間具有第三預定輸入間距PX8。換言之，第三預定輸入間距PX8為用以對應接合相鄰兩個第三輸入引腳234的兩個凸塊BP8的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第三輸入引腳234之間的第三輸入間距X8不等於第三預定輸入間距PX8，且第三輸入間距X8等於第三預定輸入間距PX8乘以第三補償值。在一些實施例中，多個第三輸入引腳234對應的多個第三預定輸入間距PX8彼此相等或不相等。

在一些實施例中，接合線路200更包括多個短邊引腳236，分別位於兩個外側區130。短邊引腳236沿著晶片接合區100的短邊106相鄰排列，用以對應接合晶片CP的凸塊SBP。

請參考圖3D，每個第四線路組240包括沿著晶片接合區100的長邊102相鄰排列的多個第四引腳242。用以對應接合相鄰兩個第四引腳242的凸塊BP4之間具有第四預定間距PX4。換言之，第四預定間距PX4為用以對應接合相鄰兩個第四引腳242的兩個凸塊BP4的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第四引腳242之間具有第四間距X4。第四間距X4不等於第四預定間距PX4，且第四間距X4等於第四預定間距PX4乘以第四補償值。而第四補償值不等於第一補償值、第二補償值及第三補償值。舉例來說，第二補償值大於第四補償值，且第四補償值大於第一補償值。在一些實施例中，每個第四線路組240對應的多個第四預定間距PX4彼此相等或不相等。此外，在本實施 例中，第四補償值為定值，而第四補償值的數值會依據可撓性線路基板FCB在後續製程中的預估收縮量或膨脹量而定。

在一些實施例中，接合線路200更包括多個第四輸入引腳244。第四輸入引腳244位於第二變異區140。第四輸入引腳244沿著晶片接合區100的另一長邊104相鄰排列。用以對應接合相鄰兩個第四輸入引腳244的凸塊BP9之間具有第四預定輸入間距PX9。換言之，第四預定輸入間距PX9為用以對應接合相鄰兩個第四輸入引腳244的兩個凸塊BP9的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第四輸入引腳244之間的第四輸入間距X9不等於第四預定輸入間距PX9，且第四輸入間距X9等於第四預定輸入間距PX9乘以第四補償值。在一些實施例中，多個第四輸入引腳244對應的多個第四預定輸入間距PX9彼此相等或不相等。

請參考圖3E，每個第五線路組250包括沿著晶片接合區100的長邊102相鄰排列的多個第五引腳252。用以對應接合相鄰兩個第五引腳252的凸塊BP5之間具有第五預定間距PX5。換言之，第五預定間距PX5為用以對應接合相鄰兩個第五引腳252的兩個凸塊BP5的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第五引腳252之間具有第五間距X5。第五間距X5不等於第五預定間距PX5，且第五間距X5等於第五預定間距PX5乘以第五補償值。而第五補償值不等於第二補償值及第四補償值。在一些實施例中，每個第五線路組250對應的多個第五預定間距 PX5彼此相等或不相等。此外，在本實施例中，第五補償值為定值，而第五補償值的數值會依據可撓性線路基板FCB在後續製程中的預估收縮量或膨脹量而定。

在一些實施例中，接合線路200更包括多個第五輸入引腳254。第五輸入引腳254位於第三變異區150。第五輸入引腳254沿著晶片接合區100的另一長邊104相鄰排列。用以對應接合相鄰兩個第五輸入引腳254的凸塊BP10之間具有第五預定輸入間距PX10。換言之，第五預定輸入間距PX10為用以對應接合相鄰兩個第五輸入引腳254的兩個凸塊BP10的預設位置之間的間距。在與晶片CP接合之前，相鄰兩個第五輸入引腳254之間的第五輸入間距X10不等於第五預定輸入間距PX10，且第五輸入間距X10等於第五預定輸入間距PX10乘以第五補償值。在一些實施例中，多個第五輸入引腳254對應的多個第五預定輸入間距PX10彼此相等或不相等。

在與晶片CP接合之前，接合線路200的引腳(包括第一引腳212至第五引腳252以及第一輸入引腳214至第五輸入引腳254)的位置是偏離於對應的凸塊(包括凸塊BP1~BP10)的預設位置，且在不同的區域中，引腳與凸塊之間的偏離程度不同。舉例來說，越靠近中央區110，引腳與凸塊之間的偏離程度越小；而越靠近外側區130，則引腳與凸塊之間的偏離程度越大。

更詳細而言，請同時參考圖3A至圖3E，在本實施例中，第一引腳212包括第一外排引腳212a、第一內排引腳212b與第一 接墊212c。第一內排引腳212b較第一外排引腳212a遠離長邊102。第一外排引腳212a自晶片接合區100內經過長邊102向外延伸。第一內排引腳212b於晶片接合區100內向遠離長邊102的方向延伸並連接第一接墊212c。第二引腳222包括第二外排引腳222a、第二內排引腳222b與第二接墊222c。第二內排引腳222b較第二外排引腳222a遠離長邊102。第二外排引腳222a自晶片接合區100內經過長邊102向外延伸。第二內排引腳222b於晶片接合區100內向遠離長邊102的方向延伸並連接第二接墊222c。第三引腳232包括第三外排引腳232a、第三內排引腳232b與第三接墊232c。第三內排引腳232b較第三外排引腳232a遠離長邊102。第三外排引腳232a自晶片接合區100內經過長邊102向外延伸。第三內排引腳232b於晶片接合區100內向遠離長邊102的方向延伸並連接第三接墊232c。第四引腳242包括第四外排引腳242a、第四內排引腳242b與第四接墊242c。第四內排引腳242b較第四外排引腳242a遠離長邊102。第四外排引腳242a自晶片接合區100內經過長邊102向外延伸。第四內排引腳242b於晶片接合區100內向遠離長邊102的方向延伸並連接第四接墊242c。第五引腳252包括第五外排引腳252a、第五內排引腳252b與第五接墊252c。第五內排引腳252b較第五外排引腳252a遠離長邊102。第五外排引腳252a自晶片接合區100內經過長邊102向外延伸。第五內排引腳252b於晶片接合區100內向遠離長邊102的方向延伸並連接第五接墊252c。

圖4是圖1的可撓性線路基板的局部仰視示意圖。請同時參考圖3A至圖3E與圖4，在一些實施例中，可撓性線路基板FCB還包括下層線路DC與多個導電填孔CH。下層線路DC形成於可撓性介電基底FS的下表面。導電填孔CH貫穿可撓性介電基底FS，且電性連接接合線路200與下層線路DC。

具體而言，在一些實施例中，下層線路DC包括多個下層引腳312a與多個下層接墊312b。下層引腳312a分別連接下層接墊312b。下層接墊312b分別對應接合線路200的第一接墊212c至第五接墊252c。導電填孔CH分別對應連接位於可撓性介電基底FS的上表面的第一接墊212c至第五接墊252c與位於可撓性介電基底FS的下表面的下層接墊312b。

圖5是依照本發明的一實施例的一種可撓性線路基板的晶片接合區的俯視示意圖。在此必須說明的是，圖5的實施例沿用圖1至圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5，在本實施例中，晶片接合區100共劃分成一個中央區110、兩個第一變異區120、兩個外側區130以及兩個第二變異區140，其中各個區域在長邊102上的長度(長度S1~S4)是依據可撓性線路基板FCB在後續製程中收縮或膨脹可能導致的引腳偏移程度而定。接合線路200共包括38個線路組，中央區110內具有四個第一線路組210(圖5中分別標示為編號18~21)；兩 個第一變異區120內分別具有十四個第二線路組220(圖5中分別標示為編號4~17以及編號22~35)；兩個第二變異區140內分別具有兩個第四線路組240(圖5中分別標示為編號2~3以及編號36~37)；兩個外側區130內分別具有一個第三線路組230(圖5中分別標示為編號1以及編號38)。

一般而言，在受熱後可撓性線路基板FCB的受熱區會向中央收縮或由中央向外側膨脹，換言之，晶片接合區100的脹縮會以中央為基準。因此，在本實施例中，以晶片接合區100的中線c為原點(標示為0)，第一線路組210至第四線路組240分別向左右兩側外擴設置引腳，以進行引腳間距補償。具體地說，位於中線c的左側標示為編號18~19的第一線路組210、標示為編號4~17的第二線路組220、標示為編號2~3的第四線路組240以及標示為編號1的第三線路組230分別以第一補償值Z1、第二補償值Z2、第四補償值Z4以及第三補償值Z3向中線c的左側外擴設置引腳；位於中線c的右側標示為編號20~21的第一線路組210、標示為編號22~35的第二線路組220、標示為編號36~37的第四線路組240以及標示為編號38的第三線路組230分別以第一補償值Z1、第二補償值Z2、第四補償值Z4以及第三補償值Z3向中線c的右側外擴設置引腳。在本實施例中，舉例來說，中央區110在晶片接合區100的長邊102上的長度S1約為3毫米且其所對應的第一補償值Z1為1.0009；外側區130的長度S3約為1毫米且其所對應的第三補償值Z3為1.0009；第二變異區140的長度S4約 為1.5毫米且其所對應的第四補償值Z4為1.00097；而第一變異區120的長度S2約為(L-8)/2毫米(其中L為晶片接合區100的長邊102的長度)且其所對應的第二補償值Z2為1.001023。也就是說，位於第一變異區120內的第二線路組220相較於位於中央區110內的第一線路組210會施以較大的引腳間距補償；位於第二變異區140內的第四線路組240則會施以較第一線路組210大但較第二線路組220小的引腳間距補償；而位於外側區130內的第三線路組230則施以與第一線路組210相同的引腳間距補償。

圖6是依照本發明的一實施例的一種薄膜覆晶封裝結構的俯視示意圖。圖7是圖6的薄膜覆晶封裝結構的局部剖面示意圖。請參考圖6與圖7，執行熱壓合製程，使晶片CP設置於可撓性線路基板FCB的晶片接合區100。關於可撓性線路基板FCB與晶片CP的描述請參考圖1至圖4。請參考圖7，可撓性線路基板FCB還可包括分別位於可撓性介電基底FS的上表面與下表面的第一絕緣層SR1及第二絕緣層SR2。第一絕緣層SR1覆蓋部分上層線路UC並暴露出晶片接合區100，第二絕緣層SR2覆蓋部分下層線路DC。在一些實施例中，薄膜覆晶封裝結構COF包括可撓性線路基板FCB、晶片CP以及底部填充材UF。晶片CP的凸塊BP對應接合可撓性線路基板FCB的接合線路200。底部填充材UF至少填充於晶片CP與可撓性線路基板FCB之間，以保護電性接點。

在熱壓合製程中，可撓性線路基板FCB受熱收縮，使可 撓性線路基板FCB的引腳之間的間距改變。因此，晶片CP的多個凸塊BP1至凸塊BP5分別得以第一預定間距PX1至第五預定間距PX5而分別對應接合第一引腳212至第五引腳252，且凸塊BP6至凸塊BP10分別得以第一預定輸入間距PX6至第五預定輸入間距PX10而分別對應接合第一輸入引腳214至第五輸入引腳254。

詳細而言，在熱壓合製程後，可撓性線路基板FCB的第一引腳212之間的間距X1’(未繪出)實質上等於第一預定間距PX1，第二引腳222之間的間距X2’(未繪出)實質上等於第二預定間距PX2，第三引腳232之間的間距X3’(請參考圖8)實質上等於第三預定間距PX3，第四引腳242之間的間距X4’(未繪出)實質上等於第四預定間距PX4，第五引腳252之間的間距X5’(未繪出)實質上等於第五預定間距PX5。類似地，在熱壓合製程後，第一輸入引腳214之間的間距X6’(未繪出)實質上等於第一預定輸入間距PX6，第二輸入引腳224之間的間距X7’(未繪出)實質上等於第二預定輸入間距PX7，第三輸入引腳234之間的間距X8’(請參考圖8)實質上等於第三預定輸入間距PX8，第四輸入引腳244之間的間距X9’(未繪出)實質上等於第四預定輸入間距PX9，第五輸入引腳254之間的間距X10’(未繪出)實質上等於第五預定輸入間距PX10。

舉例來說，圖8是圖6的薄膜覆晶封裝結構中的外側區的局部放大示意圖，其中晶片CP採透視法繪示。請同時參考圖3C與圖8，在熱壓合製程後，因可撓性線路基板FCB受熱收縮， 使得原本因引腳間距預設補償而偏位設置的第三引腳232與第三輸入引腳234(如圖3C所示)向晶片接合區100的中央內移，因此，晶片CP的凸塊BP3與BP8得以分別以第三預定間距PX3與第三預定輸入間距PX8對應接合第三引腳232與第三輸入引腳234。須說明的是，在熱壓合製程後，晶片接合區100的其他區域中的引腳與凸塊也會如圖8所示地對位接合。

綜上所述，由於可撓性介電基底FS的晶片接合區100在熱壓合製程後，會因高溫產生較顯著的膨脹或收縮，因此，形成於可撓性介電基底FS上的接合線路200會預設補償值以調整熱壓合製程前的引腳的位置及間距，以使熱壓合製程後的引腳可以對準晶片的凸塊位置接合。舉例來說，若預估晶片接合區100在熱壓合製程後產生收縮，則將接合線路200的引腳間距設置成大於對應的晶片CP的凸塊間距，使引腳因可撓性介電基底FS收縮而向中央內移，而得以對位接合對應的凸塊。然而，由於可撓性線路基板FCB的各個區域的線路佈設密集度存在差異，特別是具有上層線路UC與下層線路DC的可撓性線路基板FCB，晶片接合區100中的不同位置在熱壓合製程後可能產生不同程度的膨脹或收縮，導致接合線路200的引腳產生不相等的偏移量。若是所有的接合線路200的引腳都以一相同補償值預先調整間距，引腳在熱壓合製程後產生的不相等的偏移量可能導致部分引腳置中接合凸塊，而部分引腳則已超出凸塊接合範圍。因此，本實施例藉由將晶片接合區100畫分區域，並針對各個區域內的接合線路200的 引腳的間距預設不同的補償值。藉此，因為晶片接合區100的不同區域的膨脹或收縮不一致而導致引腳偏移量不相等，進而發生引腳偏位接合凸塊的問題得以獲得改善，並且內引腳接合製程的良率可有效提升。

FCB:可撓性線路基板

100:晶片接合區

102、104:長邊

106:短邊

110:中央區

120:第一變異區

130:外側區

140:第二變異區

150:第三變異區

200:接合線路

210:第一線路組

220:第二線路組

230:第三線路組

240:第四線路組

250:第五線路組

FS:可撓性介電基底

UC:上層線路

Claims (11)

1. 一種可撓性線路基板，用以承載具有多個凸塊的晶片，包括： 可撓性介電基底，其中所述可撓性介電基底的上表面具有晶片接合區，且所述晶片接合區包括一個中央區、兩個第一變異區以及兩個外側區，其中所述中央區、所述兩個第一變異區以及所述兩個外側區沿著所述晶片接合區的一長邊排列，所述中央區位於所述兩個第一變異區之間，且所述兩個第一變異區以及所述中央區位於所述兩個外側區之間；以及 接合線路，形成於所述可撓性介電基底的所述上表面且位於所述晶片接合區內，用以對應接合所述晶片的所述凸塊，所述接合線路包括： 至少一個第一線路組，位於所述中央區，每個所述第一線路組包括沿著所述長邊相鄰排列的多個第一引腳，用以對應接合相鄰兩個所述第一引腳的所述凸塊之間具有第一預定間距，相鄰兩個所述第一引腳之間的第一間距等於所述第一預定間距乘以一第一補償值； 多個第二線路組，分別位於所述兩個第一變異區，且每個所述第二線路組包括沿著所述長邊相鄰排列的多個第二引腳，用以對應接合相鄰兩個所述第二引腳的所述凸塊之間具有第二預定間距，相鄰兩個所述第二引腳之間的第二間距等於所述第二預定間距乘以一第二補償值；以及 多個第三線路組，分別位於所述兩個外側區，且每個所述第三線路組包括沿著所述長邊相鄰排列的多個第三引腳，用以對應接合相鄰兩個所述第三引腳的所述凸塊之間具有第三預定間距，相鄰兩個所述第三引腳之間的第三間距等於所述第三預定間距乘以一第三補償值，其中所述第二補償值不等於所述第一補償值。
2. 如請求項1所述的可撓性線路基板，其中所述第三補償值等於或不等於所述第一補償值。
3. 如請求項1所述的可撓性線路基板，其中所述晶片接合區更包括兩個第二變異區，分別位於所述兩個外側區與所述兩個第一變異區之間，所述接合線路更包括多個第四線路組，分別位於所述兩個第二變異區，且每個所述第四線路組包括沿著所述長邊相鄰排列的多個第四引腳，用以對應接合相鄰兩個所述第四引腳的所述凸塊之間具有第四預定間距，相鄰兩個所述第四引腳之間的第四間距等於所述第四預定間距乘以一第四補償值，其中所述第四補償值不等於所述第一補償值、所述第二補償值及所述第三補償值。
4. 如請求項3所述的可撓性線路基板，其中所述晶片接合區更包括兩個第三變異區，分別位於所述兩個第一變異區與所述兩個第二變異區之間，所述接合線路更包括多個第五線路組，分別位於所述兩個第三變異區，且每個所述第五線路組包括沿著所述長邊相鄰排列的多個第五引腳，用以對應接合相鄰兩個所述第五引腳的所述凸塊之間具有第五預定間距，相鄰兩個所述第五引腳之間的第五間距等於所述第五預定間距乘以一第五補償值，其中所述第五補償值不等於所述第二補償值及所述第四補償值。
5. 如請求項3所述的可撓性線路基板，其中所述第二補償值大於所述第四補償值，且所述第四補償值大於所述第一補償值。
6. 如請求項1所述的可撓性線路基板，更包括： 下層線路，形成於所述可撓性介電基底的下表面；以及 多個導電填孔，貫穿所述可撓性介電基底，且電性連接所述接合線路與所述下層線路。
7. 如請求項1所述的可撓性線路基板，其中所述第一引腳包括多個第一外排引腳、多個第一內排引腳與多個第一接墊，所述第二引腳包括多個第二外排引腳、多個第二內排引腳與多個第二接墊，所述第三引腳包括多個第三外排引腳、多個第三內排引腳與多個第三接墊，所述第一內排引腳、所述第二內排引腳與所述第三內排引腳分別較所述第一外排引腳、所述第二外排引腳與所述第三外排引腳遠離所述長邊，所述第一外排引腳、所述第二外排引腳與所述第三外排引腳自所述晶片接合區內經過所述長邊向外延伸，所述第一內排引腳、所述第二內排引腳與所述第三內排引腳於所述晶片接合區內向遠離所述長邊的方向延伸並分別連接所述第一接墊、所述第二接墊與所述第三接墊。
8. 如請求項7所述的可撓性線路基板，更包括： 下層線路，形成於所述可撓性介電基底的下表面，所述下層線路包括多個下層引腳與多個下層接墊，所述下層引腳分別連接所述下層接墊，所述下層接墊分別對應所述第一接墊、所述第二接墊與所述第三接墊；以及 多個導電填孔，貫穿所述可撓性介電基底，且分別對應連接位於所述上表面的所述第一接墊、所述第二接墊及所述第三接墊與位於所述下表面的所述下層接墊。
9. 如請求項1所述的可撓性線路基板，其中每個所述第一線路組對應的多個所述第一預定間距彼此相等或不相等，每個所述第二線路組對應的多個所述第二預定間距彼此相等或不相等，每個所述第三線路組對應的多個所述第三預定間距彼此相等或不相等。
10. 如請求項1所述的可撓性線路基板，其中所述接合線路更包括： 多個第一輸入引腳，位於所述中央區，所述第一輸入引腳沿著所述晶片接合區相對於所述長邊的另一長邊相鄰排列，用以對應接合相鄰兩個所述第一輸入引腳的所述凸塊之間具有第一預定輸入間距，相鄰兩個所述第一輸入引腳之間的第一輸入間距等於所述第一預定輸入間距乘以所述第一補償值； 多個第二輸入引腳，分別位於所述兩個第一變異區，所述第二輸入引腳沿著所述另一長邊相鄰排列，用以對應接合相鄰兩個所述第二輸入引腳的所述凸塊之間具有第二預定輸入間距，相鄰兩個所述第二輸入引腳之間的第二輸入間距等於所述第二預定輸入間距乘以所述第二補償值；及 多個第三輸入引腳，分別位於所述兩個外側區，所述第三輸入引腳沿著所述另一長邊相鄰排列，用以對應接合相鄰兩個所述第三輸入引腳的所述凸塊之間具有第三預定輸入間距，相鄰兩個所述第三輸入引腳之間的第三輸入間距等於所述第三預定輸入間距乘以所述第三補償值。
11. 一種薄膜覆晶封裝結構的製造方法，包括： 提供如請求項1至10中任一項所述的可撓性線路基板；以及 執行熱壓合製程使所述晶片設置於所述晶片接合區，其中所述可撓性線路基板受熱收縮，使得所述晶片的所述凸塊分別以所述第一預定間距、所述第二預定間距及所述第三預定間距對應接合所述可撓性線路基板的所述第一引腳、所述第二引腳以及所述第三引腳。

Images