TWI840524B - 蝕刻基板之膜之方法及電漿處理裝置 - Google Patents
蝕刻基板之膜之方法及電漿處理裝置 Download PDFInfo
- Publication number
- TWI840524B TWI840524B TW109107649A TW109107649A TWI840524B TW I840524 B TWI840524 B TW I840524B TW 109107649 A TW109107649 A TW 109107649A TW 109107649 A TW109107649 A TW 109107649A TW I840524 B TWI840524 B TW I840524B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- etching
- protective layer
- substrate
- gas
- Prior art date
Links
Classifications
-
- H10P50/73—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32733—Means for moving the material to be treated
- H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
-
- H10P14/6336—
-
- H10P14/6339—
-
- H10P14/6687—
-
- H10P14/69215—
-
- H10P14/69433—
-
- H10P50/242—
-
- H10P50/244—
-
- H10P50/268—
-
- H10P50/283—
-
- H10P50/287—
-
- H10P50/691—
-
- H10P50/71—
-
- H10P76/204—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma Technology (AREA)
Abstract
本發明提供一種方法,其係於基板之膜之蝕刻中,抑制形成於膜之圖案寬度之縮小,且提高膜之側壁面之垂直性。
一例示性實施形態之方法係對基板之膜進行蝕刻。基板具有基底區域、膜、及遮罩。膜設置於基底區域上。遮罩設置於膜上。方法包含對膜執行主蝕刻之步驟。主蝕刻係對膜之電漿蝕刻,使基底區域之至少一部分露出。方法於執行主蝕刻之步驟之後,進而包含至少於遮罩之側壁面上形成保護層之步驟。保護層之材料與膜之材料不同。方法於形成保護層之步驟之後,進而包含執行對膜之過蝕刻之步驟。過蝕刻係對膜之電漿蝕刻。
Description
本發明之例示性實施形態係關於一種蝕刻膜之方法及電漿處理裝置。
於電子器件之製造中,為了將遮罩之圖案轉印至膜而進行蝕刻。作為對膜之蝕刻,於下述專利文獻1及專利文獻2中,記載有包含對有機膜之電漿蝕刻之技術。
於專利文獻1所記載之技術中,藉由電漿蝕刻將基板之有機膜蝕刻至其表面與其基底區域之間之深度。其次,於基板之表面上形成矽氧化膜。矽氧化膜藉由原子層沈積法而形成。其次,執行有機膜之電漿蝕刻,直至露出基底區域為止。專利文獻2所記載之技術中,交替進行對基板之有機膜之電漿蝕刻與藉由原子層沈積法而於基板上形成矽氧化膜。
[專利文獻1]日本專利特開2018-6706號公報
[專利文獻2]日本專利特開2018-37453號公報
於基板之膜之蝕刻中,要求抑制形成於膜之圖案寬度之縮小,且提高膜之側壁面之垂直性。
一例示性實施形態中,提供一種蝕刻基板之膜之方法。基板具有基底區域、膜、及遮罩。膜設置於基底區域上。遮罩設置於膜上。遮罩被圖案化。方法包含對膜執行主蝕刻之步驟。主蝕刻係對膜之電漿蝕刻,使基底區域之至少一部分露出。方法於執行主蝕刻之步驟之後,進而包含至少於遮罩之側壁面上形成保護層之步驟。保護層之材料與膜之材料不同。方法於形成保護層之步驟之後,進而包含執行對膜之過蝕刻之步驟。過蝕刻係對膜之電漿蝕刻。
根據一例示性實施形態,於基板之膜之蝕刻中,能夠抑制形成於膜之圖案寬度之縮小,且提高膜之側壁面之垂直性。
1:電漿處理裝置
2a:台
2b:台
2c:台
2d:台
4a:容器
4b:容器
4c:容器
4d:容器
10:腔室
10s:內部空間
12:腔室本體
12e:排氣口
12g:閘閥
12p:通路
13:支持部
14:基板支持器
16:電極板
18:下部電極
18f:流路
20:靜電吸盤
20p:直流電源
20s:開關
22:冷卻器單元
22a:配管
22b:配管
24:氣體供給線
30:上部電極
32:構件
34:頂板
34a:氣體吐出孔
36:支持體
36a:氣體擴散室
36b:氣體孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
41:閥群
42:流量控制器群
43:閥群
46:防護罩
48:隔板
50:排氣裝置
52:排氣管
62:第1高頻電源
64:第2高頻電源
66:整合器
68:整合器
AN:對準器
EF:膜
FR:邊緣環
GS:氣體供給部
LL1:裝載閉鎖模組
LL2:裝載閉鎖模組
LM:裝載模組
MC:控制部
MK:遮罩
MT:方法
PL:保護層
PM1:製程模組
PM2:製程模組
PM3:製程模組
PM4:製程模組
PM5:製程模組
PM6:製程模組
PS:處理系統
R1:第1區域
R2:第2區域
ST1:步驟
ST2:步驟
ST3:步驟
ST4:步驟
ST5:步驟
S21:步驟
S22:步驟
S23:步驟
S24:步驟
S25:步驟
SWS:側壁面
TC:搬送腔室
TF:搬送模組
TU1:搬送裝置
TU2:搬送裝置
UR:基底區域
W:基板
圖1係一例示性實施形態之蝕刻基板之膜之方法之流程圖。
圖2(a)係可應用圖1所示之方法之一例之基板之局部放大剖視圖,圖2(b)係步驟ST1應用後之一例之基板之局部放大剖視圖。
圖3係概略表示可用於圖1所示之方法之執行之一例之電漿處理裝置的圖。
圖4(a)係步驟ST2應用後之一例之基板之局部放大剖視圖,圖4(b)係步驟ST3應用後之一例之基板之局部放大剖視圖,圖4(c)係步驟ST4應用後之一例之基板之局部放大剖視圖。
圖5係圖1所示之方法之步驟ST2之一例之流程圖。
圖6係概略表示可用於圖1所示之方法之執行之一例之處理系統的圖。
以下,對各種例示性實施形態進行說明。
於一例示性實施形態中,提供一種蝕刻基板之膜之方法。基板具有基底區域、膜、及遮罩。膜設置於基底區域上。遮罩設置於膜上。遮罩被圖案化。方法包含對膜執行主蝕刻之步驟。主蝕刻係對膜之電漿蝕刻,使基底區域之至少一部分露出。方法於執行主蝕刻之步驟之後,進而包含至少於遮罩之側壁面上形成保護層之步驟。保護層之材料與膜之材料不同。方法於形成保護層之步驟之後,進而包含執行對膜之過蝕刻之步驟。過蝕刻係對膜之電漿蝕刻。
上述實施形態之方法中,藉由主蝕刻而以基底區域露出之方式蝕刻膜。藉由主蝕刻而形成於膜之開口具有錐形狀。即,形成於膜之開口之寬度於其底部較其上端窄。其次,該方法中,將保護層至少形成於遮罩之側壁面上。然後,該方法中,於遮罩之側壁面藉由保護層保護之狀態下執行膜之過蝕刻。即,該方法中,於遮罩寬度之縮小因保護層受到抑制之狀態下,進行膜之過蝕刻。因此,形成於膜之圖案寬度之縮小得以抑制,且膜之側壁面之垂直性提高。
於一例示性實施形態中,基板亦可具有第1區域及第2區域。第1區域之遮罩圖案亦可形成為較第2區域之遮罩圖案密。根據該實施形態之方法,於遮罩寬度之縮小因保護層受到抑制之狀態下進行膜之過蝕刻,故於第1區域形成於膜之圖案之形狀與於第2區域形成於膜之圖案之形狀之差異減小。
於一例示性實施形態中,形成保護層之步驟與執行過蝕刻之步驟亦可交替重複。
於一例示性實施形態中,方法亦可於形成保護層之步驟之後、執行過蝕刻之步驟之前,進而包含執行電漿蝕刻之步驟。電漿蝕刻係為了去除形成於膜之側壁面上之保護層之區域而執行,該膜之側壁面劃分形成膜上所形成之開口。
於一例示性實施形態中,執行電漿蝕刻之步驟中之偏壓電力之功率
位準大於執行主蝕刻之步驟及執行過蝕刻之步驟之各者中之偏壓電力之功率位準。偏壓電力係為了將離子吸引至基板而供給之電力。
一例示性實施形態中,遮罩亦可由有機材料形成。
一例示性實施形態中,膜亦可為含矽膜。
一例示性實施形態中,含矽膜亦可為氮化矽膜。
一例示性實施形態中,自執行主蝕刻之步驟開始起至執行過蝕刻之步驟結束為止之期間,基板亦可維持於經減壓之環境內。
一例示性實施形態中,執行主蝕刻之步驟、形成保護層之步驟、及執行過蝕刻之步驟亦可使用單一之電漿處理裝置執行。
一例示性實施形態中,保護層亦可於基板上共形形成。一例示性實施形態中,保護層亦可藉由原子層沈積法而形成。
另一例示性實施形態中,提供一種電漿處理裝置。電漿處理裝置具備腔室、基板支持器、氣體供給部、高頻電源、及控制部。基板支持器設置於腔室內。氣體供給部構成為對腔室內供給氣體。高頻電源構成為為了自腔室內之氣體形成電漿而產生高頻電力。控制部以控制氣體供給部及高頻電源之方式構成。控制部構成為,為了對基板之膜執行主蝕刻而控制氣
體供給部及高頻電源。控制部進而構成為,於主蝕刻之後,為了於基板上形成由與膜之材料不同之材料所形成之保護層而控制氣體供給部及高頻電源。控制部進而構成為,於形成保護層之後,為了執行基板之膜之過蝕刻而控制氣體供給部及高頻電源。
以下,參照圖式對各種例示性實施形態詳細地進行說明。再者,於各圖式中對於相同或相當之部分標註相同之符號。
圖1係一例示性實施形態之蝕刻基板之膜之方法之流程圖。圖1所示之方法MT係為了蝕刻基板之膜而執行。圖2(a)係可應用圖1所示之方法之一例之基板之局部放大剖視圖。圖2(a)所示之基板W具有基底區域UR、膜EF、及遮罩MK。
膜EF設置於基底區域UR上。遮罩MK設置於膜EF上。遮罩MK被圖案化。即,遮罩MK具有圖案(例如線)。遮罩MK給其圖案之周圍提供使膜EF露出之空間。
一實施形態中,基板W亦可具有第1區域R1及第2區域R2。第1區域R1中之遮罩MK之圖案亦可形成為較第2區域R2中之遮罩MK之圖案密。即,第1區域R1中,遮罩MK之周圍空間之寬度相對於遮罩MK之圖案寬度之比例低於第2區域R2中之該比例。例如,第1區域R1中之遮罩MK之圖案周圍空間之寬度較第2區域R2中之遮罩MK之圖案周圍空間之寬度窄。
膜EF係由選擇性地對遮罩MK進行蝕刻之材料形成。膜EF亦可由亦選擇性地對基底區域UR進行蝕刻之材料形成。膜EF可為含矽膜或有機膜。作為含矽膜之膜EF,可例示氮化矽膜或矽膜(例如多晶矽膜)。於膜EF為含矽膜之情形時,遮罩MK可由有機材料、非晶形碳、金屬、或含金屬之物質而形成。金屬及含金屬之物質例如可包含鎢、鉭、鈦等金屬。含金屬之物質可包含金屬之氮化物、碳化物、或氧化物。基底區域UR例如由氧化矽形成。
方法MT之執行中可使用電漿處理裝置。圖3係概略表示圖1所示之方法之執行中可使用之一例之電漿處理裝置的圖。圖3所示之電漿處理裝置1係電容耦合型電漿處理裝置。電漿處理裝置1具備腔室10。腔室10於其中提供內部空間10s。
腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。內部空間10s於腔室本體12之內側提供。腔室本體12係由鋁等導體形成。腔室本體12接地。於腔室本體12之內壁面,施加有具有耐腐蝕性之膜。具有耐腐蝕性之膜可為由氧化鋁、氧化釔等陶瓷所形成之膜。
於腔室本體12之側壁,形成有通路12p。基板W於內部空間10s與腔室10之外部之間搬送時,通過通路12p。通路12p能夠藉由閘閥12g而開閉。閘閥12g係沿腔室本體12之側壁設置。
於腔室本體12之底部上,設置有支持部13。支持部13係由絕緣材料
形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中,自腔室本體12之底部向上方延伸。支持部13支持基板支持器14。基板支持器14構成為,於腔室10內、即內部空間10s中支持基板W。
基板支持器14具有下部電極18及靜電吸盤20。下部電極18及靜電吸盤20設置於腔室10內。基板支持器14可進而具有電極板16。電極板16例如由鋁等導體形成,且具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18例如由鋁等導體形成,且具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。於靜電吸盤20之上表面上,載置有基板W。靜電吸盤20具有本體及電極。靜電吸盤20之本體係由介電體形成。靜電吸盤20之電極為膜狀電極,且設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s而連接於直流電源20p。若對靜電吸盤20之電極施加來自直流電源20p之電壓,則於靜電吸盤20與基板W之間產生靜電引力。基板W藉由所產生之靜電引力而被靜電吸盤20吸引,且由靜電吸盤20保持。
於基板支持器14上,配置有邊緣環FR。邊緣環FR未受限定,可由矽、碳化矽、或石英形成。於腔室10內進行基板W之處理時,基板W係配置於靜電吸盤20上、且由邊緣環FR所包圍之區域內。
於下部電極18之內部設置有流路18f。自冷卻器單元22經由配管22a
而對流路18f供給熱交換媒體(例如冷媒)。冷卻器單元22設置於腔室10之外部。供給至流路18f之熱交換媒體經由配管22b而返回至冷卻器單元22。電漿處理裝置1中,載置於靜電吸盤20上之基板W之溫度藉由熱交換媒體與下部電極18之熱交換而得以調整。再者,於基板支持器14之內部,亦可設置加熱器(例如電阻加熱元件)。基板W之溫度亦可由加熱器而調整。
電漿處理裝置1可進而具備氣體供給線24。氣體供給線24將傳熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間。傳熱氣體係自傳熱氣體供給機構供給至氣體供給線24。
電漿處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30經由構件32而支持於腔室本體12之上部。構件32係由具有絕緣性之材料形成。上部電極30與構件32將腔室本體12之上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s之側之下表面,劃分形成內部空間10s。頂板34係由含矽材料形成。頂板34例如由矽或碳化矽形成。於頂板34,形成有複數個氣體吐出孔34a。複數個氣體吐出孔34a沿頂板34之板厚方向貫通頂板34。
支持體36將頂板34裝卸自如地支持。支持體36係由鋁等導電性材料形成。於支持體36之內部,設置有氣體擴散室36a。於支持體36,形成有複數個氣體孔36b。複數個氣體孔36b自氣體擴散室36a向下方延伸。複數
個氣體孔36b分別連通於複數個氣體吐出孔34a。於支持體36,形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c,連接有氣體供給管38。
於氣體供給管38,經由閥群41、流量控制器群42、及閥群43而連接有氣體源群40。氣體源群40、閥群41、流量控制器群42、及閥群43構成氣體供給部GS。氣體源群40包含複數種氣體源。氣體源群40之複數種氣體源包含方法MT中利用之複數種氣體之源。閥群41及閥群43之各者包含複數個開閉閥。流量控制器群42包含複數個流量控制器。流量控制器群42之複數個流量控制器之各者為質量流量控制器或壓力控制式流量控制器。氣體源群40之複數種氣體源之各者經由閥群41之對應之開閉閥、流量控制器群42之對應之流量控制器、及閥群43之對應之開閉閥而連接於氣體供給管38。
電漿處理裝置1中,沿腔室本體12之內壁面裝卸自如地設置有防護罩46。防護罩46亦設置於支持部13之外周。防護罩46防止電漿處理之副產物附著於腔室本體12。防護罩46例如係藉由於由鋁形成之構件之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由氧化釔等陶瓷而形成之膜。
於支持部13與腔室本體12之側壁之間,設置有隔板48。隔板48例如係藉由於由鋁形成之構件之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由氧化釔等陶瓷而形成之膜。於隔板48,形成有複數個貫通
孔。於隔板48之下方、且腔室本體12之底部,設置有排氣口12e。於排氣口12e,經由排氣管52連接有排氣裝置50。排氣裝置50具有壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1進而具備第1高頻電源62及第2高頻電源64。第1高頻電源62係產生第1高頻電力之電源。舉一例而言,第1高頻電力具有適合產生電漿之頻率。第1高頻電力之頻率例如為27MHz~100MHz之範圍內之頻率。於一例中,第1高頻電力之頻率可為40MHz。第1高頻電源62經由整合器66及電極板16而連接於上部電極30。整合器66具有用以使第1高頻電源62之輸出阻抗與負載側(上部電極30側)之阻抗整合之電路。再者,第1高頻電源62亦可經由整合器66而連接於下部電極18。
第2高頻電源64係產生第2高頻電力之電源。第2高頻電力具有較第1高頻電力之頻率低之頻率。第2高頻電力可用作用以將離子吸引至基板W之偏壓用之高頻電力。第2高頻電力之頻率例如為400kHz~40.68MHz範圍內之頻率。於一例中,第2高頻電力之頻率可為3.2MHz。第2高頻電源64經由整合器68及電極板16而連接於下部電極18。整合器68具有用以使第2高頻電源64之輸出阻抗與負載側(下部電極18側)之阻抗整合之電路。
電漿處理裝置1進而具備控制部MC。控制部MC可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、及信號之輸入輸出介面等之電腦。控制部MC控制電漿處理裝置1之各部。控制部MC中,為了管理電漿處理裝置1,可由操作員使用輸入裝置進行指令之輸入操作等。又,控制部MC
中,可藉由顯示裝置使電漿處理裝置1之運轉狀況可視化地顯示。進而,於控制部MC之記憶部中,儲存有控制程式及製程配方資料。控制程式係為了使電漿處理裝置1執行各種處理而藉由控制部MC之處理器執行。控制部MC之處理器執行控制程式,且按照製程配方資料而控制電漿處理裝置1之各部,藉此由電漿處理裝置1執行方法MT。
再次參照圖1,對方法MT詳細地進行說明。於以下說明中,以使用電漿處理裝置1將方法MT應用於基板W之情形為例,對方法MT進行說明。又,於以下說明中,針對控制部MC對電漿處理裝置1之各部之控制亦詳細地進行說明。又,於以下說明中,除圖1及圖2(a)之外,還參照圖2(b)、圖4(a)、圖4(b)、及圖4(c)。圖2(b)係步驟ST1應用後之一例之基板之局部放大剖視圖。圖4(a)係步驟ST2應用後之一例之基板之局部放大剖視圖,圖4(b)係步驟ST3應用後之一例之基板之局部放大剖視圖,圖4(c)係步驟ST4應用後之一例之基板之局部放大剖視圖。
如圖1所示,方法MT包含步驟ST1、步驟ST2、及步驟ST4。一實施形態中,方法MT亦可進而包含步驟ST3。步驟ST3係於步驟ST2執行後、且步驟ST4執行前執行。一實施形態中,自步驟ST1開始起至步驟ST4結束為止之期間,基板W維持於經減壓之環境內。即,基板W於自步驟ST1開始起至步驟ST4結束為止之期間,未暴露於大氣中。於一實施形態中,方法MT係使用單一之電漿處理裝置1執行。基板W於自步驟ST1開始起至步驟ST4結束為止之期間,配置於電漿處理裝置1之經減壓之內部空間10s中。
方法MT中,基板W載置於基板支持器14上。基板W由靜電吸盤20保持。方法MT中,首先執行步驟ST1。步驟ST1中,執行對膜EF之主蝕刻。如圖2(b)所示,主蝕刻係對膜EF之電漿蝕刻,使基底區域UR之至少一部分露出。
步驟ST1中,為了進行膜EF之蝕刻,於腔室10內自處理氣體產生電漿。膜EF藉由來自所產生之電漿之化學物種而蝕刻。於膜EF為氮化矽膜之情形時,步驟ST1中使用之處理氣體包含氫氟碳氣體(例如,CH3F)。於膜EF為矽膜之情形時,步驟ST1中使用之處理氣體包含含鹵素之氣體。含鹵素之氣體例如為HBr氣體及/或Cl2氣體。於膜EF為有機膜之情形時,步驟ST1中使用之處理氣體例如為含氧之氣體。含氧之氣體為氧氣(O2氣體)、一氧化碳氣體、二氧化碳氣體、或該等氣體中之二種以上氣體之混合氣體。於膜EF為有機膜之情形時,步驟ST1中使用之處理氣體亦可為氮氣(N2氣體)與氫氣(H2氣體)之混合氣體。
為了執行步驟ST1,控制部MC以將處理氣體供給至腔室10內之方式控制氣體供給部GS。為了執行步驟ST1,控制部MC以將腔室10內之壓力控制為指定之壓力之方式控制排氣裝置50。為了執行步驟ST1,控制部MC以供給第1高頻電力之方式控制第1高頻電源62。又,為了執行步驟ST1,控制部MC以供給第2高頻電力之方式控制第2高頻電源64。
如圖2(b)所示,藉由步驟ST1之主蝕刻而形成於膜EF之開口具有錐形
狀。即,藉由步驟ST1之主蝕刻而形成於膜EF之開口之寬度於其底部較其上端窄。
方法MT中,其次,執行步驟ST2。步驟ST2係於步驟ST1之後執行。步驟ST2中,保護層PL至少形成於遮罩MK之側壁面上。一實施形態之步驟ST2中,如圖4(a)所示,保護層PL亦可於基板W上共形形成。保護層PL之材料與膜EF之材料不同。保護層PL之材料例如為氧化矽。步驟ST2中為了形成保護層PL,控制部MC控制第1高頻電源62及第2高頻電源64中之至少一者以及氣體供給部GS。
保護層PL之成膜方法並非受到限定,例如為原子層沈積法。為了於第1區域R1及第2區域R2之兩者上形成均勻之保護層PL而可使用原子層沈積法。圖5係圖1所示之方法之步驟ST2之一例之流程圖。於圖5所示之例中,步驟ST2包含步驟S21及步驟ST23。步驟ST2亦可進而包含步驟ST22及步驟ST24。
步驟ST21中,對基板W供給第1氣體。第1氣體包含前驅物氣體。第1氣體亦可進而包含惰性氣體等載氣。前驅物氣體可為胺基矽烷系氣體。作為胺基矽烷系氣體,可使用具有胺基數量相對較少之分子結構者。作為胺基矽烷系氣體,例如可使用單胺基矽烷(H3-Si-R(R為包含有機且可被取代之胺基))。上述胺基矽烷系氣體可包含可具有1~3個矽原子之胺基矽烷或具有1~3個胺基之胺基矽烷。具有1~3個矽原子之胺基矽烷可為具有1~3個胺基之甲矽烷(單胺基矽烷)、具有1~3個胺基之乙矽烷、或具有1~3
個胺基之丙矽烷。進而,上述胺基矽烷可具有可被取代之胺基。進而,上述胺基可由甲基、乙基、丙基、及丁基之任一者取代。進而,上述甲基、乙基、丙基、或丁基可由鹵素取代。
為了執行步驟ST21,控制部MC以將第1氣體供給至腔室10內之方式控制氣體供給部GS。為了執行步驟ST21,控制部MC以將腔室10內之壓力控制為指定之壓力之方式控制排氣裝置50。於一實施形態之步驟ST21中,亦可不產生電漿。因此,一實施形態之步驟ST21中,亦可不供給第1高頻電力及第2高頻電力。
於步驟ST21中,第1氣體中所含之分子作為反應前驅物而附著於基板W之表面。第1氣體中所含之分子藉由基於化學鍵結之化學吸附而附著於基板W之表面。
步驟ST22係於步驟ST21與步驟ST23之間執行。步驟ST22中,進行內部空間10s之淨化。即,將腔室10內之第1氣體進行排氣。步驟ST22中,亦可將惰性氣體供給至腔室10內。為了執行步驟ST22,控制部MC使排氣裝置50作動。為了執行步驟ST22,控制部MC亦可以將惰性氣體供給至腔室10內之方式控制氣體供給部GS。步驟ST22中,將基板W上過剩地附著之分子去除。
後續步驟ST23中,於腔室10內自第2氣體產生電漿。第2氣體包含含氧之氣體。含氧之氣體例如為氧氣(O2氣體)、一氧化碳氣體、二氧化碳氣
體、或該等氣體中之二種以上氣體之混合氣體。步驟ST2中,藉由來自電漿之化學物種與反應前驅物之反應而形成氧化矽之單分子層。
為了執行步驟ST23,控制部MC以將第2氣體供給至腔室10內之方式控制氣體供給部GS。為了執行步驟ST23,控制部MC以將腔室10內之壓力控制為指定之壓力之方式控制排氣裝置50。為了執行步驟ST23,控制部MC以供給第1高頻電力之方式控制第1高頻電源62。或除此之外,為了執行步驟ST23,控制部MC以供給第2高頻電力之方式控制第2高頻電源64。
步驟ST24係於步驟ST23之後執行。步驟ST24係與步驟ST22相同之步驟。
步驟ST21及步驟ST23或包含步驟ST21至步驟ST24之連續步驟根據所需之保護層PL之厚度而可執行一次以上。於執行複數次連續步驟之情形時,即於重複執行連續步驟之情形時,步驟ST2進而包含步驟ST25。步驟ST25中,判定是否滿足停止條件。停止條件係於連續步驟之重複次數達到特定次數之情形時滿足。步驟ST25中若判定為未滿足停止條件,則再次執行連續步驟。另一方面,步驟ST25中,若判定為滿足停止條件,則結束步驟ST2。
如上所述,步驟ST3係於步驟ST2執行後、步驟ST4執行前執行。再者,於步驟ST2之後,亦可不執行步驟ST3,而執行步驟ST4。
步驟ST3中,執行電漿蝕刻。步驟ST3之電漿蝕刻係為了將形成於側壁面SWS上之保護層PL之區域去除而執行。側壁面SWS係膜EF之側壁面,其劃分形成由步驟ST1之主蝕刻所形成之開口。步驟ST3中,於腔室10內自處理氣體形成電漿。處理氣體例如包含氟碳氣體(例如CF4氣體)。處理氣體亦可進而包含惰性氣體。惰性氣體可為氬氣等稀有氣體。
步驟ST3中,藉由來自所產生之電漿之活性種而將保護層PL局部地去除。步驟ST3之電漿蝕刻為各向異性蝕刻,以保留於垂直之面(例如遮罩MK之側壁面)上延伸之保護層PL之區域之方式對保護層PL之其他區域進行蝕刻。具體而言,如圖4(b)所示,藉由步驟ST3之電漿蝕刻,將於遮罩MK之上表面上及膜EF之側壁面SWS上延伸之保護層PL之區域去除。
為了執行步驟ST3,控制部MC以將處理氣體供給至腔室10內之方式控制氣體供給部GS。為了執行步驟ST3,控制部MC以將腔室10內之壓力控制為指定之壓力之方式控制排氣裝置50。為了執行步驟ST3,控制部MC以供給第1高頻電力之方式控制第1高頻電源62。為了執行步驟ST3,控制部MC以供給第2高頻電力之方式控制第2高頻電源64。
於一實施形態中,步驟ST3中供給之偏壓電力、即第2高頻電力之功率位準亦可大於步驟ST1及步驟ST4中供給之第2高頻電力之功率位準。根據該實施形態,使步驟ST3之電漿蝕刻之各向異性提高,從而能夠有效率地去除於膜EF之側壁面SWS上延伸之保護層PL之區域。
步驟ST4係於步驟ST2或步驟ST3之後執行。步驟ST4中,執行對膜EF之過蝕刻。過蝕刻係對膜EF之電漿蝕刻。如圖4(c)所示,過蝕刻係修正膜EF之側壁面SWS之形狀以提高其垂直性。
步驟ST4中,為了進行對膜EF之過蝕刻,於腔室10內自處理氣體產生電漿。膜EF藉由來自所產生之電漿之化學物種而蝕刻。步驟ST4中,可使用與步驟ST1之處理氣體相同之處理氣體。於膜EF為氮化矽膜之情形時,步驟ST4中使用之處理氣體包含氫氟碳氣體(例如CH3F)。於膜EF為矽膜之情形時,步驟ST4中使用之處理氣體包含含鹵素之氣體。含鹵素之氣體例如為HBr氣體及/或Cl2氣體。於膜EF為有機膜之情形時,步驟ST4中使用之處理氣體例如為含氧之氣體。含氧之氣體為氧氣(O2氣體)、一氧化碳氣體、二氧化碳氣體、或該等氣體中之二種以上氣體之混合氣體。於膜EF為有機膜之情形時,步驟ST4中使用之處理氣體亦可為氮氣(N2氣體)與氫氣(H2氣體)之混合氣體。
為了執行步驟ST4,控制部MC以將處理氣體供給至腔室10內之方式控制氣體供給部GS。為了執行步驟ST4,控制部MC以將腔室10內之壓力控制為指定之壓力之方式控制排氣裝置50。為了執行步驟ST4,控制部MC以供給第1高頻電力之方式控制第1高頻電源62。又,為了執行步驟ST4,控制部MC以供給第2高頻電力之方式控制第2高頻電源64。
於一實施形態中,包含步驟ST2至步驟ST4之連續步驟亦可執行一次
以上。即,步驟ST2及步驟ST4亦可交替重複。於執行複數次連續步驟之情形時,即於重複執行連續步驟之情形時,方法MT包含步驟ST5。步驟ST5中,判定是否滿足停止條件。停止條件係於連續步驟之重複次數達到特定次數之情形時滿足。步驟ST5中若判定為不滿足停止條件,則再次執行連續步驟。另一方面,步驟ST5中,若判定為滿足停止條件,則方法MT結束。
方法MT中,於步驟ST1中執行對膜EF之主蝕刻之後,至少於遮罩MK之側壁面上形成保護層PL。然後,方法MT中,於遮罩MK之側壁面由保護層PL保護之狀態下,執行膜EF之過蝕刻。即,方法MT中,於遮罩MK寬度之縮小因保護層PL受到抑制之狀態下,進行膜EF之過蝕刻。因此,形成於膜EF之圖案寬度之縮小得以抑制,且膜EF之側壁面之垂直性提高。
一實施形態中,基板W具有上述第1區域R1及第2區域R2。方法MT中,於遮罩MK寬度之縮小因保護層PL受到抑制之狀態下,進行膜EF之過蝕刻。因此,根據方法MT,第1區域R1中形成於膜EF之圖案之形狀與第2區域R2中形成於膜EF之圖案之形狀之差異減小。
以下,參照圖6。圖6係概略表示圖1所示之方法之執行中可使用之一例之處理系統的圖。方法MT中,步驟ST1至步驟ST4中之至少一者亦可使用與其他步驟中所使用之裝置不同之裝置執行。或者,步驟ST1至步驟ST4亦可分別使用互不相同之裝置執行。此種情形時,為了執行方法MT
而可利用圖6所示之處理系統PS。
圖6所示之處理系統PS具備台2a~2d、容器4a~4d、裝載模組LM、對準器AN、裝載閉鎖模組LL1、LL2、製程模組PM1~PM6、搬送模組TF、及控制部MC。再者,處理系統PS中之台之個數、容器之個數、裝載閉鎖模組之個數可為二個以上之任意個數。又,製程模組之個數可為二個以上之任意個數。
台2a~2d沿裝載模組LM之一緣而排列。容器4a~4d之各者搭載於台2a~2d上。容器4a~4d之各者係被稱為例如FOUP(Front Opening Unified Pod,前開式晶圓盒)之容器。容器4a~4d之各者構成為於其內部收容基板W。
裝載模組LM具有腔室。裝載模組LM之腔室內之壓力設定為大氣壓。於裝載模組LM之腔室內設置有搬送裝置TU1。搬送裝置TU1例如為多關節機器人,由控制部MC控制。搬送裝置TU1構成為,於容器4a~4d之各者與對準器AN之間、對準器AN與裝載閉鎖模組LL1~LL2之各者之間、及裝載閉鎖模組LL1~LL2之各者與容器4a~4d之各者之間搬送基板W。對準器AN連接於裝載模組LM。對準器AN構成為進行基板W之位置調整(位置校正)。
裝載閉鎖模組LL1及裝載閉鎖模組LL2之各者設置於裝載模組LM與搬送模組TF之間。裝載閉鎖模組LL1及裝載閉鎖模組LL2之各者提供備用
減壓室。
搬送模組TF經由閘閥而連接於裝載閉鎖模組LL1及裝載閉鎖模組LL2。搬送模組TF具有能減壓之搬送腔室TC。於搬送腔室TC內設置有搬送裝置TU2。搬送裝置TU2例如為多關節機器人,由控制部MC控制。搬送裝置TU2構成為,於裝載閉鎖模組LL1~LL2之各者與製程模組PM1~PM6之各者之間、及製程模組PM1~PM6中之任意二個製程模組之間搬送基板W。
製程模組PM1~PM6之各者係以進行專用之基板處理之方式構成之處理裝置。製程模組PM1~PM6中之一個以上之製程模組可為電漿處理裝置1等電漿處理裝置。步驟ST1、步驟ST3、及步驟ST4可使用作為電漿處理裝置之一個以上之製程模組而執行。製程模組PM1~PM6中之其他製程模組可為用於步驟ST2之執行之成膜裝置。
處理系統PS中,控制部MC以控制處理系統PS之各部之方式構成。該處理系統PS可於製程模組間不使基板W接觸到大氣地搬送基板W。因此,根據該處理系統PS,自步驟ST1開始起至步驟ST4結束為止之期間,可不使基板W暴露於大氣中而執行方法MT。
以上,對各種例示性實施形態進行了說明,但並不限定於上述例示性實施形態,亦可進行各種省略、置換、及變更。又,能夠將不同實施形態之要素組合而形成其他實施形態。
例如,為了執行方法MT,亦可使用與電容耦合型不同類型之電漿處理裝置。例如,為了執行方法MT,亦可使用感應耦合型電漿處理裝置或藉由微波等表面波而產生電漿之電漿處理裝置。
根據以上說明,本發明之各種實施形態出於說明之目的而於本說明書中進行了說明,可理解,能夠不脫離本發明之範圍及主旨而進行各種變更。因此,本說明書中揭示之各種實施形態並非意圖進行限定,真正之範圍與主旨係由隨附之申請專利範圍表示。
MT:方法
ST1:步驟
ST2:步驟
ST3:步驟
ST4:步驟
ST5:步驟
Claims (20)
- 一種蝕刻基板之膜之方法,上述基板具有基底區域、設置於該基底區域上之上述膜、及設置於上述膜上之遮罩,該遮罩被圖案化,該方法包含:對上述膜執行主蝕刻之步驟,該主蝕刻係對上述膜之電漿蝕刻,使上述基底區域之至少一部分露出;於執行主蝕刻之上述步驟之後,至少於上述遮罩之側壁面上形成保護層之步驟,該保護層之材料與上述膜之材料不同;及於形成保護層之上述步驟之後,執行對上述膜之過蝕刻之步驟,該過蝕刻係對上述膜之電漿蝕刻;其中上述主蝕刻係於上述膜形成具有錐形狀之開口;上述過蝕刻係將劃分形成上述開口之上述膜之側壁面之形狀以提高其垂直性之方式進行修正。
- 如請求項1之方法,其於形成保護層之上述步驟之後、執行過蝕刻之上述步驟之前,進而包含以下步驟:執行電漿蝕刻,以去除形成於上述膜之側壁面上之保護層之區域,該膜之側壁面劃分形成在上述膜形成之開口。
- 一種蝕刻基板之膜之方法,上述基板具有基底區域、設置於該基底區域上之上述膜、及設置於上述膜上之遮罩,該遮罩被圖案化,該方法包含: 對上述膜執行主蝕刻之步驟,該主蝕刻係對上述膜之電漿蝕刻,使上述基底區域之至少一部分露出;於執行主蝕刻之上述步驟之後,至少於上述遮罩之側壁面上形成保護層之步驟,該保護層之材料與上述膜之材料不同;及於形成保護層之上述步驟之後,執行對上述膜之過蝕刻之步驟,該過蝕刻係對上述膜之電漿蝕刻;其中於形成保護層之上述步驟之後、執行過蝕刻之上述步驟之前,進而包含以下步驟:執行電漿蝕刻,以去除形成於上述膜之側壁面上之保護層之區域,該膜之側壁面劃分形成在上述膜形成之開口。
- 如請求項1至3中任一項之方法,其中上述基板具有第1區域及第2區域,上述第1區域之上述遮罩之圖案形成為較上述第2區域之上述遮罩之圖案密。
- 如請求項1至3中任一項之方法,其中形成保護層之上述步驟與執行過蝕刻之上述步驟交替重複。
- 如請求項2或3之方法,其中執行電漿蝕刻之上述步驟中用以將離子吸引至上述基板之偏壓電力之功率位準大於執行主蝕刻之上述步驟及執行過蝕刻之上述步驟之各者中用以將離子吸引至上述基板之偏壓電力之功率位準。
- 如請求項1至3中任一項之方法,其中上述遮罩係由有機材料形成。
- 如請求項1至3中任一項之方法,其中上述膜為含矽膜。
- 如請求項8之方法,其中上述含矽膜為氮化矽膜。
- 如請求項1至3中任一項之方法,其中自執行主蝕刻之上述步驟開始起至執行過蝕刻之上述步驟結束為止之期間,上述基板維持於經減壓之環境內。
- 如請求項10之方法,其中執行主蝕刻之上述步驟、形成保護層之上述步驟、及執行過蝕刻之上述步驟係使用單一之電漿處理裝置執行。
- 如請求項1至3中任一項之方法,其中上述保護層係於上述基板上共形形成。
- 如請求項12之方法,其中上述保護層係藉由原子層沈積法而形成。
- 一種電漿處理裝置,其具備:腔室;基板支持器,其設置於上述腔室內;氣體供給部,其構成為向上述腔室內供給氣體;高頻電源,其構成為為了自上述腔室內之氣體形成電漿而產生高頻 電力;及控制部,其以控制上述氣體供給部及上述高頻電源之方式構成;且上述控制部構成為:藉由控制上述氣體供給部及上述高頻電源而進行如下之步驟:對具有基底區域、設置於該基底區域上之膜、及設置於該膜上之遮罩的基板之該膜執行主蝕刻之步驟,該主蝕刻係對上述膜之電漿蝕刻,使上述基底區域之至少一部分露出;於執行主蝕刻之上述步驟之後,至少於上述遮罩之側壁面上形成保護層之步驟,該保護層之材料與上述膜之材料不同;及於形成保護層之上述步驟之後,執行對上述膜之過蝕刻之步驟,該過蝕刻係對上述膜之電漿蝕刻;其中上述主蝕刻係於上述膜形成具有錐形狀之開口;上述過蝕刻係將劃分形成上述開口之上述膜之側壁面之形狀以提高其垂直性之方式進行修正。
- 如請求項14之電漿處理裝置,其中上述控制部藉由控制上述氣體供給部及上述高頻電源,於形成保護層之上述步驟之後、執行過蝕刻之上述步驟之前,進而包含以下步驟:執行電漿蝕刻,以去除形成於上述膜之側壁面上之保護層之區域,該膜之側壁面劃分形成在上述膜形成之開口。
- 一種電漿處理裝置,其具備:腔室; 基板支持器,其設置於上述腔室內;氣體供給部,其構成為向上述腔室內供給氣體;高頻電源,其構成為為了自上述腔室內之氣體形成電漿而產生高頻電力;及控制部,其以控制上述氣體供給部及上述高頻電源之方式構成;且上述控制部構成為:藉由控制上述氣體供給部及上述高頻電源而進行如下之步驟:對具有基底區域、設置於該基底區域上之膜、及設置於該膜上之遮罩的基板之該膜執行主蝕刻之步驟,該主蝕刻係對上述膜之電漿蝕刻,使上述基底區域之至少一部分露出;於執行主蝕刻之上述步驟之後,至少於上述遮罩之側壁面上形成保護層之步驟,該保護層之材料與上述膜之材料不同;及於形成保護層之上述步驟之後,執行對上述膜之過蝕刻之步驟,該過蝕刻係對上述膜之電漿蝕刻;其中上述控制部構成為:藉由控制上述氣體供給部及上述高頻電源,於形成保護層之上述步驟之後、執行過蝕刻之上述步驟之前,進而包含以下步驟:執行電漿蝕刻,以去除形成於上述膜之側壁面上之保護層之區域,該膜之側壁面劃分形成在上述膜形成之開口。
- 如請求項14至16中任一項之電漿處理裝置,其中上述控制部係:交替重複形成保護層之上述步驟與執行過蝕刻之上述步驟。
- 如請求項15或16之電漿處理裝置,其進而具備另一高頻電源,其構 成為產生用以將離子吸引至上述基板之偏壓電力;且執行電漿蝕刻之上述步驟中之上述偏壓電力之功率位準大於執行主蝕刻之上述步驟及執行過蝕刻之上述步驟之各者中之上述偏壓電力之功率位準。
- 如請求項14至16中任一項之電漿處理裝置,其中自執行主蝕刻之上述步驟開始起至執行過蝕刻之上述步驟結束為止之期間,上述基板維持於上述腔室內之經減壓之環境內。
- 如請求項14至16中任一項之電漿處理裝置,其中上述保護層係藉由原子層沈積法而形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-053348 | 2019-03-20 | ||
| JP2019053348A JP7220603B2 (ja) | 2019-03-20 | 2019-03-20 | 膜をエッチングする方法及びプラズマ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202040689A TW202040689A (zh) | 2020-11-01 |
| TWI840524B true TWI840524B (zh) | 2024-05-01 |
Family
ID=72514676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109107649A TWI840524B (zh) | 2019-03-20 | 2020-03-09 | 蝕刻基板之膜之方法及電漿處理裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11404282B2 (zh) |
| JP (1) | JP7220603B2 (zh) |
| KR (1) | KR102812193B1 (zh) |
| CN (1) | CN111725062B (zh) |
| TW (1) | TWI840524B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024075423A1 (ja) * | 2022-10-07 | 2024-04-11 | 東京エレクトロン株式会社 | 基板処理システム及びエッジリングの取り付け方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059806A (ja) * | 2005-08-26 | 2007-03-08 | Toshiba Corp | ドライエッチング方法及びフォトマスクの製造方法 |
| JP2014150149A (ja) * | 2013-01-31 | 2014-08-21 | Ulvac Japan Ltd | エッチング方法及びエッチング装置 |
| JP2017135240A (ja) * | 2016-01-27 | 2017-08-03 | パナソニック株式会社 | エピタキシャル基板の製造方法 |
| JP2018006706A (ja) * | 2016-07-08 | 2018-01-11 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918126A (en) * | 1997-02-25 | 1999-06-29 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having devices arranged with different device densities using a bias differential to form devices with a uniform size |
| JP3760843B2 (ja) | 2001-11-16 | 2006-03-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US7977390B2 (en) * | 2002-10-11 | 2011-07-12 | Lam Research Corporation | Method for plasma etching performance enhancement |
| US6833325B2 (en) * | 2002-10-11 | 2004-12-21 | Lam Research Corporation | Method for plasma etching performance enhancement |
| US7405162B2 (en) | 2004-09-22 | 2008-07-29 | Tokyo Electron Limited | Etching method and computer-readable storage medium |
| JP4672318B2 (ja) | 2004-09-22 | 2011-04-20 | 東京エレクトロン株式会社 | エッチング方法 |
| JP4509842B2 (ja) * | 2005-03-30 | 2010-07-21 | 東京エレクトロン株式会社 | エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体 |
| JP2008010692A (ja) | 2006-06-30 | 2008-01-17 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| US8153527B2 (en) * | 2008-10-13 | 2012-04-10 | Globalfoundries Singapore Pte. Ltd. | Method for reducing sidewall etch residue |
| JP2012182474A (ja) * | 2012-04-26 | 2012-09-20 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
| JP2014086500A (ja) * | 2012-10-22 | 2014-05-12 | Tokyo Electron Ltd | 銅層をエッチングする方法、及びマスク |
| JP2015084396A (ja) * | 2013-09-19 | 2015-04-30 | 東京エレクトロン株式会社 | エッチング方法 |
| JP6059165B2 (ja) * | 2014-02-19 | 2017-01-11 | 東京エレクトロン株式会社 | エッチング方法、及びプラズマ処理装置 |
| JP6334296B2 (ja) * | 2014-07-04 | 2018-05-30 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP6366454B2 (ja) * | 2014-10-07 | 2018-08-01 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| US10170324B2 (en) * | 2014-12-04 | 2019-01-01 | Lam Research Corporation | Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch |
| JP6502160B2 (ja) * | 2015-05-11 | 2019-04-17 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP6757624B2 (ja) * | 2016-08-12 | 2020-09-23 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP6759004B2 (ja) | 2016-08-29 | 2020-09-23 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| JP2018157188A (ja) * | 2017-03-15 | 2018-10-04 | 東京エレクトロン株式会社 | 被加工物を処理する方法 |
| CN108615681B (zh) * | 2018-03-20 | 2020-11-06 | 长江存储科技有限责任公司 | 刻蚀方法 |
| US11127847B2 (en) * | 2019-05-16 | 2021-09-21 | Vanguard International Semiconductor Corporation | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device |
-
2019
- 2019-03-20 JP JP2019053348A patent/JP7220603B2/ja active Active
-
2020
- 2020-03-09 TW TW109107649A patent/TWI840524B/zh active
- 2020-03-13 CN CN202010176495.9A patent/CN111725062B/zh active Active
- 2020-03-19 KR KR1020200033907A patent/KR102812193B1/ko active Active
- 2020-03-19 US US16/823,565 patent/US11404282B2/en active Active
-
2022
- 2022-06-27 US US17/809,096 patent/US12217973B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059806A (ja) * | 2005-08-26 | 2007-03-08 | Toshiba Corp | ドライエッチング方法及びフォトマスクの製造方法 |
| JP2014150149A (ja) * | 2013-01-31 | 2014-08-21 | Ulvac Japan Ltd | エッチング方法及びエッチング装置 |
| JP2017135240A (ja) * | 2016-01-27 | 2017-08-03 | パナソニック株式会社 | エピタキシャル基板の製造方法 |
| JP2018006706A (ja) * | 2016-07-08 | 2018-01-11 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11404282B2 (en) | 2022-08-02 |
| CN111725062B (zh) | 2024-04-05 |
| KR20200113170A (ko) | 2020-10-06 |
| US20220336224A1 (en) | 2022-10-20 |
| KR102812193B1 (ko) | 2025-05-26 |
| JP7220603B2 (ja) | 2023-02-10 |
| US20200303203A1 (en) | 2020-09-24 |
| TW202040689A (zh) | 2020-11-01 |
| CN111725062A (zh) | 2020-09-29 |
| US12217973B2 (en) | 2025-02-04 |
| JP2020155616A (ja) | 2020-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6199250B2 (ja) | 被処理体を処理する方法 | |
| TW202004911A (zh) | 膜之蝕刻方法及電漿處理裝置 | |
| JP7174634B2 (ja) | 膜をエッチングする方法 | |
| TWI809086B (zh) | 蝕刻方法及電漿處理裝置 | |
| TWI902744B (zh) | 蝕刻方法、基板處理裝置及基板處理系統 | |
| US12537159B2 (en) | Etching method, plasma processing apparatus, and processing system | |
| TWI840524B (zh) | 蝕刻基板之膜之方法及電漿處理裝置 | |
| TW202129753A (zh) | 基板處理方法、半導體元件之製造方法及電漿處理裝置 | |
| TWI797739B (zh) | 蝕刻方法、電漿處理裝置及基板處理系統 | |
| TW202213517A (zh) | 基板處理方法及電漿處理裝置 |