[go: up one dir, main page]

TWI840309B - 堆疊結構 - Google Patents

堆疊結構 Download PDF

Info

Publication number
TWI840309B
TWI840309B TW112138662A TW112138662A TWI840309B TW I840309 B TWI840309 B TW I840309B TW 112138662 A TW112138662 A TW 112138662A TW 112138662 A TW112138662 A TW 112138662A TW I840309 B TWI840309 B TW I840309B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
ferroelectric
tunneling barrier
barrier layer
Prior art date
Application number
TW112138662A
Other languages
English (en)
Other versions
TW202406110A (zh
Inventor
恒川孝二
Original Assignee
日商佳能安內華股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商佳能安內華股份有限公司 filed Critical 日商佳能安內華股份有限公司
Publication of TW202406110A publication Critical patent/TW202406110A/zh
Application granted granted Critical
Publication of TWI840309B publication Critical patent/TWI840309B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本案涉及堆疊結構、記憶體裝置和製造堆疊結構的方法。該堆疊結構包括鐵電層和連接到鐵電層的穿隧能障層。鐵電層的主成分是氮化鋁，穿隧能障層的主成分是氧化鎂。

Description

堆疊結構
本發明涉及堆疊結構、記憶體裝置和製造堆疊結構的方法。
僅包括設置在兩個電極之間的鐵電層的傳統鐵電記憶體具有破壞性讀取的缺點。另一方面，包括具有鐵電層和穿隧能障層堆疊的結構的鐵電穿隧接面的記憶體裝置可以非破壞性地讀取資料，因此有望應用於下一代的高速隨機存取記憶體和大容量儲存類記憶體(非專利文獻1)。作為用於鐵電穿隧接面中的鐵電層的鐵電材料，藉由用Zr摻雜HfO 2形成的HfO 2和HfZrO 2是已知的(非專利文獻2和3)。最近發現具有纖鋅礦結構並且藉由用鈧(Sc)摻雜氮化鋁(AlN)獲得的AlScN是表現出更大剩餘極化值的鐵電材料(非專利文獻4)。為了將其應用於記憶體，已經提出了減小膜厚度的方法(非專利文獻5)。另外，作為用於穿隧能障層的絕緣材料，Al 2O 3是已知的(非專利文獻2)。 在傳統的鐵電穿隧接面和使用該鐵電穿隧接面的記憶體裝置中，為了反轉極化方向，在上下電極之間施加高電壓。此時，在使用Al 2O 3作為穿隧能障層材料的鐵電穿隧接面薄膜中，穿隧能障層極有可能引起介電質擊穿。 [非專利文獻1] V. Garcia & M. Bibes，“自然通訊”，5，4289(2014) [非專利文獻2] B. Max等，《第48届ESSDERC》，2018年，第142-145頁 [非專利文獻3] S. Shosuke & M. Saitoh，《東芝評論》，第72卷，第4期，(2017)第66-68頁 [非專利文獻4] S. Fichtner等，《應用物理學報》，第125卷，114103 (2019) [非專利文獻5] S. Yasuoka等人，《應用物理學報》，第128卷，114103(2020)
本發明提供了一種有利地提高穿隧能障層的介電擊穿電壓的技術。 本發明的第一方面提供了一種堆疊結構，其包括鐵電層和連接到鐵電層的穿隧能障層，其中鐵電層的主成分是氮化鋁，穿隧能障層的主成分是氧化鎂。 本發明的第二方面提供了一種包括電容器的記憶體裝置，該電容器包括如本發明第一方面所限定的堆疊結構。 本發明的第三方面提供了一種製造堆疊結構的方法，包括在鐵電層和穿隧能障層之間形成接面，其中鐵電層的主成分是氮化鋁，穿隧能障層的主成分是氧化鎂。 參考圖式從下面對示例性實施例的描述中，本發明的進一步特徵將變得顯而易見。
在下文中，將參照圖式詳細描述實施例。注意，以下實施例不旨在限制所要求保護的發明的範圍。在實施例中描述了多個特徵，但是並不限制發明需要所有這些特徵，並且可以適當地組合多個這樣的特徵。此外，在圖式中，相同的元件符號被賦予相同或相似的配置，並且省略其冗餘描述。 圖1示例性地示出了根據一個實施例的堆疊結構100的配置。堆疊結構100可以包括鐵電層2和接合到鐵電層2的穿隧能障層3。鐵電層2和穿隧能障層3藉由接面表面10彼此接合。堆疊結構100也可以被稱為鐵電穿隧接面。 鐵電層2的主要成分可以是例如氮化鋁(AlN)。鐵電層2可以包含濃度為例如50at%以上、60at%以上、70at%以上、80at%以上、85at%以上、90at%以上或95at%以上的氮化鋁。穿隧能障層3的主要成分可以是例如氧化鎂(MgO)。穿隧能障層3可以包含濃度為例如50at%以上、60at%以上、70at%以上、80at%以上、85at%以上、90at%以上、95at%以上或98at%以上的氧化鎂。穿隧能障層3是絕緣體。 堆疊結構100可包括第一電極1和第二電極4，鐵電層2和穿隧能障層3可設置在第一電極1和第二電極4之間。在一個示例中，第一電極1是下電極，第二電極4是上電極，並且穿隧能障層3可以設置在鐵電層2和第二電極4之間。在另一個示例中，第一電極1是下電極，第二電極4是上電極，並且穿隧能障層3可以設置在第一電極1和鐵電層2之間。 在一個示例中，鐵電層2可沉積在第一電極1上，穿隧能障層3可沉積在鐵電層2上，第二電極4可沉積在穿隧能障層3上。 第一電極1具有NaCl結構，並且NaCl結構的(111)表面較佳沿著第一電極1的上表面或接面表面10。換句話說，第一電極1較佳為具有NaCl結構的(111)定向膜，NaCl結構的(111)表面幾乎平行於第一電極1的上表面或接面表面10。在此，第一電極1的上表面是面對表面S1，面對表面S1經由鐵電層2和穿隧能障層3面對第二電極4。 將描述更詳細的示例。第一電極1較佳是具有NaCl結構的氮化鈦(TiN)膜，NaCl結構的(111)表面沿著第一電極1的上表面或接面表面10。從另一個角度來看，第一電極1可以是導電膜，該導電膜被配置成有助於在第一電極1上形成具有纖鋅礦結構的鐵電層2，該纖鋅礦結構的(001)表面沿著接面表面10。 鐵電層2可以由主成分是氮化鋁的鐵電體製成。當將副成分添加到主成分中時，鐵電層2可以表現出鐵電性。副成分可以包括例如鈧(Sc)和硼(B)中的至少一種。然而，本發明不限於此。鐵電層2較佳為具有纖鋅礦結構的膜，纖鋅礦結構的(001)表面沿著接面表面10，換句話說，鐵電層2為(001)定向膜，其(001)表面幾乎平行於接面表面10。 穿隧能障層3可以由主成分是例如氧化鎂(MgO)的絕緣體製成。穿隧能障層3較佳為具有NaCl結構的膜，NaCl結構的(111)表面沿著接面表面10，換句話說，穿隧能障層3為(111)定向膜，其(111)表面幾乎平行於接面表面10。 第二電極4可由即使在熱負荷下也幾乎不會在第二電極4和穿隧能障層3之間引起熱擴散的導體製成。第二電極4可以是例如氮化鈦(TiN)膜，但是可以由另一種導體製成。 在另一示例中，穿隧能障層3可沉積在第一電極1上，鐵電層2可沉積在穿隧能障層3上，第二電極4可沉積在鐵電層2上。 根據該實施例，穿隧能障層3的介電擊穿電壓提高。 圖2示例性顯示了根據示例1的堆疊結構100’及其製造方法。堆疊結構100’可以包括第一電極1、沉積或設置在第一電極1上的鐵電層2、沉積或設置在鐵電層2上的穿隧能障層3、以及沉積或設置在穿隧能障層3上的第二電極4。堆疊結構100’也可以被稱為鐵電穿隧接面。 第一電極1可以是具有NaCl結構的TiN膜，NaCl結構的(111)表面沿著接面表面10。第一電極1可以具有在10 nm(包括端值)至50 nm(包括端值)範圍內的厚度。為了促進用作第一電極1的TiN膜的(111)定向，形成厚度在5 nm(包括端值)至10 nm(包括端值)範圍內的鉭(Ta)膜作為底層6，並且在其上形成厚度在2 nm(包括端值)至10 nm(包括端值)範圍內的釕(Ru)膜作為晶種層5。在此，晶種層5可以由鉑(Pt)、鎳(Ni)或鈦(Ti)製成。晶種層5可以由包含Ru、Pt、Ni或Ti作為主成分的合金製成。此外，底層6可以由氮化鉭(TaN)、Ru或Pt製成，並且根據底層6正下方的基板表面的材料和結構，可以省略底層6。 鐵電層2可以沉積在第一電極1上。鐵電層2可以包含例如氮化鋁(AlN)作為主成分，並且可以包含2at%(包括端值)至10at%(包括端值)範圍內的硼(B)作為副成分。鐵電層2的厚度可以在例如5 nm(包括端值)到20 nm(包括端值)的範圍內。鐵電層2較佳是薄的，只要它保持鐵電性。該副成分可以是例如鈧(Sc)。在這種情况下，Sc添加量較佳落入例如5at%(包括端值)至45at%(包括端值)的範圍內。 穿隧能障層3可以沉積在鐵電層2上。穿隧能障層3可以由例如氧化鎂(MgO)製成。穿隧能障層3可以具有例如1nm(包括端值)至4nm(包括端值)範圍內的厚度。當在鐵電層2上沉積或形成穿隧能障層3時，形成了鐵電層2和穿隧能障層3之間的接面。 第二電極4可以沉積在穿隧能障層3上。第二電極4可以由諸如TiN的導電膜製成。第二電極4可以具有例如10nm(包括端值)至50nm(包括端值)的厚度。 為了製造堆疊結構100’或鐵電穿隧接面，可以採用濺射成膜法。在此，從底層6的形成到第二電極4的形成的過程較佳在不暴露於大氣的真空環境下執行。 圖3示例性地顯示了根據示例2的堆疊結構100”及其製造方法。堆疊結構100”可以包括第一電極1、沉積或設置在第一電極1上的穿隧能障層3、沉積或設置在穿隧能障層3上的鐵電層2、以及沉積或設置在鐵電層2上的第二電極4。堆疊結構100”也可以被稱為鐵電穿隧接面。 第一電極1可以是具有NaCl結構的TiN膜，NaCl結構的(111)表面沿著接面表面10。第一電極1可以具有在10 nm(包括端值)至50 nm(包括端值)範圍內的厚度。為了促進用作第一電極1的TiN膜的(111)定向，形成厚度在5 nm(包括端值)至10 nm(包括端值)範圍內的鉭(Ta)膜作為底層6，並且在其上形成厚度在2 nm(包括端值)至10 nm(包括端值)範圍內的釕(Ru)膜作為晶種層5。在此，晶種層5可以由鉑(Pt)、鎳(Ni)或鈦(Ti)製成。晶種層5可以由包含Ru、Pt、Ni或Ti作為主成分的合金製成。此外，底層6可以由氮化鉭(TaN)、Ru或Pt製成，並且根據底層6正下方的基板表面的材料和結構，可以省略底層6。 穿隧能障層3可以沉積在第一電極1上。穿隧能障層3可以由例如氧化鎂(MgO)製成。穿隧能障層3可以具有例如1nm(包括端值)至4nm(包括端值)範圍內的厚度。 鐵電層2可以沉積在穿隧能障層3上。鐵電層2可以包含例如氮化鋁(AlN)作為主成分，並且可以包含2 at%(包括端值)至10 at%(包括端值)範圍內的硼(B)作為副成分。鐵電層2的厚度可以在例如5 nm(包括端值)到20 nm(包括端值)的範圍內。鐵電層2較佳是薄的，只要它保持鐵電性。副成分可以是例如鈧(Sc)。在這種情况下，Sc添加量較佳落入例如5at%(包括端值)至45at%(包括端值)的範圍內。當鐵電層2沉積或形成在穿隧能障層3上時，形成穿隧能障層3和鐵電層2之間的接面。 第二電極4可以沉積在鐵電層2上。第二電極4可以由諸如TiN的導電膜製成。第二電極4可以具有例如10nm(包括端值)至50nm(包括端值)的厚度。 為了製造堆疊結構100”或鐵電穿隧接面，可以採用濺射成膜法。在此，從底層6的形成到第二電極4的形成的過程較佳在不暴露於大氣的真空環境下執行。 圖4顯示了根據一個實施例的記憶體裝置的一個儲存單元MC的配置的示例。儲存單元MC可以包括由上述堆疊結構100、100’和100”表示的堆疊結構形成的電容器C、以及選擇電晶體ST。與上述堆疊結構100、100’和100”一樣，電容器C可以包括第一電極1、第二電極4、以及設置在第一電極1和第二電極4之間的鐵電層2和穿隧能障層3。 電容器C的第一電極1和第二電極4中的一個可藉由選擇電晶體ST連接到位元線BL，第一電極1和第二電極4中的另一個可連接到板線PL。選擇電晶體ST的閘極可以連接到字線WL。 雖然已經參照示例性實施例描述了本發明，但是應當理解，本發明不限於所公開的示例性實施例。以下申請專利範圍應賦予最廣泛的解釋，以便包含所有這樣的修改和等同的結構和功能。
1:第一電極 2:鐵電層 3:穿隧能障層 4:第二電極 5:晶種層 6:底層 10:接面表面 100:堆疊結構 100’:堆疊結構 100’’:堆疊結構 S1:面對表面 BL:位元線 WL:字線 ST:選擇電晶體 C:電容器 PL:板線 MC:儲存單元
[圖1]為示意性顯示根據一個實施例的堆疊結構或鐵電穿隧接面的結構的截面圖； [圖2]為示意性顯示根據示例1的堆疊結構或鐵電穿隧接面的結構的截面圖； [圖3]為示意性顯示根據示例2的堆疊結構或鐵電穿隧接面的結構的截面圖；並且 [圖4]為顯示根據一個實施例的記憶體裝置的一個儲存單元的配置的視圖。
1:第一電極 2:鐵電層 3:穿隧能障層 4:第二電極 10:接面表面 100:堆疊結構

Claims (8)

  1. 一種堆疊結構，包括鐵電層、連接到鐵電層的穿隧能障層、第一電極和第二電極，其中該鐵電層和該穿隧能障層係設置於該第一電極與該第二電極之間，還包括： 底層，以及 設置在該底層上的晶種層，其中該第一電極設置在該晶種層上， 其中， 該鐵電層的主成分是氮化鋁， 該穿隧能障層的主成分是氧化鎂， 該第一電極包括經由該鐵電層和該穿隧能障層面對該第二電極的面對表面，該第一電極是具有NaCl結構的氮化鈦膜，並且該第一電極的該NaCl結構的(111)表面沿著該面對表面， 該底層是由鉭、氮化鉭、釕和鉑之其中一者所製成， 該晶種層是由釕、鉑、鎳和鈦之其中一者所製成。
  2. 根據請求項1所述的堆疊結構，其中 該鐵電層具有纖鋅礦結構，並且該纖鋅礦結構的(001)表面沿著該鐵電層和該穿隧能障層之間的接面表面。
  3. 根據請求項1所述的堆疊結構，其中 該穿隧能障層具有NaCl結構，並且該NaCl結構的(111)表面沿著該鐵電層和該穿隧能障層之間的接面表面。
  4. 根據請求項1所述的堆疊結構，其中 該鐵電層具有纖鋅礦結構，該穿隧能障層具有NaCl結構，並且 該纖鋅礦結構的(001)表面和該NaCl結構的(111)表面沿著該鐵電層和該穿隧能障層之間的接面表面。
  5. 根據請求項1所述的堆疊結構，其中 該穿隧能障層設置在該鐵電層和該第二電極之間。
  6. 根據請求項1所述的堆疊結構，其中 該穿隧能障層設置在該第一電極和該鐵電層之間。
  7. 根據請求項1所述的堆疊結構，其中 該鐵電層包含濃度為2at%(包括端值)至10at%(包括端值)的硼。
  8. 根據請求項1所述的堆疊結構，其中 該鐵電層包含濃度為5at%(包括端值)至45at%(包括端值)的鈧。
TW112138662A 2021-06-29 2022-06-16 堆疊結構 TWI840309B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021107796A JP7382988B2 (ja) 2021-06-29 2021-06-29 積層構造体の製造方法
JP2021-107796 2021-06-29

Publications (2)

Publication Number Publication Date
TW202406110A TW202406110A (zh) 2024-02-01
TWI840309B true TWI840309B (zh) 2024-04-21

Family

ID=84541268

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112138662A TWI840309B (zh) 2021-06-29 2022-06-16 堆疊結構
TW111122363A TWI859548B (zh) 2021-06-29 2022-06-16 製造堆疊結構的方法
TW113121012A TWI878141B (zh) 2021-06-29 2022-06-16 堆疊結構及記憶體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW111122363A TWI859548B (zh) 2021-06-29 2022-06-16 製造堆疊結構的方法
TW113121012A TWI878141B (zh) 2021-06-29 2022-06-16 堆疊結構及記憶體裝置

Country Status (5)

Country Link
US (1) US20220415912A1 (zh)
JP (2) JP7382988B2 (zh)
KR (2) KR102747779B1 (zh)
CN (1) CN115633506A (zh)
TW (3) TWI840309B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172365A1 (en) * 2014-11-02 2016-06-16 Thomas J. McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
US20180269216A1 (en) * 2017-03-15 2018-09-20 SK Hynix Inc. Ferroelectric memory device and cross-point array apparatus including the same
TW202008590A (zh) * 2018-07-30 2020-02-16 台灣積體電路製造股份有限公司 半導體元件
US20200321474A1 (en) * 2019-04-08 2020-10-08 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
US20200357453A1 (en) * 2019-05-09 2020-11-12 Namlab Ggmbh Ferroelectric memory and logic cell and operation method

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077112A (ja) * 1999-07-07 2001-03-23 Matsushita Electric Ind Co Ltd 積層体，積層体の製造方法及び半導体素子
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
JP3800294B2 (ja) 1999-10-25 2006-07-26 日本電気株式会社 半導体装置およびその製造方法
JP4299959B2 (ja) 2000-08-14 2009-07-22 株式会社東芝 半導体装置の製造方法
JP2002190578A (ja) 2000-12-21 2002-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2003124541A (ja) 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
JP2003158309A (ja) * 2001-11-22 2003-05-30 Toshiba Corp 圧電振動素子、容量素子、及び記憶装置
KR100481867B1 (ko) * 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
JP4533807B2 (ja) 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP4828306B2 (ja) 2006-05-30 2011-11-30 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8729614B2 (en) * 2010-06-29 2014-05-20 Sungkyunkwan University Foundation For Corporate Collaboration Flexible ferroelectric memory device and manufacturing method for the same
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
JP2016111052A (ja) 2014-12-02 2016-06-20 住友電気工業株式会社 磁性半導体素子
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
KR102397904B1 (ko) 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
EP3580368B1 (en) 2017-02-13 2023-11-22 Oerlikon Surface Solutions AG, Pfäffikon High temperature stable compositionally modulated hard coatings
JP2019057621A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 記憶装置
JP6913642B2 (ja) 2018-02-15 2021-08-04 大日本印刷株式会社 振動発電デバイス
JP7151096B2 (ja) * 2018-02-21 2022-10-12 株式会社デンソー 圧電膜、その製造方法、圧電膜積層体、その製造方法
DE102018203812A1 (de) * 2018-03-13 2019-09-19 Christian-Albrechts-Universität Zu Kiel Ferroelektrisches material, mems-bauteil mit einem ferroelektrischen material, mems-vorrichtung mit einem ersten mems-bauteil, verfahren zur herstellung eines mems-bauteils und verfahren zur herstellung eines cmos-kompatiblen mems-bauteils
US10943951B2 (en) * 2018-04-03 2021-03-09 National University Of Singapore Spin orbit torque magnetic random access memory structures and methods for fabrication
DE102018212736B4 (de) 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US10847623B2 (en) * 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride
JP7395823B2 (ja) 2019-01-09 2023-12-12 富士通セミコンダクターメモリソリューション株式会社 半導体装置及びその製造方法
US11018239B2 (en) * 2019-04-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP7170273B2 (ja) * 2019-06-06 2022-11-14 日本電信電話株式会社 強誘電体薄膜およびその製造方法ならびにデバイス
KR20220023820A (ko) 2019-06-26 2022-03-02 미쓰비시 마테리알 가부시키가이샤 구리/세라믹스 접합체, 절연 회로 기판, 구리/세라믹스 접합체의 제조 방법, 및, 절연 회로 기판의 제조 방법
JP7357901B2 (ja) * 2019-06-28 2023-10-10 国立大学法人東京工業大学 トランジスタおよび不揮発性メモリ
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
JP7713464B2 (ja) * 2020-10-20 2025-07-25 株式会社半導体エネルギー研究所 強誘電体デバイス、半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172365A1 (en) * 2014-11-02 2016-06-16 Thomas J. McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
US20180269216A1 (en) * 2017-03-15 2018-09-20 SK Hynix Inc. Ferroelectric memory device and cross-point array apparatus including the same
TW202008590A (zh) * 2018-07-30 2020-02-16 台灣積體電路製造股份有限公司 半導體元件
US20200321474A1 (en) * 2019-04-08 2020-10-08 Kepler Computing Inc. Doped polar layers and semiconductor device incorporating same
US20200357453A1 (en) * 2019-05-09 2020-11-12 Namlab Ggmbh Ferroelectric memory and logic cell and operation method

Also Published As

Publication number Publication date
JP2023129635A (ja) 2023-09-14
TWI878141B (zh) 2025-03-21
JP7549714B2 (ja) 2024-09-11
KR102748925B1 (ko) 2025-01-03
TW202406110A (zh) 2024-02-01
JP7382988B2 (ja) 2023-11-17
TW202316635A (zh) 2023-04-16
KR20230156002A (ko) 2023-11-13
JP2023005700A (ja) 2023-01-18
TWI859548B (zh) 2024-10-21
CN115633506A (zh) 2023-01-20
TW202448292A (zh) 2024-12-01
KR20230002071A (ko) 2023-01-05
KR102747779B1 (ko) 2024-12-31
US20220415912A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
Kim et al. Integration of lead zirconium titanate thin films for high density ferroelectric random access memory
US11950430B2 (en) Memory cell, capacitive memory structure, and methods thereof
Shen et al. In-plane ferroelectric tunnel junction
US11424268B2 (en) Semiconductor structure and manufacturing method thereof
CN1738052A (zh) 铁电存储器和铁电电容器以及其制造方法
CN1638125B (zh) 半导体器件的非易失性电容器、半导体存储器及工作方法
CN100388497C (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
KR100963132B1 (ko) 멀티비트 강유전체 기억소자
US20050161726A1 (en) Capacitor of a semiconductor device, memory device including the same and method of munufacturing the same
CN110534505A (zh) 一种三维铁电电容器件、制备方法及铁电存储器
JP5422675B2 (ja) 不揮発性半導体記憶装置
TWI840309B (zh) 堆疊結構
CN1728399A (zh) 具有Ir－Ru合金电极的铁电电容器和铁电存储器以及制造它们的方法
Kracklauer et al. Oxygen vacancy filament-based resistive switching in Hf0. 5Zr0. 5O2 thin films for non-volatile memory
JP2019161139A (ja) 半導体装置及びその製造方法
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
TW200411901A (en) Ferroelectric memory cell
TWI912007B (zh) 多位元鐵電電晶體、其製備方法及內容可定址記憶體單元
EP4542549A1 (en) 3d ferroelectric memory structure and method for reading-out the memory structure
DE102023107823A1 (de) Abstandshalterfolienschema für polarisationsverbesserung
CN120659524A (zh) 磁存储器装置和半导体装置
CN118591175A (zh) 半导体结构及其制作方法、电容器和存储器
JP2004006929A (ja) 半導体装置
JP2001267535A (ja) 半導体装置