[go: up one dir, main page]

TWI739722B - 類比數位轉換器及其操作方法 - Google Patents

類比數位轉換器及其操作方法 Download PDF

Info

Publication number
TWI739722B
TWI739722B TW110112713A TW110112713A TWI739722B TW I739722 B TWI739722 B TW I739722B TW 110112713 A TW110112713 A TW 110112713A TW 110112713 A TW110112713 A TW 110112713A TW I739722 B TWI739722 B TW I739722B
Authority
TW
Taiwan
Prior art keywords
capacitor
capacitors
array
group
selection circuit
Prior art date
Application number
TW110112713A
Other languages
English (en)
Other versions
TW202241067A (zh
Inventor
林楷越
王維駿
黃詩雄
劉凱尹
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110112713A priority Critical patent/TWI739722B/zh
Application granted granted Critical
Publication of TWI739722B publication Critical patent/TWI739722B/zh
Priority to US17/474,017 priority patent/US11489539B1/en
Publication of TW202241067A publication Critical patent/TW202241067A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

類比數位轉換器包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路及控制邏輯電路。類比數位轉換器之操作方法包含於第一取樣期間，將交換訊號切換至第一準位，以使第一選擇電路以第一電壓設置重置第一電容陣列及使第二選擇電路以第一電壓設置重置第二電容陣列，及於第二取樣期間，將交換訊號切換至第二準位，以使第一選擇電路以第二電壓設置重置第一電容陣列，及使第二選擇電路以第二電壓設置重置第二電容陣列。控制邏輯電路係於複數個取樣期間依據均勻順序將交換訊號於第一準位及第二準位之間進行切換。

Description

類比數位轉換器及其操作方法
本發明關於電子電路，特別是一種類比數位轉換器及其操作方法。
類比數位轉換器(analog-to-digital converter, ADC)是用於將類比形式的連續訊號轉換為數位形式的離散訊號的裝置，在音頻系統、視訊系統、通訊系統、及各種數位訊號處理系統中得到廣泛運用。逐次逼近暫存器(successive approximation register, SAR)類比數位轉換器係為一種類比數位轉換器，使用電容陣列進行類比至數位轉換，具有低功耗的特性，適用於行動裝置或可攜式裝置。然而，由於SAR ADC採用之電容陣列中電容的不匹配，會造成SAR ADC的非線性誤差，減低SAR ADC的精確度。
本發明實施例提供一種類比數位轉換器之操作方法。類比數位轉換器包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路及控制邏輯電路。第一電容陣列中之每組電容包含第一電容及第二電容，具有實質上相等之電容值。第二電容陣列中之每組電容包含第一電容及第二電容，具有實質上相等之電容值。第一選擇電路耦接於第一電容陣列，第二選擇電路耦接於第二電容陣列，控制邏輯電路耦接於第一選擇電路及第二選擇電路。操作方法包含於第一取樣期間，將交換訊號切換至第一準位，以使第一選擇電路將第一參考電壓輸出至第一電容陣列中之每組電容之第一電容及第二參考電壓輸出至第一電容陣列中之每組電容之第二電容，及使第二選擇電路將第一參考電壓輸出至第二電容陣列中之每組電容之第一電容及第二參考電壓輸出至第二電容陣列中之每組電容之第二電容；及於第二取樣期間，將交換訊號切換至第二準位，以使第一選擇電路將第二參考電壓輸出至第一電容陣列中之每組電容之第一電容及第一參考電壓輸出至第一電容陣列中之每組電容之第二電容，及使第二選擇電路將第二參考電壓輸出至第二電容陣列中之每組電容之第一電容及第一參考電壓輸出至第二電容陣列中之每組電容之第二電容。控制邏輯電路係於複數個取樣期間依據均勻順序將交換訊號於第一準位及第二準位之間進行切換，且第一準位及第二準位相異。
本發明實施例提供一種類比數位轉換器，包含第一電容陣列、第一選擇電路、第二電容陣列、第二選擇電路、比較器及控制邏輯電路。第一電容陣列耦接於第一選擇電路，包含複數組電容，第一電容陣列中之每組電容包含第一電容及第二電容。第二電容陣列耦接於第二選擇電路，包含複數組電容，第二電容陣列中之每組電容包含第一電容及第二電容。比較器，包含第一輸入端，耦接於第一電容陣列，第二輸入端，耦接於第二電容陣列，及一輸出端。控制邏輯電路，耦接於比較器的輸出端及第一選擇電路及第二選擇電路。於第一取樣期間，控制邏輯電路用以將交換訊號切換至第一準位，以使第一選擇電路將第一參考電壓輸出至第一電容陣列中之每組電容之第一電容及第二參考電壓輸出至第一電容陣列中之每組電容之第二電容，及使第二選擇電路將第一參考電壓輸出至第二電容陣列中之每組電容之第一電容及第二參考電壓輸出至第二電容陣列中之每組電容之第二電容。於第二取樣期間，控制邏輯電路用以將交換訊號切換至第二準位，以使第一選擇電路將第二參考電壓輸出至第一電容陣列中之每組電容之第一電容及第一參考電壓輸出至第一電容陣列中之每組電容之第二電容，及使第二選擇電路將第二參考電壓輸出至第二電容陣列中之每組電容之第一電容及第一參考電壓輸出至第二電容陣列中之每組電容之第二電容。控制邏輯電路係於複數個取樣期間依據一均勻順序將交換訊號於第一準位及第二準位之間進行切換，且第一準位及第二準位相異。
第1A圖係為本發明實施例中一種類比數位轉換器1之電路示意圖。類比數位轉換器1係為3位元電容切分式(split capacitor)逐次逼近暫存器(successive approximation register, SAR)類比數位轉換器，可依據逐次逼近方法(如二元搜尋法)將差動輸入電壓Vip, Vin轉換為數位輸出資料Dout。差動輸入電壓Vip, Vin可分別由第一訊號源及第二訊號源提供。數位輸出資料Dout可包含3位元。類比數位轉換器1可於每個操作週期內產生一組數位輸出資料Dout。每個操作週期可包含取樣階段(或稱為採集階段)及量化階段(或稱為轉換階段)，類比數位轉換器1可於取樣階段對差動輸入電壓Vip, Vin進行取樣以產生一對取樣訊號，及於量化階段將該對取樣訊號進行量化以產生數位輸出資料Dout。量化階段可包含複數(3)次轉換，用以依次產生數位輸出資料Dout之複數個(3)位元。於複數個取樣階段中，類比數位轉換器1可依據2種電壓設置而被重置，藉以降低由於電容性元件失配產生之電壓誤差，降低其積分非線性度(integral nonlinearity，INL)誤差及微分非線性度(differential nonlinearity，DNL)誤差，同時提供高速類比至數位轉換。
類比數位轉換器1可包含開關SW1及開關SW2、第一電容陣列141、第一選擇電路121、第二電容陣列142、第二選擇電路122、比較器16及控制邏輯電路18。第一選擇電路121及開關SW1耦接於第一電容陣列141，第二選擇電路122及開關SW2耦接於第二電容陣列142。比較器16可包含第一接收端，耦接於第一電容陣列141，第二接收端，耦接於第二電容陣列142，及輸出端，耦接於控制邏輯電路18。控制邏輯電路18耦接於第一選擇電路121及第二選擇電路122。
第一電容陣列141可包含3組電容，3組電容之電容值各不相同，每組電容包含第一電容及第二電容，第一電容及第二電容具有實質上相等之電容值。第一電容陣列141之第一組電容可包含第一電容C1pa及第二電容C1pb，第二組電容可包含第一電容C2pa及第二電容C2pb，第三組電容可包含第一電容C3pa及第二電容C3pb。第一電容陣列141之第一組電容、第二組電容及第三組電容可分別對應數位輸出資料Dout之最高有效位元(most significant bit, MSB)至最低有效位元(least significant bit, LSB)。第一電容C1pa及第二電容C1pb可分別具有實質上相等之電容值3C，且第一電容陣列141之第一組電容可具有電容值6C；第一電容C2pa及第二電容C2pb可分別具有實質上相等之電容值2C，且第一電容陣列141之第二組電容可具有電容值4C；第一電容C3pa及第二電容C3pb可分別具有實質上相等之電容值1C，且第一電容陣列141之第三組電容可具有電容值2C。電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb,可各自包含上板及下板。電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之上板可耦接至開關SW1。
相似地，第二電容陣列142亦包含3組電容，3組電容之電容值各不相同，每組電容包含第一電容及第二電容，第一電容及第二電容具有實質上相等之電容值。第二電容陣列142之第一組電容可包含第一電容C1na及第二電容C1nb，第二組電容可包含第一電容C2na及第二電容C2nb，第三組電容可包含第一電容C3na及第二電容C3nb。第二電容陣列142之第一組電容、第二組電容及第三組電容可分別對應數位輸出資料Dout之最高有效位元至最低有效位元。第一電容C1na及第二電容C1nb可分別具有實質上相等之電容值3C，且第二電容陣列142之第一組電容可具有電容值6C；第一電容C2na及第二電容C2nb可分別具有實質上相等之電容值2C，且第二電容陣列142之第二組電容可具有電容值4C；第一電容C3na及第二電容C3nb可分別具有實質上相等之電容值1C，且第二電容陣列142之第三組電容可具有電容值2C。電容C1na, C1nb, C2na, C2nb, C3na, C3nb可各自包含上板及下板。電容C1na, C1nb, C2na, C2nb, C3na, C3nb之上板可耦接至開關SW2。
第一選擇電路121可接收第一參考電壓V1及第二參考電壓V2以設置第一電容陣列141之3組電容，第二選擇電路122可接收第一參考電壓V1及第二參考電壓V2以設置第二電容陣列142之3組電容。在一些實施例中，第一參考電壓V1可為供電電壓，例如1.8V，第二參考電壓V2可為接地電壓，例如0V。在另一些實施例中，第一參考電壓V1可為接地電壓，第二參考電壓V2可為供電電壓。第一選擇電路121可耦接於電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板。第二選擇電路122可耦接於電容C1na, C1nb, C2na, C2nb, C3na, C3nb之下板。
第一選擇電路121及第二選擇電路122可由一個或複數個連接至參考電壓的開關以及一個或複數個多工器實現，但不限於此。第1B圖係為第一選擇電路121/第二選擇電路122之一種實施例的電路示意圖。以下針對第一選擇電路121進行解釋，第二選擇電路122可依據與第一選擇電路121相似之原則而設置及運作。第一選擇電路121可包含反向器1a, 1b, 2a, 2b, 3a, 3b、多工器M1a, M1b, M2a, M2b, M3a, M3b及開關電路S1a, S1b, S2a, S2b, S3a, S3b。反向器1a, 1b, 2a, 2b, 3a, 3b可耦接於控制邏輯電路18及可分別耦接於多工器M1a, M1b, M2a, M2b, M3a, M3b，多工器M1a, M1b, M2a, M2b, M3a, M3b可耦接於控制邏輯電路18及可分別耦接於開關電路S1a, S1b, S2a, S2b, S3a, S3b，開關電路S1a, S1b, S2a, S2b, S3a, S3b可分別耦接於第一電容陣列141之電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板。
反向器1a, 1b, 2a, 2b, 3a, 3b可分別由控制邏輯電路18接收對應選擇訊號。多工器M1a, M1b, M2a, M2b, M3a, M3b可分別由控制邏輯電路18接收對應選擇訊號及分別由反向器1a, 1b, 2a, 2b, 3a, 3b接收對應選擇訊號之反向之對應選擇訊號，依據交換訊號Sswp分別從對應選擇訊號及反向之對應選擇訊號選擇其中之一者作為對應多工器輸出訊號，及分別將對應多工器輸出訊號輸出至開關電路S1a, S1b, S2a, S2b, S3a, S3b。每個開關電路S1a, S1b, S2a, S2b, S3a, S3b皆包含開關SV1及SV2，開關SV1可接收第一參考電壓V1，開關SV2可接收第二參考電壓V2。每個開關電路S1a, S1b, S2a, S2b, S3a, S3b可由多工器M1a, M1b, M2a, M2b, M3a, M3b之對應多工器輸出訊號進行控制而輸出第一參考電壓V1或第二參考電壓V2。
參考第1A圖，在取樣階段時，開關SW1及開關SW2可被導通，且第一電容陣列141及第二電容陣列142可分別取樣差動輸入電壓Vip, Vin。控制邏輯電路18可產生交換訊號Sswp，及可於複數個取樣期間依據均勻順序將交換訊號Sswp於第一準位及第二準位之間進行切換，且第一準位及第二準位相異。第一準位可為邏輯”0”， 第二準位可為邏輯”1”。均勻順序可為交替順序、隨機順序或其他特定順序。當均勻順序為交替順序時，控制邏輯電路18可將交換訊號Sswp輪流於第一準位及第二準位之間進行切換。當均勻順序為隨機順序時，控制邏輯電路18可將交換訊號Sswp隨機於第一準位及第二準位之間進行切換，且交換訊號Sswp切換至第一準位及第二準位之機率實質上相同。其他特定順序可為非屬純交替或非屬純隨機的順序。例如，其他特定順序可為N個取樣期間中交換訊號Sswp為第一準位，接續的N個取樣期間中交換訊號Sswp為第二準位的順序，又在另一些實施例中，其可由先前取樣的資訊來決定本筆資料的操作的交換訊號Sswp為第一準位或第二準位。於取樣期間，第一選擇電路121及第二選擇電路122可依據交換訊號Sswp將第一種電壓設置或第二種電壓設置中之電壓輸出至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb及電容C1na, C1nb, C2na, C2nb, C3na, C3nb。表格1及2分別顯示第一種電壓設置及第二種電壓設置:
表格1
電容 C1pa C1pb C2pa C2pb C3pa C3pb
下板電壓 V1 V2 V1 V2 V1 V2
電容 C1na C1nb C2na C2nb C3na C3nb
下板電壓 V1 V2 V1 V2 V1 V2
表格2
電容 C1pa C1pb C2pa C2pb C3pa C3pb
下板電壓 V2 V1 V2 V1 V2 V1
電容 C1na C1nb C2na C2nb C3na C3nb
下板電壓 V2 V1 V2 V1 V2 V1
當進行取樣且交換訊號Sswp在第一準位時，第一選擇電路121可將第一種電壓設置中之對應電壓輸出至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板，開關SW1可被導通以將差動輸入電壓Vip傳送至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之上板，藉以在比較器16之第一接收端建立電壓Vp；第二選擇電路122可將第一種電壓設置中之對應電壓輸出至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之下板，開關SW2可被導通以將差動輸入電壓Vin傳送至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之上板，藉以在比較器16之第二接收端建立電壓Vn。當進行取樣且交換訊號Sswp在第二準位時，第一選擇電路121可將第二種電壓設置中之對應電壓輸出至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板，開關SW1可被導通以將差動輸入電壓Vip傳送至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之上板，藉以建立電壓Vp；第二選擇電路122可將第二種電壓設置中之對應電壓輸出至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之下板，開關SW2可被導通以將差動輸入電壓Vin傳送至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之上板，藉以建立電壓Vn。
在其他實施例中，當交換訊號Sswp在第一準位時，第一選擇電路121可將第二種電壓設置中之對應電壓輸出至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板，開關SW1可被導通以將差動輸入電壓Vip傳送至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之上板，藉以建立電壓Vp；第二選擇電路122可將第二種電壓設置中之對應電壓輸出至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之下板，開關SW2可被導通以將差動輸入電壓Vin傳送至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之上板，藉以建立電壓Vn。當進行取樣且交換訊號Sswp在第二準位時，第一選擇電路121可將第一種電壓設置中之對應電壓輸出至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之下板，開關SW1可被導通以將差動輸入電壓Vip傳送至電容C1pa, C1pb, C2pa, C2pb, C3pa, C3pb之上板，藉以建立電壓Vp；第二選擇電路122可將第一種電壓設置中之對應電壓輸出至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之下板，開關SW2可被導通以將差動輸入電壓Vin傳送至電容C1na, C1nb, C2na, C2nb, C3na, C3nb之上板，藉以建立電壓Vn。
在量化階段，類比數位轉換器1可針對數位輸出資料Dout之3位元進行3轉換，比較器16可比較電壓Vp及Vn以產生3比較結果，控制邏輯電路18可將每個比較結果儲存作為數位輸出資料Dout之1位元之位元值，及依據每個比較結果產生選擇訊號，用以設定多工器M1pa, M1pb及多工器M1na, M1nb以更新電壓Vp及Vn。比較結果可為二進位”0”或二進位”1”。舉例而言，當進行最高有效位元之轉換時，若電壓Vp大於電壓Vn，則比較器16可產生二進位”1”做為比較結果，控制邏輯電路18可將二進位”1”儲存作為最高有效位元，產生選擇訊號用以設定多工器M1pa, M1pb以輸出接地電壓至電容C1pa, C1pb之下板以下拉電壓Vp，及產生選擇訊號用以設定多工器M1na, M1nb以輸出供電電壓至電容C1na, C1nb之下板以提升電壓Vn。更新後之電壓Vp會較先前之電壓Vp低，更新後之電壓Vn會較先前之電壓Vn高。若電壓Vp小於電壓Vn，則比較器16可產生二進位”0”做為比較結果，控制邏輯電路18可將二進位”0”儲存作為最高有效位元，產生選擇訊號用以設定多工器M1pa, M1pb以輸出供電電壓至電容C1pa, C1pb之下板以提升電壓Vp，及產生選擇訊號用以設定多工器M1na, M1nb以輸出接地電壓至電容C1na, C1nb之下板以下拉電壓Vn。更新後之電壓Vp會較先前之電壓Vp高，更新後之電壓Vn會較先前之電壓Vn低。類比數位轉換器1可依序比較及更新電壓Vp及Vn以產生數位輸出資料Dout之3位元之3位元值，及輸出數位輸出資料Dout以供後續使用。
第2圖係為類比數位轉換器1的操作方法200之流程圖。操作方法200包含步驟S202及S204，用以於複數個取樣期間使用2種電壓設置來重置第一電容陣列141及第二電容陣列142。任何合理的技術變更或是步驟調整都屬於本發明所揭露的範疇。步驟S202及S204如下:
步驟S202:  於第一取樣期間，將交換訊號Sswp切換至第一準位，以使第一選擇電路121將第一參考電壓V1輸出至第一電容陣列141中之每組電容之第一電容及第二參考電壓V2輸出至第一電容陣列141中之每組電容之第二電容，及使第二選擇電路122將第一參考電壓V1輸出至第二電容陣列142中之每組電容之第一電容及第二參考電壓V2輸出至第二電容陣列142中之每組電容之第二電容；
步驟S204:  於第二取樣期間，將交換訊號Sswp切換至第二準位，以使第一選擇電路121將第二參考電壓V2輸出至第一電容陣列141中之每組電容之第一電容及第一參考電壓V1輸出至第一電容陣列141中之每組電容之第二電容，及使第二選擇電路122將第二參考電壓V2輸出至第二電容陣列142中之每組電容之第一電容及第一參考電壓V1輸出至第二電容陣列142中之每組電容之第二電容。
第二取樣期間可為第一取樣期間之後之下一個取樣期間，或可與第一取樣期間相隔幾個取樣期間。以下搭配類比數位轉換器1說明方法200。
於第一取樣期間，控制邏輯電路18將交換訊號Sswp切換至第一準位，第一選擇電路121將第一參考電壓V1輸出至第一電容陣列141中之第一組電容之第一電容C1pa、第二組電容之第一電容C2pa及第三組電容之第一電容C3pa，及將第二參考電壓V2輸出至第一電容陣列141中之第一組電容之第二電容C1pb、第二組電容之第二電容C2pb及第三組電容之第二電容C3pb，第二選擇電路122將第一參考電壓V1輸出至第二電容陣列142中之第一組電容之第一電容C1na、第二組電容之第一電容C2na及第三組電容之第一電容C3na，及將第二參考電壓V2輸出至第二電容陣列142中之第一組電容之第二電容C1nb、第二組電容之第二電容C2nb及第三組電容之第二電容C3nb，如表格1之第一種電壓設置所示(步驟S202)。
於第二取樣期間，控制邏輯電路18將交換訊號Sswp切換至第二準位，第一選擇電路121將第二參考電壓V2輸出至第一電容陣列141中之第一組電容之第一電容C1pa、第二組電容之第一電容C2pa及第三組電容之第一電容C3pa，及將第一參考電壓V1輸出至第一電容陣列141中之第一組電容之第二電容C1pb、第二組電容之第二電容C2pb及第三組電容之第二電容C3pb，第二選擇電路122將第二參考電壓V2輸出至第二電容陣列142中之第一組電容之第一電容C1na、第二組電容之第一電容C2na及第三組電容之第一電容C3na，及將第一參考電壓V1輸出至第二電容陣列142中之第一組電容之第二電容C1nb、第二組電容之第二電容C2nb及第三組電容之第二電容C3nb，如表格2之第二種電壓設置所示(步驟S204)。
第3A圖係為本發明實施例中另一種類比數位轉換器3之電路示意圖。類比數位轉換器3及類比數位轉換器1之間之差異在於類比數位轉換器3之第一電容陣列341之第一組電容之第一電容C1pa另分為第一電容部分C1pa1及第二電容部分C1pa2，第一選擇電路321之設置第二電容陣列342之第一組電容之第一電容C1na另分為第一電容部分C1na1及第二電容部分C1na2。
第一選擇電路321及第二選擇電路322可由一個或複數個連接至參考電壓的開關以及一個或複數個多工器實現，但不限於此。第3B圖係為第一選擇電路321/第二選擇電路322之一種實施例的電路示意圖。以下針對第一選擇電路321進行解釋，第二選擇電路322可依據與第一選擇電路321相似之原則而設置及運作。第一選擇電路321可包含反向器1a1, 1a2, 1b1, 1b2, 2a, 2b, 3a, 3b、多工器M1a1, M1a2, M1b1, M1b2, M2a, M2b, M3a, M3b及開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b。反向器1a1, 1a2, 1b1, 1b2, 2a, 2b, 3a, 3b可耦接於控制邏輯電路18及可分別耦接於多工器M1a1, M1a2, M1b1, M1b2, M2a, M2b, M3a, M3b，多工器M1a1, M1a2, M1b1, M1b2, M2a, M2b, M3a, M3b可耦接於控制邏輯電路18及可分別耦接於開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b，開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b可分別耦接於第一電容陣列341之電容C1pa1, C1pa2, C1pb1, C1pb2, C2pa, C2pb, C3pa, C3pb之下板。
反向器1a1, 1a2, 1b1, 1b2, 2a, 2b, 3a, 3b可分別由控制邏輯電路18接收對應選擇訊號。多工器M1a1, M1a2, M1b1, M1b2, M2a, M2b, M3a, M3b可分別由控制邏輯電路18接收對應選擇訊號及分別由 反向器1a1, 1a2, 1b1, 1b2, 2a, 2b, 3a, 3b接收對應選擇訊號之反向之對應選擇訊號，依據交換訊號Sswp分別從對應選擇訊號及反向之對應選擇訊號選擇其中之一者作為對應多工器輸出訊號，及分別將對應多工器輸出訊號輸出至開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b。每個開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b皆包含開關SV1及SV2，開關SV1可接收第一參考電壓V1，開關SV2可接收第二參考電壓V2。每個開關電路S1a1, S1a2, S1b1, S1b2,S2a, S2b, S3a, S3b可由多工器M1a1, M1a2, M1b1, M1b2, M2a, M2b, M3a, M3b之對應多工器輸出訊號進行控制而輸出第一參考電壓V1或第二參考電壓V2。
第一電容陣列341之一組較大電容之第一電容之第一電容部分的電容值可實質上等於第一電容陣列341之一組較小電容之第一電容之電容值，且第一電容陣列341之該組較大電容之第二電容之第一電容部分的電容值可實質上等於第一電容陣列341之該組較小電容之第一電容之電容值。舉例而言，第一電容陣列341之第一組電容之第一電容C1pa之第一電容部分C1pa1的電容值可實質上等於第一電容陣列341之第二組電容之第一電容C2pa之電容值2C，且第一電容陣列341之第一組電容之第二電容C1pb之第一電容部分C1pb1的電容值可實質上等於第一電容陣列341之第二組電容之第一電容C2pa之電容值2C。第一電容陣列341之該組較大電容之第一電容之第二電容部分的電容值可等於該組較大電容之第一電容中除了第一電容部分之外之剩餘電容。例如，第一電容陣列341之第一組電容之第一電容C1pa之第二電容部分C1pa2的電容值可等於1C。
第二電容陣列342之一組較大電容之第一電容之第一電容部分的電容值可實質上等於第二電容陣列342之一組較小電容之第一電容之電容值，且第二電容陣列342之該組較大電容之第二電容之第一電容部分的電容值可實質上等於第二電容陣列342之該組較小電容之第一電容之電容值。舉例而言，第二電容陣列342之第一組電容之第一電容C1na之第一電容部分C1na1的電容值可實質上等於第二電容陣列342之第二組電容之第一電容C2na之電容值2C，且第二電容陣列342之第一組電容之第二電容C1nb之第一電容部分C1nb1的電容值可實質上等於第二電容陣列342之第二組電容之第一電容C2na之電容值2C。第二電容陣列342之該組較大電容之第一電容之第二電容部分的電容值可等於該組較大電容之第一電容中除了第一電容部分之外之剩餘電容。例如，第二電容陣列342之第一組電容之第一電容C1na之第二電容部分C1na2的電容值可等於1C。
以下針對類比數位轉換器3及類比數位轉換器1之間之差異進行說明。
於取樣期間，第一選擇電路321及第二選擇電路322可依據交換訊號Sswp將第一種電壓設置或第二種電壓設置中之電壓輸出至電容C1pa1, C1pa2, C1pb1, C1pb2, C2pa, C2pb, C3pa, C3pb及電容C1na1, C1na2, C1nb1, C1nb2, C2na, C2nb, C3na, C3nb。表格3及表格4分別顯示第一種電壓設置及第二種電壓設置:
表格3
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V1 V1 V2 V2 V1 V2 V1 V2
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V1 V1 V2 V2 V1 V2 V1 V2
表格4
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V2 V2 V1 V1 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V2 V2 V1 V1 V2 V1 V2 V1
類比數位轉換器3亦適用於操作方法200。於第一取樣期間，控制邏輯電路18將交換訊號Sswp切換至第一準位，第一選擇電路121將第一參考電壓V1輸出至第一電容陣列341中之第一組電容之第一電容C1pa之第一電容部分C1pa1及第二電容部分C1pa2、第二組電容之第一電容C2pa及第三組電容之第一電容C3pa，及將第二參考電壓V2輸出至第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1及第二電容部分C1pb2、第二組電容之第二電容C2pb及第三組電容之第二電容C3pb，第二選擇電路122將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1及第二電容部分C1na2、第二組電容之第一電容C2na及第三組電容之第一電容C3na，及將第二參考電壓V2輸出至第二電容陣列342中之第一組電容之第二電容C1nb之第一電容部分C1nb1及第二電容部分C1nb2、第二組電容之第二電容C2nb及第三組電容之第二電容C3nb(步驟S202)。
於第二取樣期間，控制邏輯電路18將交換訊號Sswp切換至第二準位，第一選擇電路121將第二參考電壓V2輸出至第一電容陣列341中之第一組電容之第一電容C1pa之第一電容部分C1pa1及第二電容部分C1pa2、第二組電容之第一電容C2pa及第三組電容之第一電容C3pa，及將第一參考電壓V1輸出至第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1及第二電容部分C1pb2、第二組電容之第二電容C2pb及第三組電容之第二電容C3pb，第二選擇電路122將第二參考電壓V2輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1及第二電容部分C1na2、第二組電容之第一電容C2na及第三組電容之第一電容C3na，及將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第二電容C1nb之第一電容部分C1nb1及第二電容部分C1nb2、第二組電容之第二電容C2nb及第三組電容之第二電容C3nb (步驟S204)。
由於類比數位轉換器1，3及操作方法200在複數個取樣期間均勻地採用第一種電壓設置及第二種電壓設置來重置第一電容陣列141, 341及第二電容陣列142, 342，因此整個類比數位轉換器的輸出-輸入曲線 (transfer curve)等效上會在兩種組態中切換，而使得平均非線性度誤差，在多數的數位碼位置將得到正負相抵的效果，降低因電容不匹配造成之微分線姓誤差以及積分線性度誤差。
第4A圖及第4B圖係為類比數位轉換器3的另一種操作方法400之流程圖。方法400包含步驟S402至S428，可接續於方法200中之步驟S204之後使用，即第一電容陣列341及第二電容陣列342依據表格4顯示之第二種電壓設置而在第二取樣期間被重置。步驟S402、S412及S422用以於第一轉換期間中設定第一電容陣列341及第二電容陣列342。步驟S414至S418及S424至S428用以於第二轉換期間中設定第一電容陣列341及第二電容陣列342。任何合理的技術變更或是步驟調整都屬於本發明所揭露的範疇。步驟S402至S428如下:
步驟S402:  判斷電壓Vp是否大於電壓Vn；若是，執行步驟S412；若否，執行步驟S422；
步驟S412:  於第一轉換期間，第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341中之一組較大電容之第二電容C1pb，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之一組較大電容之第一電容C1na；
步驟S414:  判斷電壓Vp是否小於電壓Vn；若是，執行步驟S416；若否，執行步驟S418；
步驟S416:  於第二轉換期間，第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341中之該組較大電容之第一電容C1pa之第一電容部分C1pa1或第一電容陣列341中之該組較大電容之第二電容C1pb之第一電容部分C1pb1，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342中之該組較大電容之第一電容C1na之第一電容部分C1na1或第二電容陣列342中之該組較大電容之第二電容C1nb之第一電容部分C1nb1。
步驟S418:  於第二轉換期間，第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341中之一組較小電容，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之一組較小電容。
步驟S422:  於第一轉換期間，第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341之一組較大電容之第一電容C1pa，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342之一組較大電容之第二電容C1nb；
步驟S424:  判斷電壓Vp是否大於電壓Vn；若是，執行步驟S426；若否，執行步驟S428；
步驟S426:  於第二轉換期間，第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341之該組較大電容之第一電容C1pa之第一電容部分C1pa1或第一電容陣列341之該組較大電容之第二電容C1pb之第一電容部分C1pb1，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之該組較大電容之第一電容C1na之第一電容部分C1na1或第二電容陣列342之該組較大電容之第二電容C1nb之第一電容部分C1nb1。
步驟S428:  於第二轉換期間，第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341之一組較小電容之第一電容C2pa，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342之一組較小電容之第二電容C2nb。
以下搭配類比數位轉換器3來說明方法400之步驟。第一選擇電路321及第二選擇電路322取樣期間採用第二種電壓設置重置電容C1pa1, C1pa2, C1pb1, C1pb2, C2pa, C2pb, C3pa, C3pb及電容C1na1, C1na2, C1nb1, C1nb2, C2na, C2nb, C3na, C3nb，如表格4所示。第一參考電壓V1可為供電電壓且第二參考電壓V2可為接地電壓。在量化階段開始後，於第一轉換期間，比較器16判斷電壓Vp是否大於電壓Vn(步驟S402)。
若電壓Vp大於電壓Vn，則第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1及第二電容部分C1pb2，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1及第二電容部分C1na2，如表格5所示(步驟S412):
表格5
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V2 V2 “V2” “V2” V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 “V1” “V1” V1 V1 V2 V1 V2 V1
於第二轉換期間，比較器16判斷電壓Vp是否小於電壓Vn(步驟S414)。若電壓Vp小於電壓Vn，則第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341中之第一組電容之第一電容C1pa之第一電容部分C1pa1或第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1或第二電容陣列342中之第一組電容之第二電容C1nb之第一電容部分C1nb1(步驟S416)。
在一些實施例中，第一選擇電路321可將第一參考電壓V1輸出至第一電容陣列341中之第一組電容之第一電容C1pa之第一電容部分C1pa1，第二選擇電路322可將第二參考電壓V2輸出至第二電容陣列342中之第一組電容之第二電容C1nb之第一電容部分C1nb1，如表格6所示:
表格6
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 “V1” V2 V2 V2 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V1 V1 “V2” V1 V2 V1 V2 V1
在另一些實施例中，第一選擇電路321可將第一參考電壓V1輸出至第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1以將第一電容部分C1pb1回切至其重置值(V1)，第二選擇電路322可將第二參考電壓V2輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1以將第一電容部分C1na1回切至其重置值(V2)，如表格7所示:
表格7
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V2 V2 “V1” V2 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 “V2” V1 V1 V1 V2 V1 V2 V1
在另一些實施例中，第一選擇電路321及第二選擇電路322可分別依據均勻順序將表格7及表格6顯示之電壓設置之電壓輸出至第一電容陣列341及第二電容陣列342。均勻順序可為交替順序或隨機順序。當均勻順序為交替順序時，第一選擇電路321及第二選擇電路322分別可於複數個轉換期間輪流將表格7及表格6之電壓設置輸出至第一電容陣列341及第二電容陣列342。當均勻順序為隨機順序時，第一選擇電路321及第二選擇電路322分別可於複數個轉換期間隨機將表格7及表格6顯示之電壓設置輸出至第一電容陣列341及第二電容陣列342，表格7及表格6顯示之電壓設置發生之機率實質上相同。
若在步驟S414比較器16判斷電壓Vp不小於電壓Vn，則第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341中之第二組電容之第二電容C2pb，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之第二組電容之第一電容C2na，如表格8所示(步驟S418)。
表格8
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V2 V2 V2 V2 V2 “V2” V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V1 V1 V1 V1 “V1” V1 V2 V1
若在步驟S402比較器16判斷電壓Vp不大於電壓Vn，則第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341之第一組電容之第一電容C1pa之第一電容部分C1pa1及第二電容部分C1pa2，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342之第一組電容之第二電容C1nb之第一電容部分C1nb1及第二電容部分C1nb2，如表格9所示(步驟S422)。
表格9
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 “V1” “V1” V1 V1 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V2 V2 “V2” “V2” V2 V1 V2 V1
於第二轉換期間，比較器16判斷電壓Vp是否大於電壓Vn(步驟S424)。若電壓Vp大於電壓Vn，則第一選擇電路321將第二參考電壓V2輸出至第一電容陣列341之第一組電容之第一電容C1pa之第一電容部分C1pa1或第一電容陣列341之第一組電容之第二電容C1pb之第一電容部分C1pb1，第二選擇電路322將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1或第二電容陣列342之第一組電容之第二電容C1nb之第一電容部分C1nb1 (步驟S426)。在一些實施例中，第一選擇電路321可將第二參考電壓V2輸出至第一電容陣列341中之第一組電容之第一電容C1pa之第一電容部分C1pa1以將第一電容部分C1pa1回切至其重置值(V2)，第二選擇電路322可將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第二電容C1nb之第一電容部分C1nb1以將第一電容部分C1nb1回切至其重置值(V2)，如表格10所示。
表格10
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 “V2” V1 V1 V1 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V2 V2 “V1” V2 V2 V1 V2 V1
在另一些實施例中，第一選擇電路321可將第二參考電壓V2輸出至第一電容陣列341中之第一組電容之第二電容C1pb之第一電容部分C1pb1，第二選擇電路322可將第一參考電壓V1輸出至第二電容陣列342中之第一組電容之第一電容C1na之第一電容部分C1na1，如表格11所示。
表格11
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V1 V1 “V2” V1 V2 V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 “V1” V2 V2 V2 V2 V1 V2 V1
在另一些實施例中，第一選擇電路321及第二選擇電路322可分別依據均勻順序將表格10及表格11顯示之電壓設置之電壓輸出至第一電容陣列341及第二電容陣列342。均勻順序可為交替順序或隨機順序。當均勻順序為交替順序時，第一選擇電路321及第二選擇電路322分別可於複數個轉換期間輪流將表格10及表格11之電壓設置輸出至第一電容陣列341及第二電容陣列342。當均勻順序為隨機順序時，第一選擇電路321及第二選擇電路322分別可於複數個轉換期間隨機將表格10及表格11顯示之電壓設置輸出至第一電容陣列341及第二電容陣列342，表格10及表格11顯示之電壓設置發生之機率實質上相同。
若在步驟S424比較器16判斷電壓Vp不大於電壓Vn，則第一選擇電路321將第一參考電壓V1輸出至第一電容陣列341之第二組電容之第一電容C2pa，第二選擇電路322將第二參考電壓V2輸出至第二電容陣列342之第二組電容之第二電容C2nb，如表格12所示(步驟S418)。
表格12
電容 C1pa1 C1pa2 C1pb1 C1pb2 C2pa C2pb C3pa C3pb
下板電壓 V1 V1 V1 V1 “V1” V1 V2 V1
電容 C1na1 C1na2 C1nb1 C1nb2 C2na C2nb C3na C3nb
下板電壓 V2 V2 V2 V2 V2 “V2” V2 V1
在另一些實施例中，第一選擇電路321及第二選擇電路322於取樣期間採用第二種電壓設置重置電容C1pa1, C1pa2, C1pb1, C1pb2, C2pa, C2pb, C3pa, C3pb及電容C1na1, C1na2, C1nb1, C1nb2, C2na, C2nb, C3na, C3nb，如表格3所示。第一參考電壓V1可為供電電壓且第二參考電壓V2可為接地電壓。在量化階段開始後，於第一轉換期間，比較器16判斷電壓Vp是否大於電壓Vn (步驟S402)。
上述介紹採用方法400的實施例中，第二轉換期間不限於直接接續於第一轉換期間。在另一些實施例中，若電容陣列之配置個數較多者(例如十位元)，可藉由將較大一組電容的第一電容及第二電容分別分割為複數個電容部分，其分別的容值實質相等於一個或複數個較小電容之第一電容的容值大小，即可搭配方法400來操作類比數位轉換。
方法400可搭配相關技術中的取樣方式或搭配方法200一起使用。當搭配相關技術中的取樣方式一起使用時，方法400會降低第一電容陣列341及第二電容陣列342中不同組電容之間之電容失配產生的微分非線性度誤差及積分非線性度誤差。當方法400與方法200一起使用時，方法200主要會降低同組電容中之電容失配產生的非線性度誤差，方法400則主要可降低不同組電容中之電容失配產生的非線性度誤差，因此更改善整體微分非線性度誤差及積分非線性度誤差。在一些實施例中，若第一電容陣列341以及第二電容陣列342均為10位元二進制權重之之電容配置，在每組電容都有以百分之二的電容值為標準差的隨機飄移下，利用方法200搭配方法400，在不同取樣間，以均勻順序操作各組電容之第一電容及第二電容，且在非最大位元轉換時，符合方法400條件時均回切對應之該組較大電容之部分電容時，最大微分非線性度誤差會由0.37LSB降低至0.22LSB，最大積分非線性度誤差會由0.8LSB降低至0.48LSB。
本發明不限於實施例採用之3位元SAR ADC，熟習此技藝者亦可依據本發明的精神將方法200，400應用於其他大小之SAR ADC。類比數位轉換器1，3及操作方法200在複數個取樣期間均勻地採用第一種電壓設置及第二種電壓設置重置第一電容陣列141, 341及第二電容陣列142, 342，類比數位轉換器3及操作方法400使用回切技巧切換第一電容陣列341及第二電容陣列342，降低相同組電容或不同組電容之間之電容失配產生的微分非線性度誤差及積分非線性度誤差，大幅改善SAR ADC之線性度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1,3:類比數位轉換器 121,321:第一選擇電路 122,322:第二選擇電路 141,341:第一電容陣列 142,342:第二電容陣列 16:比較器 18:控制邏輯電路 200,400:方法 S202,S204,S402至S428:步驟 C1pa,C1pa1,C1pa2,C1pb,C1pb1,C1pb2,C2pa,C2pb,C3pa,C3pb,C1na,C1na1,C1na2,C1nb,C1nb1,C1nb2,C2na,C2nb,C3na,C3nb:電容 Dout:數位輸出資料 1a,1a1,1a2,1b,1b1,1b2,2a,2b,3a,3b:反向器 M1a,M1a1,M1a2,M1b,M1b1,M1b2,M2a,M2b,M3a,M3b:多工器 S1a,S1a1,S1a2,S1b,S1b1,S1b2,S2a,S2b,S3a,S3b:開關電路 Sswp:交換訊號 SW1,SW2,SV1,SV2:開關 V1:第一參考電壓 V2:第二參考電壓 Vip,Vin:差動輸入電壓 Vp,Vn:電壓
第1A圖係為本發明實施例中一種類比數位轉換器之電路示意圖。 第1B圖係為第1A圖中第一選擇電路及/或第二選擇電路之電路示意圖。 第2圖係為第1A圖中之類比數位轉換器的操作方法之流程圖。 第3A圖係為本發明實施例中另一種類比數位轉換器之電路示意圖。 第3B圖係為第3A圖中第一選擇電路及/或第二選擇電路之電路示意圖。 第4A圖及第4B圖係為第3A圖中之類比數位轉換器的另一種操作方法之流程圖。
1:類比數位轉換器
121:第一選擇電路
122:第二選擇電路
141:第一電容陣列
142:第二電容陣列
16:比較器
18:控制邏輯電路
C1pa,C1pb,C2pa,C2pb,C3pa,C3pb,C1na,C1nb,C2na,C2nb,C3na,C3nb:電容
Dout:數位輸出資料
SW1,SW2:開關
Sswp:交換訊號
V1:第一參考電壓
V2:第二參考電壓
Vip,Vin:差動輸入電壓
Vp,Vn:電壓

Claims (10)

  1. 一種類比數位轉換器之操作方法，該類比數位轉換器包含一第一電容陣列、一第一選擇電路、一第二電容陣列、一第二選擇電路及一控制邏輯電路，該第一電容陣列包含複數組電容，該第一電容陣列中之每組電容包含一第一電容及一第二電容，該第二電容陣列包含複數組電容，該第二電容陣列中之每組電容包含一第一電容及一第二電容，該第一選擇電路耦接於該第一電容陣列，該第二選擇電路耦接於該第二電容陣列，該控制邏輯電路耦接於該第一選擇電路及該第二選擇電路，該操作方法包含： 於一第一取樣期間，將一交換訊號切換至一第一準位，以使該第一選擇電路將一第一參考電壓輸出至該第一電容陣列中之該每組電容之該第一電容及一第二參考電壓輸出至該第一電容陣列中之該每組電容之該第二電容，及使該第二選擇電路將該第一參考電壓輸出至該第二電容陣列中之該每組電容之該第一電容及該第二參考電壓輸出至該第二電容陣列中之該每組電容之該第二電容；及 於一第二取樣期間，將該交換訊號切換至一第二準位，以使該第一選擇電路將該第二參考電壓輸出至該第一電容陣列中之該每組電容之該第一電容及該第一參考電壓輸出至該第一電容陣列中之該每組電容之該第二電容，及使該第二選擇電路將該第二參考電壓輸出至該第二電容陣列中之該每組電容之該第一電容及該第一參考電壓輸出至該第二電容陣列中之該每組電容之該第二電容； 其中該控制邏輯電路係於複數個取樣期間依據一均勻(uniform)順序將該交換訊號於該第一準位及該第二準位之間進行切換，且該第一準位及該第二準位相異。
  2. 如請求項1所述之操作方法，其中該均勻順序為一交替順序。
  3. 如請求項1所述之操作方法，其中該均勻順序為一隨機順序。
  4. 如請求項1所述之操作方法，其中該均勻順序為一特定順序。
  5. 如請求項1所述之操作方法，其中： 該第一電容陣列中之每組電容之該第一電容及該第二電容具有實質上相等之電容值；及 該第二電容陣列中之每組電容之該第一電容及該第二電容具有實質上相等之電容值。
  6. 如請求項1所述之操作方法，其中： 該類比數位轉換器另包含一比較器，包含一第一輸入端，耦接於該第一電容陣列，及一第二輸入端，耦接於該第二電容陣列； 該第一電容陣列之該組較大電容之一第一電容之一第一電容部分的一電容值實質上等於該第一電容陣列之一組較小電容之一第一電容之一電容值，且該第一電容陣列之該組較大電容之一第二電容之一第一電容部分的一電容值實質上等於該第一電容陣列之該組較小電容之該第一電容之該電容值； 該第二電容陣列之該組較大電容之一第一電容之一第一電容部分的一電容值實質上等於該第二電容陣列之一組較小電容之一第一電容之一電容值，且該第二電容陣列之該組較大電容之一第二電容之一第一電容部分的一電容值實質上等於該第二電容陣列之該組較小電容之該第一電容之該電容值；及 該操作方法另包含： 於一第一轉換期間，若該比較器之該第一輸入端的電壓大於該第二輸入端的電壓，該第一選擇電路將該第二參考電壓輸出至該第一電容陣列中之該組較大電容之該第二電容，該第二選擇電路將該第一參考電壓輸出至該第二電容陣列中之該組較大電容之該第一電容；及 於該第一轉換期間其後的一第二轉換期間，若該比較器之該第一輸入端的電壓小於該第二輸入端的電壓，該第一選擇電路將該第一參考電壓輸出至該第一電容陣列中之該組較大電容之該第一電容之該第一電容部分或該第一電容陣列中之該組較大電容之該第二電容之該第一電容部分，該第二選擇電路將該第二參考電壓輸出至該第二電容陣列中之該組較大電容之該第一電容之該第一電容部分或該第二電容陣列中之該組較大電容之該第二電容之該第一電容部分。
  7. 如請求項1所述之操作方法，其中： 該類比數位轉換器另包含一比較器，包含一第一輸入端，耦接於該第一電容陣列，及一第二輸入端，耦接於該第二電容陣列； 該第一電容陣列之一較大電容之一第一電容之一第一電容部分的一電容值實質上等於該第一電容陣列之一較小電容之一第一電容之一電容值，且該第一電容陣列之該較大電容之一第二電容之一第一電容部分的一電容值實質上等於該第一電容陣列之該較小電容之該第一電容之該電容值； 該第二電容陣列之一較大電容之一第一電容之一第一電容部分的一電容值實質上等於該第二電容陣列之一較小電容之一第一電容之一電容值，且該第二電容陣列之該較大電容之一第二電容之一第一電容部分的一電容值實質上等於該第二電容陣列之該較小電容之該第一電容之該電容值；及 該操作方法另包含： 於一第一轉換期間，若該比較器之該第一輸入端的電壓小於該第二輸入端的電壓，該第一選擇電路將該第一參考電壓輸出至該第一電容陣列之該較大電容之該第一電容，該第二選擇電路將該第二參考電壓輸出至該第二電容陣列之該較大電容之該第二電容；及 於該第一轉換期間後的一第二轉換期間，若該比較器之該第一輸入端的電壓大於該第二輸入端的電壓，該第一選擇電路將該第二參考電壓輸出至該第一電容陣列之該較大電容之該第一電容之該第一電容部分或該第一電容陣列之該較大電容之該第二電容之該第一電容部分，該第二選擇電路將該第一參考電壓輸出至該第二電容陣列中之該較大電容之該第一電容之該第一電容部分或該第二電容陣列之該較大電容之該第二電容之該第一電容部分。
  8. 一種類比數位轉換器，包含: 一第一選擇電路； 一第二選擇電路； 一第一電容陣列，耦接於該第一選擇電路，包含複數組電容，該第一電容陣列中之每組電容包含一第一電容及一第二電容； 一第二電容陣列，耦接於該第二選擇電路，包含複數組電容，該第二電容陣列中之每組電容包含一第一電容及一第二電容； 一比較器，包含一第一輸入端，耦接於該第一電容陣列，一第二輸入端，耦接於該第二電容陣列，及一輸出端；及 一控制邏輯電路，耦接於該比較器的該輸出端及該第一選擇電路及該第二選擇電路； 其中於一第一取樣期間，該控制邏輯電路用以將一交換訊號切換至一第一準位，以使該第一選擇電路將一第一參考電壓輸出至該第一電容陣列中之該每組電容之該第一電容及一第二參考電壓輸出至該第一電容陣列中之該每組電容之該第二電容，及使該第二選擇電路將該第一參考電壓輸出至該第二電容陣列中之該每組電容之該第一電容及該第二參考電壓輸出至該第二電容陣列中之該每組電容之該第二電容； 於一第二取樣期間，該控制邏輯電路用以將該交換訊號切換至一第二準位，以使該第一選擇電路將該第二參考電壓輸出至該第一電容陣列中之該每組電容之該第一電容及該第一參考電壓輸出至該第一電容陣列中之該每組電容之該第二電容，及使該第二選擇電路將該第二參考電壓輸出至該第二電容陣列中之該每組電容之該第一電容及該第一參考電壓輸出至該第二電容陣列中之該每組電容之該第二電容；及 該控制邏輯電路係於複數個取樣期間依據一均勻(uniform)順序將該交換訊號於該第一準位及該第二準位之間進行切換，且該第一準位及該第二準位相異。
  9. 如請求項8所述之類比數位轉換器，其中： 該第一選擇電路包含複數個多工器，該第一選擇電路的每個多工器包含一第一輸入端，一第二輸入端，一選擇端，耦接於該控制邏輯電路，用以接收該交換訊號，及一輸出端，用以依據該交換訊號輸出該第一輸入端之電壓或該第二輸入端之電壓；及 該第二選擇電路包含複數個多工器，該第二選擇電路的每個多工器包含一第一輸入端，一第二輸入端，一選擇端，耦接於該控制邏輯電路，用以接收該交換訊號，及一輸出端，用以依據該交換訊號輸出該第一輸入端之電壓或該第二輸入端之電壓。
  10. 如請求項8所述之類比數位轉換器，其中： 該第一電容陣列中之每組電容之該第一電容及該第二電容具有實質上相等之電容值；及 該第二電容陣列中之每組電容之該第一電容及該第二電容具有實質上相等之電容值。
TW110112713A 2021-04-08 2021-04-08 類比數位轉換器及其操作方法 TWI739722B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110112713A TWI739722B (zh) 2021-04-08 2021-04-08 類比數位轉換器及其操作方法
US17/474,017 US11489539B1 (en) 2021-04-08 2021-09-13 Analog-to-digital converter and method of operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110112713A TWI739722B (zh) 2021-04-08 2021-04-08 類比數位轉換器及其操作方法

Publications (2)

Publication Number Publication Date
TWI739722B true TWI739722B (zh) 2021-09-11
TW202241067A TW202241067A (zh) 2022-10-16

Family

ID=78778195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112713A TWI739722B (zh) 2021-04-08 2021-04-08 類比數位轉換器及其操作方法

Country Status (2)

Country Link
US (1) US11489539B1 (zh)
TW (1) TWI739722B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763524B (zh) * 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201118387A (en) * 2009-11-19 2011-06-01 Raydium Semiconductor Corp Capacitance measurement circuit and method therefor
TW201301773A (zh) * 2011-06-24 2013-01-01 Mediatek Inc 連續近似暫存器類比對數位轉換器及其轉換方法
US20130335245A1 (en) * 2010-07-12 2013-12-19 Samsung Electronics Co., Ltd. Successive approximation analog to digital converter and method of analog to digital conversion
US20140085118A1 (en) * 2012-09-26 2014-03-27 Realtek Semiconductor Corp. Successive approximation analog to digital converter and method thereof
TWI433468B (zh) * 2010-11-23 2014-04-01 Holtek Semiconductor Inc 類比數位轉換裝置
TW201427286A (zh) * 2012-12-28 2014-07-01 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
TW201526552A (zh) * 2013-12-31 2015-07-01 Realtek Semiconductor Corp 連續逼近暫存式類比數位轉換器及其控制方法
US20150256190A1 (en) * 2014-03-10 2015-09-10 Fujitsu Semiconductor Limited Analog-to-digital conversion circuit
US20190081636A1 (en) * 2017-09-11 2019-03-14 Analog Devices, Inc. Method of Performing Analog-to-Digital Conversion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009004564B4 (de) * 2009-01-14 2013-08-22 Texas Instruments Deutschland Gmbh ADC mit energiesparender Abtastung
US8416107B1 (en) * 2011-09-28 2013-04-09 Hong Kong Applied Science & Technology Research Institute Company Ltd. Charge compensation calibration for high resolution data converter
US9319059B1 (en) * 2015-06-06 2016-04-19 Texas Instruments Incorporated Calibrated SAR ADC having a reduced size
KR101672875B1 (ko) * 2015-08-24 2016-11-07 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법
US10038452B2 (en) * 2016-09-23 2018-07-31 Analog Devices, Inc. Incremental preloading in an analog-to-digital converter
US9712181B1 (en) * 2016-09-23 2017-07-18 Analog Devices, Inc. Incremental preloading in an analog-to-digital converter
US10270459B2 (en) * 2016-09-23 2019-04-23 Shenzhen GOODIX Technology Co., Ltd. DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof
US10523228B1 (en) * 2018-12-18 2019-12-31 Ipgreat Incorporated Method of capacitive DAC calibration for SAR ADC
US11411574B2 (en) * 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201118387A (en) * 2009-11-19 2011-06-01 Raydium Semiconductor Corp Capacitance measurement circuit and method therefor
US20130335245A1 (en) * 2010-07-12 2013-12-19 Samsung Electronics Co., Ltd. Successive approximation analog to digital converter and method of analog to digital conversion
TWI433468B (zh) * 2010-11-23 2014-04-01 Holtek Semiconductor Inc 類比數位轉換裝置
TW201301773A (zh) * 2011-06-24 2013-01-01 Mediatek Inc 連續近似暫存器類比對數位轉換器及其轉換方法
US20140085118A1 (en) * 2012-09-26 2014-03-27 Realtek Semiconductor Corp. Successive approximation analog to digital converter and method thereof
TW201427286A (zh) * 2012-12-28 2014-07-01 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
TW201526552A (zh) * 2013-12-31 2015-07-01 Realtek Semiconductor Corp 連續逼近暫存式類比數位轉換器及其控制方法
US20150256190A1 (en) * 2014-03-10 2015-09-10 Fujitsu Semiconductor Limited Analog-to-digital conversion circuit
US20190081636A1 (en) * 2017-09-11 2019-03-14 Analog Devices, Inc. Method of Performing Analog-to-Digital Conversion

Also Published As

Publication number Publication date
US11489539B1 (en) 2022-11-01
TW202241067A (zh) 2022-10-16
US20220329253A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US11349492B2 (en) Analog-to-digital converter
US8896478B2 (en) Successive approximation analog-to-digital converter using capacitor array with sub-capacitors configured by capacitor disassembling and related method thereof
US10484000B2 (en) Analog-to-digital converters
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
TW201526552A (zh) 連續逼近暫存式類比數位轉換器及其控制方法
CN107306135A (zh) 数字模拟转换器的校正电路及校正方法
Huang et al. A 10-bit 100 MS/s successive approximation register analog-to-digital converter design
CN114401006A (zh) 一种逐次逼近型adc的电容校准方法
WO2019138804A1 (ja) 逐次比較アナログデジタル変換器
TWI739722B (zh) 類比數位轉換器及其操作方法
US10476513B1 (en) SAR ADC with high linearity
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same
TWI763524B (zh) 類比數位轉換器之操作方法
Cho et al. A 10-b 320-MS/s dual-residue pipelined SAR ADC with binary search current interpolator
CN115499012B (zh) 模拟数字转换器及其操作方法
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
CN115499011B (zh) 模拟数字转换器及其操作方法
CN115412098A (zh) 模拟数字转换器及其操作方法
CN107786206A (zh) 一种Pipeline SAR‑ADC系统
CN114696834A (zh) 逐次逼近式模数转换器、测试设备及电容权重值校准方法
US20250350294A1 (en) Successive approximation register (sar) analog-to-digital converters utilizing segmented capacitive analog-to-digital converters
TWI717900B (zh) 循續漸近式類比至數位轉換器及其參考漣波抑制電路