[go: up one dir, main page]

TWI738665B - SiC複合基板之製造方法 - Google Patents

SiC複合基板之製造方法 Download PDF

Info

Publication number
TWI738665B
TWI738665B TW105129826A TW105129826A TWI738665B TW I738665 B TWI738665 B TW I738665B TW 105129826 A TW105129826 A TW 105129826A TW 105129826 A TW105129826 A TW 105129826A TW I738665 B TWI738665 B TW I738665B
Authority
TW
Taiwan
Prior art keywords
substrate
sic
single crystal
crystal sic
silicon oxide
Prior art date
Application number
TW105129826A
Other languages
English (en)
Other versions
TW201724178A (zh
Inventor
秋山昌次
久保田芳宏
長澤弘幸
Original Assignee
日商信越化學工業股份有限公司
日商Cusic股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司, 日商Cusic股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201724178A publication Critical patent/TW201724178A/zh
Application granted granted Critical
Publication of TWI738665B publication Critical patent/TWI738665B/zh

Links

Images

Classifications

    • H10P90/1916
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • H10P10/14
    • H10P14/20
    • H10P90/1904
    • H10P90/1914
    • H10P95/00
    • H10W10/181
    • H10P14/2905
    • H10P14/3208
    • H10P14/3408
    • H10P14/36

Landscapes

  • Engineering & Computer Science (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)

Abstract

本發明係一種SiC複合基板之製造方法,其課題為提供:以簡便的製造處理,可得到具有結晶性佳的單結晶SiC層之同時,彎曲少之SiC複合基板的SiC複合基板之製造方法。
其解決手段係於多結晶SiC基板(11)上,具有單結晶SiC層(12)之SiC複合基板(10)的製造方法,其中,於具有氧化矽膜(21a)於表面與背面之Si所成之保持基板(21)的表面,設置單結晶SiC層(12)而製作單結晶SiC層載持體(14)之後,除去在該單結晶SiC層載持體(14)之保持基板(21)的背面之一部分範圍或全面的氧化矽膜(21a)之厚度一部分或全部,而於單結晶SiC層載持體(14’)賦予彎曲,接著,於單結晶SiC層(12)上,經由化學氣相沉積法而堆積多結晶SiC,形成多結晶SiC基板(11),之後物理性及/或化學性地除去上述保持基板(21)者。

Description

SiC複合基板之製造方法
本發明係有關使用於在高溫,高頻率,大電力之電力控制的肖特基阻障二極體,pn二極體,pin二極體,電場效果型電晶體或絕緣閘極雙極性電晶體(Insulated Gate Bipolar Transistor、IGBT)等之功率裝置用半導體元件的製造,以及使用於氮化鎵或金剛石,奈米碳薄膜之成長,於多結晶SiC基板上具有單結晶SiC層之SiC複合基板的製造方法。
目前,作為半導體用基板而廣泛加以使用單結晶Si基板。但其特性上,對於最近的高耐壓或高頻率化而言未必適用之故,雖為高價,但開始使用有單結晶SiC或單結晶GaN之基板。例如,經由使用採用較矽(Si),禁制帶寬較寬的半導體材料之碳化矽(SiC)之半導體元件而構成反相器或AC/DC轉換器等之電力變換裝置之時,而加以實現在使用矽之半導體元件中無法到達之電力損失的降低。經由使用根據SiC之半導體元件之時,除了較以往隨著電力變換之損失降低之外,加以促進 了裝置的輕量化,小型化,高信賴性。另外,作為新世代之裝置材料,作為奈米碳薄膜(亦包含石墨稀)之原料,亦加以檢討有單結晶SiC基板。
作為此等單結晶SiC基板或單結晶GaN基板之製造,(1)單結晶SiC基板係由將高純度SiC粉,以2000℃以上之高溫而使SiC昇華之同時,使晶種成長之SiC昇華法加以製作,而(2)單結晶GaN基板係通常為在高溫高壓的氨中,使GaN的晶種成長之方法,或於藍寶石或者單結晶SiC基板上,進一步使GaN進行異質磊晶成長而加以製作者。但其製造工程係在極嚴格之條件下為複雜之故,無論如何作為,基板的品質或產率亦為低,而成為非常高成本之基板,進而阻礙實用化或廣範圍之利用。
另外在此等基板上中,實際發現裝置機能之厚度係在任何情況,均為0.5~100μm,而剩餘之厚度部分係主要僅擔負基板處理之時機械性的保持.保護機能之作用的部分,所謂,支持構件(基板)。
因此,近年來係加以檢討:將可處理程度之厚度為比較薄的單結晶SiC層,藉由SiO2、Al2O3、Zr2O3、Si3N4、AlN等之陶瓷,或Si、Ti、Ni、Cu、Au、Ag、Co、Zr、Mo、W等之金屬而接合於多結晶SiC基板之基板。但,為了接合單結晶SiC層與多結晶SiC基板而介入存在之構成則為前者(陶瓷)之情況,係由於為絕緣體之情況,裝置作成時之電極製作則為困難,而後者(金 屬)之情況係混入有金屬不純物於裝置而容易引起裝置的特性劣化之故,並非實用性。
因此,欲改善此等缺點而至此加以提案各種提案,例如,在日本專利第5051962號公報(專利文獻1)中,加以揭示有:於具有氧化矽薄膜之單結晶SiC基板,以氧化矽面而貼合施以氫等之離子注入的源極基板與層積氧化矽於表面之多結晶氮化鋁(中間支撐,支持基板),將單結晶SiC薄膜,轉印於多結晶氮化鋁(中間支撐),之後,在堆積多結晶SiC之後,放入至HF浴槽,溶解氧化矽面而進行分離之方法。但通常,氧化矽面的接合面則極為緊密堅固接合之故,HF則對於氧化矽面的全面,特別是中心部係不容易浸透,而分離則並非簡單,需要過多的時間,而有生產性極差的缺點。另外,於使用此發明而製造大口徑之SiC複合基板時,經由多結晶SiC堆積層與氮化鋁(中間支撐)之熱膨脹係數差而產生有大的彎曲而成為問題。
另外,在日本特開2015-15401號公報(專利文獻2)中,係加以揭示有:對於表面的平坦化困難的基板而言,未形成氧化膜地,以高速原子束而將多結晶SiC之支持基板表面改質成非晶質之同時,單結晶SiC表面亦改質成非晶質之後,經由使兩者接觸而進行熱接合之時,於多結晶SiC支持基板上堆積單結晶SiC層之方法。但在此方法中,以高速原子束,不僅單結晶SiC之剝離界面,而結晶內部亦一部分進行改質之故,難得之單結晶SiC則 即使經由之後的熱處理,亦相當不易回復為良質之單結晶SiC,而使用於裝置基板或模板等之情況,有著不易取得高特性的裝置或良質之SiC磊晶膜之缺點。
除了此等缺點,在上述技術中,為了貼合單結晶SiC與支持基板的多結晶SiC,係貼合界面則表面粗度(算術平均表面粗度Ra)1nm以下之平滑性則為不可欠缺,但稱為僅次於金剛鑽之難削材的SiC係即使將單結晶SiC表面改質成非晶質,在之後的研削,研磨或者化學機械研磨(Chemical Mechanical Polishing,CMP)等之平滑化處理,亦需要極多的時間,而無法避免高成本化,加上多結晶係具有晶粒邊界之故,將經由高速原子束之非晶質化,作為成面內均一者則為困難,而貼合強度或彎曲的產生則成為問題,成為實用化之大的障礙。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利第5051962號公報
[專利文獻2]日本特開2015-15401號公報
如上述,在以往技術中,存在有單結晶SiC的結晶性為差,製造處理為繁雜之故而成為高成本,SiC 複合基板的彎曲為大之故,對於具有精密度之半導體製造處理無法適用等,妨礙SiC複合基板的實用化之大的課題。
本發明係有鑑於上述情事所作為之構成,其目的為提供:以簡便的製造處理,可得到具有結晶性佳之單結晶SiC層之同時,彎曲少之SiC複合基板的SiC複合基板之製造方法。
本發明係為了達成上述目的,而提供下述之SiC複合基板之製造方法。
[1]一種SiC複合基板之製造方法,係於多結晶SiC基板上,具有單結晶SiC層之SiC複合基板的製造方法,其特徵為於具有氧化矽膜於表面與背面之Si所成之保持基板的表面,設置單結晶SiC層而製作單結晶SiC層載持體之後,除去在該單結晶SiC層載持體之保持基板的背面之一部分範圍或全面的氧化矽膜之厚度一部分或全部,而於單結晶SiC層載持體賦予彎曲,接著,於單結晶SiC層上,經由化學氣相沉積法而堆積多結晶SiC,形成多結晶SiC基板,之後物理性及/或化學性地除去上述保持基板者。
[2]如第[1]項記載之SiC複合基板之製造方法,其特徵為上述保持基板之氧化矽膜係熱氧化膜者。
[3]如第[1]或[2]項記載之SiC複合基板之製造方法,其特徵為化學性地蝕刻除去在上述單結晶SiC層載持 體之保持基板的背面全面之氧化矽膜的一部分或全部者。
[4]如[1]至[3]任一項所記載之SiC複合基板之製造方法,其特徵為將經由離子注入剝離法而自單結晶SiC基板所剝離之單結晶SiC薄膜,轉印至上述保持基板上而設置上述單結晶SiC層者。
[5]如[1]至[3]任一項所記載之SiC複合基板之製造方法,其特徵為於上述保持基板上,使SiC異質磊晶成長而設置上述單結晶SiC層者。
[6]如[1]至[5]任一項所記載之SiC複合基板之製造方法,其特徵為將SiC複合基板的Bow量,作為-50μm以上50μm以下者。
如根據本發明,因經由除去在單結晶SiC層載持體之保持基板的背面之一部分範圍或全面之氧化矽膜的厚度之一部分或全部之時,而賦予彎曲於該單結晶SiC層載持體,並在其上方堆積多結晶SiC而形成多結晶SiC基板之故,可將經由因該多結晶SiC基板引起之應力(熱應力或內部應力)之彎曲,以上述單結晶SiC層載持體的彎曲相抵,可製造對於形狀優越之SiC複合基板者。
10‧‧‧SiC複合基板
11‧‧‧多結晶SiC基板
12‧‧‧單結晶SiC層
12a‧‧‧薄膜(介入存在層)
12i‧‧‧離子注入範圍
12s‧‧‧單結晶SiC基板
12’‧‧‧SiC磊晶層
13‧‧‧貼合基板
14,14’‧‧‧單結晶SiC層載持體
15‧‧‧SiC層積體
21‧‧‧保持基板
21a,21a’‧‧‧氧化矽膜
圖1係顯示有關本發明,在SiC複合基板之製造方法 的一實施形態之製造工程的圖。
圖2係顯示基板之Bow量的測定方法之概略圖。
圖3係顯示在試驗例1之單結晶SiC層載持體的背面氧化膜除去量與單結晶SiC層載持體的Bow量之關係圖。
圖4係顯示在試驗例1之單結晶SiC層載持體的背面氧化膜除去量與SiC複合基板的Bow量之關係圖。
本發明者們係為了解決上述問題點,進行如以下的檢討。即,通常,SiC層係因可使其磊晶成長之故,成為晶種之高品質之單結晶SiC層係即使為薄,亦無問題。隨之,認為由自單結晶SiC之塊狀晶圓,使薄膜剝離而加以轉印至成為基底之支持晶圓者,可大大降低成本者。但,使用通常之SiC基板的裝置處理係因亦達到1800℃之故,支持晶圓係必須可耐此高溫,且無須擔心金屬污染之材料所成之構成。當考慮此時,支持晶圓係認為由多結晶SiC所成之基板則為最佳。此情況,因為為SiC彼此之故,亦可迴避因熱膨脹係數的差引起之彎曲或斷裂的問題。在此,作為層積單結晶SiC薄膜與多結晶SiC基板之方法,考慮貼合法,但對於為了進行貼合,係必須將多結晶SiC基板表面,至原子序數(Å序數)為止作為平滑。但,在多結晶SiC基板中,結晶粒的邊界(晶粒邊界)或結晶的方向則加以配置為隨機之故,原子位準的平 滑化係極為困難。因此,本發明者們係規劃如以下之SiC複合基板之製造方法。
即,本製造方法係於多結晶SiC基板上,具有單結晶SiC層之SiC複合基板的製造方法,其特徵為於Si所成之保持基板的單面,設置單結晶SiC層而製作單結晶SiC層載持體之後,於該單結晶SiC層上,經由化學氣相沉積法而堆積多結晶SiC,製作層積單結晶SiC層與多結晶SiC基板於保持基板上之SiC層積體,之後物理性及/或化學性地除去上述保持基板者。
在此,矽(Si)所成之基板係有著機械性強度的同時,容易進行物理性及/或化學性之除去(即,研削加工或化學性的蝕刻)之故,對於在本製造方法的保持基板為最佳。然而,保持基板係亦可為多結晶SiC晶圓,單結晶Si晶圓之任一。作為保持基板而採用單結晶Si晶圓之情況,由於可以低價格而取得高品質之大口徑基板之情況,亦可降低SiC複合基板之製造成本。另外,對於單結晶Si晶圓上,係亦可異質磊晶成長單結晶的立方晶SiC者,而由無須單結晶SiC基板之接合或剝離工程之情況,成為可廉價地製造較市售的塊狀SiC晶圓為大口徑之SiC複合基板。
如以上,如根據該SiC複合基板之製造方法,由於保持基板則並非難加工性的AlN基板,而為易加工性之Si基板之情況,機械性加工或化學處理可極為容易之故,可以簡便的研削或研磨,或者KOH、HF等之廉 價的化學性蝕刻處理,簡單地除去保持基板,而成為無須如專利文獻1之步驟進行高成本之AlN的再生.回收,進而可以低成本而製造高品質之SiC複合基板者。
另外Si所成之保持基板係與單結晶SiC層或多結晶SiC基板,熱膨脹係數為不同(具體而言,SiC之熱膨脹係數係較Si為大),更且以化學氣相沉積法而形成之多結晶SiC基板係容易積存內部應力之故,對於包含保持基板之層積體,容易產生有彎曲(具體而言,在返回至室溫時,SiC層積體的基板中央部則有朝下方變為凸之傾向)。當在製造過程產生有如此的彎曲時,因SiC複合基板之形狀係直接反映其彎曲之故,而無法得到平坦的基板。當SiC複合基板則欠缺平坦性時,不僅接下來的工程之後的SiC複合基板之處理變為困難,而以精密製造細微之裝置情況則成為困難。例如,適用裝置製造工程等之光微影工程之情況則變為困難,而妨礙SiC複合基板之實用化。
因此,本發明者們係對於此彎曲的問題進行種種檢討時,在SiC複合基板之製造工程中,於單結晶SiC層載持體堆積多結晶SiC時,於使單結晶SiC層載持於Si所成之保持基板之單結晶SiC層載持體與多結晶SiC之間,產生因熱膨脹係數的差引起之熱應力或因化學氣相沉積膜引起之內部應力,其結果,把握產生彎曲於SiC複合基板之情況。另外,更進行檢討時,當賦予彎曲於單結晶SiC層載持體時,適宜開放在堆積多結晶SiC時所產生 的應力之同時,經由至由此應力所承受之厚度為止堆積多結晶SiC之時,發現可得到幾乎未有彎曲之SiC複合基板者。本發明者們係依據此見解而更進行銳意檢討,對於上述規劃之SiC複合基板之製造方法,由追加工程之形式進行改善而至構成本發明。
即,有關本發明之SiC複合基板之製造方法,係於多結晶SiC基板上,具有單結晶SiC層之SiC複合基板的製造方法,其特徵為於具有氧化矽膜於表面與背面之Si所成之保持基板的表面,設置單結晶SiC層而製作單結晶SiC層載持體之後,除去在該單結晶SiC層載持體之保持基板的背面之一部分範圍或全面的氧化矽膜之厚度一部分或全部,而於單結晶SiC層載持體賦予彎曲,接著,於單結晶SiC層上,經由化學氣相沉積法而堆積多結晶SiC,形成多結晶SiC基板,之後物理性及/或化學性地除去上述保持基板者。
在此,上述保持基板之氧化矽膜係為熱氧化膜者為佳。其氧化矽膜的厚度係如經由該氧化矽膜之除去而可調整單結晶SiC層載持體之彎曲程度的厚度即可。
另外,在上述單結晶SiC層載持體之保持基板的背面全面之氧化矽膜厚度之一部分或全部係化學性地進行蝕刻除去即可。此矽氧化膜的除去量(厚度之減少量)係因應多結晶SiC基板的內部應力或SiC層積體之彎曲程度而適宜調整為抵銷此等程度者為佳。此情況,將SiC複合基板之Bow量,呈成為-50μm以上50μm以下 地進行調整即可。SiC複合基板10之Bow量則如為-50μm以上50μm以下,可將SiC複合基板10,無問題地固定於在半導體裝置製造處理中的製造裝置之真空夾盤或靜電夾盤。
然而,於具有上述氧化矽膜之保持基板與單結晶SiC層之間,設置氧化矽,氮化矽或氧氮化矽所成之薄膜(亦稱為介入存在層)者為佳。此薄膜係不僅使單結晶SiC層堅固地附著於保持基板,而對於Si所成之保持基板,經由可研削等而除去大部分之後,在化學性地蝕刻除去殘餘時,亦可作為蝕刻停止層而使其發揮機能者。另外,在保持基板之除去時,於中間層之表面全體,如呈直接地接觸HF等之蝕刻液地進行化學性的蝕刻處理時,可容易且均一地完全除去中間層,其結果,單結晶SiC層之表面係成為可以極平滑,清淨的狀態加以得到者。
另外,在該SiC複合基板之製造方法中,將經由離子注入剝離法而自單結晶SiC基板使其剝離之單結晶SiC薄膜,轉印於上述保持基板上而設置者為佳。或者,使SiC異質磊晶成長於上述保持基板上,而設置上述單結晶SiC薄膜亦可。經由此,因根據一次的離子注入剝離處理或異質磊晶成長之時,可加以得到具有必要最低限度之膜厚,而左右SiC複合基板之特性的單結晶SiC層之故,可經濟性地製造高特性之SiC複合基板者。
另外,作為為了形成多結晶SiC基板之手段,係化學氣相沉積法為佳,而使用熱CVD法者為更 佳。於單結晶SiC層上堆積多結晶SiC而形成之故,如以往的技術,可作為無須依據難研削材之SiC之研削、研磨、CMP等之高平坦化的工程者。
如以上,在於上述單結晶SiC層上堆積多結晶SiC之前,如除去與在上述單結晶SiC層載持體之保持基板的單結晶SiC層載持體相反面(背面)之一部分範圍或全面之氧化矽膜的厚度之一部分或全部,於該單結晶SiC層載持體賦予彎曲(例如,基板中央部則朝上方變為凸之方向的彎曲)時,其彎曲則成為與經由之後所形成之多結晶SiC基板之彎曲(例如,基板中央部則朝下方變為凸之方向的彎曲)相反方向之彎曲之故,單結晶SiC層載持體之彎曲與經由因多結晶SiC基板引起之應力(熱應力或內部應力)之彎曲則成為相互抵消,而彎曲為少,可簡便地製造高品質之SiC複合基板者。
以下,對於有關本發明之SiC複合基板之製造方法的實施形態,參照圖1之同時加以說明。
(工程1)
首先,準備作為貼合於保持基板21之單結晶SiC基板12s。在此,單結晶SiC基板12s係作為選自結晶構造為4H-SiC、6H-SiC、3C-SiC之構成者為佳。單結晶SiC基板12s及後述之保持基板21的尺寸係自對於半導體元件之製造或氮化鎵,金剛石,奈米碳膜之成長必要之尺寸或成本等,進行設定。另外,單結晶SiC基板12s之厚度 係SEMI規格或JEIDA規格之基板厚度附近之構成則從處理方面來看為佳。然而,作為單結晶SiC基板12s,如使用市售的構成,例如朝功率裝置所市售的單結晶SiC晶圓即可,而使用其表面則以CMP(Chemical Mechanical Polishing(or Planarization))處理加以加工研磨,表面為平坦且平滑的構成者為佳。
另外,對於與單結晶SiC基板12s之至少保持基板21進行貼合的表面(表面),形成特定之薄膜12a者為佳(圖1(a))。在此,薄膜12a係為厚度50nm~600nm程度之氧化矽膜,氮化矽膜或氧氮化矽膜的電介體膜即可。經由此,不僅與保持基板21之接合變為容易,亦可得到抑制在之後所進行之離子注入處理的注入離子的通道作用的效果。然而,在後述之離子注入處理後,設置薄膜12a亦可。
作為薄膜12a之形成方法,係如為密著性佳地形成於單結晶SiC基板12s之成膜方法,亦可為任何方法,例如氧化矽膜係經由PECVD法或熱氧化法而形成,而氮化矽膜,氧氮化矽膜係經由濺鍍法而形成即可。
(工程2)
接著,準備由Si所成之保持基板21。例如,使用多結晶Si晶圓或單結晶Si晶圓即可。
另外,於保持基板21之表面與背面,形成氧化矽膜21a(圖1(b))。
在此,上述保持基板之氧化矽膜係為熱氧化膜者為佳。其氧化矽膜的厚度係在表面與背面為相同厚度,如經由該氧化矽膜之除去而可調整單結晶SiC層載持體之彎曲程度的厚度即可,例如500~2,000nm者為佳。
(工程3)
接著,注入氫離子等於單結晶SiC基板12s之薄膜12a形成面而形成離子注入範圍12i(圖1(c))。
在此,在離子注入至單結晶SiC基板12s時,以呈可自其表面形成離子注入範圍12i至所期望的深度之注入能量,注入特定的線量至少氫離子(H+)或氫分子離子(H2 +)。作為此時之條件,如呈成為所期望薄膜之厚度地,設定離子注入能量即可。同時注入He離子或B離子等亦可,而如為得到相同效果之構成,亦可採用任何離子。
注入至單結晶SiC基板12s氫離子(H+)的摻雜量係、1.0×1016atom/cm2~9.0×1017atom/cm2者為佳。當為不足1.0×1016atom/cm2時,有著未引起有界面的脆化之情況,而當超出9.0×1017atom/cm2時,在貼合後之熱處理中成為氣泡,有著成為轉印不佳的情況。
作為注入離子而使用氫分子離子(H2 +)之情況,其摻雜量係為5.0×1015atoms/cm2~4.5×1017atoms/cm2者為佳。當為不足5.0×1015atoms/cm2時,有著未引起有界面的脆化之情況,而當超出4.5×1017atoms/cm2時,在 貼合後之熱處理中成為氣泡,有著成為轉印不佳的情況。
自加以離子注入的基板表面至離子注入範圍12i為止之深度(即,離子打入深度)係對應於設置在保持基板21上之單結晶SiC薄膜之所期望的厚度之構成,通常為100~2,000nm、而理想為300~500mm、更理想為400nm程度。另外,離子注入範圍12i之厚度(即,離子分布厚度)係經由機械衝擊等而可容易地剝離之厚度為為佳,而理想為200~400nm、更理想為300nm程度。
(工程4)
接著,施以(表面彼此)表面活性化處理而貼合單結晶SiC基板12s之薄膜12a形成面與保護基板21之表面側的氧化矽膜21a形成面。作為表面活性化處理係進行電漿活性化處理,真空離子束處理或對於臭氧水之浸漬處理即可。
其中,進行電漿活性化處理之情況,於真空處理室中,載置至上述工程3為止之處理結束之單結晶SiC基板12s及/或保持基板21,在減壓下而導入電漿用氣體之後,暴露5~10秒程度於100W程度之高頻率電漿,將表面進行電漿活性化處理。作為電漿用氣體係可使用氧氣,氫氣,氮氣,氬氣,或此等混合氣體或者氫氣與氦氣的混合氣體者。
真空離子束處理係於高真空的處理室內,載置單結晶SiC基板12s及/或保持基板21,將Ar等之離 子束照射至進行貼合的表面,而進行活性化處理。
對於臭氧水的浸漬處理係於溶解臭氧氣體之臭氧水,浸漬單結晶SiC基板12s及/或保持基板21,將其表面進行活性化處理。
上述之表面活性化處理係亦可僅對於單結晶SiC基板12s或保持基板21進行,但對於單結晶SiC基板12s及保持基板21雙方進行者為更佳。
另外,表面活性化處理係亦可為上述方法之任一個,而進行組合之處理亦可。然而,進行單結晶SiC基板12s,保持基板21之表面活性化處理的面係進行各貼合的面,即薄膜12a表面及表面側氧化矽膜21a形成面。
接著,將進行此單結晶SiC基板12s及保持基板21之表面活性化處理的表面(薄膜12a,表面側氧化矽膜21a表面),作為接合面而加以貼合。
接著,在貼合單結晶SiC基板12s與保持基板21之後,進行理想為150~350℃,而更理想為150~250℃之熱處理,使薄膜12a,氧化矽膜21a之貼合面的結合強度提升即可。此時,經由單結晶SiC基板12s與保持基板21之間的熱膨脹率差而產生有基板的彎曲,但採用適合於各材質之溫度而抑制彎曲即可。作為熱處理時間,係對於溫度亦有某種程度依存,但2小時~24小時為佳。
經由此,薄膜12a與氧化矽膜21a係產生密著而做為介入存在層而發揮機能,單結晶SiC基板12s與保持基板21則藉由介入存在層而成為堅固密著之貼合基 板13(圖1(d))。
(工程5)
對於貼合基板13,賦予熱的能量或機械性能量至所離子注入之部分,在離子注入範圍12i,將自單結晶SiC基板12s剝離之單結晶SiC薄膜,轉印於保持基板21上。
此時,薄膜12a與氧化矽膜21a係堅固地密著,更且薄膜12a,氧化矽膜21a係與各單結晶SiC基板12s,保持基板21堅固地密著之故,在離子注入範圍12i之剝離部分以外的部分之剝離係未產生。
作為剝離方法,係可適用例如將貼合基板13加熱成高溫,經由此熱而在離子注入範圍12i,發生離子注入成分之微小的塊狀體而使剝離產生,分離單結晶SiC基板12s之熱剝離法。或者,可適用施以未產生熱剝離程度之低溫熱處理(例如、500~900℃、理想為500~700℃)之同時,於離子注入範圍12i之一端,加上物理性的衝擊而機械性地使剝離產生,分離單結晶SiC基板12s之機械剝離法。機械剝離法係單結晶SiC薄膜轉印後之轉印表面的粗度則較熱剝離法而言為比較少之故,而為更佳。
然而,在剝離處理後,將單結晶SiC薄膜載持體,以加熱溫度700~1,000℃,較剝離處理時為高之溫度,加熱時間1~24小時的條件進行加熱,改善單結晶SiC薄膜與保持基板21之密著性,進行熱處理亦可。
將保持基板21上之單結晶SiC薄膜表面進行鏡面加工,作為單結晶SiC層12,而得到單結晶SiC層載持體14(圖1(e))。具體而言,於單結晶SiC薄膜施以化學機械研磨(CMP研磨),除去經由離子注入之損傷層之同時,將表面加工成鏡面。在此係以使用於矽晶圓的平坦化等之以往公知的CMP研磨即可。
另外,單結晶SiC層12係由厚度為5μm以下、理想為2μm以下、更理想為100nm以上1μm以下、又更理想為200nm以上800nm以下、特別理想為300nm以上500nm以下之單結晶SiC所成之薄膜。單結晶SiC層之厚度如為5μm以下,即使考慮複合基板化的成本,然而亦有較無垢之單結晶SiC基板,經濟性的優點。
然而,剝離後之單結晶SiC基板12s係經由將表面施以再次研磨或洗淨等之時,成為可作為再次該單結晶SiC層載持體14之製造方法的貼合用基板而進行再利用者。
(工程6)
接著,除去與在單結晶SiC層載持體14之保持基板.21的單結晶SiC層載持面相反面(背面,圖中下側的面)之一部分範圍或全面的氧化矽膜21a的厚度之一部分或全部,而對於單結晶SiC層載持體14’賦予彎曲(圖1(f))。圖中,14’係氧化矽膜21a除去後的單結晶SiC層載持體,而21a’係除去後的氧化矽膜。
在此,氧化矽膜21a之除去係如為可以均一的厚度而除去氧化矽膜21a之方法,亦可為物理性的方法,化學性的方法任一,但例如化學性地蝕刻除去在單結晶SiC層載持體14之保持基板21的背面全面之氧化矽膜21a之厚度的一部分或全部即可。此氧化矽膜21a的除去量(厚度之減少量)係因應多結晶SiC基板11的內部應力或SiC層積體之彎曲程度而適宜調整為抵銷此等程度者為佳。此情況,將SiC複合基板10之Bow量,調整呈成為理想為-50μm以上50μm以下、更理想為-30μm以上50μm以下、有更理想為0μm以上30μm以下。
然而,氧化矽膜21a之除去係對於保持基板21之背面全面加以實施亦可,但因應在SiC複合基板10之彎曲的形態或程度而僅對於保持基板21之背面的特定位置之一部分加以實施亦可。
經由此,單結晶SiC層載持體14’係朝與經由後述多結晶SiC基板11所致之熱應力或內部應力之彎曲相反方向(例如,基板中央部則為單結晶SiC層12側(上側)),成為凸地成為呈若干彎曲。
(工程7)
接著,使用所得到之單結晶SiC層載持體14’,經由化學氣相沉積法,堆積多結晶SiC於單結晶SiC層12上而形成多結晶SiC基板11,得到SiC層積體15(圖1(g))。在此之SiC層積體15係成為於保持基板21 上,依氧化矽膜21a’、薄膜12a、單結晶SiC層12、多結晶SiC基板11的順序加以層積之構成。
在此,作為化學氣相沉積法係使用熱CVD法者為佳。作為此熱CVD條件,係以堆積多結晶SiC而進行成膜之一般的條件即可。
多結晶SiC基板11之厚度係200~600μm者為佳,而300~500μm者為更佳。經由將厚度作為200μm以上時,成為容易確保作為支持基板之機能,而經由作為600μm以下之時,可謀求成本面的抑制者。
另外,多結晶SiC基板11之多結晶SiC係為立方晶(3C-SiC)者為佳。然而,導入不純物於多結晶SiC基板11而調整阻抗率亦可。成為經由此,而可作為縱型功率半導體裝置之基板而最佳地使用者。
多結晶SiC基板11之形成後,對於將SiC層積體15返回為室溫時,SiC之熱膨脹係數係經由較Si為大之故而產生之多結晶SiC基板11的熱應力,或者作為氣相沉積膜而產生之多結晶SiC基板11的內部應力,SiC層積體15係採取基板中央部則朝下方(圖中,下方向(保持基板21之背面方向))成為凸之形狀,但經由預先賦予於單結晶SiC層載持體14’之彎曲(基板中央部則於上方成為凸之形狀)而上述應力則被相抵,加以抑制作為SiC層積體15全體之彎曲。
(工程8)
接著,物理性及/或化學性地除去在工程7所得到之SiC層積體15的保持基板21,而得到SiC複合基板10(圖1(h))。此時,保持基板21則由矽所成之故,例如,首先,經由研硝加工而除去保持基板21之大部分,接著,經由氟硝酸溶液而選擇性地蝕刻除去剩餘之保持基板21、氧化矽膜21a’及薄膜12a者為佳。
經由此,可得到幾乎未有彎曲之SiC複合基板10。此時,多結晶SiC基板11係與上層之單結晶SiC層12相同的SiC所成,由單結晶SiC層12與多結晶SiC基板11之熱膨脹係數則成為大致相等之情況,在任何的溫度中,亦加以抑制SiC複合基板10之彎曲的產生。
(工程9)
因應必要,於SiC複合基板10之單結晶SiC層12上,形成SiC磊晶層12’即可(圖1(i))。經由此,即使對於單結晶SiC層12則作為功率半導體裝置之活性層而使用係過薄之情況,亦因形成特定厚度之SiC磊晶層12’之故,而成為可得到適應於功率半導體之製造的SiC複合基板10者。
[實施例]
以下,舉出試驗例,更具體地說明本發明,但本發明係不限定於試驗例者。然而,作為基板的彎曲,係經由垂直入射方式之菲左干涉儀(Corning Tropel公司製、FlatMaster)而測定Bow量。在此,如圖2所示, Bow量b1、b2係作為SiC複合基板10或單結晶SiC層載持體14’之中央部與端部的高低差而進行測定,而基板的中央部則如圖2(a)所示地,朝下方向凸的情況作為負的值,而如圖2(b)所示,朝上方向凸的情況作為正的值。然而,SiC複合基板10,單結晶SiC層載持體14’之任一,單結晶SiC層12則配置於成為上側(表面側)之方向而測定彎曲。
[試驗例1]
在本試驗例中,依照上述之本發明之實施形態的步驟,如以下作為而製作SiC複合基板。
首先,作為單結晶SiC基板12s而準備直徑3英寸Φ之4H-SiC單結晶晶圓,於此單面,作為薄膜12a,以CVD法而將厚度200nm之氧化矽膜(SiO2膜)進行成膜,而施以研磨之後(圖1(a)),於此薄膜12a形成面,以能量100keV,摻雜量8.8×1016atoms/cm2,離子注入H+離子(圖1(c))。
另外,作為保持基板21,準備直徑3英寸Φ,厚度400μm之單結晶Si晶圓,經由熱氧化法而於其表面與背面,形成厚度1.5μm之氧化矽膜21a(圖1(b))。
接著,對於單結晶SiC基板12s之氧化矽膜形成面、保持基板21之表面側的氧化矽膜21a形成面,各施以電漿活性化處理之後,貼合兩者之氧化矽膜形成面彼此(表 面彼此)而製作貼合基板13(圖1(d))。
接著,對於接合基板13,加上750℃、12小時之熱處理之後,返回至室溫,經由機械性剝離法而加上機械性衝擊於單結晶SiC基板12s之離子注入範圍12i,自該單結晶SiC基板12s使單結晶SiC薄膜剝離,轉印至保持基板21。此單結晶SiC薄膜表面之損傷層除去後,進行表面研磨,得到於保持基板21上,藉由氧化矽膜而載持厚度600nmm之4H-SiC之單結晶SiC層12的單結晶SiC層載持體14(圖1(e))。由同一條件而製作複數片此單結晶SiC層載持體14。
接著,由將與在此單結晶SiC層載持體14的保持基板21之單結晶SiC層12載持面相反面(背面)側的氧化矽膜21a全面,浸漬於10vol%之HF溶液者,進行蝕刻除去(背面氧化膜之除去)。此時,調整HF溶液之浸漬時間而使保持基板21之背面側的氧化矽膜21a的除去量(厚度之減少量),變化為0(未蝕刻),200、400、600、800、1000、1200、1400nm。然而,此除去量係自經由反射率分光法而測定之氧化矽膜21a的除去前後之膜厚的差求得。
於表1及圖3,顯示測定此時之單結晶SiC層載持體14’之彎曲(Bow量)的結果。對於氧化矽膜21a之除去量為0nm(未蝕刻)之情況,單結晶SiC層載持體14係幾乎未有彎曲而為平坦,與氧化矽膜21a之除去量增加作為比例,單結晶SiC層載持體14則呈其基板中央 部朝上方成為凸地,彎曲程度則變大。
接著,於此背面氧化膜之除去後的單結晶SiC層載持體14’之單結晶SiC層12上,將四氯化矽與丙烷為原料,以温度1,300℃、壓力17Pa之條件進行熱CVD處理,堆積3C-SiC之多結晶SiC,形成厚度300μm之多結晶SiC基板11,製作SiC層積體15(圖1(g))。
接著,對於此SiC層積體15之保持基板21,以固定磨石而進行研削。詳細係將固定磨石之粗細,以#1000、#2500、#4000的順序,依序變更成格細的磨石,而保持基板21則研削至幾乎變無之狀態。接著,將氧化矽膜21a’、薄膜12a,以HF水溶液進行蝕刻而除去,得到於多結晶SiC基板11上具有表面極清淨的單結晶SiC層12之SiC複合基板10(圖1(h))。
於表1及圖4,顯示測定此時之SiC複合基板10之彎曲(Bow量)的結果。對於氧化矽膜21a之除去量為0nm(未蝕刻)之情況,SiC複合基板10係其基板中央部為朝下方成為凸之形狀而非常彎曲(Bow量-453μm),則與在單結晶SiC層載持體14’之氧化矽膜21a之除去量增加作為比例,其彎曲則被改善,而氧化矽膜21a之除去量則在超過1,000nm時,了解到SiC複合基板10則成為未有彎曲之平坦的形狀(Bow量則為0μm)者。
然而,在本發明中,單結晶SiC層載持體14之背面的氧化矽膜21a之除去的適量係由於經由多結晶 SiC基板11之厚度,或形成時之CVD條件(溫度等),保持基板11之厚度等而產生變化之情況,而無法唯一地訂定,而必須因應所使用的材料或處理條件,進行其每次提出條件。
Figure 105129826-A0202-12-0025-1
然而,至此依據圖面所示之實施形態說明過本發明,但本發明係並非加以限定於圖面所示之實施形態者,而其他的實施形態,追加,變更,刪除等,可在本業者可思考到之範圍內進行變更,而在任何形態中,只要得 到本發明之作用效果,均包含於本發明之範圍。
10:SiC複合基板
11:多結晶SiC基板
12:單結晶SiC層
12a:薄膜(介入存在層)
12i:離子注入範圍
12s:單結晶SiC基板
12’:SiC磊晶層
13:貼合基板
14,14’:單結晶SiC層載持體
15:SiC層積體
21:保持基板
21a,21a’:氧化矽膜

Claims (6)

  1. 一種SiC複合基板的製造方法,該SiC複合基板包含在多結晶SiC基板上的單結晶SiC層,該方法包含依序步驟如下:在保持基板前側上提供單結晶SiC層,以產生一單結晶SiC層載持體,該保持基板以矽製成且在其前側和背側上具有氧化矽膜;將在單結晶SiC層載持體中的保持基板的背側部份區域或全部上的氧化矽膜的部份或全部厚度移除,以對單結晶SiC層載持體提供彎曲;以化學氣相沉積法將多結晶SiC沉積在單結晶SiC層上,以形成多結晶SiC基板;以及物理性和/或化學性的移除該保持基板。
  2. 如申請專利範圍第1項記載之SiC複合基板之製造方法,其中,上述保持基板之氧化矽膜係熱氧化膜者。
  3. 如申請專利範圍第1項或第2項記載之SiC複合基板之製造方法,其中,化學性地蝕刻除去在上述單結晶SiC層載持體之保持基板的背面全面之氧化矽膜的一部分或全部者。
  4. 如申請專利範圍第1項或第2項記載之SiC複合基板之製造方法,其中,將經由離子注入剝離法而自單結晶SiC基板所剝離之單結晶SiC薄膜,轉印至上述保持基板上而設置上述單結晶SiC層者。
  5. 如申請專利範圍第1項或第2項記載之SiC複合基板之製造方法,其中,於上述保持基板上,使SiC異質磊晶成長而設置上述單結晶SiC層者。
  6. 如申請專利範圍第1項或第2項記載之SiC複合基板之製造方法,其中,將SiC複合基板的Bow量,作為-50μm以上50μm以下者。
TW105129826A 2015-09-15 2016-09-13 SiC複合基板之製造方法 TWI738665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015181908A JP6515757B2 (ja) 2015-09-15 2015-09-15 SiC複合基板の製造方法
JP2015-181908 2015-09-15

Publications (2)

Publication Number Publication Date
TW201724178A TW201724178A (zh) 2017-07-01
TWI738665B true TWI738665B (zh) 2021-09-11

Family

ID=58289174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129826A TWI738665B (zh) 2015-09-15 2016-09-13 SiC複合基板之製造方法

Country Status (7)

Country Link
US (1) US10431460B2 (zh)
EP (1) EP3352197B1 (zh)
JP (1) JP6515757B2 (zh)
CN (1) CN108140541B (zh)
RU (1) RU2721306C2 (zh)
TW (1) TWI738665B (zh)
WO (1) WO2017047508A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017175799A1 (ja) * 2016-04-05 2017-10-12 株式会社サイコックス 多結晶SiC基板およびその製造方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN112908839B (zh) * 2019-12-03 2021-10-01 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
WO2021133626A1 (en) * 2019-12-27 2021-07-01 Cree, Inc. Large diameter silicon carbide wafers
US11257902B2 (en) * 2020-05-28 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited SOI device structure for robust isolation
WO2021245724A1 (ja) * 2020-06-01 2021-12-09 三菱電機株式会社 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
CN112382559B (zh) * 2020-11-13 2024-06-11 中国科学院上海微系统与信息技术研究所 一种异质薄膜结构及其制备方法
CN116745886A (zh) * 2021-01-25 2023-09-12 罗姆股份有限公司 半导体衬底及其制造方法和半导体器件
CN114959899B (zh) * 2022-04-13 2024-08-06 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法
CN119997789A (zh) * 2025-02-08 2025-05-13 达波科技(上海)有限公司 一种复合压电衬底及其制备方法与应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
TW536728B (en) * 2000-11-27 2003-06-11 Soitec Silicon On Insulator Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate
TW200811913A (en) * 2006-08-30 2008-03-01 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
US20110171812A1 (en) * 2000-11-27 2011-07-14 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897142A (ja) * 1994-09-26 1996-04-12 Mitsubishi Materials Corp 半導体基板及びその製造方法
JP3003027B2 (ja) * 1997-06-25 2000-01-24 日本ピラー工業株式会社 単結晶SiCおよびその製造方法
CA2263339C (en) * 1997-06-27 2002-07-23 Kichiya Tanino Single crystal sic and process for preparing the same
JP3043675B2 (ja) * 1997-09-10 2000-05-22 日本ピラー工業株式会社 単結晶SiC及びその製造方法
JP3043689B2 (ja) * 1997-11-17 2000-05-22 日本ピラー工業株式会社 単結晶SiC及びその製造方法
JPH11345954A (ja) * 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP3087070B1 (ja) * 1999-08-24 2000-09-11 日本ピラー工業株式会社 半導体デバイス製作用単結晶SiC複合素材及びその製造方法
FR2835096B1 (fr) 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶SiC及びその製造方法、SiC半導体装置並びにSiC複合材料
JP3698679B2 (ja) * 2002-03-27 2005-09-21 株式会社日立製作所 ガス流量計及びその製造方法
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
US20050271325A1 (en) * 2004-01-22 2005-12-08 Anderson Michael H Liquid crystal waveguide having refractive shapes for dynamically controlling light
JP2005228806A (ja) * 2004-02-10 2005-08-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US6865308B1 (en) * 2004-07-23 2005-03-08 Bae Systems Information And Electronic Systems Integration Inc. Backside deposition for relieving stress and decreasing warping in optical waveguide production
EP1806769B1 (en) * 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Soiウェーハのシリコン酸化膜形成方法
JP4888908B2 (ja) * 2007-10-17 2012-02-29 株式会社神戸製鋼所 メンブレン構造素子及びその製造方法
JP2011142284A (ja) * 2009-12-10 2011-07-21 Hitachi Chem Co Ltd Cmp研磨液、基板の研磨方法及び電子部品
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせsoiウェーハの反りを算出する方法、及び貼り合わせsoiウェーハの製造方法
GB2514268B (en) * 2011-10-26 2015-09-30 Anvil Semiconductors Ltd Silicon carbide epitaxy
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
JP6298926B2 (ja) * 2015-03-04 2018-03-20 有限会社Mtec 半導体基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536728B (en) * 2000-11-27 2003-06-11 Soitec Silicon On Insulator Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate
US20110171812A1 (en) * 2000-11-27 2011-07-14 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
TW200811913A (en) * 2006-08-30 2008-03-01 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Also Published As

Publication number Publication date
CN108140541A (zh) 2018-06-08
US10431460B2 (en) 2019-10-01
EP3352197A4 (en) 2019-05-01
EP3352197B1 (en) 2020-07-29
JP6515757B2 (ja) 2019-05-22
WO2017047508A1 (ja) 2017-03-23
JP2017059626A (ja) 2017-03-23
RU2018113432A3 (zh) 2020-02-20
TW201724178A (zh) 2017-07-01
US20190157087A1 (en) 2019-05-23
EP3352197A1 (en) 2018-07-25
RU2721306C2 (ru) 2020-05-18
CN108140541B (zh) 2022-11-11
RU2018113432A (ru) 2019-10-16

Similar Documents

Publication Publication Date Title
TWI736554B (zh) SiC複合基板之製造方法
TWI698908B (zh) SiC複合基板之製造方法及半導體基板之製造方法
TWI738665B (zh) SiC複合基板之製造方法
TWI719051B (zh) SiC複合基板及其製造方法
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
TW202024406A (zh) GaN層合基板的製造方法
JP6737378B2 (ja) SiC複合基板