TWI737087B

TWI737087B - 半導體結構及其製造方法

Info

Publication number: TWI737087B
Application number: TW108146564A
Authority: TW
Inventors: 許漢杰; 許正源; 張驌遠
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2019-12-19
Filing date: 2019-12-19
Publication date: 2021-08-21
Also published as: CN113013331B; CN113013331A; TW202125842A

Abstract

一種半導體結構，包括基底、介電層、電容器結構與導線。介電層位在基底上。電容器結構包括第一電極、絕緣層、第二電極與間隙壁。第一電極位在介電層上。絕緣層位在第一電極上。第二電極位在絕緣層上。間隙壁覆蓋第一電極的側壁。導線位在電容器結構的一側的介電層上。

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種可提升電容器的電性表現的半導體結構及其製造方法。

在現今半導體產業中，電容器為相當重要的基本元件。舉例來說，金屬-絕緣體-金屬電容器(metal-insulator-metal(MIM)capacitor)為一種常見的電容器結構，其基本設計為在作為電極的金屬板之間插入絕緣材料，而使得兩相鄰的金屬板與位於其間的絕緣材料可形成一個電容器單元。然而，如何有效地提升電容器的電性表現為目前業界不斷努力的目標。

本發明提供一種半導體結構及其製造方法，其可提升電容器的電性表現。

本發明提出一種半導體結構，包括基底、介電層、電容器結構與導線。介電層位在基底上。電容器結構包括第一電極、絕緣層、第二電極與間隙壁。第一電極位在介電層上。絕緣層位在第一電極上。第二電極位在絕緣層上。間隙壁覆蓋第一電極的側壁。導線位在電容器結構的一側的介電層上。

依照本發明的一實施例所述，在上述半導體結構中，第一電極的材料可為不含鋁之金屬材料。

依照本發明的一實施例所述，在上述半導體結構中，間隙壁更可覆蓋絕緣層的側壁。

依照本發明的一實施例所述，在上述半導體結構中，第一電極的寬度可大於第二電極的寬度。

依照本發明的一實施例所述，在上述半導體結構中，導線與第二電極可由同一導體層構成。

本發明提出一種半導體結構的製造方法，包括以下步驟。在基底上形成介電層。在介電層上形成電容器結構。電容器結構包括第一電極、絕緣層、第二電極與間隙壁。第一電極位在介電層上。絕緣層位在第一電極上。第二電極位在絕緣層上。間隙壁覆蓋第一電極的側壁。在電容器結構的一側的介電層上形成導線。第二電極與導線藉由相同製程同時形成。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一電極與絕緣層的形成方法可包括以下步驟。在介電層上形成第一電極材料層。在第一電極材料層上形成絕緣材料層。對絕緣材料層與第一電極材料層進行圖案化。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，間隙壁更可覆蓋絕緣層的側壁。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，間隙壁的形成方法可包括以下步驟。形成覆蓋絕緣層與第一電極的間隙壁材料層。對間隙壁材料層進行回蝕刻製程。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，更可包括以下步驟。在對間隙壁材料層進行回蝕刻製程後，進行濺射蝕刻製程(sputter etching)。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第二電極與導線的形成方法可包括以下步驟。在介電層、絕緣層與間隙壁上形成導體層。導體層與第一電極可藉由絕緣層與間隙壁而彼此隔離。對導體層進行圖案化，以於介電層上形成導線，且同時於絕緣層上形成第二電極。

基於上述，在本發明所提出的半導體結構及其製造方法中，由於間隙壁覆蓋第一電極的側壁，因此在先形成第一電極再形成第二電極的製程中，間隙壁可防止第一電極與第二電極發生短路的情況，進而提升電容器的電性表現。此外，在本發明所提出的半導體結構的製造方法中，第二電極與導線可藉由相同製程同時形成，藉此可降低製程複雜度。另外，在本發明所提出的半導體結構的製造方法中，由於第一電極與導線是由不同製程所形成，因此可單獨對第一電極的材料進行最適化，以提升電容器的崩潰電壓與可靠度，進而提升電容器的電性表現。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10:半導體結構

100:基底

102:介電層

104:電極材料層

104a:電極

106:絕緣材料層

106a:絕緣層

108、118:圖案化光阻層

110:間隙壁材料層

110a:間隙壁

112:阻障材料層

112a、112b:阻障層

114:導體層

114a:電極

114b:導線

116:抗反射材料層

116a、116b:抗反射層

120:電容器結構

200:濺射蝕刻製程

圖1A至圖1G為本發明一實施例的半導體結構的製造流程剖面圖。

請參照圖1A，在基底100上形成介電層102。基底100可為半導體基底，如矽基底。此外，根據產品需求，可在基底100上形成所需的半導體元件(如，電晶體等)(未示出)。介電層102可為單層結構或多層結構。介電層102的材料例如是氧化矽、氮化矽、氮氧化矽或其組合。介電層102的形成方法例如是化學氣相沉積法。另外，根據產品需求，可在介電層102中形成所需的內連線結構(未示出)，且內連線結構可電性連接至對應的半導體元件。

接著，在介電層102上形成電極材料層104。電極材料層104可用以製作電容器的下電極。電極材料層104的材料例如是鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合。電極材料層 104的形成方法例如是物理氣相沉積法或化學氣相沉積法。

在一些實施例中，電極材料層104的材料可為不含鋁之金屬材料。在電容器的下電極的材料含鋁的情況下，由於鋁的晶粒(grain)較大，因此會使得下電極的上表面的粗糙度增加。如此一來，會使得後續形成在下電極的上表面上的絕緣層的品質不佳，而導致電容器的崩潰電壓與可靠度降低，進而造成電容器的電性表現不佳。在本實施例中，在電極材料層104的材料為不含鋁之金屬材料的情況下，電極材料層104的材料(如，Ti、TiN、Ta、TaN或其組合)可具有較小的晶粒，因此電極材料層104可具有較平整的上表面，而使得後續形成於電極材料層104上的絕緣材料層可具有較好的品質，藉此可提升電容器的崩潰電壓與可靠度，進而提升電容器的電性表現。

然後，在電極材料層104上形成絕緣材料層106。絕緣材料層106的材料例如是氮化矽、氧化矽、氧化矽/氮化矽/氧化矽(oxide-nitride-oxide，ONO)、高介電常數材料(high-k material)或其組合。高介電常數材料例如是氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、氧化鈦(TiO₂)、氧化鋯(ZrO₂)或其組合。絕緣材料層106的形成方法例如是化學氣相沉積法。

接下來，在絕緣材料層106上形成圖案化光阻層108。圖案化光阻層108可藉由微影製程形成。

請參照圖1B，以圖案化光阻層108作為罩幕，移除部分絕緣材料層106與部分電極材料層104。藉此，可對絕緣材料層 106與電極材料層104進行圖案化，而在介電層102上形成電極104a，且在電極104a上形成絕緣層106a。電極104a可作為電容器的下電極。部分絕緣材料層106與部分電極材料層104的移除方法例如是乾式蝕刻法。在本實施例中，雖然電極104a與絕緣層106a的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

請參照圖1C，移除圖案化光阻層108。圖案化光阻層108的移除方法例如是乾式去光阻法(dry stripping)或濕式去光阻法(wet stripping)。

接著，形成覆蓋絕緣層106a與電極104a的間隙壁材料層110。間隙壁材料層110的材料例如是氧化矽或氮化矽。間隙壁材料層110的形成方法例如是化學氣相沉積法。

請參照圖1D，對間隙壁材料層110進行回蝕刻製程，而形成覆蓋電極104a的側壁的間隙壁110a。此外，間隙壁110a更可覆蓋絕緣層106a的側壁。上述回蝕刻製程例如是乾式蝕刻製程。在本實施例中，雖然間隙壁110a的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

此外，在對間隙壁材料層110進行回蝕刻製程後，可選擇性地進行濺射蝕刻製程200，以進行表面清潔處理。上述濺射蝕刻製程200例如是氬濺射蝕刻製程(Ar sputter etching)。

請參照圖1E，可在絕緣層106a與間隙壁110a上形成阻障材料層112。阻障材料層112的材料例如是Ti、TiN、Ta、TaN 或其組合。阻障材料層112的形成方法例如是物理氣相沉積法或化學氣相沉積法。

接著，在介電層102、絕緣層106a與間隙壁110a上形成導體層114。舉例來說，導體層114可形成在阻障材料層112上。導體層114與電極104a可藉由絕緣層106a與間隙壁110a而彼此隔離，以防止導體層114與電極104a發生短路的情況。導體層114的材料例如是鋁銅合金(AlCu)或鋁。導體層114的形成方法例如是物理氣相沉積法或化學氣相沉積法。

然後，可在導體層114上形成抗反射材料層116。抗反射材料層116的材料例如是Ti、TiN、Ta、TaN或其組合。抗反射材料層116的形成方法例如是物理氣相沉積法或化學氣相沉積法。

接下來，在抗反射材料層116上形成圖案化光阻層118。圖案化光阻層118可藉由微影製程形成。

請參照圖1F，以圖案化光阻層118作為罩幕，移除部分抗反射材料層116、部分導體層114與部分阻障材料層112。藉此，可對抗反射材料層116、導體層114與阻障材料層112進行圖案化，而形成抗反射層116a、抗反射層116b、電極114a、導線114b、阻障層112a與阻障層112b。如此一來，可於介電層102上形成導線114b，且可同時於絕緣層106a上形成電極114a。部分抗反射材料層116、部分導體層114與部分阻障材料層112的移除方法例如是乾式蝕刻法。在本實施例中，雖然電極104a與絕緣層106a的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

藉此，可在介電層102上形成電容器結構120。電容器結構120例如是MIM電容器結構。此外，可在電容器結構120的一側的介電層102上形成導線114b。電極114a與導線114b藉由相同製程同時形成，藉此可降低製程複雜度。亦即，導線114b與電極114a可由同一導體層114構成。

電容器結構120包括電極104a、絕緣層106a、電極114a與間隙壁110a。此外，電容器結構120更可包括阻障層112a與抗反射層116a中的至少一者。電極104a位在介電層102上。電極104a可作為電容器結構120的下電極。電極104a的材料可為不含鋁之金屬材料。絕緣層106a位在電極104a上。電極114a位在絕緣層106a上。電極114a可作為電容器結構120的上電極。電極104a的寬度可大於電極114a的寬度，因此有利於後續形成電性連接至電極104a的內連線結構(如，接觸窗)。間隙壁110a覆蓋電極104a的側壁，且更可覆蓋絕緣層106a的側壁。由於間隙壁110a覆蓋電極104a的側壁，因此在先形成電極104a再形成電極114a的製程中，間隙壁110a可防止電極104a與電極114a發生短路的情況，進而提升電容器的電性表現。阻障層112a位在電極114a與絕緣層106a之間。抗反射層116a位在電極114a上。

此外，導線114b位在電容器結構120的一側的介電層102上。由於電極104a與導線114b是由不同製程所形成，因此可單獨對電極104a的材料進行最適化，以提升電容器的崩潰電壓與可靠度，進而提升電容器的電性表現。阻障層112b位在導線114b 與介電層102之間。抗反射層116b位在導線114b上。

請參照圖1G，移除圖案化光阻層118。圖案化光阻層118的移除方法例如是乾式去光阻法或濕式去光阻法。

此外，藉由上述方法可形成半導體結構10。半導體結構10包括基底100、介電層102、電容器結構120與導線114b。介電層102位在基底100上，且電容器結構120與導線114b位在介電層102上。此外，半導體結構10更可包括阻障層112b與抗反射層116b中的至少一者。另外，半導體結構10中的各構件的材料、設置方式、形成方法與功效等已於上述實施例進行詳盡地說明，於此不再重複說明。在本實施例中，雖然半導體結構10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。

基於上述實施例可知，在半導體結構10及其製造方法中，由於間隙壁110a覆蓋電極104a的側壁，因此在先形成電極104a再形成電極114a的製程中，間隙壁110a可防止電極104a與電極114a發生短路的情況，進而提升電容器的電性表現。此外，在半導體結構10的製造方法中，電極114a與導線114b可藉由相同製程同時形成，藉此可降低製程複雜度。另外，在半導體結構10的製造方法中，由於電極104a與導線114b是由不同製程所形成，因此可單獨對電極104a的材料進行最適化，以提升電容器的崩潰電壓與可靠度，進而提升電容器的電性表現。

綜上所述，藉由上述實施例的半導體結構及其製造方法，可有效地提升電容器的電性表現並降低製程複雜度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。