[go: up one dir, main page]

TWI733651B - 改質處理方法及半導體裝置之製造方法 - Google Patents

改質處理方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI733651B
TWI733651B TW104117776A TW104117776A TWI733651B TW I733651 B TWI733651 B TW I733651B TW 104117776 A TW104117776 A TW 104117776A TW 104117776 A TW104117776 A TW 104117776A TW I733651 B TWI733651 B TW I733651B
Authority
TW
Taiwan
Prior art keywords
gas
processing
damaged layer
pressure
layer
Prior art date
Application number
TW104117776A
Other languages
English (en)
Other versions
TW201608605A (zh
Inventor
森本保
村木雄介
西村和晃
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201608605A publication Critical patent/TW201608605A/zh
Application granted granted Critical
Publication of TWI733651B publication Critical patent/TWI733651B/zh

Links

Images

Classifications

    • H10P14/6528—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
    • H10P14/6309—
    • H10P14/6529—
    • H10P14/69215—
    • H10P50/242—
    • H10P70/20—
    • H10W20/067—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供一種不會發生熱預算之增大或圖案崩塌，且可效率良好地去除基板上之電漿損傷的方法。

改質處理方法，係包含有STEP1~STEP3之工程。在STEP1之表面氧化膜去除處理工程中，係在使用包含有例如HF氣體與NH3的處理氣體，使SiO2變化成矽氟化銨[(NH4)2SiF6]或水之後，進行PHT處理。在STEP2之損傷層去除工程中，係使用例如F2氣體及因應所需而包含有NH3的處理氣體，使構成損傷層之Si變化成易氣化的SiF4並加以去除。在STEP3之表面氧化防止處理中，係藉由使用HF及包含有NH3的處理氣體，使矽壁表面之Si-F結合解離，取而代之的是生成以氫原子終止的Si-H，藉由此，形成難以進行氧化之穩定化的表面狀態。

Description

改質處理方法及半導體裝置之製造方法
本發明，係關於修復例如半導體晶圓等之基板上之損傷的改質處理方法及利用該改質處理方法之半導體裝置之製造方法。
在半導體基板、以液晶顯示器(LCD)為代表之平板顯示器(FPD)、太陽能電池等之製造過程中，係對基板施予利用電漿之蝕刻或成膜等之電漿處理。藉由像這樣的電漿處理，在構成矽層的矽上形成有損傷層，係屬已知。例如，作為次世代之3維元件之FinFET(Fin型通道場效電晶體)之Fin通道(矽之立設壁)，係可藉由異向性高的電漿蝕刻來形成。在該電漿蝕刻工程中，異向性地入射至垂直方向的離子，係因與基板發生碰撞，而往多方向擴散，因此對Fin通道之側壁亦造成電漿損傷。
為了藉由電漿處理等來修復形成於矽層的損傷層，而採用在900~1000℃左右之高溫下長時間進行退火處理的方法，或者暫時在損傷層以上的深度下將矽熱氧化而形成犠牲氧化膜之後，藉由具有與基底層之選擇性的 藥液來去除犠牲氧化膜的方法。但是，任一方法亦需在高溫下進行熱處理，因而成為使熱預算增大的原因。又，在後者的方法中，係擔心在由藥液進行處理時，會引起形成於基板上之微細圖案的倒塌(亦即圖案崩塌)。因此，在包含有3維元件之次世代元件的製造過程中，為了修復電漿損傷，無法應用高溫且長時間之退火製程或犧牲氧化製程的可能性高。而且，去除形成於如Fin通道般之微細圖案的損傷，係需要有高精度之尺寸控制性。
另外，作為在半導體基板上形成可利用於3維構造電晶體等之微細圖案的方法，在專利文獻1中，係提出一種重複下述工程者的方法：在藉由異向性蝕刻所形成之矽的圖案表面形成薄氧化膜的工程；及藉由曝露於HF及NH3之混合氣體的方式，去除該氧化膜的工程。
[先前技術文獻] [專利文獻]
[專利文獻1]美國申請公開2012/0083127 A1
本發明，係以提供一種不會發生熱預算之增大或圖案崩塌，且可效率良好地去除基板上之電漿損傷的方法為目的。
本發明之改質處理方法，係包含有：準備基板(該基板，係具有由電漿處理形成有損傷層的矽層)的工程；及藉由以包含有氟氣之第1處理氣體來處理前述基板的方式，去除形成於前述矽層之前述損傷層的損傷層去除工程。
在本發明之改質處理方法中，前述損傷層去除工程，係亦可包含有由第1壓力所進行的處理與由不同於前述第1壓力之第2壓力所進行的處理。在該情況下，交互地重複由前述第1壓力所進行的處理與由前述第2壓力所進行的處理複數次為較佳。又，前述第1壓力，係400Pa以上667Pa以下的範圍內，前述第2壓力，係133Pa以上400Pa以下的範圍內為較佳。
本發明之改質處理方法，係前述第1處理氣體亦可為包含有氟氣與稀有氣體且不包含氮氣者。
本發明之改質處理方法，係前述第1處理氣體更亦可包含有氨。
本發明之改質處理方法，係前述矽層亦可為呈具有凹部或凸部之立體形狀，並且前述損傷層形成於前述凹部或前述凸部之側面者。
本發明之改質處理方法，係亦可包含有下述工程：在前述損傷層去除工程之前，藉由以包含有氟化氫之第2處理氣體來處理前述基板的方式，去除前述矽層之表面之氧化膜。
本發明之改質處理方法，係更亦可包含有下述工程：在前述損傷層去除工程之後，藉由以包含有氟化氫之第3處理氣體來處理前述基板的方式，進行前述矽層之表面的氧化防止處理。
本發明之半導體裝置之製造方法，係包含有上述任一之改質處理方法者。
根據本發明之改質處理方法，不會發生熱預算之增大或圖案崩塌，且可效率良好地去除基板上之電漿損傷。因此，藉由將本發明之改質處理方法應用於例如3維元件之製造過程中之去除微細矽圖案之損傷層的方式，可提供一種可靠性高的半導體元件。
STEP1‧‧‧表面氧化膜去除處理工程
STEP2‧‧‧損傷層去除處理工程
STEP3‧‧‧表面氧化防止處理工程
[圖1]表示可利用於本發明之一實施形態之改質處理方法之基板處理系統之概略構成的圖面。
[圖2]表示圖1之基板處理系統之PHT處理裝置的剖面圖。
[圖3]表示圖1之基板處理系統之改質處理裝置之概略構成的剖面圖。
[圖4]表示圖1之基板處理系統之控制部之硬體構成之一例的方塊圖。
[圖5]藉由圖1之基板處理系統所加以處理之半導體晶圓之表面部分的要部剖面圖。
[圖6]表示從圖5之狀態，藉由改質處理來去除損傷層之狀態之半導體晶圓之表面部分的要部剖面圖。
[圖7]表示本發明之第1實施形態之改質處理方法之工程步驟之一例的流程圖。
[圖8]放大表示形成有損傷層之半導體晶圓之要部的剖面圖。
[圖9]放大表示在改質處理之中途去除表面氧化膜之狀態之半導體晶圓之要部的剖面圖。
[圖10]接著圖9，放大表示去除了損傷層之狀態之半導體晶圓之要部的剖面圖。
[圖11]表示本發明之第2實施形態之改質處理方法之一工程中之處理氣體的導入及處理壓力的變化之時序圖。
[圖12]實施例1之進行改質處理前之Si基板之表面附近之剖面的穿透式電子顯微鏡圖像。
[圖13]實施例1之改質處理後之Si基板之表面附近之剖面的穿透式電子顯微鏡圖像。
[圖14]表示從實施例1、比較例1及實施例2之試料所製作之MOS電容器之CV特性的圖面。
以下，參閱圖面來說明本發明之實施形態。圖1，係表示可利用於本發明之一實施形態之改質處理方 法之基板處理系統之概略構成的圖面。該基板處理系統100，係具備有：搬入搬出裝置10，用以搬入搬出半導體晶圓(以下，記載為「晶圓」)W；2個承載裝置20，鄰接設置於搬入搬出裝置10；2個PHT處理裝置30，對晶圓W進行PHT(Post Heat Treatment)處理；及2個改質處理裝置40，對晶圓W進行改質處理。承載裝置20、PHT處理裝置30及改質處理裝置40，係依該順序排列設置於一直線上。亦即，各PHT處理裝置30，係分別鄰接設置於承載裝置20，又，各改質處理裝置40，係分別鄰接設置於PHT處理裝置30。
<搬入搬出裝置>
搬入搬出裝置10，係藉由大氣側晶圓搬送裝置11，在基板處理系統100與外部的裝置之間進行晶圓W之搬入或搬出。搬入搬出裝置10，係具有搬送室12。大氣側晶圓搬送裝置11，係設置於搬送室12之內部。大氣側晶圓搬送裝置11，係具有略水平地保持晶圓W的2個搬送臂11a，11b。在搬送室12之長邊方向的側部，係設置有載體載置台14(該載體載置台，係載置可收容複數片晶圓W的載體13)。在載體載置台14，係設置有複數個(在圖1中，係3個)載體13。又，設置有定位器15(該定位器，係鄰接於搬送室12，且進行晶圓W之對位)。
在搬入搬出裝置10中，晶圓W，係藉由大氣 側晶圓搬送裝置11之搬送臂11a，11b來予以保持。而且，晶圓W，係藉由驅動大氣側晶圓搬送裝置11的方式，予以搬送至所期望的位置。具體而言，係可藉由搬送臂11a，11b進出或退避的方式，分別對載體載置台14上之載體13、定位器15及承載裝置20，搬入搬出晶圓W。
<承載裝置>
2個承載裝置20，係分別以可進行晶圓W之移送的方式，連結於搬送室12。在各承載裝置20與搬送室12之間，係介設有閘閥GV1。在各承載裝置20內，係設置有搬送晶圓W的晶圓搬送裝置19。又，承載裝置20，係構成為可抽真空至預定真空度。
晶圓搬送裝置19，係具有：多關節構造之臂部(省略圖示)；及手部19a，連結於該臂部，且略水平地保持晶圓W。晶圓搬送裝置19，係在最大收回多關節構造之臂部的狀態下，手部19a位於承載裝置20內，伸展多關節構造之臂部，藉由此，手部19a，係可在PHT處理裝置30內且在改質處理裝置40內進出。因此，晶圓搬送裝置19，係在使晶圓W載置於手部19a的狀態下，使多關節構造之臂部伸縮，藉由此，可在承載裝置20、PHT處理裝置30及改質處理裝置40之間搬送晶圓W。
<PHT處理裝置>
PHT處理裝置30，係如圖2所示，具有可抽真空的 處理容器31與在其中載置晶圓W的載置台32。在載置台32，係埋設有加熱器33。可進行藉由加熱器33來加熱被施予改質處理後之晶圓W，從而使藉由改質處理所生成之反應生成物氣化(昇華)的PHT處理。
在處理容器31之承載裝置20側，係設置有搬入搬出口31a(該搬入搬出口，係在與承載裝置20之間搬送晶圓W)。該搬入搬出口31a，係可藉由閘閥GV2來予以開關。又，在處理容器31之改質處理裝置40側，係設置有搬入搬出口31b(該搬入搬出口，係在與改質處理裝置40之間搬送晶圓W)。該搬入搬出口31b，係可藉由閘閥GV3來予以開關。
PHT處理裝置30，係更具備有對處理容器31供給例如氮氣(N2)等之惰性氣體的氣體供給源34。氣體供給源34，係經由氣體供給管35而連接於處理容器31。而且，在氣體供給路徑35，係設置有可進行流路之開關動作及氮氣之供給流量之調節的流量調節閥36。
PHT處理裝置30，係更具備有：排氣路徑37，對處理容器31內進行排氣；真空泵38，連接於排氣路徑37；及開關閥39，設置於排氣路徑37之中途。
<改質處理裝置>
改質處理裝置40，係如圖3所示，具備有密閉構造之處理容器41。在處理容器41之內部，係設置有在略水平之狀態下載置晶圓W的載置台42。
處理容器41，係具有容器本體43與蓋體45。容器本體43，係具備有底部43a及略圓筒形狀的側壁部43b。側壁部43b之下部，係藉由底部43a來予以封閉，側壁部43b之上部，係形成為開口。蓋體45，係裝設於上部之開口，並予以封閉。側壁部43b與蓋體45，係藉由未圖示的密封構件來予以密封，而確保處理容器41內之氣密性。作為處理容器41及蓋體45的材質，係可使用例如鋁。在容器本體43之內表面，係使用施予了陽極氧化處理的鋁為較佳。
如圖3所示，在側壁部43b，係設置有搬入搬出口43c(該搬入搬出口，係對PHT處理裝置30之處理容器31搬入搬出晶圓W)。該搬入搬出口43c，係可藉由閘閥GV3來予以開關。處理容器41，係經由閘閥GV3而連結於PHT處理裝置30之處理容器31，且可進行晶圓W之移送。
蓋體45，係具備有：蓋體本體45a；及噴頭45b，噴射處理氣體。噴頭45b，係安裝於蓋體本體45a之下部。亦即，噴頭45b，係設置於載置台42之上方，噴頭45b之下面，係形成為蓋體45之內面(下面)。在噴頭45b之下面，係形成有用以噴射氣體的複數個噴射口45c，且能夠從上方對載置台42上之晶圓W供給各種氣體。噴頭45b，係藉由例如鋁所形成，在其下面，係預先施予陽極氧化處理為較佳。又，噴頭45b，係具有1個~複數個氣體導入部45d(僅圖示1個)。
載置台42，係以平面來看呈略圓形，並被固定於底部43a。載置台42，係可藉由例如鋁等的材質來形成。載置台42之表面，係為了提升耐磨損性，而藉由例如陽極氧化處理來預先形成氧化被膜(Al2O3)為較佳。在載置台42之內部，係設置有調節載置台42之溫度的溫度調節部47。溫度調節部47，係具備有流路47a(該流路，係循環有例如水等的熱媒體)。藉由與在該流路47a內流動之熱媒體的熱交換，可調節載置台42之溫度，且控制載置台42上之晶圓W的溫度。
又，改質處理裝置40，係具備有對處理容器41供給處理氣體的氣體供給機構49。而且，對處理容器41內導入處理氣體而維持在預定壓力，使處理氣體與晶圓W接觸，從而作用於形成於晶圓W上的氧化膜(SiO2)或損傷層。
在處理對象為氧化膜的情況下，係使用包含有HF氣體與NH3的處理氣體，而生成作為反應生成物的矽氟化銨[(NH4)2SiF6]。作為成為對象的氧化膜，係亦可為形成於晶圓W之表面的自然氧化膜，或者亦可為構成元件的氧化膜。
在處理對象為形成於矽層之損傷層的情況下，係使用F2及因應所需而包含有NH3、N2、Ar等的處理氣體，而生成作為反應生成物的SiF4等。作為損傷層，係亦可為藉由例如電漿蝕刻而形成於矽層的損傷層。
氣體供給機構49，係具備有：噴頭45b；氣 體導入部45d；HF氣體供給路徑51，對處理容器41內供給HF氣體；F2氣體供給路徑53，供給F2氣體；NH3氣體供給路徑55，供給NH3氣體；Ar氣體供給路徑57，供給作為惰性氣體的Ar；及N2氣體供給路徑59，供給N2氣體。HF氣體供給路徑51、F2氣體供給路徑53、NH3氣體供給路徑55、Ar氣體供給路徑57及N2氣體供給路徑59，係皆連接於噴頭45b之氣體導入部45d。因此，能夠經由噴頭45b，對處理容器41內分別噴射HF氣體、F2氣體、NH3氣體、Ar氣體、N2氣體，並予以擴散。
氣體供給機構49，係更具備有HF氣體供給源61、F2氣體供給源63、NH3氣體供給源65、Ar氣體供給源67及N2氣體供給源69。另外，該些氣體供給源，係亦可不利用改質處理裝置40之構成部分，而利用外部之氣體供給源。
HF氣體供給路徑51，係連接於HF氣體供給源61。又，在HF氣體供給路徑51，係設置有可進行流路之開關動作及HF氣體之供給流量之調節的流量調節閥71。
F2氣體供給路徑53，係連接於F2氣體供給源63。又，在F2氣體供給路徑53，係設置有可進行流路之開關動作及F2氣體之供給流量之調節的流量調節閥73。
NH3氣體供給路徑55，係連接於NH3氣體供給源65。又，在NH3氣體供給路徑55，係介設有可進行流路之開關動作及NH3氣體之供給流量之調節的流量調節 閥75。
Ar氣體供給路徑57，係連接於Ar氣體供給源67。又，在Ar氣體供給路徑57，係介設有可進行流路之開關動作及Ar氣體之供給流量之調節的流量調節閥77。
N2氣體供給路徑59，係連接於N2氣體供給源69。又，在N2氣體供給路徑59，係介設有可進行流路之開關動作及N2氣體之供給流量之調節的流量調節閥79。
又，改質處理裝置40，係具備有對處理容器41內進行排氣的排氣機構81。排氣機構81，係具備有：排氣路徑83；開關閥85，設置於該排氣路徑83；及真空泵87，用以進行強制排氣。排氣路徑81之端部，係連接於處理容器41之底部43a的開口43d。
在處理容器41之側壁部43b，係設置有用以計測處理容器41內之壓力的壓力計89。
<控制部>
基板處理系統100之各構成部，係分別連接於控制部90，且藉由控制部90來控制。控制部90，係典型為電腦。圖4，係表示圖1所示之控制部90之硬體構成的一例。控制部90，係具備有主控制部101、如鍵盤或滑鼠等的輸入裝置102、如印表機等的輸出裝置103、顯示裝置104、記憶裝置105、外部介面106及彼此連接該些裝置的匯流排107。主控制部101，係具有CPU(中央處理裝置)111、RAM(隨機存取記憶體)112及ROM(唯讀記 憶體)113。記憶裝置105，係只要為可記憶資訊者，則不限於任何形態，例如可以是硬碟裝置或光碟裝置。又，記憶裝置105，係對於電腦可讀取之記錄媒體115記錄資訊，又可由記錄媒體115讀取資訊。記錄媒體115，係只要為可記憶資訊者，則不限於任何形態，例如可以是硬碟、光碟、快閃記憶體等。記錄媒體115，係亦可為記錄有本實施形態之改質處理方法之配方的記錄媒體。
在控制部90中，CPU111，係使用RAM112作為工作區並執行儲存於ROM113或記憶裝置105之程式，藉由此，能夠在本實施形態之基板處理系統100中對晶圓W執行處理。具體而言，控制部90，係控制基板處理系統100中，例如與晶圓W之溫度、處理壓力、氣體流量等之製程條件有關的各構成部。例如，藉由控制部90，在改質處理裝置40控制氣體供給機構49，使得HF氣體、F2氣體、NH3氣體、Ar氣體等的處理氣體以預定流量及流量比率來予以供給。又，在控制部90中，係藉由壓力計89之檢測值來監測處理容器41內之壓力，或者可根據該檢測值來控制由氣體供給機構49所致之氣體的供給流量、排氣機構81所致之排氣量等。
<處理動作>
接下來，說明像這樣之基板處理系統100的處理動作。首先，參閱圖5來說明藉由基板處理系統100所處理之晶圓W的構造。
圖5，係晶圓W之表面(元件形成面)部分的要部剖面圖。該晶圓W，係在矽基板201上形成有作為鰭形狀之凸部的複數個矽壁203(圖5中，係僅圖示1個)。
矽壁203，係例如藉由下述方式而形成者：在對矽基板201形成光阻層之後，利用光微影技術而進行異向性高的電漿蝕刻處理。圖5之矽壁203，係可利用來形成例如FinFET的通道部分。矽壁203，係相當於本發明之「矽層」。藉由電漿蝕刻處理，在矽壁203之側壁部，係形成有薄的損傷層203a。基板處理系統100，係在去除像這樣之損傷層203a的目的下適切地利用。另外，藉由電漿蝕刻處理，在矽基板201之表面雖亦形成有薄的損傷層201a，但該損傷層201a亦可與損傷層203a同時地去除。
將具有圖5所示之構造的晶圓W收納於載體13內，並搬送至基板處理系統100。在基板處理系統100中，係首先在將大氣側之閘閥GV1開啟的狀態下，藉由大氣側晶圓搬送裝置11之搬送臂11a、11b之任一，將1片晶圓W從搬入搬出裝置10之載體13搬送至承載裝置20。而且，收授至承載裝置20內之晶圓搬送裝置19的手部19a。
接下來，將大氣側之閘閥GV1關閉，而對承載裝置20內進行真空排氣。而且，將閘閥GV2及GV3開啟，使手部19a進出至改質處理裝置40，而將晶圓W載 置於載置台42。
接下來，使手部19a返回至承載裝置20，將閘閥GV3關閉，而使改質處理裝置40之處理容器41內成為密閉狀態。而且，藉由將處理氣體從氣體供給機構49導入至處理容器41內的方式，開始對晶圓W進行改質處理。亦即，藉由將處理氣體導入至處理容器41內的方式，晶圓W上之損傷層201a及矽壁203之損傷層203a被加以去除。此時，藉由溫度調節部47將晶圓W之溫度調節至預定範圍，並且藉由排氣機構81，將處理容器41內調節為預定壓力。
又，作為改質處理之一部分而進行PHT處理時，係例如可由以下的步驟來實施。在由改質處理裝置40所進行的處理後，將閘閥GV2及GV3開啟，藉由晶圓搬送裝置19之手部19a來接收載置台42上之處理後的晶圓W。而且，將晶圓W載置於PHT處理裝置30之處理容器31內的載置台32上。接下來，在使手部19a退避至承載裝置20，並將閘閥GV2、GV3關閉之後，一邊將N2氣體導入至處理容器31內，一邊藉由加熱器33來加熱載置台32上的晶圓W。藉由此，在改質處理之過程中所產生的反應生成物會被加熱並氣化，而從處理容器31予以排氣並加以去除。
藉由以上之改質處理，在晶圓W上形成矽壁203A。圖6，係表示從圖5之狀態，藉由基板處理系統100來去除損傷層201a及損傷層203a的狀態。在基板處 理系統100中，係能夠以nm單位的厚度，控制性良好地去除損傷層201a及損傷層203a。損傷層203a被去除後之矽壁203A的厚度L1，係比去除損傷層203a之前之矽壁203的厚度L0小。
在如以上般的處理後，藉由晶圓搬送裝置19之手部19a，將晶圓W收容於承載裝置20。而且，在將閘閥GV2關閉後，使承載裝置20返回至大氣，藉由大氣側晶圓搬送裝置11，將晶圓W收納於搬入搬出裝置10之載體13。
在由控制部90所進行之控制下，對收納於載體13之晶圓W重複以上的動作，藉由此，可對預定片數之晶圓W依序進行處理。另外，作為本發明之「矽層」，係亦可為矽基板(該矽基板，係具有例如微細之線&空間等的圖案、微細之凸形狀或凹形狀等的3維構造)或矽膜。又，矽層，係亦可形成於絕緣膜上。
[第1實施形態之改質處理方法]
接下來，參閱圖7~圖10來說明在基板處理系統100所進行之第1實施形態之改質處理方法的詳細內容。圖7，係表示本實施形態之改質處理方法之工程步驟之一例的流程圖。圖8，係放大表示形成有損傷層之晶圓W之要部的剖面圖。圖9，係放大表示改質處理中途之晶圓W之要部的剖面圖。圖10，係放大表示從圖9之狀態去除損傷層後之晶圓W之要部的剖面圖。另外，以下所示之製 程條件，係指在將300mm直徑之晶圓W設成為處理對象的情形。
在基板處理系統100中所進行之本實施形態之改質處理方法，係如圖7所示，可包含有STEP1~STEP3的工程。首先，作為前提，準備形成有損傷層之晶圓W。在此，係將與圖5所示者相同的晶圓W設成為處理對象。亦即，準備晶圓W(該晶圓，係在矽基板201上形成有鰭形狀的複數個矽壁203，且在其側部具有損傷層203a)。圖8，係形成於矽壁203之側壁部分之損傷層203a附近的放大剖面圖。由電漿所形成之矽的損傷層203a，係例如藉由結晶與非晶質的混合層(或結晶歪斜的歪層)而構成。又，在電漿蝕刻後，使晶圓W曝露於大氣環境的情況下，存在有下述情形：在損傷層203a之外側(表面)，係形成有成為非晶質狀而被自然氧化的表面氧化膜203b。
<STEP1>
首先，在STEP1中，係去除表面氧化膜203b的表面氧化膜去除處理工程。表面氧化膜203b之去除，係可在改質處理裝置40中，使用包含有例如HF氣體與NH3的處理氣體來進行。藉由氣體供給機構49，從HF氣體供給源61、NH3氣體供給源65及Ar氣體供給源67或N2氣體供給源69，將HF氣體、NH3氣體及Ar氣體或N2氣體，經由噴頭45b導入至改質處理裝置40之處理容器41內。
在STEP1之表面氧化膜203b的去除中，HF氣體之流量，係設成為例如20~300mL/min(sccm)的範圍內為較佳。又，NH3氣體之流量，係設成為例如20~300mL/min(sccm)的範圍內為較佳。又，Ar或N2氣體之流量，係設成為例如10~1000mL/min(sccm)的範圍內為較佳。在此，HF氣體與NH3氣體之流量比率(HF：NH3)，係從選擇比與反應速度之控制的觀點來看，設成為例如1：10~10：1的範圍內為較佳。
又，在STEP1之表面氧化膜203b的去除中，處理容器41內之壓力，係從反應速度之控制的觀點來看，設成為例如2.7~266Pa的範圍內為較佳。
又，在STEP1之表面氧化膜203b的去除中，晶圓W之溫度，係從選擇比控制的觀點來看，作為載置台42之溫度，設成為例如20~120℃的範圍內為較佳。
在STEP1中，構成表面氧化膜203b之SiO2，係藉由HF氣體及NH3氣體的反應，變化成作為反應生成物之矽氟化銨[(NH4)2SiF6]或水。所生成的水，係不會從晶圓W之表面擴散，而被封閉於反應生成物的膜中，進而形成為保持於晶圓W之表面的狀態。
在STEP1中，係在改質處理裝置40之上述處理結束之後，由PHT處理裝置30進行PHT處理為較佳。亦即，STEP1，係可包含有PHT處理。PHT處理，係能夠由以下的步驟來實施。首先，將閘閥GV2及GV3開啟，藉由晶圓搬送裝置19之手部19a，從改質處理裝置40之 載置台42接收處理後的晶圓W，而移載至PHT處理裝置30之處理容器31內的載置台32上。而且，使手部19a退避至承載裝置20，將閘閥GV2、GV3關閉。接下來，一邊從PHT處理裝置30之氣體供給源34，將N2氣體導入至處理容器31內，一邊藉由加熱器33來加熱載置台32上的晶圓W。
在STEP1之PHT處理中，N2氣體之流量，係設成為例如500~2000mL/min(sccm)的範圍內為較佳。
又，在STEP1之PHT處理中，處理容器31內之壓力，係從反應生成物之升溫與昇華效率的觀點來看，設成為例如13~266Pa的範圍內為較佳。
又，STEP1之PHT處理中，晶圓W之溫度，係從使矽氟化銨或水氣化並效率良好地去除的觀點來看，作為載置台32之溫度，設成為例如100~300℃的範圍內為較佳。
在STEP1中，係進行以上之PHT處理，藉由此，上述改質處理裝置40之藉由HF氣體及NH3氣體之反應所產生的反應生成物會被加熱而氣化，從晶圓W上(矽壁203)被加以去除。如此一來，藉由STEP1，如圖9所示，矽壁203之表面氧化膜203b被加以去除。
另外，於電漿蝕刻後，在晶圓W不曝露於大氣環境，且在損傷層203a之外側(表面)未形成有表面氧化膜203b的情況下，係在STEP1中，可省略表面氧化膜203b之去除處理。
<STEP2>
STEP2，係指去除損傷層203a的損傷層去除處理工程。損傷層203a之去除，係可在改質處理裝置40中，使用包含有例如F2氣體的處理氣體來進行。藉由氣體供給機構49，從F2氣體供給源63及Ar氣體供給源67，將F2氣體及Ar氣體經由噴頭45b導入至改質處理裝置40之處理容器41內，且更因應所需，從NH3氣體供給源65及N2氣體供給源69，將NH3氣體及N2氣體，經由噴頭45b導入至改質處理裝置40之處理容器41內。另外，在STEP2中，NH3氣體及N2氣體之導入為任意，亦可不使用。藉由使用F2氣體與NH3氣體的方式，可提升損傷層203a之去除速率。
在STEP2之損傷層203a的除去中，作為F2氣體，係使用不含有N2氣體者為較佳。F2氣體，係為了確保安全性，而通常以混合氣體(該混合氣體，係混合了作為稀釋氣體之80體積%左右的N2氣體)的形態來進行處理。但是，在由改質處理裝置40所進行之損傷層203a的去除中，當處理容器41內存在有N2氣體時，則去除損傷層203a後之矽表面(矽壁203A之表面)的粗糙度會惡化。因此，在本實施形態中，係使用混合了作為稀釋氣體之Ar氣體等的稀有氣體80體積%左右之無N2的F2氣體(F2含有量20體積%)為較佳。又，因相同的理由，亦不導入來自N2氣體供給源69的N2氣體為較佳。
在STEP2之損傷層203a的去除中，F2氣體(F2含有量20體積%)之流量，係設成為例如100~1000mL/min(sccm)的範圍內為較佳。又，Ar氣體之流量，係設成為例如500~1500mL/min(sccm)的範圍內為較佳。在此，F2氣體(其中，F2含有量20體積%)與Ar氣體之流量比率(F2：Ar)，係從蝕刻量與粗糙度控制的觀點來看，設成為例如1：5~5：1的範圍內為較佳。
又，在STEP2之損傷層203a的去除中，導入NH3氣體時之流量，係設成為例如1~30mL/min(sccm)的範圍內為較佳。在該情況下，F2氣體(其中，F2含有量20體積%)與NH3氣體之流量比率(F2：NH3)，係從提升損傷層203a之去除速率的觀點來看，設成為例如100：1~3：1的範圍內為較佳。
又，在STEP2之損傷層203a的去除中，導入N2氣體時之流量，係可設成為例如100~1500mL/min(sccm)的範圍內。但是，如上述，為了降低矽表面之粗糙度，而不使用N2氣體為較佳。
又，在STEP2之損傷層203a的去除中，處理容器41內之壓力，係從蝕刻量與粗糙度控制的觀點來看，設成為例如133~667Pa的範圍內為較佳。另外，在STEP2中，係在處理的中途，可改變處理容器41內之壓力，該點，係如後述。
又，在STEP2之損傷層203a的去除中，晶圓W之溫度，係從蝕刻量與選擇比的觀點來看，作為載置台 42之溫度，設成為例如30~120℃的範圍內為較佳。
在STEP2中，構成損傷層203a之Si，係藉由與F2氣體的反應，經由作為反應生成物之SiF、SiF2、SiF3，最後變化成易氣化的SiF4。又，在STEP2中，添加NH3氣體時，係Si藉由F2氣體及NH3氣體的反應，變化成作為反應生成物之矽氟化銨[(NH4)2SiF6]。如此一來，藉由STEP2，如圖10所示，矽壁203之損傷層203a會被去除，而形成無損傷的矽壁203A。
<STEP3>
STEP3，係指防止去除損傷層203a後之矽壁203A之矽表面被自然氧化的表面氧化防止處理工程。在矽壁203A中，儘管存在有微量之使用於由STEP2去除損傷層203a之來自F2的F原子。該F原子可能引起矽壁203A之表面氧化。在STEP3之表面氧化防止處理中，係藉由使用HF及包含有NH3之處理氣體的方式，使矽壁203A表面的Si-F結合解離，取而代之的是以氫原子終止而生成Si-H，藉由此，形成難以進行氧化之穩定化的表面狀態。
STEP3之表面氧化防止處理，係可使用與STEP1相同的處理氣體，以與STEP1相同的條件、步驟來實施。
又，在STEP3中，係在上述改質處理裝置40之改質處理結束之後，由PHT處理裝置30進行PHT處理 為較佳。亦即，STEP3，係可包含有PHT處理。進行PHT處理時的條件、步驟，係亦與STEP1相同。藉由PHT處理，由上述HF氣體及NH3氣體之反應所產生的反應生成物或水會被加熱而氣化，從晶圓W上(矽壁203A)被加以去除。
另外，於STEP2後，在不使晶圓W曝露於大氣環境且保持為維持真空環境，而移行至不同類之工程(例如成膜製程等)時，係可省略STEP3之表面氧化防止處理。
[第2實施形態之改質處理方法]
接下來，參閱圖11來說明在基板處理系統100所進行之第2實施形態的改質處理方法。本實施形態之改質處理方法，係可包含有STEP1~STEP3之工程(參閱圖7)。而且，在本實施形態中，係於STEP2之中途，改變處理容器41內之壓力。本實施形態之改質處理方法，係除了於STEP2之中途改變壓力此點以外，可與第1實施形態之改質處理方法中之STEP2同樣地實施。又，由於本實施形態之STEP1及STEP3之步驟與條件，係與第1實施形態之改質處理方法相同，故省略說明。
圖11，係表示第2實施形態之改質處理方法之STEP2中之處理氣體之導入時序及處理容器41內之壓力(處理壓力)之變化的時序圖。如圖11所示，本實施形態之STEP2，係從時點t1開始。亦即，從時點t1，藉由 氣體供給機構49，例如將F2氣體、NH3氣體及Ar氣體，經由噴頭45b導入至改質處理裝置40之處理容器41內。另外，在本實施形態之STEP2中，NH3氣體之導入，係任意，亦可不使用。又，亦可導入N2氣體。
在本實施形態之STEP2中，係一邊持續上述處理氣體之導入，一邊變化為處理壓力。例如如圖11所示，將處理壓力設定為「高」(高壓步驟)、「低」(低壓步驟)之2階段，而在每一預定時間進行處理壓力之切換。圖11之t1~t2、t3~t4之區間，係高壓步驟；t2~t3、t4~t5之期間，係低壓步驟。在此，「高壓」、「低壓」的意思，係僅使用為相對的意思。在高壓步驟中，雖可增加損傷層203a之去除速率，但存在有損傷層203a之去除後之矽壁203A之表面之粗糙度增大的傾向。在低壓步驟中，損傷層203a之去除速率雖小，但可抑制損傷層203a之去除後之矽壁203A之表面的粗糙度，而調整成平滑表面。因此，藉由交互地重複高壓步驟與低壓步驟的方式，可一邊提高損傷層203a之去除效率而改善STEP2全體之生產率，一邊維持矽壁203A之表面的平滑性。在藉由矽壁203A之表面的平滑化，將例如矽壁203A當作FinFET之Fin通道而利用時，係可降低界面準位，而提升FinFET之電性特性與可靠性。
本實施形態之STEP2之高壓步驟的處理壓力PH，係從充分提升損傷層203a之去除速率的觀點來看，設成為例如400Pa以上667Pa以下的範圍內為較佳。又， 低壓步驟之處理壓力PL，係從降低損傷層203a之去除後之矽壁203A之表面的粗糙度，而儘可能接近平滑表面的觀點來看，設成為例如133Pa以上400Pa以下的範圍內為較佳(其中，去除處理壓力PH=PL之情形)。又，處理壓力PH與處理壓力PL之間的壓力差，係例如133Pa以上為較佳。
在本實施形態之STEP2中，係可重複高壓步驟與低壓步驟複數次例如2~20次左右。另外，在圖11中，雖係將處理壓力改變為高壓與低壓之2階段，但亦可改變為3階段以上。又，處理壓力之變化，係不限於階段性地進行切換之方法，例如亦可為使處理壓力傾斜地改變(漸增、漸減)的方法。
本實施形態之其他構成及效果，係與第1實施形態相同。
[實施例]
接下來，雖列舉實施例對本發明更詳細地進行說明，但本發明並未被限制為以下之實施例。
[實施例1] <試料之準備>
由以下的方法，來準備形成有電漿損傷層的試料。對Si基板，使用稀氫氟酸(HF：水=1：200)來進行前洗淨3分鐘。對該Si基板，使用電漿蝕刻裝置[東京威力科創 股份有限公司；SCCM(註冊商標)]，而進行電漿蝕刻處理。電漿蝕刻，係一邊對電漿蝕刻裝置之下部電極施加13.45MHz、500W的高頻，一邊以流量300mL/min(sccm)僅使用Ar作為處理氣體，並且在處理壓力4Pa(30mTorr)下實施。
<損傷層之去除處理>
對上述試料，使用與圖1所示者相同之構成的基板處理系統100，並實施上述STEP1~STEP3之處理(參閱圖7)，而進行改質處理。各STEP之具體的內容，係如以下。
(STEP1)
將HF氣體以80mL/min(sccm)、NH3氣體以80mL/min(sccm)及N2氣體以68mL/min(sccm)分別導入至改質處理裝置40之處理容器41內。處理壓力，係設成為2.7Pa(20mTorr)，處理溫度，係設成為35℃，處理時間，係設成為1分鐘。
改質處理裝置40之上述處理結束後，使用PHT處理裝置30而進行PHT處理。將作為處理氣體之N2氣體以1000mL/min(sccm)導入至PHT處理裝置30之處理容器31內，處理壓力，係設成為90Pa(675mTorr)，處理溫度，係設成為190℃，處理時間，係設成為2分鐘。
(STEP2)
將F2氣體以180mL/min(sccm)、Ar氣體以1200mL/min(sccm)及NH3氣體以5mL/min(sccm)分別導入至改質處理裝置40之處理容器41內。另外，作為F2氣體，係使用F2含有量20體積%、Ar含有量80體積%之無N2的混合氣體。而且，交互地重複下述處理10次循環：在處理壓力533Pa(4Torr)下進行8秒鐘的處理；及在處理壓力267Pa(2Torr)下進行8秒鐘的處理。處理溫度，係設成為80℃。
(STEP3)
與STEP1相同地進行。
圖12，係進行STEP1~3之改質處理前之試料(Si基板)之表面附近之剖面的TEM(穿透式電子顯微鏡)圖像。另一方面，圖13，係進行STEP1~3之改質處理後之試料(矽基板)之表面附近之剖面的TEM圖像。圖12及圖13之空白處所記載的符號301，係指Si基板的意思；符號302，係指損傷層的意思；符號303，係指表面氧化膜的意思；符號304，係指保護膜的意思。在圖12與圖13中，係皆以保護膜304來覆蓋試料(Si基板)之表面。從圖12與圖13的比較可知，藉由進行STEP1~3之改質處理的方式，損傷層302會被去除，並且，表面氧化膜303亦被去除。又，從圖13可確認到， 在Si基板301之表面並未觀察到奈米等級之表面粗糙，而形成有平滑的Si表面。
[實施例2]
對與實施例1相同的試料，使用與圖1所示者相同之構成的基板處理系統100，而實施STEP1(表面氧化膜去除處理)及STEP2(損傷層去除處理)。各STEP之內容，係如以下。另外，並未實施STEP3(表面氧化防止處理)。
(STEP1)
與實施例1之STEP1相同地進行。
(STEP2)
將F2氣體以180mL/min(sccm)、Ar氣體以399mL/min(sccm)、N2氣體以800mL/min(sccm)及以NH3氣體30mL/min(sccm)分別導入至改質處理裝置40之處理容器41內。作為F2氣體，係使用F2含有量20體積%、N2含有量80體積%之混合氣體。而且，交互地重複下述處理3次循環：在處理壓力533Pa(4Torr)下進行10秒鐘的處理；及在處理壓力267Pa(2Torr)下進行10秒鐘的處理。在各循環之間，係進行15秒的真空排氣。處理溫度，係設成為80℃。
[試驗例1] 電性特性評估：
使用進行了實施例1、2之改質處理的試料(Si基板)，製作MOS電容器，並評估電性特性。首先，藉由ALD(原子層氣相沈積)法，以350℃之處理溫度且6nm的厚度，使氧化矽膜沈積於Si基板上。藉由PVD(物理氣相沈積)法，以30nm的厚度，在該氧化矽膜上形成TiN電極膜。接下來，以稀氫氟酸(HF：水=1：200)來處理Si基板之背面的氧化膜並加以去除。接下來，在TiN電極膜上層疊形成光阻層之後，藉由光微影製程與過氧化氫水所致之濕蝕刻來使TiN電極膜圖案化。在去除殘留的光阻層之後，以混合氣體(N2與H2之混合氣體)環境且450℃進行退火處理30分鐘，而使懸空鍵終止。
評估如以上所製作之MOS電容器的CV特性及IV特性。又，為了進行比較，針對未進行STEP1~3之處理的試料(比較例1)，相同地製作MOS電容器，並評估電性特性。在圖14中，表示從實施例1(曲線A)、比較例1(曲線B)及實施例2(曲線C)之試料所製作之MOS電容器的CV特性。
從圖14可知，在進行了STEP1~3之改質處理的實施例1(曲線A)中，可抑制氧化矽膜增厚，亦沒有降低儲存側之容量，且CV曲線急劇升高，未觀察到隆起(hump)。又，圖示雖省略，但IV特性之漏洩亦大幅改善，而表示藉由ALD法所形成之氧化矽膜本來的特 性。
另一方面，以不同於實施例1之條件來進行STEP2，並且省略STEP3之處理之實施例2之MOS電容器的CV特性(曲線C)，係與比較例1(曲線B)相比，更大幅改善，可確認損傷層之去除的效果。但是，將實施例2(曲線C)與實施例1(曲線A)相比時，在實施例2中，儲存側之容量會減少，氧化矽膜會增厚。在實施例2中，雖可將自改質處理起至閘極氧化的等待時間抑制於6小時以內，但仍認為在該期間氧化矽膜會增厚。這是表示，在STEP2之損傷層去除後，進行氧化防止處理(STEP3)為較佳。又，在實施例2(曲線C)中，CV曲線升高之部分的斜率小，且產生隆起。這被認為是，由於在實施例2中，係於STEP2下使用包含有N2氣體的處理氣體，故Si基板之矽表面會產生粗糙，而出現起因於此之界面準位(interface state)的影響。
粗糙度評估：
針對進行了實施例1之改質處理的試料(Si基板)，測定Si表面之粗糙度。試料1A，係指將實施例1之STEP1(表面氧化膜去除處理)與STEP2(損傷層去除處理)之間維持為真空狀態，而避免曝露於大氣的樣品。試料1B，係指在實施例1之STEP1(表面氧化膜去除處理)與STEP2(損傷層去除處理)之間，曝露於大氣的樣品。各試料之粗糙度的測定結果如表1所示。
Figure 104117776-A0202-12-0031-1
由表1可知，將STEP1(表面氧化膜去除處理)與STEP2(損傷層去除處理)之間維持為真空狀態者，係Si表面之粗糙度較小，且平滑化。因此，可確認到，為了降低Si表面之粗糙度，且降低界面準位，而在使用圖1之基板處理系統100，保持真空狀態的狀態下，進行STEP1~STEP3之改質處理為較佳。
由以上之結果可確認到，藉由進行本發明之改質處理的方式，可確實地去除由電漿照射所形成於矽層的損傷層，並且在較佳的條件中，可降低矽表面之粗糙度。
如以上，根據本發明之改質處理方法，不會發生熱預算之增大或圖案崩塌，且可效率良好地去除基板上之電漿損傷。因此，藉由將本發明之改質處理方法應用於例如FinFET、BiCS(Bit Cost Scalable)快閃記憶體、VG(vertical gate)-NAND快閃記憶體等之3維元件之製造過程中之去除微細矽圖案之損傷層的方式，可提供一種可靠性高的半導體元件。
以上，雖以例示之目的詳細說明了本發明之 實施形態，但本發明並不限於上述實施形態，可進行各種變形。例如，在上述實施形態中，雖列舉以半導體晶圓作為處理對象亦即基板為例，但作為基板，係亦可為例如使用於以液晶顯示器(LCD)為代表之平板顯示器(FPD)、太陽能電池等之製造者。
又，在圖1之基板處理系統100中，雖表示關於在處理容器內逐片處理晶圓W的例子，但亦可在處理容器內同時處理2片以上的晶圓W。

Claims (12)

  1. 一種改質處理方法，其特徵係，包含有：準備基板(該基板，係具有由電漿處理形成有損傷層的矽層)的工程；及藉由以包含有氟氣之第1處理氣體來處理前述基板的方式，去除形成於前述矽層之前述損傷層的損傷層去除工程，前述氟氣，係F2氣體，在前述損傷層去除工程中，不將前述第1處理氣體電漿化而進行導入，使其與前述損傷層接觸並與前述損傷層產生反應，從而使形成前述損傷層之矽含有矽與氟，前述損傷層去除工程，係包含有執行由第1壓力所進行的處理與由不同於前述第1壓力之第2壓力所進行的處理，交互地重複執行由前述第1壓力所進行的處理與由前述第2壓力所進行的處理複數次。
  2. 一種改質處理方法，其特徵係，包含有：準備基板(該基板，係具有由電漿處理形成有損傷層的矽層)的工程；及藉由以包含有氟氣之第1處理氣體來處理前述基板的方式，去除形成於前述矽層之前述損傷層的損傷層去除工程，前述氟氣，係F2氣體，在前述損傷層去除工程中，不將前述第1處理氣體電 漿化而進行導入，使其與前述損傷層接觸並與前述損傷層產生反應，從而使形成前述損傷層之矽含有矽與氟，前述損傷層去除工程，係執行由第1壓力所進行的處理與由不同於前述第1壓力之第2壓力所進行的處理，前述第1壓力為400Pa以上667Pa以下的範圍內，前述第2壓力為133Pa以上400Pa以下的範圍內，前述第1壓力與前述第2壓力之差，係133Pa以上。
  3. 如申請專利範圍第2項之改質處理方法，其中，交互地重複執行由前述第1壓力所進行的處理與由前述第2壓力所進行的處理複數次。
  4. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，前述第1處理氣體，係包含有氟氣與稀有氣體且不包含氮氣者。
  5. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，前述第1處理氣體，係更包含有氨。
  6. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，前述矽層，係呈具有凹部或凸部之立體形狀，並且前述損傷層係形成於前述凹部或前述凸部之側面。
  7. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，更包含有下述工程：在前述損傷層去除工程之前，藉由以包含有氟化氫之 第2處理氣體來處理前述基板的方式，去除前述矽層之表面之氧化膜。
  8. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，更包含有下述工程：在前述損傷層去除工程之後，藉由以包含有氟化氫之第3處理氣體來處理前述基板的方式，進行前述矽層之表面的氧化防止處理。
  9. 一種半導體裝置之製造方法，其特徵係，包含有申請專利範圍第1~8項中任一項之改質處理方法。
  10. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，前述矽層，係半導體層。
  11. 如申請專利範圍第1~3項中任一項之改質處理方法，其中，前述矽層，係場效電晶體之通道。
  12. 如申請專利範圍第11項之改質處理方法，其中，前述場效電晶體之前述通道，係Fin型之通道。
TW104117776A 2014-06-09 2015-06-02 改質處理方法及半導體裝置之製造方法 TWI733651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014118271A JP6418794B2 (ja) 2014-06-09 2014-06-09 改質処理方法及び半導体装置の製造方法
JP2014-118271 2014-06-09

Publications (2)

Publication Number Publication Date
TW201608605A TW201608605A (zh) 2016-03-01
TWI733651B true TWI733651B (zh) 2021-07-21

Family

ID=54770159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117776A TWI733651B (zh) 2014-06-09 2015-06-02 改質處理方法及半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US9443724B2 (zh)
JP (1) JP6418794B2 (zh)
KR (1) KR20150141135A (zh)
TW (1) TWI733651B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426489B2 (ja) * 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
JP6466315B2 (ja) * 2015-12-25 2019-02-06 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6552552B2 (ja) * 2017-06-14 2019-07-31 東京エレクトロン株式会社 膜をエッチングする方法
CN109427647B (zh) * 2017-09-04 2021-04-20 联华电子股份有限公司 隔离结构的制作方法
TWI778226B (zh) * 2018-02-20 2022-09-21 日商東京威力科創股份有限公司 達成側壁蝕刻的方法
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US11823892B2 (en) 2018-10-03 2023-11-21 Lam Research Ag Gas mixture including hydrogen fluoride, alcohol and an additive for preventing stiction of and/or repairing high aspect ratio structures
JP7210100B2 (ja) * 2018-12-03 2023-01-23 株式会社ディスコ ウェーハの加工方法
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP7573466B2 (ja) * 2021-03-17 2024-10-25 東京エレクトロン株式会社 ガス処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197877A1 (en) * 2001-06-25 2002-12-26 Matsushita Electric Industrial Co. Ltd. Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device
US20040180556A1 (en) * 2003-03-11 2004-09-16 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
US20050087893A1 (en) * 1999-10-25 2005-04-28 Chung Seung-Pil Method of removing oxide layer and semiconductor manufacturing apparatus for removing oxide layer
US20100178770A1 (en) * 2009-01-14 2010-07-15 Tokyo Electron Limited Method of etching a thin film using pressure modulation
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646630B2 (ja) * 1985-06-07 1994-06-15 株式会社日立製作所 プラズマ処理方法
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP4396209B2 (ja) * 2003-10-03 2010-01-13 パナソニック株式会社 プラズマ処理装置およびプラズマ処理方法ならびに電子部品製造方法
EP2494595A4 (en) * 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6055637B2 (ja) 2012-09-20 2016-12-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP5535368B2 (ja) 2013-04-26 2014-07-02 東京エレクトロン株式会社 処理装置
US9337269B2 (en) * 2014-02-11 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Buried-channel FinFET device and method
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087893A1 (en) * 1999-10-25 2005-04-28 Chung Seung-Pil Method of removing oxide layer and semiconductor manufacturing apparatus for removing oxide layer
US20020197877A1 (en) * 2001-06-25 2002-12-26 Matsushita Electric Industrial Co. Ltd. Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device
US20040180556A1 (en) * 2003-03-11 2004-09-16 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers
US20100178770A1 (en) * 2009-01-14 2010-07-15 Tokyo Electron Limited Method of etching a thin film using pressure modulation
TW201108323A (en) * 2009-03-19 2011-03-01 Tokyo Electron Ltd Substrate etching method and system
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method

Also Published As

Publication number Publication date
US20150357187A1 (en) 2015-12-10
JP2015231043A (ja) 2015-12-21
JP6418794B2 (ja) 2018-11-07
US9911596B2 (en) 2018-03-06
KR20150141135A (ko) 2015-12-17
US9443724B2 (en) 2016-09-13
TW201608605A (zh) 2016-03-01
US20160351390A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
TWI733651B (zh) 改質處理方法及半導體裝置之製造方法
CN110581067B (zh) 蚀刻方法及蚀刻装置
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
TWI740014B (zh) 基板處理方法及記憶媒體
TWI648791B (zh) Etching method
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
US11127597B2 (en) Etching method
US8956546B2 (en) Substrate processing method and substrate processing apparatus
KR102118784B1 (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
CN106796881B (zh) 蚀刻方法
US20140357085A1 (en) Etching method and non-transitory storage medium
CN105122432B (zh) 蚀刻方法
US10923358B2 (en) Substrate processing method
US10483097B2 (en) Method for cleaning, passivation and functionalization of Si—Ge semiconductor surfaces
JP2016062947A (ja) エッチング方法
KR20220020205A (ko) 실리콘 산화막을 에칭하는 방법, 장치 및 시스템
WO2018220973A1 (ja) エッチング方法
WO2014208365A2 (ja) エッチング方法及び記録媒体
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
Khurana et al. Selective Atomic Layer Etching for Silicon Device Fabrication