TWI733231B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI733231B TWI733231B TW108138902A TW108138902A TWI733231B TW I733231 B TWI733231 B TW I733231B TW 108138902 A TW108138902 A TW 108138902A TW 108138902 A TW108138902 A TW 108138902A TW I733231 B TWI733231 B TW I733231B
- Authority
- TW
- Taiwan
- Prior art keywords
- active region
- isolation
- semiconductor device
- polysilicon
- silicide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 229910021332 silicide Inorganic materials 0.000 claims description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 regions 102 Chemical compound 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一種半導體裝置，包含一主動區結構、至少一閘極及至少一隔離結構。主動區結構沿第一方向設置。至少一閘極配置在主動區結構之上並沿第二方向延伸。第二方向不同於第一方向。至少一隔離結構配置在主動區結構之內。在第二方向上，至少一隔離結構的長度小於主動區結構的寬度。
Description
本揭示案係關於一種半導體裝置，特別是關於一種橫向擴散金屬氧化物半導體(LDMOS)裝置。
隨著製程演進，在功率晶片的整合應用上，傳統一般的金氧場效半導體架構的耐壓不足已不敷使用。橫向擴散金屬氧化物半導體(LDMOS)由於其高功率及高壓的特性為半導體積體電路廣泛採用。
然而，橫向擴散金屬氧化物半導體的導通電流較低、電阻較大，往往需耗費更多面積進行補償。因此，如何在尺寸有所限制的條件下，設計橫向擴散金屬氧化物半導體為一個很重要的課題。
本揭示內容的一態樣係關於一種半導體裝置，包含一主動區結構、至少一閘極及至少一隔離結構。主動區結構沿第一方向設置。至少一閘極配置在主動區結構之上並沿第二方向延伸。第二方向不同於第一方向。至少一隔離結構
配置在主動區結構之內。在第二方向上，至少一隔離結構的長度小於主動區結構的寬度。
本揭示內容的另一態樣係關於另一種半導體裝置，包含主動區結構、至少一閘極、至少一第一金屬結構、至少一第二金屬結構和至少一多晶矽結構。主動區結構沿一第一方向設置。至少一閘極配置在主動區之上並沿第二方向延伸。第二方向不同於第一方向。至少一第一金屬結構配置在主動區結構上方，作為電晶體之源極。至少一第二金屬結構，配置在主動區結構上方，作為電晶體之汲極。至少一多晶矽結構配置在主動區結構之上。其中主動區結構包含表面覆蓋有矽化物的第一區域和表面未覆蓋矽化物的至少一第二區域。至少一第二區域和至少一多晶矽結構相互連接並橫跨主動區結構平行於第一方向的兩側。
100a、100b、100c、100d、100e、100f、100g、100h、100i‧‧‧半導體裝置
110‧‧‧主動區結構
111‧‧‧第一主動區
112‧‧‧第二主動區
101、102、103、104、105‧‧‧區域
121、122‧‧‧閘極
131a~132a、131b~134b、131c~134c、131d~134d、131e~134e‧‧‧隔離結構
141a~144a、141b~146b、141c~146c、141d~142d、141e~142e‧‧‧多晶矽結構
151、152、153‧‧‧金屬結構
161a~164a、161b~166b、161c~162c、161d~164d‧‧‧區域
171、172、173、174‧‧‧遮罩
L0、L1、L2、L3‧‧‧長度
W0‧‧‧寬度
W1‧‧‧第一井
W2‧‧‧第二井
W3‧‧‧第三井
D1、D2、D3‧‧‧摻雜區
S1、S2‧‧‧側邊
X、Y、Z‧‧‧方向
A1-A1’、B1-B1’、C1-C1’‧‧‧切線
第1圖為根據本揭示內容之實施例之一種半導體裝置示意圖。
第2圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
第3圖、第4圖為根據本揭示內容之實施例之第2圖中之半導體裝置的橫截面圖。
第5A圖、第5B圖和第5C圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
第6圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
第7圖為根據本揭示內容之實施例之用於製造第6圖中之半導體裝置的方法示意圖。
第8圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
第9圖為根據本揭示內容之實施例之第8圖中之半導體裝置的橫截面圖。
第10圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
第11圖為根據本揭示內容之實施例之另一種半導體裝置示意圖。
以下揭示案提供許多不同實施例或實例，用於實施所提供標的物之不同的特徵。下文描述組件及排列之特定實例以簡化本揭示案。當然，此等僅僅為實例且不意欲限制。舉例而言，在隨後描述中之在第二特徵上方或在第二特徵上的第一特徵之形成可包括第一及第二特徵形成為直接接觸之實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，以使得第一及第二特徵可不直接接觸之實施例。另外，本揭示案在各實例中可重複元件符號及/或字母。重複為出於簡易及清楚之目的，且本身不指示所論述各實施例及/或結構之間的關係。
另外，空間相對術語，諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」等，可在本文使用以便於描述，以描述如在附圖中圖式之一個元件或特徵相對另一元件或特徵的關係。除附圖中描繪之方向外，空間相對術語意欲包含裝置在使用或操作中之不同的方向。裝置可以其他方式定向(旋轉90度或在其他的方向)及在本文中使用之空間相對描述詞可因此同樣地解釋。
請參考第1圖。第1圖為根據本揭示內容之實施例之一種半導體裝置100示意圖。如第1圖所示，半導體裝置100包含主動區結構110、閘極121和122，以及金屬結構151、152和153。閘極121和122以及金屬結構151、152和153配置在主動區結構110之上。閘極121位於金屬結構151和152之間，閘極122位於金屬結構152和153之間。在部分實施例中，金屬結構151和153作為電晶體之源極，金屬結構152作為電晶體之汲極。在本揭示內容中，將電晶體之源極和汲極的連線方向定義為第一方向。換言之，第一方向為電晶體之導通電流的方向。
在部分實施例中，如第1圖所示，第一方向為X方向，而主動區結構110沿第一方向設置，且閘極121和122沿不同於第一方向的第二方向延伸。在部分實施例中，第二方向和第一方向互相垂直，如第1圖中所示X方向和Y方向互相垂直，但本案不以此為限。
具體而言，主動區結構110包含第一類型之第一主動區111、第二類型之第二主動區112。閘極121和122
配置在第一主動區111和第二主動區112交界處的上方，並自主動區結構110平行於第一方向的兩側中之一者S1延伸至另一者S2。
舉例來說，如第1圖所示，第一類型之第一主動區111包含區域101和105。第二類型之第二主動區112包含區域102、103和104。第一主動區111之區域101設置在閘極121的左側。第二主動區112之區域102、103和104設置在閘極121的右側和閘極122的左側之間。而第一主動區111之區域105設置在閘極122的右側。此外，金屬結構151設置在區域101之上，金屬結構152設置在區域103之上，而金屬結構153設置在區域105之上。
在一些實施例中，第一類型為P型及第二類型為N型。然而，本揭示案不以上述類型為限，以其它合適之類型以配置上述第一類型及第二類型亦在本揭示內容之範疇內。此外，在部分實施例中，閘極為多晶矽材料所構成。
在部分實施例中，半導體裝置100更包含隔離(Shallow trench isolation，STI)結構131a和132a。如第1圖所示，隔離結構131a和132a配置於主動區結構110之內。隔離結構131a設置於閘極121和金屬結構152之間，隔離結構132a設置於閘極122和金屬結構152之間。具體而言，隔離結構131a和132a在第二方向上的長度L1小於主動區結構110在第二方向上的寬度L0。
如此一來，藉由設置隔離結構131a和132a能提高半導體裝置100a的耐壓程度，且由於在第二方向上，隔
離結構131a和132a的長度小於主動區結構110的寬度，因此在第一方向上，源極和汲極之間的電流不會完全被阻擋，部分的電流能夠經由未設置隔離結構的部分通過，使得整體的導通電流能夠提高。
在部分實施例中，半導體裝置100更包含多晶矽(polysilicon)結構141a~144a。如第1圖所示，多晶矽結構141a~144a配置於主動區結構110之上。多晶矽結構141a、143a和隔離結構131a相互連接，且設置於閘極121和金屬結構152之間，並自主動區結構110平行於第一方向的兩側中之一者S1延伸至另一者S2。相似地，多晶矽結構142a、144a和隔離結構132a相互連接，且設置於閘極122和金屬結構152之間，並自主動區結構110平行於第一方向的兩側中之一者S1延伸至另一者S2。具體而言，多晶矽結構141a連接於隔離結構131a和主動區結構110的一側S1之間。多晶矽結構143a連接於隔離結構131a和主動區結構110的另一側S2之間。
如此一來，多晶矽結構141a、143a和隔離結構131a將沿著第二方向將主動區結構110的表面劃分出區域102和103，而多晶矽結構142a、144a和隔離結構132a將沿著第二方向將主動區結構110的表面劃分出區域103和104。換言之，隔離結構131a的左側和閘極121的右側為區域102。隔離結構131a的右側和隔離結構132a的左側之間為區域103。隔離結構132a的右側和閘極122的左側之間為區域104。
由於形成隔離結構或多晶矽結構的區域沒有矽化物(Silicide)，因此，當導通電流往沒有隔離結構131a或132a之處(即多晶矽結構141a~144a的下方)聚集時，導通電流將不會受到導電性較佳的矽化物表面吸引。換言之，藉由隔離結構和多晶矽結構在第二方向上互相連接並橫跨主動區結構110的兩側S1和S2，便能避免結構被因矽化物吸引而過於集中的電流損毀。
值得注意的是，第1圖繪示的隔離結構131a、132a和多晶矽結構141a~144a僅用以說明舉例，不用以限制本案。關於半導體裝置100所包含的隔離結構和多晶矽結構的形狀、尺寸、位置和數量可依實際需求進行調整和設計，將於以下段落敘明。為了說明上的簡潔，下述實施例中與第1圖的實施例中相似的元件係以相同的元件符號表示，其內容已於先前段落說明者便不再贅述。此外，以下實施例為左右對稱結構時，將僅以一側進行說明，另一側結構便不再贅述。
在部分實施例中，如第2圖所示，半導體裝置100b可包含複數個隔離結構131b~134b以及相連的多晶矽結構141b~146b。具體而言，多晶矽結構141b、143b和145b以及隔離結構131b和133b交錯排列且相互連接並橫跨主動區結構110的兩側S1和S2。其中，多晶矽結構141b連接主動區結構110的一側S1和隔離結構131b。多晶矽結構145b連接隔離結構131b和133b。多晶矽結構143b連接隔離結構133b和主動區結構110的另一側S2。
如此一來，由於在第二方向上，隔離結構131b和133b的長度總和(L2+L3)小於主動區結構110的寬度L0。因此，在第一方向上，部分的電流能夠經由未設置隔離結構131b和133b的部分(即，多晶矽結構141b、143b和145b的下方)通過，使得整體的導通電流能夠提高。此外，由於隔離結構131b、133b和多晶矽結構141b、143b和145b的在第二方向上的長度及位置分布較為平均，可使導通電流的分佈更為均勻。
進一步詳細而言，請參考第3圖和第4圖。第3圖和第4圖分別為根據本揭示內容之第2圖實施例中沿切線A1-A1’和B1-B1’截取之半導體裝置100的橫截面圖。如第3圖所示，半導體裝置100的主動區結構110包含具有第一類型的第一井W1、相鄰於第一井W1且具有第二類型的第二井W2、相鄰於第二井W2且具有第一類型的第三井W3、位於第一井W1內且具有第二類型的第一摻雜區D1、位於第二井W2內具有第二類型的第二摻雜區D2，以及位於第三井W3內具有第二類型的第三摻雜區D3。閘極121在第一井W1和第二井W2上形成，閘極122在第二井W2和第三井W3上形成。金屬結構151在第一摻雜區D1上形成，金屬結構152在第二摻雜區D2上形成，金屬結構153在第三摻雜區D3上形成。
此外，半導體裝置100的隔離結構131b和132b位於主動區結構110的第二井W2之內。具體而言，隔離結構131和132被第二摻雜區D2所包圍。在部分實施例中，如
第3圖所示，隔離結構131b和132b的深度大於第二摻雜區D2。導通電流得經由隔離結構131b和132b的下方通過。而如第4圖所示，半導體裝置100的多晶矽結構145b和146b位於主動區結構110的第二井W2之上方。由於多晶矽結構145b和146b的下方沒有隔絕結構，因此導通電流能夠較輕易地由此通過。
此外，如第3圖和第4圖所示，由於形成隔離結構或多晶矽結構的區域沒有矽化物，因此，藉由隔離結構和多晶矽結構在第二方向上互相連接並橫跨主動區結構110的兩側S1和S2，便能避免導通電流較大處沿著表面的矽化物集中。換言之，在部分實施例中，隔離結構和多晶矽結構在第二方向上可不對齊。例如，相較於第2圖之實施例中隔離結構131b、133b以及多晶矽結構141b、143b和145b在第二方向對齊(即在第一方向上與閘極121等距)，在第5A圖之實施例中，隔離結構131c和133c設置較近於閘極121。隔離結構131c和133c與多晶矽結構141c、143c和145c在第一方向上和閘極121之間的距離不同。然而隔離結構131c和133c的頂面在第一方向上的兩側分別與多晶矽結構141c、143c和145c的底面在第一方向上的兩側的部分相連，仍能使矽化物被劃分為區域102和103。
再者，在部分實施例中，隔離結構的位置可如範圍W0所示，自閘極121的下方與其相連，至金屬結構152的旁邊但不與其相連。例如，如第5B圖所示，隔離結構131d和133d的部分位於閘極121的下方，且隔離結構131d和
133d的頂面在第二方向上的右側與多晶矽結構141d的底面在第二方向上的左側相連，使得矽化物被區分為區域102和103。
另外，在其他部分實施例中，如第5C圖所示，在俯視方向(Z方向)上，多晶矽結構141e的部分可覆蓋在隔離結構131e和133e的上方。換言之，隔離結構131e和133e的部分頂面連接多晶矽結構141e的部分底面，使得矽化物被區分為區域102和103。
除了多晶矽結構之外，在部分實施例中，亦可藉由遮罩使部分區域沒有被矽化物覆蓋，以達到避免電流受矽化物吸引而集中的情況。具體而言，請參考第6圖。第6圖為根據本揭示內容之實施例之另一種半導體裝置100f示意圖。於第6圖之實施例中，半導體裝置100的主動區結構110的第二主動區112中包含具有矽化物覆蓋的第一區域(如區域102、103和104)以及沒有矽化物覆蓋的第二區域(如區域161a、162a、163a和164a)。
如第6圖所示，未覆蓋矽化物的第二區域161a和163a以及隔離結構131a相互連接並橫跨主動區110的兩側S1和S2。具體而言，未覆蓋矽化物的第二區域161a連接主動區結構110的一側S1和隔離結構131a。未覆蓋矽化物的第二區域163a連接隔離結構131a和主動區結構110的另一側S2。如此一來，在第一方向上，部分的電流能夠較輕易地經由未設置隔離結構的部分(區域161a和163a)通過，
且由於區域161a和163a未覆蓋矽化物，因此導通電流不會過於集中而損毀結構。
請參考第7圖。第7圖為根據本揭示內容之實施例之用於製造第6圖中之半導體裝置100f的方法示意圖。如第7圖所示，在製造半導體裝置100f時，將遮罩(Salicide block，SAB)171、172、173和174置於主動區結構110的上方，便能讓下方被遮蓋的區域不會形成矽化物，以相應產生如第6圖所示未覆蓋矽化物的區域161a~164a。
在部分實施例中，遮罩171~174的面積分別大於相應區域161a~164a的面積。具體而言，在俯視方向上(Z方向)，遮罩171和173覆蓋部分的閘極121和隔離結構131a，以確保未覆蓋矽化物的區域161a和163a連接隔離結構131a且相鄰於閘極121。
此外，在其他實施例中，如第8圖所示，半導體裝置100g可包含相似於第2圖中的複數個隔離結構131b~134b，並包含複數個未覆蓋矽化物的區域161b~166b。具體而言，未覆蓋矽化物的區域161b連接主動區結構110的一側S1、隔離結構131b和閘極121，未覆蓋矽化物的區域165b連接隔離結構131b、133b和閘極121，而未覆蓋矽化物的區域163b連接閘極121、隔離結構133b和主動區結構110的另一側S2。
進一步詳細而言，請參考第9圖。第9圖為根據本揭示內容之第8圖實施例中沿切線C1-C1’截取之半導體裝置100g的橫截面圖。如第9圖所示，在第二井W2的第二
摻雜區D2的表面上，相鄰於閘極121之處(即相應於第8圖中區域165b處)未覆蓋矽化物，而部分矽化物相鄰於金屬結構152(即相應於第8圖中區域165b處之右側)。
如此一來，在第一方向上，部分的電流能夠較輕易地經由區域161b、163b和165b通過，且由於此處未覆蓋矽化物，因此導通電流不會過於集中而損毀結構。此外，由於隔離結構131b、133b和區域161b、163b和165b的在第二方向上的長度及位置分布較為平均，可使導通電流的分佈更為均勻。
在其他部分實施例中，表面未覆蓋矽化物的區域亦可不與閘極相鄰，僅與隔離結構相連並橫跨主動區結構110的兩側S1和S2。再者，在部分實施例中，如第10圖所示，相似於第5B圖之實施例，隔離結構131d~134d的部分可位於閘極121下方。隔離結構131d和133d之間的區域161c的表面未覆蓋矽化物。
請參考第11圖。第11圖為根據本揭示內容之實施例之另一種半導體裝置100i示意圖。在部分實施例中，如第11圖所示，半導體裝置100i包含多晶矽結構141b~146b以及未覆蓋矽化物的區域161d~164d。具體而言，多晶矽結構141b、143b和145b以及未覆蓋矽化物的區域161d和163d交錯排列且相互連接並橫跨主動區結構110的兩側S1和S2。其中，多晶矽結構141b連接主動區結構110的一側S1和未覆蓋矽化物的區域161d。多晶矽結構145b連
接未覆蓋矽化物的區域161d和163d。多晶矽結構143b連接未覆蓋矽化物的區域163d和主動區結構110的另一側S2。
由於在第11圖之實施例中沒有隔離結構，因此導通電流較大。此外，藉由多晶矽結構和表面未覆蓋矽化物的區域的相互連接以劃分出區域102和103，使得導通電流均勻以避免集中而損毀結構。
綜上所述，藉由調整在第二方向上隔離結構的總長度和主動區結構的寬度之間的比例，能夠在不過度影響耐壓程度的狀況下，控制導通電流的大小。當隔離結構的總長度越短時，導通電流便越大。此外，值得注意的是，多晶矽結構和表面未覆蓋矽化物的區域亦可混合使用，本領域具有通常知識者參照上述內容可依實際需求進行設計，在此便不再贅述。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或達成相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案之精神及範疇，且可在不脫離本揭示案之精神及範疇的情況下進行本文的各種變化、替代及更改。
100a‧‧‧半導體裝置
110‧‧‧主動區結構
111‧‧‧第一主動區
112‧‧‧第二主動區
101、102、103、104、105‧‧‧區域
121、122‧‧‧閘極
131a、132a‧‧‧隔離結構
141a、142a、143a、144a‧‧‧多晶矽結構
151、152、153‧‧‧金屬結構
L0、L1‧‧‧長度
S1、S2‧‧‧側邊
X、Y、Z‧‧‧方向
Claims (9)
- 一種半導體裝置，包含：一主動區結構，沿一第一方向設置；至少一閘極，配置在該主動區結構之上並沿一第二方向延伸，該第二方向不同於該第一方向；至少一隔離結構，配置在該主動區結構之內，其中在該第二方向上，該至少一隔離結構的一長度小於該主動區結構的一寬度；以及至少一多晶矽結構，配置在該主動區結構之上，該至少一多晶矽結構與該至少一隔離結構相互連接並橫跨該主動區結構平行於該第一方向的兩側。
- 如請求項1所述之半導體裝置，更包含：至少一第一金屬結構，配置在該主動區結構上方，作為一電晶體之源極；以及至少一第二金屬結構，配置在該主動區結構上方，作為該電晶體之汲極；其中該至少一閘極及該至少一隔離結構位於該至少一第一金屬結構與該至少一第二金屬結構之間。
- 如請求項1所述之半導體裝置，其中部分的該至少一隔離結構位在該至少一閘極的下方。
- 如請求項1所述之半導體裝置，其中該主動區結構包含表面覆蓋矽化物的一第一區域和表面未覆蓋 矽化物的至少一第二區域，其中該至少一第二區域與該至少一隔離結構相互連接並橫跨該主動區結構平行於該第一方向的兩側。
- 如請求項1所述之半導體裝置，其中該主動區結構包含表面覆蓋有矽化物的一第一區域和表面未覆蓋矽化物的至少一第二區域，其中該至少一第二區域、該至少一多晶矽結構與該至少一隔離結構相互連接並橫跨該主動區結構平行於該第一方向的兩側。
- 如請求項5所述之半導體裝置，其中該至少一隔離結構、該至少一多晶矽結構與該至少一第二區域在該第二方向上彼此不對齊。
- 如請求項1所述之半導體裝置，其中該至少一隔離結構包含：複數個隔離結構，該些隔離結構彼此不相連接。
- 如請求項1所述之半導體裝置，其中主動區結構包含：具一第一類型之一第一井；具一第二類型之一第二井，相鄰於該第一井；具該第二類型之一第一摻雜區，位於該第一井內；以及具該第二類型之一第二摻雜區，位於該第二井內， 其中該至少一閘極位於該第一井和該第二井上方，該至少一隔離結構位於該第二井內，該第二摻雜區的表面不完全覆蓋有矽化物。
- 一種半導體裝置，包含：一主動區結構，沿一第一方向設置；至少一閘極，配置在該主動區結構之上並沿一第二方向延伸，該第二方向不同於該第一方向；至少一第一金屬結構，配置在該主動區結構上方，作為一電晶體之源極；至少一第二金屬結構，配置在該主動區結構上方，作為該電晶體之汲極；以及至少一多晶矽結構，配置在該主動區結構之上，其中該主動區結構包含表面覆蓋有矽化物的一第一區域和表面未覆蓋矽化物的至少一第二區域，其中該至少一第二區域和該至少一多晶矽結構相互連接並橫跨該主動區結構平行於該第一方向的兩側。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108138902A TWI733231B (zh) | 2019-10-28 | 2019-10-28 | 半導體裝置 |
| US16/925,519 US11349024B2 (en) | 2019-10-28 | 2020-07-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108138902A TWI733231B (zh) | 2019-10-28 | 2019-10-28 | 半導體裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202118043A TW202118043A (zh) | 2021-05-01 |
| TWI733231B true TWI733231B (zh) | 2021-07-11 |
Family
ID=75587187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108138902A TWI733231B (zh) | 2019-10-28 | 2019-10-28 | 半導體裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11349024B2 (zh) |
| TW (1) | TWI733231B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201714271A (zh) * | 2015-10-15 | 2017-04-16 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842903B2 (en) * | 2014-10-20 | 2017-12-12 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same |
| US10262994B2 (en) * | 2017-04-24 | 2019-04-16 | Avago Technologies International Sales Pte. Limited | FinFET LDMOS devices with additional dynamic control |
| CN111524961B (zh) * | 2019-02-28 | 2021-02-02 | 长江存储科技有限责任公司 | 具有增大的击穿电压的高电压半导体器件及其制造方法 |
-
2019
- 2019-10-28 TW TW108138902A patent/TWI733231B/zh active
-
2020
- 2020-07-10 US US16/925,519 patent/US11349024B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201714271A (zh) * | 2015-10-15 | 2017-04-16 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202118043A (zh) | 2021-05-01 |
| US20210126127A1 (en) | 2021-04-29 |
| US11349024B2 (en) | 2022-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
| DE112013002722B4 (de) | Halbleiterbauelement, MOSFET-Bauelement und Verfahren | |
| DE112013007363B4 (de) | Halbleitervorrichtung | |
| DE212019000104U1 (de) | SiC-Halbleitervorrichtung | |
| DE102012110133B4 (de) | Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür | |
| DE112019004031B4 (de) | SiC-HALBLEITERBAUTEIL | |
| DE102012107756A1 (de) | FinFET-basierte ESD-Einheiten und Verfahren zu deren Herstellung | |
| DE102012107326A1 (de) | Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements | |
| WO2011127568A4 (en) | High density gallium nitride devices using island topology | |
| DE212018000102U1 (de) | Halbleitervorrichtung | |
| KR101591517B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| DE102012103388A1 (de) | Lateraltransistor mit hoher Elektronenbeweglichkeit | |
| DE112008000826T5 (de) | Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat | |
| DE102014104061A1 (de) | Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen | |
| DE102009031378A1 (de) | Leistungstransistor | |
| DE102013206057A1 (de) | Integriertes schaltbauelement mit parallelem gleichrichterelement | |
| DE212019000150U1 (de) | SiC-Halbleiterbauteil | |
| DE112013007439T5 (de) | Halbleiteranordnung | |
| TWI733231B (zh) | 半導體裝置 | |
| KR950034822A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| DE112021003392B4 (de) | Halbleiterbauelement | |
| DE102016111836A1 (de) | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements | |
| CN112768523B (zh) | 半导体装置 | |
| DE112012003246T5 (de) | Siliziumkarbid-Halbleitervorrichtung | |
| CN116544276A (zh) | 调节式GaN器件及其制备方法 |