TWI732505B - 相變記憶體 - Google Patents
相變記憶體 Download PDFInfo
- Publication number
- TWI732505B TWI732505B TW109110784A TW109110784A TWI732505B TW I732505 B TWI732505 B TW I732505B TW 109110784 A TW109110784 A TW 109110784A TW 109110784 A TW109110784 A TW 109110784A TW I732505 B TWI732505 B TW I732505B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- phase change
- heater
- storage layer
- memory device
- Prior art date
Links
- 230000008859 change Effects 0.000 claims abstract description 146
- 239000012782 phase change material Substances 0.000 claims abstract description 50
- 230000004044 response Effects 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 80
- 239000000463 material Substances 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 238000002844 melting Methods 0.000 description 10
- 230000008018 melting Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000008439 repair process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008602 contraction Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 239000012777 electrically insulating material Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種相變記憶體（PCM），其包括第一電極、第二電極、儲存層和加熱器。該儲存層包括相變材料並且電耦合於第一電極和第二電極之間。加熱器設置於儲存層附近並且被配置為回應於通過加熱器的電流來加熱儲存層中的編程區域。加熱器經由不通過儲存層的電流路徑來耦合到電源。
Description
本發明涉及非揮發性記憶體領域，更具體而言，涉及相變記憶體（PCM）的方法和設備。
非揮發性記憶體廣泛用於各種電子裝置中，例如智慧型電話、智慧手錶、數位相機、USB隨身碟等。另外，非揮發性記憶體也是新興的針對硬碟的固態替代品。相變記憶體（PCM）是一種有前途的非揮發性記憶體，其利用相變材料在不同狀態（例如，晶態和非晶態）之間的大電阻率差。例如，相變材料在非晶相中比在晶相中具有更高的電阻率。
在相變記憶體裝置操作期間，具有窄脈衝寬度和大幅度的電流脈衝被注入相變材料的區域中。脈衝的電流迅速熔化相變材料，相變材料然後重新固化。該過程導致材料從晶態變為非晶態，即，從低電阻狀態變為高電阻狀態。該過程可以用作針對相變記憶體裝置的寫入步驟。如果高電阻代表資料“0”，則寫入“0”表示將材料從低電阻晶態改變為高電阻非晶態。另一方面，在非晶材料的該區域被施加以中等幅度和中等脈衝寬度的電流時，發生另一寫入步驟，並且材料從非晶態變為晶態，即，從高電阻狀態變為低電阻狀態。如果低電阻代表資料“1”，則寫入“1”表示將材料從高電阻非晶態改變為低電阻晶態。在應用中，在相變記憶體裝置處發生多次在“0”和“1”之間的切換。
在非晶相和晶相之間的切換過程是通過沿相變材料的區域中的電流路徑的焦耳（Joule）熱導致的。例如，在電流脈衝足夠大時，產生的熱量可以使沿電流路徑的截面的材料熔化或結晶。相變材料的品質密度通常在結晶時增大，並且因此在隨時間重複的循環之後，在相變材料中的應力加強。累積的應力連同品質密度的變化可能導致孔洞（void）的形成，尤其是在電極和相變材料之間的介面區域中。在孔洞阻擋了相變記憶體裝置的電流路徑時，不能夠再施通電流以讀取或寫入資訊。該路徑被阻擋，並且裝置受到永久性損傷。因此，孔洞的形成影響了相變記憶體裝置的可靠性。
因此，存在著通過減少孔洞形成並減小由孔洞形成導致的損傷來改善相變記憶體裝置可靠性的需求。公開的裝置涉及解決該問題和其他問題。
在一個方面中，本發明提供了一種相變記憶體（PCM）裝置，包括：第一電極和第二電極；包括相變材料的儲存層，所述儲存層電耦合於所述第一電極和所述第二電極之間；以及加熱器，所述加熱器設置於所述存儲層附近並且被配置為回應於通過所述加熱器的電流來加熱所述儲存層的編程區域，所述加熱器經由不通過所述存儲層的電流路徑來耦合到電源。
可選的，所述儲存層的所述編程區域沉積於所述第二電極的表面上。
可選的，所述記憶體還包括導體層，所述導體層電耦合於所述儲存層和所述第二電極之間。
可選的，所述導體層電耦合於所述儲存層的所述編程區域和所述第二電極之間。
可選的，所述導體層包括金屬材料。
可選的，所述導體層包括半導體材料。
可選的，所述導體層在平行於所述儲存層的平面中具有比所述第二電極小的截面。
可選的，所述導體層包括耦合於所述儲存層和所述第二電極之間的導體柱。
可選的，所述加熱器至少部分地圍繞所述第二電極的部分，所述第二電極的所述部分與所述儲存層相鄰。
可選的，所述第二電極的所述部分與所述儲存層的所述編程區域相鄰。
可選的，所述加熱器至少部分地圍繞所述儲存層的所述編程區域。
可選的，所述儲存層的所述編程區域包括所述儲存層的突出部分。
可選的，所述加熱器包括環形加熱元件。
可選的，所述加熱器與所述第一電極和所述第二電極電隔離。
可選的，所述加熱器的第一端子和第二端子分別電耦合到所述第一電極和所述第二電極。
可選的，所述加熱器與所述儲存層電隔離。
可選的，所述儲存層的所述編程區域佈置成遠離所述第一電極和所述第二電極。
可選的，所述記憶體還包括：設置於所述儲存層和所述第二電極之間的隔離層；其中，所述加熱器形成於所述隔離層之內。
可選的，所述記憶體還包括：設置於所述加熱器的相對兩側並且在所述第一電極和所述第二電極之間的第三電極和第四電極，所述第三電極和所述第四電極電耦合到所述加熱器。
可選的，所述儲存層包括基於Ge-Sb-Te(GST)的材料。
可選的，所述儲存層包括Ge
2Sb
2Te
5材料。
可選的，所述加熱器包括金屬加熱元件、陶瓷加熱元件或複合加熱元件。
可選的，所述加熱器包括鎳和鉻。
可選的，所述儲存層具有圓柱、橢圓柱、矩形柱或正方形柱的形狀。
可選的，所述儲存層的所述編程區域設置成遠離所述儲存層與所述第一電極之間的介面和所述儲存層與所述第二電極之間的介面。
本發明的其他方面可以由本領域的技術人員考慮到本發明的說明書、請求項和附圖而理解。
下文參考附圖描述了本發明的實施例中的技術方案。只要有可能，就將在所有附圖中使用相同的元件符號指示相同或相似部分。顯而易見地，所述實施例僅僅是本發明的實施例的一些而非全部。本領域中具有通常知識者基於本發明的實施例，所能輕易完成而獲得的其他實施例應當落在本發明的保護範圍之內。
圖1A、圖1B和圖1C示意性示出了根據本發明的實施例的示例相變記憶體（PCM）裝置100的結構。圖1A和圖1B是相變記憶體裝置100的截面圖，以及圖1C是相變記憶體裝置100沿圖1B的線AA’的另一截面圖。如 圖1A、圖1B和圖1C所示，該相變記憶體裝置100包括頂部電極101和底部電極102。相變記憶體裝置100還包括夾置於頂部電極101和底部電極102之間的儲存層103和隔離層104。在圖1A和圖1B中所示的示例中，隔離層104設置於儲存層103和底部電極102之間。在一些其他實施例中，隔離層104能夠設置於頂部電極101和儲存層103之間。
相變記憶體裝置100還包括導體層105、加熱器106和電極107和電極108。導體層105和加熱器106嵌入在隔離層104中。電極107和電極108至少部分地掩埋在隔離層104中。電極107和電極108電耦合到加熱器106並且被配置為向加熱器106提供電流。在圖1A和圖1B中所示的示例中，導體層105電耦合於儲存層103和底部電極102之間。在隔離層104被設置於頂部電極101和儲存層103之間的一些其他實施例中，導體層105可以電耦合於頂部電極101和儲存層103之間。
儲存層103可以包括相變材料，諸如基於Ge-Sb-Te（GST）的材料中的一種或多種材料。相變材料的一個示例為Ge
2Sb
2Te
5。相變材料可以在不同相態（例如晶相和非晶相）之間具有較大的電阻率對比。例如，相變材料可以在晶相中呈現出相對較低的電阻率，但在非晶相中呈現出相對較高電阻率，並且相變材料在非晶相中的電阻率可以比在晶相中的電阻率要高數百到數千倍。相變材料在被加熱時可以在不同相態之間切換。根據本發明，加熱器106可以用於加熱儲存層103的至少一部分，以改變儲存層103的至少一部分的相態（phase）。
在本發明中，儲存層103的可以被加熱器106加熱以改變相態的部分也稱為儲存層103的編程區域，該編程區域由圖1B中的元件符號109指示。編程區域109可以與導體層105相鄰並且與導體層105電耦合。可以通過向加熱器106施通電流，例如電流脈衝，來改變編程區域109的相態。在圖1B中所示的示例中，編程區域109具有圓頂（dome）形狀。在一些其他實施例中，編程區域109可以具有另一種形狀。編程區域109的形狀可以取決於各種因素，例如儲存層103的配置和/或屬性、和/或加熱器106的形狀和/或佈置。
加熱器106可以由具有適當電阻率的適當電阻材料製成，例如金屬材料、陶瓷材料或複合材料。例如，加熱器106可以由包括80%的鎳和20%的鉻的鎳鉻合金製成。根據用於形成加熱器106的材料，加熱器106可以包括金屬加熱元件、陶瓷加熱元件或複合加熱元件。在一些實施例中，所述加熱器包括鎳和鉻。
在圖1A、圖1B和圖1C中所示的示例中，加熱器106包括圍繞導體層105的端部的環形加熱元件。在一些其他實施例中，加熱器106可以部分地圍繞導體層105的端部。另外，加熱器106可以未必是環形或部分環形。在一些實施例中，加熱器106可以具有能夠至少部分地圍繞導體層105的端部的另一種形狀，例如正方形或部分正方形形狀、矩形或部分矩形形狀或橢圓或部分橢圓形狀、或包括以上示例形狀的兩種或更多種的組合的形狀。在一些實施例中，加熱器106不圍繞或部分地圍繞導體層105的端部。例如，加熱器106可以設置於導體層105的端部附近，只要儲存層103的一部分能夠被加熱器106加熱以改變相態即可。
在一些實施例中，加熱器106和導體層105的端部設置於儲存層103附近，例如，在編程區域109附近。加熱器106可以掩埋於隔離層104中並且通過隔離層104來與頂部電極101、底部電極102、導體層105和/或儲存層103電隔離。編程區域109的一部分可以物理接觸導體層105的端部的表面。加熱器106可以通過隔離層104的薄部分來與編程區域109和導體層105分開。
如圖1A、圖1B和圖1C中所示，電極107和電極108設置於加熱器106的相對兩側並且設置於在頂部電極101和底部電極102之間的位置處。電極107和電極108電耦合到加熱器106並且向加熱器106提供電流。在一些實施例中，在電流通過加熱器106時，加熱器106可以經由焦耳加熱來產生熱量，並且通過例如通過隔離層104的薄部分的熱傳遞，來加熱編程區域109。因此，在經由電極107和電極108向加熱器106施通電流時，編程區域109的溫度可以升高。
在一些實施例中，頂部電極101、底部電極102、電極107和電極108可以均具有片狀結構，並且包括一種或多種低電阻材料，例如金屬（例如，銅）和/或半導體材料（例如，多晶矽）。在一些實施例中，電極107和電極108可以均具有條狀結構。
隔離層104可以包括電絕緣材料，例如二氧化矽或氮化矽。
導體層105可以包括與頂部電極101和/或底部電極102相同的材料或不同的材料。在一些實施例中，導體層105可以包括一種或多種低電阻材料，例如，金屬（例如，銅）和/或半導體材料（例如，多晶矽，諸如n型多晶矽）。
在圖1A、圖1B和圖1C中所示的示例中，導體層105具有圓柱的形狀。在平行於儲存層103或底部電極102的平面中，導體層105的截面可以比儲存層103或底部電極102的截面更小或小得多。在一些其他實施例中，導體層105可以具有橢圓柱形、矩形柱形或正方形柱形。在一些實施例中，可以在導體層105和儲存層103之間形成薄層。例如，該薄層能夠改善在導體層105和儲存層103之間的介面品質。該薄層可以包括例如TiN。
下文描述了相變記憶體裝置100的示例操作。假設儲存層103初始處於具有低電阻的晶態中。當在短時段內向加熱器106施加大電流，例如，大電流脈衝時，編程區域109被加熱到高於相變材料的熔化溫度的溫度。在編程區域109中的相變材料熔化並且然後冷卻之後，編程區域109固化，但進入非晶態中。亦即，這種加熱-冷卻過程導致編程區域109從晶態變為非晶態。當在中等時段內向加熱器106施加中等電流，例如，中等電流脈衝時，編程區域109再次被加熱到高於相變材料的結晶溫度但低於相變材料的熔化溫度的溫度。在這個溫度下，編程區域109可以被重結晶。亦即，這種加熱過程導致編程區域109返回到晶態。
編程區域109和儲存層103的剩餘部分彼此電耦合，並且儲存層103的剩餘部分的電阻可以在相變記憶體裝置100的操作期間保持不變。因此，相變記憶體裝置100的電阻改變可以由編程區域109的電阻改變來確定，即由編程區域109的相變來確定。因此，相變記憶體裝置100的電阻可以用於檢測編程區域109是處於晶態還是非晶態，並且相變可以用於資料存儲。
根據本發明，經由電極107和電極108來為加熱器106通電。因此，即使在編程區域109中由於編程區域109的重複膨脹和收縮而導致形成孔洞，但是因為加熱器106不依賴於編程區域109來接收電流，所以加熱器106的操作不受影響。
在一些實施例中，加熱器106可以用作用於加熱編程區域109的唯一的加熱器。在一些其他實施例中，導體層105也可以由電阻材料形成，並且還充當加熱器。在寫入期間，可以經由頂部電極101和底部電極102來向導體層105施通電流，以產生焦耳熱，用於加熱編程區域109。在這些實施例中，導體層105和加熱器106可以一起加熱編程區域109。替代地，導體層105可以充當主要加熱器，以及加熱器106可以充當輔助加熱器。亦即，在正常操作期間，導體層105可以用於加熱（並且因此程式化）編程區域109。當在編程區域109中形成孔洞，所述孔洞導致在通過導體層105的電流路徑中的開路或異常大的電阻時，導體層105可能不再工作。在這種狀況下，加熱器106可以用於經過在一個或多個循環中加熱編程區域109以消除孔洞，來修復編程區域109，從而可以重新建立通過導體層105的電流路徑。
圖2示出了根據本發明的實施例，截面圖中的另一示例相變記憶體裝置200的示意性結構圖。相變記憶體裝置200類似於圖1A、圖1B和圖1C中所示的相變記憶體裝置100，除了相變記憶體裝置200還包括多個端子。上文結合圖1A、圖1B和圖1C所述的實施例的所有結構和材料特徵和變化可以應用於相變記憶體裝置200。如圖2中所示，相變記憶體裝置200包括頂部電極201、底部電極202、儲存層203、隔離層204、導體層205、加熱器206和耦合到加熱器206的電極207和電極208。加熱器206和導體層205設置於包括電絕緣材料的隔離層204中。頂部電極201、底部電極202、電極207和電極208可以均具有片狀結構，並且包括一種或多種低電阻材料，例如金屬（例如，銅）和/或半導體材料（例如，多晶矽）。導體層205可以包括與頂部電極201和/或底部電極202相同的材料或不同的材料。在一些實施例中，導體層205可以包括一種或多種低電阻材料，例如，金屬（例如，銅）和/或半導體材料（例如，多晶矽，諸如n型多晶矽）。
類似於相變記憶體裝置100的儲存層103，儲存層203可以包括相變材料，諸如基於GST的材料中的一種或多種材料。相變材料可以在不同相態（例如晶相和非晶相）之間具有較大電阻率對比。相變材料可以在被加熱時在不同相態之間切換。根據本發明，加熱器206可以用於加熱和改變儲存層203的編程區域（未示出）的相態。儲存層203的編程區域可以具有圓頂或另一種形狀，並且與導體層205相鄰並且與導體層205電耦合。
類似於相變記憶體裝置100的加熱器106，加熱器206可以由具有適當電阻率的電阻材料製成並且包括圍繞導體層205的端部的環形加熱元件。在一些其他實施例中，加熱器206可以具有另一種形狀並且完全或部分地圍繞或接近導體層205的端部。
在一些實施例中，加熱器206和導體層205的端部設置於儲存層203附近，例如，在儲存層203的編程區域附近。加熱器206可以掩埋於隔離層204中並且透過隔離層204來與頂部電極201、底部電極202、導體層205和/或儲存層203電隔離。儲存層203的編程區域的一部分可以物理接觸導體層205的端部的表面。
類似於相變記憶體裝置100的配置，電極207和電極208設置於加熱器206的相對兩側以及設置在頂部電極201和底部電極202之間的位置處。電極207和電極208電耦合到加熱器206並且向加熱器206提供電流。當經由電極207和電極208向加熱器206施通電流時，編程區域209的溫度可以升高。
如圖2中所示，頂部電極201和底部電極202分別電耦合到端子1和端子2，並且電極207和電極208分別電耦合到端子3和端子4。端子1、端子2、端子3和端子4可以形成兩個電隔離的電流路徑。一個電流路徑通過導體層205和儲存層203，以及另一個電流路徑通過加熱器206。
在一種操作模式中，經由端子3和端子4對加熱器206通電，以經由加熱儲存層203的編程區域來向儲存層203寫入資料。例如，可以向加熱器206供應較大或中等電流脈衝以加熱編程區域，以便在非晶相和晶相之間切換編程區域的相態。可以經由端子1和端子2，通過檢測儲存層203的電阻來執行讀取過程。例如，高電阻值可以代表資料“0”，而低電阻值可以代表資料“1”。如果電阻值異常高，則可能指示通過導體層205和儲存層203的路徑被阻擋。在這種狀況下，加熱器206可以用於經過在一個或多個循環中加熱編程區域，來修復編程區域。在這個過程期間可以發生重結晶或熔化加重結晶。
在一些其他實施例中，導體層205也可以由類似於加熱器206的電阻材料製成。在這些實施例中，可以實現另一種操作模式。在這種操作模式下，可以通過使用導體層205作為主要加熱器來加熱編程區域來執行寫入過程，而加熱器206被用作輔助加熱器，用於修復編程區域。因此，可以在寫入和讀取過程二者中都使用端子1和端子2，而修復過程中涉及到端子3和端子4。經由端子1和端子2，可以施加較大或中等電流脈衝，以在非晶態和晶態之間切換編程區域的相態，以向編程區域寫入資料。可以透過檢測儲存層203的電阻來執行讀取過程。如果電阻值異常高，則可能指示通過導體層205和儲存層203的電流路徑被阻擋。在這種狀況下，可以經由端子3和端子4對加熱器206通電，以經過在一個或多個循環中加熱編程區域來修復編程區域。在這個過程期間可以發生重結晶或熔化加重結晶。
圖3示出了根據本發明的實施例，截面圖中的另一示例相變記憶體裝置300的示意性結構圖。相變記憶體裝置300類似於圖2中所示的相變記憶體裝置200，除了相變記憶體裝置300包括不同的端子配置。上文結合圖2所述的實施例的所有結構和材料特徵和變化可以應用於相變記憶體裝置300。如圖3中所示，相變記憶體裝置300包括頂部電極301、底部電極302、儲存層303、隔離層304、導體層305、加熱器306和耦合到加熱器306的電極307和電極308。在一些實施例中，相變記憶體裝置300的頂部電極301、底部電極302、儲存層303、隔離層304、導體層305、加熱器306和電極307和電極308分別與相變記憶體裝置200的頂部電極201、底部電極202、儲存層203、隔離層204、導體層205、加熱器206和電極207和電極208相同或相似。
例如，儲存層303可以包括相變材料，諸如基於GST的材料中的一種或多種材料。相變材料可以在不同相態（例如晶相和非晶相）之間具有較大的電阻率對比。相變材料可以在被加熱時在不同相態之間切換。加熱器306可以用於加熱和改變儲存層303的編程區域（未示出）的相態。編程區域可以具有圓頂或另一種形狀，並且與導體層305相鄰並且與導體層305電耦合。
如圖3中所示，相變記憶體裝置300具有兩個端子：端子5和端子6。頂部電極301和電極307電耦合到端子5，並且底部電極302和電極308電耦合到端子6。圖3還示出了在端子5和端子6之間形成的兩個獨立電流路徑，即，通過加熱器306的第一電流路徑，和通過導體層305和儲存層303的第二電流路徑。圖3中的箭頭指示第一電流路徑和第二電流路徑中電流的示例方向。在一些其他實施例中，第一電流路徑和第二電流路徑中電流的方向可以與圖3中的箭頭所示那些方向相反。
如圖3中所示，第一電流路徑和第二電流路徑並聯電連接。因此，裝置300的電阻可以等於並聯連接的第一電流路徑和第二電流路徑的電阻。第一電流路徑的電阻可以是固定的並且由加熱器306確定。編程區域和儲存層303的剩餘部分彼此電耦合，並且儲存層303的剩餘部分的電阻可以在相變記憶體裝置300操作期間保持不變。因此，第二路徑的電阻的變化可以取決於編程區域的電阻的變化，即，取決於編程區域的相態。因此，相變記憶體裝置300在端子5和端子6之間的電阻可以用於檢測編程區域是處於晶態還是非晶態，並且編程區域的相變可以用於資料存儲。
下文描述了相變記憶體裝置300的示例操作。假設儲存層303初始處於具有低電阻的晶態中。還假設導體層305具有比加熱器306低得多的電阻。因此，初始由於加熱器306的電阻，第一電流路徑的電阻比第二電流路徑的電阻大得多。當在短時段內向裝置300施加大電流，例如，大電流脈衝時，該電流被分成沿第一電流路徑通過加熱器306的第一電流以及沿第二電流路徑通過導體層305和儲存層303的第二電流。通過加熱器306的第一電流可以在加熱器306中產生熱量，以加熱儲存層303的編程區域。在某些情況下，第二電流也可以產生一些可以加熱編程區域的熱量。因此，編程區域可以被加熱到高於相變材料的熔化溫度的溫度。在編程區域中的相變材料熔化並且然後冷卻之後，編程區域固化到非晶狀態中。亦即，這種加熱-冷卻過程導致編程區域從晶態變為非晶態。
當在中等時段內向裝置300施加中等電流，例如，中等電流脈衝時，再次將電流分成分別沿第一電流路徑和第二電流路徑流動的第一電流和第二電流。類似於上述大電流過程，通過加熱器306的第一電流能夠在加熱器306中產生熱量，並且第二電流也可以產生熱量。因此，編程區域被加熱到高於相變材料的結晶溫度但低於相變材料的熔化溫度的溫度。在這個溫度下，編程區域可以被重結晶。亦即，這種加熱過程導致編程區域返回到晶態。
根據本發明，經由第一電流路徑來為加熱器306通電。因此，即使例如由於編程區域重複的膨脹和收縮而導致在編程區域中沿第二電流路徑形成孔洞，但是因為加熱器306不依賴於第二電流路徑來接收電流，所以加熱器306的操作不受影響。因此，加熱器306可以用於加熱編程區域以修復編程區域。
在一些其他實施例中，導體層305也可以由電阻材料形成，並且還充當加熱器。在第二電流路徑導通時，這個加熱器和加熱器306能夠一起加熱編程區域。當在編程區域中形成孔洞，所述孔洞導致第二電流路徑中的開路或異常大的電阻時，導體層305可能不再工作。在這種狀況下，加熱器306可以用於經過在一個或多個循環中加熱編程區域以消除孔洞，來修復編程區域，從而可以重新建立第二電流路徑。
圖4A、圖4B和圖4C示意性示出了根據本發明實施例的另一示例相變記憶體裝置400的結構。圖4A和圖4B是相變記憶體裝置400的截面圖，以及圖4C是相變記憶體裝置400沿圖4A的線BB’的另一截面圖。如圖4A、圖4B和圖4C中所示，相變記憶體裝置400包括頂部電極401、底部電極402、儲存層403、隔離層404、導體層405、加熱器406和耦合到加熱器406的電極407和電極408。隔離層404，包括電絕緣材料，諸如二氧化矽或氮化矽，設置於儲存層403和底部電極402之間。加熱器406掩埋於隔離層404中，以及電極407和電極408至少部分地掩埋在隔離層404中。頂部電極401、底部電極402、電極407和電極408可以均具有片狀結構，並且包括一種或多種低電阻材料，例如金屬（例如，銅）和/或半導體材料（例如，多晶矽）。在一些實施例中，電極407和電極408可以均具有條狀結構。導體層405可以包括與頂部電極401和/或底部電極402相同的材料或不同的材料。在一些實施例中，導體層405可以包括一種或多種低電阻材料，例如，金屬（例如，銅）和/或半導體材料（例如，多晶矽，諸如n型多晶矽）。在圖4A和圖4B中所示的示例中，導體層405電耦合於儲存層403和底部電極402之間。
儲存層403可以包括相變材料，諸如基於GST的材料中的一種或多種材料。相變材料的一個示例為Ge
2Sb
2Te
5。相變材料可以在不同相態（例如晶相和非晶相）之間具有較大電阻率對比。例如，相變材料在晶相中可以呈現出相對較低電阻率，但在非晶相中呈現出相對較高電阻率。相變材料可以在被加熱時在不同相態之間切換。根據本發明，加熱器406可以用於加熱編程區域409（其為儲存層403的突出部分的一部分）（如圖4B所示），以改變編程區域409的相態。
在本發明中，編程區域409可以接觸導體層405並且與導體層405電耦合。可以透過向加熱器406施通電流，例如電流脈衝，來改變編程區域409的相態。在圖4A、圖4B和圖4C中所示的示例中，儲存層403的突出部分具有圓柱的形狀。在平行於儲存層403或接觸層405的平面中，突出部分的截面可以比儲存層403或接觸層405的截面更小或小得多。在一些其他實施例中，儲存層403的突出部分可以具有另一種形狀，例如橢圓柱形、矩形柱形或正方形柱形。
在本發明中，加熱器406可以由具有適當電阻率的電阻材料製成，例如金屬材料、陶瓷材料或複合材料。例如，加熱器406可以由包括80%的鎳和20%的鉻的鎳鉻合金製成。根據用於形成加熱器406的材料，加熱器406可以包括金屬加熱元件、陶瓷加熱元件或複合加熱元件。
如圖4A、圖4B和圖4C中所示，加熱器406可以包括圍繞編程區域409的環形加熱元件。在一些其他實施例中，加熱器406可以部分地圍繞編程區域409。另外，加熱器406可以未必是環形或部分環形。在一些實施例中，加熱器406可以具有能夠至少部分地圍繞編程區域409的另一種形狀，例如正方形或部分正方形形狀、矩形或部分矩形形狀、或橢圓或部分橢圓形狀、或包括以上示例形狀的兩種或更多種的組合的形狀。在一些實施例中，加熱器406不圍繞或部分地圍繞編程區域409。例如，加熱器406可以設置於編程區域409附近，只要編程區域409能夠被加熱器406加熱以改變相態即可。
在一些實施例中，加熱器406設置於儲存層403附近，例如，在編程區域409附近並且通過隔離層404的薄部分來與編程區域409和導體層405分開。加熱器406可以與頂部電極401、底部電極402、導體層405和/或儲存層403電隔離。
如圖4A、圖4B和圖4C中所示，電極407和電極408設置於加熱器406的相對兩側並且設置於頂部電極401和接觸層405之間的位置處。電極407和電極408電耦合到加熱器406並且向加熱器406提供電流。在一些實施例中，當電流通過加熱器406時，加熱器406可以經由焦耳加熱來產生熱量，並且透過例如經隔離層404的薄部分的熱傳遞來加熱編程區域409。因此，在經由電極407和電極408來向加熱器406施通電流時，編程區域409的溫度可以升高。
在一些實施例中，薄層可以形成於編程區域409和導體層405之間，例如，以改善在編程區域409和導體層405之間的介面品質。該薄層可以包括例如TiN。
下文描述了相變記憶體裝置400的示例操作。假設儲存層403初始處於具有低電阻的晶態中。當在短時段內向加熱器406施加大電流，例如大電流脈衝時，編程區域409被加熱到高於相變材料的熔化溫度的溫度。在編程區域409中的相變材料熔化並且然後冷卻之後，編程區域409固化，但進入非晶狀態中。亦即，這種加熱-冷卻過程導致編程區域409從晶態變為非晶態。當在中等時段內向加熱器406施加中等電流，例如，中等電流脈衝時，編程區域409再次被加熱到高於相變材料的結晶溫度但低於相變材料的熔化溫度的溫度。在這個溫度下，編程區域409可以被重結晶。亦即，這種加熱過程導致編程區域409返回到晶態。
編程區域409和儲存層403的剩餘部分彼此電耦合，並且儲存層403的剩餘部分的電阻可以在相變記憶體裝置400操作期間保持不變。因此，相變記憶體裝置400的電阻改變可以由編程區域409的電阻改變來確定，即由編程區域409的相變來確定。因此，相變記憶體裝置400的電阻可以用於檢測編程區域409是處於晶態還是非晶態並且相變可以用於資料存儲。
根據本發明，經由電極407和電極408來為加熱器406通電。因此，即使由於編程區域409的重複膨脹和收縮而導致在編程區域409中形成孔洞，但是因為加熱器406不依賴於編程區域409來接收電流，所以加熱器406的操作不受影響。
圖5示意性示出了根據本發明的實施例，截面圖中的另一示例相變記憶體裝置500的結構。相變記憶體裝置500類似於圖4A、圖4B和圖4C中所示的相變記憶體裝置400，除了相變記憶體裝置500不包括像導體層405的導體層。亦即，在相變記憶體裝置500中，儲存層直接接觸下部電極（lower electrode）。相變記憶體裝置500的其他部分的結構和材料特徵和變化可以與相變記憶體裝置400的那些結構和材料特徵和變化相同或相似。如圖5中所示，相變記憶體裝置500包括頂部電極501、底部電極502、儲存層503、隔離層504、加熱器506和耦合到加熱器506的電極507和電極508。
在一些實施例中，相變記憶體裝置500的頂部電極501、儲存層503、隔離層504、加熱器506和電極507和電極508與相變記憶體裝置400的頂部電極401、儲存層403、隔離層404、加熱器406和電極407和電極408相同或相似。在一些實施例中，可以通過與針對相變記憶體裝置400的相同或相似的方式來操作相變記憶體裝置500。另外，可以使用加熱器506通過與使用加熱器406修復相變記憶體裝置400相同或相似的方式來修復相變記憶體裝置500。
例如，隔離層504設置於儲存層503和底部電極502之間。加熱器506掩埋於隔離層504中。儲存層503可以包括相變材料。加熱器506可以用於加熱編程區域（未標記）（其為儲存層503的突出部分的一部分），以改變編程區域的相態。儲存層503的突出部分可以具有圓柱、橢圓柱、矩形柱或正方形柱的形狀。加熱器506可以具有環形形狀或另一種形狀，並可以至少部分地圍繞儲存層503的編程區域。加熱器506還可以設置成接近編程區域而不圍繞編程區域。電極507和電極508設置於加熱器506的相對兩側並且設置於頂部電極501和底部電極502之間的位置處。在一些實施例中，薄層可以形成於儲存層503和底部電極502之間，例如，以改善在儲存層503和底部電極502之間的介面品質。
圖6A和圖6B示意性示出了根據本發明的實施例，截面圖中的另一示例相變記憶體裝置600的結構。除了加熱器606的位置之外，相變記憶體裝置600類似於圖5中所示的相變記憶體裝置500。在相變記憶體裝置500中，加熱器506與底部電極502相鄰，而在相變記憶體裝置600中，加熱器606設置於遠離底部電極602一給定距離的位置處。上文結合圖5所述的實施例的大部分結構和材料特徵和變化可以應用於相變記憶體裝置600。如圖6中所示，相變記憶體裝置600包括頂部電極601、底部電極602、儲存層603、隔離層604、加熱器606和耦合到加熱器606的電極607和電極608。
在一些實施例中，相變記憶體裝置600的頂部電極601、加熱器606和電極607和電極608與相變記憶體裝置500的頂部電極501、加熱器506和電極507和電極508相同或相似。
例如，隔離層604設置於儲存層603和底部電極602之間。加熱器606掩埋於隔離層604中，所述隔離層包括一種或多種電絕緣材料。儲存層603可以包括相變材料，諸如基於GST的材料中的一種或多種材料。電極507和電極508設置於加熱器506的相對兩側並且佈置在頂部電極501和底部電極502之間的位置處。
類似於相變記憶體裝置500的儲存層503，相變記憶體裝置600的儲存層603具有由圖6A中的元件符號609指示的突出部分。加熱器606可以用於加熱編程區域610（其為突出部分609的部分），以改變編程區域610的相態。突出部分609可以具有圓柱、橢圓柱、矩形柱或正方形柱的形狀。在平行於儲存層603的平面中，突出部分609的截面可以比儲存層603的截面更小或小得多。加熱器606可以具有環形形狀或另一種形狀，並且可以至少部分地圍繞編程區域610。加熱器606還可以設置成接近編程區域610而不圍繞編程區域610。在一些實施例中，薄層可以形成於突出部分609和底部電極602之間，例如，以改善在突出部分609和底部電極602之間的介面品質。
如圖6A和圖6B中所示，編程區域610被設置為遠離底部電極602一給定距離。因此，編程區域610遠離突出部分609和底部電極602之間的介面一給定距離，即，遠離相變材料和導體之間的介面一給定距離。類似地，編程區域610也設置成遠離儲存層603和頂部電極601之間的介面另一距離。因此，不是編程區域610，而是在區域610外部的突出部分609的一部分物理地接觸底部電極602的表面。
下文描述了相變記憶體裝置600的示例操作。假設儲存層603初始處於具有低電阻的晶態中。當在短時段內向加熱器606施加大電流，例如，大電流脈衝時，編程區域610被加熱到高於相變材料的熔化溫度的溫度。在編程區域610中的相變材料熔化且並然後冷卻之後，編程區域610固化，但進入非晶狀態中。亦即，這種加熱-冷卻過程導致編程區域610從晶態變為非晶態。當在中等時段內向加熱器606施加中等電流，例如，中等電流脈衝時，編程區域610再次被加熱到高於相變材料的結晶溫度但低於相變材料的熔化溫度的溫度。在這個溫度下，編程區域610可以被重結晶。亦即，這種加熱過程導致編程區域610返回到晶態。
編程區域610和儲存層603的剩餘部分彼此電耦合，並且儲存層603的剩餘部分的電阻可以在相變記憶體裝置600的操作期間保持不變。因此，相變記憶體裝置600的電阻的改變可以由編程區域610的電阻的改變來確定，即由編程區域610的相變來確定。因此，相變記憶體裝置600的電阻可以用於檢測編程區域610是處於晶態還是非晶態並且相變可以用於資料存儲。
根據本發明，經由電極607和電極608為加熱器606通電。因此，即使由於編程區域610的重複膨脹和收縮而導致在編程區域610中形成孔洞，但是因為加熱器606不依賴於編程區域610來接收電流，所以加熱器606的操作不受影響。
當在編程區域610中形成孔洞，所述孔洞導致通過編程區域610的電流路徑中的開路或異常大電阻時，加熱器606可以用於經過在一個或多個循環中加熱編程區域610以消除孔洞，來修復編程區域610，從而可以重新建立通過編程區域610的電流路徑。
與編程區域位於導體和相變材料之間的介面處的前述實施例相比，編程區域610設置成遠離導體-相變材料介面。編程區域610不接觸在突出部分609和底部電極602之間的介面，並且也不接觸在儲存層603和頂部電極602之間的介面。由於導體-相變材料介面容易在結晶和重結晶過程期間形成孔洞，所以可以在一定程度上緩解孔洞形成問題。
在一些實施例中，可以通過與圖2和圖3中所述的相變記憶體裝置200和300相同的方式，經由頂部電極401、底部電極402和電極407和電極408來操作相變記憶體裝置400。例如，頂部電極401、底部電極402和電極407和電極408可以電連接到四個分別的端子或連接到僅兩個端子。
在一些實施例中，可以通過與圖2和圖3中所述的相變記憶體裝置200和300相同的方式，經由頂部電極501、底部電極502和電極507和電極508來操作相變記憶體裝置500。例如，頂部電極501、底部電極502和電極507和電極508可以電連接到四個分別的端子或連接到僅兩個端子。
在一些實施例中，相變記憶體裝置100、相變記憶體裝置400、相變記憶體裝置500和相變記憶體裝置600均可以代表PCM單元的設計。這樣的PCM單元可以用於構建用於2D或3D記憶體系統的二維（2D）或三維（3D）陣列。
儘管通過使用說明書中的具體實施例描述了本發明的原理和實現方式，但實施例的前述描述僅意在幫助理解本發明的方法和該方法的核心理念。同時，本領域中具有通常知識者可以根據本發明的理念對具體實現方式和應用範圍做出修改。總之，說明書的內容不應被視為對本發明的限制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1、2、3、4、5、6:端子
100、200、300、400、500、600:裝置
101、201、301、401、501、601:頂部電極
102、202、302、402、502、602:底部電極
103、203、303、403、503、603:儲存層
104、204、304、404、504、604:隔離層
105、205、305、405:導體層
106、206、306、406、506、606:加熱器
107、207、307、407、507、607:電極
108、208、308、408、508、608:電極
109、209、409、610:編程區域
609:突出部分
圖1A、圖1B和圖1C示出了根據本發明的實施例的相變記憶體（PCM）裝置的示意性結構圖；
圖2示出了根據本發明另一實施例的另一相變記憶體裝置的示意性結構圖；
圖3示出了根據本發明另一實施例的另一相變記憶體裝置的示意性結構圖；
圖4A、圖4B和圖4C示出了根據本發明另一實施例的另一相變記憶體裝置的示意性結構圖；
圖5示出了根據本發明另一實施例的另一相變記憶體裝置的示意性結構圖；以及
圖6A和圖6B示出了根據本發明另一實施例的另一相變記憶體裝置的示意性結構圖。
100:裝置
101:頂部電極
102:底部電極
103:儲存層
104:隔離層
105:導體層
106:加熱器
107:電極
108:電極
Claims (25)
- 一種相變記憶體裝置，包括： 第一電極和第二電極； 包括相變材料的儲存層，所述儲存層電耦合於所述第一電極和所述第二電極之間；以及 加熱器，所述加熱器設置於所述儲存層附近並且被配置為回應於通過所述加熱器的電流來加熱所述儲存層的編程區域，所述加熱器經由不通過所述儲存層的電流路徑來耦合到電源。
- 根據請求項1所述的相變記憶體裝置，其中，所述儲存層的所述編程區域設置於所述第二電極的表面上。
- 根據請求項1所述的相變記憶體裝置，還包括： 導體層，所述導體層電耦合於所述儲存層和所述第二電極之間。
- 根據請求項3所述的相變記憶體裝置，其中，所述導體層電耦合於所述儲存層的所述編程區域和所述第二電極之間。
- 根據請求項3所述的相變記憶體裝置，其中，所述導體層包括金屬材料。
- 根據請求項3所述的相變記憶體裝置，其中，所述導體層包括半導體材料。
- 根據請求項3所述的相變記憶體裝置，其中，所述導體層在平行於所述儲存層的平面中具有比所述第二電極小的截面。
- 根據請求項3所述的相變記憶體裝置，其中，所述導體層包括耦合於所述儲存層和所述第二電極之間的導體柱。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器至少部分地圍繞所述第二電極的部分，所述第二電極的所述部分與所述儲存層相鄰。
- 根據請求項9所述的相變記憶體裝置，其中，所述第二電極的所述部分與所述儲存層的所述編程區域相鄰。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器至少部分地圍繞所述儲存層的所述編程區域。
- 根據請求項1所述的相變記憶體裝置，其中，所述儲存層的所述編程區域包括所述儲存層的突出部分。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器包括環形加熱元件。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器與所述第一電極和所述第二電極電隔離。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器的第一端子和第二端子分別電耦合到所述第一電極和所述第二電極。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器與所述儲存層電隔離。
- 根據請求項1所述的相變記憶體裝置，其中，所述儲存層的所述編程區域設置成遠離所述第一電極和所述第二電極。
- 根據請求項1所述的相變記憶體裝置，還包括： 設置於所述儲存層和所述第二電極之間的隔離層； 其中，所述加熱器形成於所述隔離層之內。
- 根據請求項1所述的相變記憶體裝置，還包括： 設置於所述加熱器的相對兩側並且在所述第一電極和所述第二電極之間的第三電極和第四電極，所述第三電極和所述第四電極電耦合到所述加熱器。
- 根據請求項1所述的相變記憶體裝置，其中，所述儲存層包括基於Ge-Sb-Te(GST)的材料。
- 根據請求項20所述的相變記憶體裝置，其中，所述所述儲存層包括Ge 2Sb 2Te 5材料。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器包括金屬加熱元件、陶瓷加熱元件或複合加熱元件。
- 根據請求項1所述的相變記憶體裝置，其中，所述加熱器包括鎳和鉻。
- 根據請求項1所述的相變記憶體裝置，其中，所述儲存層具有圓柱、橢圓柱、矩形柱或正方形柱的形狀。
- 根據請求項24所述的相變記憶體裝置，其中，所述儲存層的所述編程區域設置成遠離所述儲存層與所述第一電極之間的介面和所述儲存層與所述第二電極之間的介面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/072353 WO2021142684A1 (en) | 2020-01-16 | 2020-01-16 | Phase-change memory |
| WOPCT/CN2020/072353 | 2020-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI732505B true TWI732505B (zh) | 2021-07-01 |
| TW202130004A TW202130004A (zh) | 2021-08-01 |
Family
ID=70999849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109110784A TWI732505B (zh) | 2020-01-16 | 2020-03-30 | 相變記憶體 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11707004B2 (zh) |
| CN (1) | CN111279501B (zh) |
| TW (1) | TWI732505B (zh) |
| WO (1) | WO2021142684A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12266402B2 (en) * | 2021-11-30 | 2025-04-01 | Stmicroelectronics S.R.L. | Phase change memory device with improved retention characteristics and related method |
| US12324365B2 (en) * | 2022-12-02 | 2025-06-03 | International Business Machines Corporation | Proximity heater to lower RRAM forming voltage |
| CN115867124B (zh) * | 2023-02-15 | 2023-04-28 | 长鑫存储技术有限公司 | 相变存储单元、相变存储器及其制备方法、电子设备 |
| US20240341205A1 (en) * | 2023-04-07 | 2024-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase Change Material In An Electronic Switch Having A Flat Profile |
| US12527003B2 (en) * | 2023-07-03 | 2026-01-13 | International Business Machines Corporation | Memory device with reduced threshold voltage |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080106929A1 (en) * | 2006-11-02 | 2008-05-08 | Rene Meyer | Electrochemical memory with heater |
| CN101512788A (zh) * | 2006-08-15 | 2009-08-19 | 美光科技公司 | 使用能量转换层的相变存储器元件、包含相变存储器元件的存储器阵列及系统以及其制作及使用方法 |
| US20120307546A1 (en) * | 2011-06-03 | 2012-12-06 | Commissariat A L'energie Atomique Et Aux Ene. Alt. | Non-volatile memory cell including a resistivity change material |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005004434A1 (de) * | 2005-01-31 | 2006-08-10 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen |
| US7479649B2 (en) * | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
| US7646006B2 (en) * | 2006-03-30 | 2010-01-12 | International Business Machines Corporation | Three-terminal cascade switch for controlling static power consumption in integrated circuits |
| US7473921B2 (en) * | 2006-06-07 | 2009-01-06 | International Business Machines Corporation | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement |
| JP2008053494A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7394089B2 (en) * | 2006-08-25 | 2008-07-01 | International Business Machines Corporation | Heat-shielded low power PCM-based reprogrammable EFUSE device |
| US11271151B2 (en) * | 2019-06-12 | 2022-03-08 | International Business Machines Corporation | Phase change memory using multiple phase change layers and multiple heat conductors |
-
2020
- 2020-01-16 WO PCT/CN2020/072353 patent/WO2021142684A1/en not_active Ceased
- 2020-01-16 CN CN202080000139.XA patent/CN111279501B/zh active Active
- 2020-03-30 TW TW109110784A patent/TWI732505B/zh active
- 2020-04-15 US US16/849,236 patent/US11707004B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101512788A (zh) * | 2006-08-15 | 2009-08-19 | 美光科技公司 | 使用能量转换层的相变存储器元件、包含相变存储器元件的存储器阵列及系统以及其制作及使用方法 |
| US20080106929A1 (en) * | 2006-11-02 | 2008-05-08 | Rene Meyer | Electrochemical memory with heater |
| US20120307546A1 (en) * | 2011-06-03 | 2012-12-06 | Commissariat A L'energie Atomique Et Aux Ene. Alt. | Non-volatile memory cell including a resistivity change material |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202130004A (zh) | 2021-08-01 |
| US11707004B2 (en) | 2023-07-18 |
| CN111279501B (zh) | 2021-05-14 |
| CN111279501A (zh) | 2020-06-12 |
| WO2021142684A1 (en) | 2021-07-22 |
| US20210226123A1 (en) | 2021-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI732505B (zh) | 相變記憶體 | |
| US8410527B2 (en) | Electrical fuse device based on a phase-change memory element and corresponding programming method | |
| CN101689402B (zh) | 包括相变材料和加热元件的电装置 | |
| CN103258569B (zh) | 多层相变存储器 | |
| KR100738092B1 (ko) | 상전이 메모리 소자의 멀티-비트 동작 방법 | |
| TW200919716A (en) | Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material | |
| JP4414326B2 (ja) | 相変化記憶素子及びその製造方法 | |
| CN101523505A (zh) | 具有双层底部电极的相变存储器 | |
| WO2008027279A2 (en) | Bottom electrode geometry for phase change memory | |
| CN101981721B (zh) | 多位相变存储单元 | |
| CN1996609A (zh) | 具有直径控制的接触的多位相变随机存取存储器(pram)及其制造和编程方法 | |
| GB2515567A (en) | Phase-Change memory cells | |
| JP5127920B2 (ja) | 電子装置及び電子装置の製造方法 | |
| US20120230100A1 (en) | Programmable phase-change memory and method therefor | |
| US11489111B2 (en) | Reversible resistive memory logic gate device | |
| KR100772116B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| JP2022521300A (ja) | 温度場制御型導電率変化デバイス | |
| TW201419478A (zh) | 應用單極可程式金屬化晶胞之記憶體裝置、積體電路與其製造方法 | |
| US20110079763A1 (en) | Phase change devices | |
| KR20070036940A (ko) | 상변환 기억 소자 및 그의 제조방법 |