[go: up one dir, main page]

TWI731421B - 半導體裝置的形成方法及半導體結構 - Google Patents

半導體裝置的形成方法及半導體結構 Download PDF

Info

Publication number
TWI731421B
TWI731421B TW108134746A TW108134746A TWI731421B TW I731421 B TWI731421 B TW I731421B TW 108134746 A TW108134746 A TW 108134746A TW 108134746 A TW108134746 A TW 108134746A TW I731421 B TWI731421 B TW I731421B
Authority
TW
Taiwan
Prior art keywords
fin
semiconductor
layers
forming
semiconductor layer
Prior art date
Application number
TW108134746A
Other languages
English (en)
Other versions
TW202029326A (zh
Inventor
王志豪
黃瑞乾
林群雄
江國誠
周智超
王培勳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202029326A publication Critical patent/TW202029326A/zh
Application granted granted Critical
Publication of TWI731421B publication Critical patent/TWI731421B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/3411—
    • H10P50/642—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H10P50/283—
    • H10P76/2041—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種方法包含在基底之上設置複數個第一半導體層和複數個第二半導體層，其中第一半導體層和第二半導體層具有不同的材料組成且交錯設置，且第一半導體層和第二半導體層在基底的第一區域和第二區域之上延伸；將第一半導體層和第二半導體層圖案化，以在第一區域中形成第一鰭及在第二區域中形成第二鰭；從第一鰭和第二鰭移除第一半導體層，使得圖案化的第二半導體層的第一部分在第一鰭中形成複數個第一懸浮奈米結構，且圖案化的第二半導體層的第二部分在第二鰭中形成複數個第二懸浮奈米結構；在第二鰭中的第二懸浮奈米結構上形成複數個第三半導體層；以及進行退火製程，以驅使第三半導體層中含有的材料進入對應的第二鰭中的第二懸浮奈米結構中。

Description

半導體裝置的形成方法及半導體結構
本發明實施例內容是有關於一種半導體結構及半導體裝置的形成方法，特別是有關於一種雙通道環繞式閘極(dual channel gate all around)電晶體裝置及其製造方法。
半導體積體電路(integrated circuit，IC)產業已經歷了快速的成長。積體電路(IC)的材料與設計的技術發展已經創造了積體電路的多個世代，而各個世代相較於前一世代具有更小且更複雜的電路。在積體電路演進的歷程中，功能密度(亦即單位晶片面積的互連裝置數量)普遍地增加，同時縮小幾何尺寸(亦即使用生產製程可產生的最小組件(或線))。此種縮小化製程通常經由增加生產效率和降低相關成本來提供效益。此種縮小化製程也增加了積體電路的處理和製造的複雜性，而為了實現這些發展，需要在積體電路的處理和製造上進行類似的開發。
舉例而言，現已導入多閘極(multi-gate)裝置，藉由增加閘極通道耦合的效應以增進閘極控制、減小關閉狀態(off-state)電流、以及減少短通道效應(short-channel effects，SCE)。多閘極裝置的一種是環繞式閘極 (gate-all-round，GAA)電晶體，其閘極結構環繞水平通道區域，以在通道區域的所有四側上提供通路。環繞式閘極電晶體與傳統互補式金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)的製程可兼容，這允許它們被大幅地縮小，同時保持閘極控制和減輕短通道效應。然而，當裝置尺寸縮小，環繞式閘極電晶體的製造仍是具挑戰性的。舉例而言，目前的方法使用分別的磊晶成長以及對堆疊的半導體層進行分別的圖案化，以達到實現環繞式閘極電晶體具有n型與p型之雙通道，但此方法無法在所有方面都令人滿意，特別是當裝置節距小至例如40奈米或低於40奈米。
本發明的一些實施例提供一種半導體裝置的形成方法。此方法包含：提供基底，在基底上設置複數個第一半導體層和複數個第二半導體層，其中此些第一半導體層和此些第二半導體層具有不同的材料組成且在垂直方向上交錯設置，其中此些第一半導體層和此些第二半導體層各自在基底的第一區域和第二區域之上延伸；將此些第一半導體層和此些第二半導體層圖案化，以在第一區域中形成第一鰭及在第二區域中形成第二鰭；從第一鰭和第二鰭移除此些第一半導體層，使得圖案化的此些第二半導體層的第一部分在第一鰭中形成複數個第一懸浮奈米結構(suspended nanostructure)，且圖案化的此些第二半導體層的第二部分在第二鰭中形成複數個第二懸浮奈米結構；在第二鰭中的此些第二懸浮奈米結構上形成複數個第三半導體層；以及進行退火製程，以驅使(drive)此些第三半導體層中含有的材料進入對應的第二鰭中的此些第二懸浮奈米結構中。
本發明的一些實施例提供一種方法。此方法包含：在第一鰭中形成複數個第一懸浮層以及在第二鰭中形成複數個第二懸浮層，其中此些第一懸浮層和此些第二懸浮層具有相同的第一半導體材料；在第二鰭中的此些第二懸浮層上磊晶成長複數個第三層，其中此些第三層包含第二半導體材料，第二半導體材料與第一半導體材料不同；以及驅使(drive)第二半導體材料從此些第三層遷移(migrate)進入對應的第二鰭中的此些第二懸浮層中。
本發明的一些實施例提供一種半導體結構。半導體結構包含基底；設置於基底上的鰭，鰭包含源極區、汲極區、及通道區設置於源極區和汲極區之間，通道區包含複數個通道，此些通道彼此垂直堆疊，且此些通道包含分布於其中的鍺；閘極堆疊，接合至鰭中的通道區；以及複數個閘極間隙物，設置於閘極堆疊以及鰭的源極區和汲極區之間。各通道包含中間區段，閘極堆疊藉由此些閘極間隙物接合兩個末端區段以環繞中間區段。各通道的中間區段中的鍺濃度高於各通道的兩個末端區段中的鍺濃度。
100:半導體結構
102、104:鰭
110:n型場效電晶體
112、114、122、124:源極/汲極區域
116、126:閘極堆疊
118、128:通道區域
120:p型場效電晶體
200:方法
202、204、206、208、210、212、213、214、216、218、220、222、224:操作步驟
302:基底
308、310、312:半導體層
310a:中間區段
310b:末端區段
320:第一區域
322:第二區域
332:接觸蝕刻停止層
323:溝槽
324:隔離部件
330:閘極間隙物
334:層間介電層
336:硬遮罩
340:通道
1210、1220、1230、1240、1250、1260:分布型態
A-A’、B-B’:線
C、C’、D、D’:點
S:間距
W:寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多特徵部件(feature)並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。
第1A圖和第1B圖分別是根據本發明實施例內容之多種面向，所形成的一種半導體結構的俯視圖與立體圖。
第2圖是根據本發明實施例內容之多種面向，一種半導體裝置的形成方法的 流程圖。
第3、4、5、6、7、8A、8B、9A、9B、10A、10B、11A、11B、12A和12B圖是根據一些實施例，根據第2圖中的方法之在多個製程階段中的一種半導體裝置的剖面示意圖。
以下內容提供了很多不同的實施例或範例，用於實現本發明實施例的不同特徵部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件可不直接接觸的實施例。另外，在本發明實施例所述的各個範例中可能重複元件符號及/或字母。此重複是為了簡潔及清晰之目的，本身並不表示在各個實施例及/或配置之間的關係。
另外，本發明實施例中，一個部件形成在另一部件上、連接至另一部件、及/或耦接至另一部件可包含以直接接觸形成部件的實施例，且亦可包含在兩個部件之間插入額外部件以使得兩個部件不直接接觸的實施例。此外，一些空間上的相關用語，例如，「下部(lower)」、「上部(upper)」、「水平(horizontal)」、「垂直(vertical)」、「之上(above)」、「上方(over)」、「之下(below)」、「下方(beneath)」、「向上(up)」、「向下(down)」、「頂部(top)」、「底部(bottom)」、等等，以及其衍生詞(例如，「水平地(horizontally)」、「向下地(downwardly)」、「向上地(upwardly)」、 等等)可用於本文中，以便易於描述一個部件與另一個部件之間的關係。這些空間上的相關用語涵蓋包含部件之裝置的不同方位。此外，當使用「約(about)」、「大約(approximate)」或其類似用語等來描述數字或數字範圍時，此用語用來表示涵蓋包含此數字之合理範圍內的數字，例如是在所述數字的±10%內，或者是本技術領域中具有通常知識者所理解的其他數值。例如，「約5奈米」之用語包含4.5奈米至5.5奈米的尺寸範圍。
本發明實施例是有關於半導體裝置及其製造方法，特別是有關於雙通道環繞式閘極電晶體裝置及其製造方法。
本文呈現一種稱為環繞式閘極(gate-all-round，GAA)裝置的多閘極電晶體的實施例。環繞式閘極裝置包含其閘極結構或一部分閘極結構形成在通道區域的四側上(例如，環繞通道區域的一部份)的任何裝置。環繞式閘極裝置可以用來實現n型與p型電晶體，通常稱為雙通道電晶體(dual channel transistor)，其具有位於兩個靠近的鰭上的垂直堆疊的n型通道和p型通道。環繞式閘極雙通道電晶體在許多積體電路中是很有用的，但一些製造方法遭受到多種問題。舉例而言，一些方法需要使用分別的磊晶成長以及對堆疊的半導體層進行分別的圖案化，以達到實現環繞式閘極雙通道電晶體。然而，此種方式通常增加製程的困難度(例如，難以在同一個裝置中使用一個蝕刻劑來移除n型半導體層而用另一個蝕刻劑來移除p型半導體層)，因而會導致缺陷。
本發明實施例藉由提供在多個鰭上形成雙通道環繞式閘極場效電晶體的改良方法來解決上述的問題。根據一些實施例，在成長交錯設置的第一半導體層(例如，矽)及第二半導體層(例如，矽鍺)之堆疊之後，一種方法直接將此堆疊圖案化而製作出第一鰭和第二鰭，接著移除第二半導體層以在 兩個鰭上製作出懸浮奈米結構(例如，奈米線(nanowire)或奈米片(nanosheet))。此方法免除多個步驟，例如是阻擋(blocking)及蝕刻第一堆疊、成長以相異於第一堆疊之方式交錯設置的n型與p型半導體層之第二堆疊、以及從第二堆疊移除n型半導體層(而保留p型半導體層)。取而代之，為了在第二鰭上建構p型鰭式場效電晶體，一種方法藉由成長薄的p型半導體層(例如，矽鍺)以環繞懸浮p型奈米結構並接著進行退火製程以將鍺驅使進入懸浮p型奈米結構，而將第二鰭的懸浮p型奈米結構轉換為p型奈米結構。在一範例中，鍺原子從矽鍺層被驅使進入由矽製成的n型通道。被驅使的鍺在通道之中形成了獨特的分布(例如，分布在通道的中間區段中、而不在通道的末端區段中)。如此一來，可以藉由簡化的製造流程而做出雙通道環繞式閘極場效電晶體。
需理解的是，首先，環繞式閘極裝置的通道區域可能包含奈米線通道、條形通道、及/或其他適合的通道構造。在一些實施例中，環繞式閘極裝置的通道區域具有垂直間隔開來的多個水平的奈米線、奈米片、及/或奈米條，使得環繞式閘極裝置成為堆疊的水平環繞式閘極裝置。本文所呈現的環繞式閘極裝置包含p型金屬氧化物半導體環繞式閘極裝置或n型金屬氧化物半導體環繞式閘極裝置。再者，環繞式閘極裝置具有一個或多個通道(例如，奈米線)與單一個連續閘極結構或多個閘極結構關聯。本技術領域中具有通常知識者可認知到可受益於本發明實施例的多個向面的其他半導體裝置範例。
第1A圖和第1B圖分別是使用本文揭露的實施例所形成的一種半導體結構100的俯視圖與立體圖。如第1A圖和第1B圖所示，半導體結構100包含兩個鰭102和鰭104，且例示的n型場效電晶體110和例示的p型場效電晶體120分別形成在鰭102和鰭104上。具體而言，n型場效電晶體110包含源極/汲極(S/D) 區域112和114以及夾設在源極/汲極(S/D)區域112和114之間的閘極堆疊116。類似地，p型場效電晶體120包含源極/汲極(S/D)區域122和124以及夾設在源極/汲極(S/D)區域122和124之間的閘極堆疊126。可以在各個鰭部件上形成一個或多個場效電晶體。各個場效電晶體的通道區域位於閘極下方，且屬於夾設在源極和汲極區域之間的對應的鰭的一部分。在本實施例中，n型場效電晶體110具有位於鰭102中的第一通道區域118，p型場效電晶體120具有位於鰭104中的第二通道區域128。如第1A圖所示，第一通道區域118和第二通道區域128各自包含用於電流傳導的奈米線或條形通道，奈米線或條形通道被閘極堆疊126所環繞。對於n型場效電晶體110，電流載子(電子)沿堆疊的矽奈米線或條形通道(例如，矽層)而流經過第一通道區域118，本文中將這認定為n型通道。對於p型場效電晶體120，電流載子(電洞)沿堆疊的矽鍺奈米線或條形通道(例如，Si1-yGey層)而流經過第二通道區域128，本文中將這認定為p型通道。藉由提供具有n型場效電晶體110與p型場效電晶體120且各自具有其通道材料組成的半導體結構100，可改善兩者的載子遷移率(carrier mobility)以及裝置效能。
第2圖是根據本發明實施例內容之多種面向，一種形成半導體裝置結構100的方法200的流程圖。方法200僅是範例，並非用以將本發明實施例的範圍限制在申請專利範圍中明確記載的範圍。可以在方法200之前、之間以及之後提供額外的操作步驟，本文所述的一些操作步驟可以被取代、移除、或改變順序而形成方法的額外實施例。以下搭配第1A~1B和3~12B圖及半導體結構100描述方法200的一些實施例。第8A、9A、10A和11A圖是方法200的中間操作步驟的半導體結構100的X切線(X-cut)方向剖面示意圖(沿第1A圖的線A-A’)，第3~7、8B、9B、10B和11B圖是方法200的中間操作步驟的半導體結構100的Y切 線(Y-cut)方向剖面示意圖(沿第1A圖的線B-B’)，鰭延伸的第一方向稱作X切線方向，金屬閘極延伸的第二方向稱作Y切線方向。因此，Y切線方向剖面示意圖與金屬閘極的長度方向平行，且與鰭的長度方向垂直。
在操作步驟202，方法200(第2圖)包含提供開始的半導體結構100。在一實施例中，半導體結構100包含基底302以及交錯設置的半導體層308和半導體層310之堆疊(第3圖)。此處提供的半導體結構100是用於描述的目的，並非必然將本發明實施例限定於任何數量的裝置、任何數量的區域、或任何結構或區域的構造。並且，如第3~12B圖所示的半導體結構是積體電路製程期間所製造的中間裝置、或其中的一部分，可包含靜態隨機存取記憶體(static random access memory，SRAM)及/或其他邏輯電路、被動組件、主動組件，被動組件例如是電阻、電容和電感之，主動組件例如是p型場效電晶體(PFETs)、n型場效電晶體(NFETs)、例如鰭式場效電晶體(FinFETs)之多閘極場效電晶體、金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)電晶體、雙極性電晶體、高電壓電晶體、高頻電晶體、其他記憶體單元、和前述之組合。
請參照第3圖，基底302可以是半導體基底，例如是矽基底。在一些實施例中，基底302包含多個層，包含形成在半導體基底上的導電或絕緣層。基底302可包含多種摻雜構造。舉例而言，可以將不同的摻雜型態(例如，n型井、p型井)形成於基底302中設計用於不同裝置類型(例如，n型場效電晶體、p型場效電晶體)的區域。在一些實施例中，基底302包含其他半導體，例如鍺、碳化矽、矽鍺、或鑽石。其他實施例中，基底302包含化合物半導體及/或合金半 導體。再者，基底302可選擇性地包含磊晶層，可以基於強化效能而應變(strained)，可包含絕緣層上覆矽(silicon-on-insulator)結構，及/或具有其他適合的強化部件。
仍參照第3圖，半導體結構100包含交替或交錯設置的半導體層308和半導體層310之堆疊(例如，半導體層310設置於半導體層308上，接著另一個半導體層308設置於半導體層310上，等等)。在一些實施例中，半導體層308和310在垂直方向上交錯設置，形成半導體堆疊。在多個實施例中，此堆疊包含任何數量的交錯設置的半導體層308和半導體層310。在一些實施例中，半導體層308和半導體層310具有不同的厚度。再者，半導體層308中的一層與另一層彼此可具有不同的厚度，且半導體層310中的一層與另一層彼此可具有不同的厚度。在一些實施例中，各個半導體層308和半導體層310的厚度可以是在從幾個奈米到幾十個奈米的範圍。在一實施例中，各個半導體層308的厚度可以是約5奈米至約10奈米的範圍，且各個半導體層310的厚度可以是約5奈米至約10奈米的範圍。請注意，雖然第3圖繪示半導體層308作為堆疊的最底層，半導體層310也可以做為最底層。堆疊的第一層可以比其他的半導體層308和半導體層310更厚。
兩種類型的半導體層308和半導體層310具有不同的組成。在多個實施例中，半導體層308具有的組成提供了與半導體層310不同的氧化速率及/或蝕刻選擇比。在一實施例中，半導體層308包含矽鍺(Si1-xGex)，而半導體層310包含矽。在一實施例中，各個半導體層310是未摻雜或實質上不具有摻雜物(亦即，具有約0cm-3至約1x1017cm-3的外來摻雜濃度)的矽，其中在(例如使用矽)形成半導體層310時不進行任何刻意的摻雜。在其他實施例中，各個半導體層310 是刻意摻雜的。在一範例中，半導體層310是由摻雜p型摻雜物或n型摻雜物的矽所製成，p型摻雜物例如是硼(B)、鋁(Al)、銦(In)和鎵(Ga)，n型摻雜物例如是磷(P)、砷(As)、銻(Sb)。在一些實施例中，各個半導體層308是包含少於50%(x<0.5)之莫耳比例的鍺的矽鍺(Si1-xGex)。舉例而言，半導體層308的矽鍺(Si1-xGex)中包含約15%至約35%之莫耳比例的鍺。再者，半導體層308可包含與上述都不同的組成，半導體層310可包含與上述都不同的組成。
在多個實施例中，半導體層308和半導體層310的至少其一包含其他材料，例如化合物半導體(例如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、或合金半導體(例如，GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及/或GaInAsP)、或上述的任意組合。可以基於不同的氧化速率及/或蝕刻選擇比而選擇半導體層308和半導體層310的材料。半導體層308和半導體層310可以如前所述是摻雜的或未摻雜的。
在一些實施例中，半導體層308和半導體層310是一層一層地從基底302的頂表面開始磊晶成長。在一範例中，各個半導體層308和半導體層310是經由分子束磊晶製程(MBE)、例如金屬有機化學氣相沉積製程(MOCVD)之化學氣相沉積製程(CVD)、及/或其他適合的磊晶製程而成長。在磊晶成長期間，基底302的晶體結構朝上延伸，使得半導體層308和半導體層310與基底302具有相同的晶向。
在操作步驟204，方法200(第2圖)包含將交錯設置的半導體層308和半導體層310圖案化，以形成從基底302延伸的一個或多個鰭。請參照如第4圖所示的範例，半導體結構100包含在第一區域320中的鰭102以及在第二區域322中的鰭104。鰭102和鰭104各自包含半導體層308和半導體層310之堆疊。雖 然繪示兩個鰭用於說明，可以形成任何適合數量的鰭。兩個鰭102和鰭104之間相隔的距離標示為間距(spacing)S。在一些實施例中，間距S是在約40奈米至約100奈米的範圍。在一些實施例中，針對較緊密的裝置整合，間距S是在約15奈米至約40奈米的範圍。在一實施例中，基底302的第一區域320是定義為用於一個或多個n型場效電晶體的區域，基底302的第二區域322是定義為用於一個或多個p型場效電晶體的區域。值得注意的是，在其他實施例中，半導體結構100可以包含形成於第一區域320中的p型場效電晶體以及形成於第二區域322中的n型場效電晶體的區域。
操作步驟204包含多個製程，例如光微影及蝕刻。在一實施例中，操作步驟204包含先藉由光微影製程在半導體結構100之上形成遮罩元件。光微影製程可包含在半導體結構100之上形成光阻(或阻劑)，曝光此阻劑以形成定義多個幾何形狀的圖案，進行後曝光烘烤製程，以及將阻劑顯影以形成遮罩元件。接著，操作步驟204包含透過遮罩元件來蝕刻第一區域320和第二區域322中的半導體層308和半導體層310，以在其中形成溝槽323。蝕刻製程可包含一個或多個乾式蝕刻製程、濕式蝕刻製程、及其他適合的蝕刻技術。舉例而言，乾式蝕刻製程可採用含氧氣體、含氟氣體(例如，CF4、SF6、CH2F2、CHF3及/或C2F6)、含氯氣體(例如，Cl2、CHCl3、CCl4及/或BCl3)、含溴氣體(例如，HBr及/或CHBr3)、含碘氣體、其他適合的氣體及/或電漿、及/或上述的任意組合。在一實施例中，濕式蝕刻製程的蝕刻劑包含稀釋的氫氟酸(DHF)、氫氧化鉀(KOH)溶液、氨、包含氫氟酸(HF)、硝酸(HNO3)和/或乙酸(CH3COOH)的溶液、或其他適合的濕式蝕刻劑。蝕刻之後，半導體層308和半導體層310的存留部分成為鰭102和鰭104，並定義出在鰭102和鰭104之間且環繞鰭102和鰭104的溝槽 323。蝕刻製程可更凹陷進入基底302中。在一些實施例中，蝕刻製程是設計來過蝕(over-etch)進入基底302中，以確保基底302會從溝槽323暴露出來。
在一實施例中，使用相同的圖案化步驟(而非使用分開的圖案化步驟一個一個依序形成)同時形成鰭102和鰭104。舉例而言，使用相同的光微影和蝕刻製程形成鰭102和鰭104，而可以接著在其上形成n型和p型雙通道環繞式閘極電晶體。相對於其他方法使用分別的磊晶成長以及對堆疊的半導體層進行分別的圖案化以達到實現雙通道環繞式閘極電晶體，此種一個簡單的圖案化方式具有優勢。
在操作步驟206，方法200(第2圖)包含在鰭102和鰭104之間並環繞鰭102和鰭104而形成隔離部件324。請參照第5圖，隔離部件324是由氧化矽、氮化矽、氮氧化矽、摻氟矽玻璃(fluoride-doped silicate glass)、低介電常數介電材料、及/或其他適合的絕緣材料所形成。在一些實施例中，隔離部件324是淺溝槽隔離(shallow trench isolation，STI)部件。操作步驟206包含多個製程，例如沉積和蝕刻。在一些實施例中，方法200的操作步驟206包含在溝槽323中沉積介電材料，例如氧化矽。介電材料可以藉由化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)、物理氣相沉積(PVD)、熱氧化、或其他技術所形成。在一些實施例中，進行化學機械研磨(CMP)製程以平坦化半導體結構100的頂表面。之後，藉由選擇性蝕刻將介電材料凹陷以形成隔離部件324，隔離部件324將基底302及/或磊晶堆疊(半導體層308/半導體層310)的多個部分隔離開來。選擇性蝕刻可包含濕式蝕刻及/或乾式蝕刻以選擇性地回蝕(etch back)隔離部件324。
方法200包含接著在鰭102和鰭104上形成場效電晶體。在一範例 中，方法200包含在第一區域320中的鰭102上形成n型場效電晶體，以及在第二區域322中的鰭104上形成p型場效電晶體。形成場效電晶體包含多個製程與操作步驟，會在後段接著敘述。
在操作步驟208，方法200(第2圖)包含分別在鰭102和鰭104之上形成虛設(dummy)閘極堆疊。在一實施例中，會在之後的閘極置換(gate-replacement)製程中移除虛設閘極堆疊。虛設閘極堆疊在第一通道區域118和第二通道區域128處接合鰭102和鰭104。虛設閘極堆疊包含一個或多個材料層。在本實施例中，虛設閘極堆疊包含多晶矽層。在一實施例中，虛設閘極堆疊更包含位於多晶矽層下方的介面層(例如，氧化矽)。多晶矽層是藉由適合的沉積製程所形成，例如是低壓化學氣相沉積(LPCVD)和電漿輔助化學氣相沉積(PECVD)。在一實施例中，虛設閘極堆疊的材料層先沉積作為毯覆層(blanket layers)，然後藉由一個或多個光微影和蝕刻製程進行圖案化，以形成虛設閘極堆疊。
在虛設閘極堆疊被圖案化之後，閘極間隙物(例如，如第8A圖所示的閘極間隙物330)形成於虛設閘極堆疊的側壁上。閘極間隙物330包含一個或多個介電材料，例如氧化矽、碳化矽、碳氧化矽(SiOC)、碳氧氮化矽(SiOCN)、其他適合的低介電常數介電材料、或上述的任意組合。在一些實施例中，是經由使用適合的方法沉積間隙物層以毯覆半導體結構100，接著採用非等向性蝕刻製程蝕刻間隙物層，以從虛設閘極堆疊的頂表面以及鰭(例如，鰭102和鰭104)的頂部及側壁表面移除間隙物層的一些部分，而形成閘極間隙物330，其中適合的沉積方法例如是化學氧化(chemical oxidation)、熱氧化、原子層沉積(ALD)或化學氣相沉積(CVD)。存留在虛設閘極堆疊的側壁表面上的間隙物層實質 上保存下來並成為閘極間隙物330。在一實施例中，非等向性蝕刻製程是乾式(例如，電漿)蝕刻製程。
在操作步驟210，方法200包含在n型場效電晶體110的源極/汲極區域112和114中及在p型場效電晶體120的源極/汲極區域122和124中形成源極/汲極(S/D)部件。在一實施例中，形成源極/汲極部件包含藉由分子束磊晶(MBE)製程、化學氣相沉積(CVD)製程、及/或其他適合的磊晶成長製程來磊晶成長半導體層。在更一實施例中，源極/汲極部件原位(in-situ)或非原位(ex-situ)摻雜n型摻雜物或p型摻雜物。舉例而言，在一些實施例中，源極/汲極部件包含摻雜硼的矽鍺，以形成用於p型場效電晶體120的源極/汲極部件。在一些實施例中，源極/汲極部件包含摻雜磷的矽，以形成用於n型場效電晶體110的源極/汲極部件。
在操作步驟212，移除虛設閘極堆疊以暴露通道區域，例如是鰭102中的第一通道區域118和鰭104中的第二通道區域128。包含多晶矽層及其他位於多晶矽層下方的任何層的虛設閘極堆疊被移除以形成各別的開口。在一實施例中，移除虛設閘極堆疊包含一個或多個蝕刻製程，例如濕式蝕刻及/或乾式蝕刻。
在操作步驟213，方法200包含在暴露的通道區域中形成懸浮奈米結構(奈米線或奈米片)。懸浮奈米結構的形成包含選擇性蝕刻製程，以選擇性地從場效電晶體的各別的通道區域(或通道和源極/汲極區域)移除一個半導體層。參照第6圖的範例，將半導體層308(例如，Si1-xGex)從鰭102和鰭104的通道區域移除，而半導體層310(例如，矽)實質上存留作為通道。換言之，在第一通道區域118和第二通道區域128中，半導體層308(或其中的部分)被移除 了。如此一來，位於第一通道區域118和第二通道區域128中的半導體層310的一些部分懸浮於各別的開口中。因此，在操作步驟213之後，半導體層310(以及由半導體層310所轉換而成的層)也稱作第一通道區域118和第二通道區域128中的懸浮奈米結構。
在一實施例中，藉由選擇性濕式蝕刻製程來蝕刻預定要移除的半導體層，而具有不同組成的其他半導體層則保持實質上無變化。在一些實施例中，選擇性濕式蝕刻製程包含氟化氫(HF)或氫氧化銨(NH4OH)蝕刻劑。在一實施例中，當半導體層308包含矽鍺而半導體層310包含矽，選擇性移除矽鍺之半導體層308包含矽鍺氧化製程以及隨後移除矽鍺氧化物(SiGeOx)。在一範例中，矽鍺氧化製程包含形成以及圖案化多個遮罩層，使得氧化反應控制在矽鍺之半導體層308。在其他實施例中，矽鍺氧化製程是基於半導體層308和半導體層310的不同組成導致的選擇性氧化反應。在一些範例中，矽鍺氧化製程是藉由將半導體結構100暴露於濕式氧化製程、乾式氧化製程、或上述的組合而進行。之後，氧化的半導體層308包含矽鍺氧化物(SiGeOx)被蝕刻劑移除，此蝕刻劑例如是氫氧化銨(NH4OH)或稀釋的氟化氫(HF)。半導體層也可以藉由選擇性乾式蝕刻製程移除，而具有不同組成的其他半導體層則保持實質上無變化。在一些實施例中，選擇性乾式蝕刻製程包含氟化氫(HF)、氟氣(F2)、氟化碳(CFx)、氫氣基(hydrogen(H2)-based)蝕刻劑。
在第6圖的Y切線方向示意圖，存留的半導體層310繪示為具有橢圓形(這是因為半導體層310的部分蝕刻)，但須理解半導體層310可以是條形、或長方形(奈米片)、或任何以此示意圖方向看來適合的形狀。在一些實施例中，各個存留的半導體層310具有的厚度(在第6圖中標示為T)是約3奈米至約8 奈米，各個存留的半導體層310具有的寬度(在第6圖中標示為W)是約5奈米至約30奈米。
為了實現n型與p型雙通道，方法200包含接著將鰭104中的第二通道區域128從第一型轉換為第二型(例如，從n型至p型，或從p型至n型)。在一範例中，方法200包含在鰭102中形成第一型(例如，n型)第一通道區域118以及在鰭104中形成第二型(例如，p型)第二通道區域128。第二通道區域128的轉換包含多個製程與操作步驟，例如操作步驟214、216和218，會在後段接著敘述。
在操作步驟214，方法200(第2圖)包含在半導體結構的頂表面上形成圖案化遮罩。如第7圖所示，圖案化遮罩覆蓋半導體結構100的第一區域320中的鰭102，且包含將第二區域322中的鰭104暴露出來的開口。在一實施例中，圖案化遮罩包含設置在第一區域320上的硬遮罩336(而非例如是圖案化阻劑層之類的軟遮罩)。在一些實施例中，硬遮罩336包含氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、碳氧氮化矽、其他半導體材料、及/或其他介電材料。在一實施例中，硬遮罩336的厚度是在約1奈米至約40奈米的範圍。硬遮罩336是由熱氧化、化學氣相沉積(CVD)、原子層沉積(ALD)、或其他適當的方法所形成。硬遮罩336是經由使用任何適合的方法來進行圖案化，例如光微影製程，其可包含在硬遮罩336上形成阻劑層、以微影曝光製程將阻劑曝光、進行後曝光烘烤製程、將光阻層顯影以形成圖案化光阻層而暴露出部分的硬遮罩336、將硬遮罩336圖案化、以及最終移除圖案化阻劑層。微影製程可以由其他適合的技術所取代，例如電子束寫入(e-beam writing)、離子束寫入(ion-beam writing)、無遮罩圖案化(maskless patterning)、或分子印刷(molecular printing)。
在操作步驟216，方法200包含形成半導體層312以環繞位於鰭104中(而非鰭102中)的各個奈米線或條形半導體層310。由於半導體層312是用來將鰭104中的第二通道區域128從第一型(例如，n型)轉換為第二型(例如，p型)，半導體層312具有與半導體層310相異的組成。在多個實施例中，半導體層312具有的組成提供了與半導體層310不同的氧化速率及/或蝕刻選擇比。在一實施例中，半導體層312包含矽鍺(Si1-xGex)，而半導體層310包含矽。在一些實施例中，各個半導體層312是包含約10%至約100%(0.1
Figure 108134746-A0305-02-0019-1
x
Figure 108134746-A0305-02-0019-2
1)之莫耳比例的鍺的矽鍺(Si1-xGex)。各個半導體層312中的足夠的鍺含量助於將鰭104中的第二通道區域128從第一型(例如，n型)轉換為第二型(例如，p型)。舉例而言，半導體層312的矽鍺(Si1-xGex)中包含約第二通道區域128從第一型60%至約80%之莫耳比例的鍺。此種鍺含量範圍結合後續的製程步驟有效地將轉換為第二型。再者，半導體層312可包含與上述都不同的組成。
在一些實施例中，半導體層312是從半導體層310的頂表面開始磊晶成長。舉例而言，各個半導體層312是經由分子束磊晶製程(MBE)、例如金屬氧化物化學氣相沉積製程(MOCVD)之化學氣相沉積製程(CVD)、及/或其他適合的磊晶製程而成長。磊晶成長方式使得半導體層312的材料形成與半導體層310具有相同的晶格。在一些實施例中，各個半導體層312是共形層(conformal layer)且具有實質上均勻的厚度。如第8A和8B圖所示，各個半導體層312具有的厚度是約2奈米至約5奈米。在一些實施例中，半導體層310與周圍的半導體層312之間的厚度比值是約2：1至約4：1。換言之，半導體層312比對應的半導體層312更薄。此種厚度比值提供了足夠的鍺含量以將半導體層312從n型轉換為p型。
如第8A圖所示，各個半導體層310包含中間區段310a以及兩個末端區段310b，其中中間區段310a懸浮在空間中(且在後續步驟中會被閘極堆疊126所環繞)，而末端區段310b經由閘極間隙物330接合(例如，被圍繞或環繞)。在一實施例中，由於僅中間區段310a暴露出來，半導體層312僅在懸浮奈米結構的中間區段310a磊晶成長，而不在懸浮奈米結構的末端區段310b磊晶成長。換言之，半導體層312僅形成在閘極接觸區域，且在閘極間隙物330停止(例如，不水平延伸進入閘極間隙物330或半導體層310被閘極間隙物330圍繞的部分)。
第8A圖中繪示了在之前步驟已經形成的其他部件，包含源極/汲極區域122和124、閘極間隙物330、接觸蝕刻停止層(CESL)332、以及層間介電層(ILD)334。源極/汲極區域122和124以及閘極間隙物330的形成已經在本文前段敘述。接觸蝕刻停止層332包含氮化矽、氧化矽、氮氧化矽(SiON)、及/或其他適合的材料。接觸蝕刻停止層332是在虛設閘極堆疊之後形成，且接觸蝕刻停止層332是藉由一個或多個方法所形成，包含電漿輔助化學氣相沉積(PECVD)、原子層沉積(ALD)及/或其他適合的方法。在一些實施例中，層間介電層334形成於接觸蝕刻停止層332之上，且包含的材料例如是四乙氧基矽烷(tetraethoxysilane，TEOS)氧化物、未摻雜矽酸鹽玻璃或摻雜氧化矽，摻雜氧化矽例如是硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、熔融矽石玻璃(fused silica glass，FSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼摻雜矽玻璃(boron doped silicon glass，BSG)、低介電常數介電材料、及/或其他適合的介電材料。層間介電層334是藉由可流動式化學氣相沉積(FCVD)、電漿輔助化學氣相沉積(PECVD)、或其他適合的方法所形成。再者，為了調整鰭104上的p型電晶體的特性，在一些實施例中，在操作步驟216之後(第8A圖和 第8B圖)，也可將n型摻雜物導入半導體層312及對應的半導體層310，n型摻雜物例如是磷(P)、砷(As)、銻(Sb)。
請參照第1A~1B、9A和9B圖，方法200的操作步驟218包含從半導體結構100移除圖案化遮罩(例如，硬遮罩336)。可以使用任何適合的移除製程，包含濕式蝕刻、乾式蝕刻、及/或反應性離子蝕刻。
請參照第1A~1B、10A和10B圖，方法200的操作步驟220包含進行退火製程以驅使半導體層312中的鍺進入對應的半導體層310中。半導體結構100暴露於含有氮、磷、或其他適合元素的氣體中。為了避免半導體層312(例如，矽鍺)被氧化，在一些實施例中，氣體不包含氧成分。為了控制所產生的通道的型態與特性而調整退火製程的條件。在一範例中，退火製程在介於約700℃至約1200℃的溫度進行。退火製程可以進行持續相對長的時間，例如是10秒至100秒(稱作「浸入式的(soaking)」)，或者可以進行持續相對短的時間，例如是幾百毫秒(milliseconds)至幾秒(例如，200毫秒至2秒)(稱作「尖峰式的(spiking)」)。
退火製程導致半導體層312中含有的鍺原子以及可能含有的矽原子擴散或遷移進入對應的半導體層310中。另一方面，半導體層310中含有的矽原子也可能擴散或遷移進入對應的半導體層312中。由於原子的遷移，導致半導體層312的鍺含量下降，而半導體層310的鍺含量上升。在一實施例中，在退火製程之後，各個半導體層312是包含約大於0%但等於或小於約70%(0.1
Figure 108134746-A0305-02-0021-6
x
Figure 108134746-A0305-02-0021-4
0.7)之莫耳比例的鍺的矽鍺(Si1-xGex)。此種鍺含量是半導體層312中的初始鍺濃度(例如，如前所述約10%至約80%)稀釋之後且有效地將第二通道區域128從第一型(例如，n型)轉換為第二型(例如，p型)的結果。在一實施例中，半導 體層310中的鍺含量改變使得半導體層310從n型轉換為p型。當半導體層310和半導體層312的材料組成變得相同或類似(例如，當鍺變得均勻地分布在半導體層310和半導體層312中)，各個半導體層312以及對應的半導體層310可有效結合而形成新的懸浮通道340。
由於懸浮奈米結構(通道340)是由對應的半導體層310和半導體層312結合而形成，鰭104中的懸浮奈米結構(通道340)可以比鰭102中的懸浮奈米結構(半導體層310)更厚且更寬。請參照第1A~1B、11A和11B圖，方法200的操作步驟222選擇性地包含進行修整(trimming)操作步驟以減小層的厚度及/或寬度。修整操作步驟使用任何適合的蝕刻製程，例如乾式蝕刻、溼式蝕刻、及/或反應性離子蝕刻。在一實施例中，鰭104中的懸浮奈米結構(通道340)被修整，而具有與鰭102中的懸浮奈米結構(半導體層310)大約相同的尺寸(例如，厚度及/或寬度)。
根據本文所述的一些實施例，被驅使的鍺原子以許多方式分布在懸浮奈米結構(通道340)中，分布方式可以經由控制退火製程的條件而調整。如前所述以及如第8A圖所示，當半導體層312是磊晶成長時，半導體層312附接至懸浮奈米結構的中間區段310a。因此，在退火製程期間。半導體層312中的鍺原子可能會大多數擴散至對應的懸浮奈米結構的中間區段310a(而非末端區段310b)中。第12A圖繪示在X切線方向(沿第11A圖中的線)的鍺的一例示性濃度分布型態。如第12A圖所示，各個通道340的中間區段中的鍺濃度高於通道340的兩個末端區段中的鍺濃度。可以使用任何適合的方法來決定濃度(例如，藉由決定平均濃度或中間濃度)。在一實施例中，各個通道340的中間區段中的鍺濃度是實質上均勻的，而各個通道340的兩個末端區段中的鍺濃度具有梯度變化 形態(gradient profile)(例如，從中間區段的高濃度漸漸下降直到濃度變成0)。需注意的是，由於在退火製程中的鍺遷移的延展(spreading)特性，鍺濃度可能會從第12A圖中的點C和C’開始下降，點C和C’可能與中間區段和一個末端區段的界面相隔幾個奈米的偏移距離。在一些實施例中(舉例而言，當退火製程具有較短的持續時間及/或較低的溫度)，鍺不會到達足夠遠而到達位於閘極間隙物330下方的源極區域122和汲極區域124。取而代之的是，鍺濃度到達第12A圖中的點D和D’時已經掉到0。因此，兩個末端區段直接接觸閘極間隙物330、源極區域122和汲極區域124，而兩個末端區段的至少一部分實質上不具有鍺。在一實施例中，通道340的整個末端區段都實質上不具有鍺。
第12B圖繪示在Y切線方向(沿第11B圖中的線)的鍺的一例示性模擬濃度分布型態。如第12B圖所示，各個通道340的核心部分中的鍺濃度可以是等於或低於通道340的邊緣部分中的鍺濃度。可以經由控制多個參數而實現不同的濃度分布型態，參數例如是半導體層312的厚度、半導體層312中的鍺濃度、及/或退火製程的條件。舉例而言，較厚的半導體層312提供較多的鍺原子，較長時間的退火製程(或以較高溫度進行)驅使鍺更進入通道340的核心，藉此導致較為均勻的鍺濃度分布。第12B圖繪示如何控制半導體層312的濃度分布型態的一個範例。
在第12B圖中，分布型態1210~1260呈現六種不同的參數組合的結果，繪示出各個特定的參數組合如何導致出半導體層312中的各個獨特的鍺濃度分布型態。具體而言，分布型態1210呈現當半導體層312的厚度是約4.5奈米至約5.5奈米、包含約50%至60%的鍺、且以約1200℃至約1300℃的尖峰式溫度進程(spiking temperature)退火。通道340的核心部分以及邊緣部分都達到約34%至 約38%的均勻的鍺濃度。在分布型態1220，半導體層312的厚度是約2.5奈米至約3.5奈米、包含與分布型態1210大致相同的鍺濃度、且以約1030℃至約1070℃的尖峰式溫度進程退火。通道340的邊緣部分達到約26%至約30%的鍺濃度，通道340的核心部分則達到稍微低一點的鍺濃度(約低1%)。在分布型態1230，半導體層312的厚度是約1.3奈米至約1.7奈米、包含與分布型態1210/1220大致相同的鍺濃度、且以約1030℃至約1070℃的溫度退火約4秒至約6秒。通道340的核心部分以及邊緣部分都達到約18%至約22%的鍺濃度。在分布型態1240，半導體層312的厚度是約1.3奈米至約1.7奈米、包含與分布型態1210/1220/1230大致相同的鍺濃度、且以與分布型態1220大致相同的溫度進程退火。鍺濃度具有梯度變化形態，從通道340的邊緣的最大濃度約18%至約22%下降至通道340的核心的最小濃度約11%至約13%。在一些實施例中，此種梯度變化形態是由相對較短時間的退火製程所造成(例如，時間不足以使鍺一路遷移到核心)。在分布型態1250，半導體層312的厚度是約1.3奈米至約1.7奈米、包含約23%的鍺、且以約1150℃至約1250℃的尖峰式溫度進程退火。通道340的核心部分以及邊緣部分都達到約9%至約11%的鍺濃度。最後，分布型態1260呈現一個參考案例，其中p型通道是由矽鍺製成，且在邊緣與中心部分包含約26%至約30%的鍺。如第12B圖所示，經由控制一個或多個參數而能夠達到不同的鍺分布型態，參數包含半導體層312中的鍺濃度、及/或退火製程的條件。各個特定的參數組合導向半導體層312中的獨特的鍺濃度分布型態。
在一實施例中，在操作步驟224(第2圖)，方法200包含繼續分別在鰭102和鰭104的第一通道區域118和第二通道區域128之上形成閘極堆疊116和126。請參照第1A圖的範例，閘極堆疊116和126填充通道區域中的開口且 環繞各個暴露出來的半導體層(例如，奈米線)，使得半導體層310位於第一通道區域118中，且半導體層312位於第二通道區域128中。閘極堆疊116和126具有類似的結構，但在一些實施例中使用不同的金屬及/或不同的層的厚度。在本實施例中，閘極堆疊包含一個介電層，此介電層可包含一或多層介電材料，且此介電層位於開口的內表面上並直接環繞各個通道半導體層。介電層包含的介電材料例如是氧化矽或氮氧化矽，且是由化學氧化(chemical oxidation)、熱氧化、原子層沉積(ALD)、化學氣相沉積(CVD)、及/或其他適合的方法所形成。在一些實施例中，介電層亦可包含高介電常數介電材料，例如是氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、其他適合的金屬氧化物、或上述的任意組合，並且可以藉由原子層沉積(ALD)及/或其他適合的方法所形成。閘極堆疊更包含閘極金屬堆疊及位於閘極金屬堆疊之上的金屬填充層，閘極金屬堆疊可包含位於介電層之上的一個或多個層。在一些實施例中，閘極金屬堆疊包含功函數金屬層，是p型功函數金屬層或n型功函數金屬層。p型功函數金屬層包含選自但不限於氮化鈦、氮化鉭、釕、鉬、鎢、鉑、或上述之任意組合所組成的群組中的金屬。n型功函數金屬層包含選自但不限於鈦、鋁、碳化鉭、碳氮化鉭，氮矽化鉭、或上述之任意組合所組成的群組中的金屬。在一些實施例中，p型功函數金屬層或n型功函數金屬層包含多個由化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍、及/或其他適合的製程所沉積的層。金屬填充層包含鋁、鎢、鈷、銅、及/或其他適合的材料，且是由化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍、及/或其他適合的製程所形成。在一些實施例中，閘極堆疊環繞垂直堆疊且水平定向的半導體層。因此，半導體結構100是堆疊的水平環繞式閘極(stacked horizontal gate-all-around，S-HGAA)裝置。在一實施例中， 在沉積閘極堆疊之後，進行化學機械研磨製程以平坦化半導體結構100的頂表面。
可以進行進一步的製程以完成半導體結構100的製造。舉例而言，此方法可包含繼續在基底302之上形成接觸開口、接觸金屬、及多種接觸件、導孔、線、以及多層互連部件(例如，金屬層和層間介電質)，用以連接多個部件，以形成可包含一個或多個多閘極裝置的功能電路。
儘管並非用於限定，本發明實施例內容的一個或多個實施例對於半導體裝置及其形成方法提供了許多益處。舉例而言，本發明實施例包含將雙通道環繞式閘極場效電晶體裝置形成在多個鰭上。根據一些實施例，在成長交錯設置的n型與p型導電層之後，一種方法直接將此堆疊圖案化而製作出第一鰭和第二鰭，接著移除p型導電層以在兩個鰭上製作出懸浮p型奈米結構。此方法接著藉由成長薄的p型半導體層(例如，矽鍺)以環繞懸浮p型奈米結構並接著進行退火製程以將鍺原子驅使進入懸浮p型奈米結構，而將第二鰭的懸浮p型奈米結構轉換為p型奈米結構。如此一來，可以藉由簡化的製造流程而做出雙通道環繞式閘極場效電晶體。在一些實施例中，通道在閘極接觸區域(而非閘極間隙物下方的末端區段)僅具有鍺。再者，本發明實施例可以整合至既有的互補式金屬氧化物半導體(CMOS)製程，而提供改善的製程容許度(process window)。
在一例示性的面向中，本發明實施例提供一種半導體裝置的形成方法。此方法包含提供基底，在基底上設置複數個第一半導體層和複數個第二半導體層，其中此些第一半導體層和此些第二半導體層具有不同的材料組成且在垂直方向上交錯設置，其中此些第一半導體層和此些第二半導體層各自在基 底的第一區域和第二區域之上延伸；將此些第一半導體層和此些第二半導體層圖案化，以在第一區域中形成第一鰭及在第二區域中形成第二鰭；從第一鰭和第二鰭移除此些第一半導體層，使得圖案化的此些第二半導體層的第一部分在第一鰭中形成複數個第一懸浮奈米結構(suspended nanostructure)，且圖案化的此些第二半導體層的第二部分在第二鰭中形成複數個第二懸浮奈米結構；在第二鰭中的此些第二懸浮奈米結構上形成複數個第三半導體層；以及進行退火製程，以驅使(drive)此些第三半導體層中含有的材料進入對應的第二鰭中的此些第二懸浮奈米結構中。
在一些實施例中，形成此些第三半導體層包含磊晶成長各第三半導體層，以環繞第二鰭中的對應的第二懸浮奈米結構，且其中此些第三半導體層和此些第二半導體層具有不同的材料組成。
在一些實施例中，在進行退火製程期間，此些第三半導體層中含有的材料均勻地分布在此些第二懸浮奈米結構的複數個中間區段(middle section)中，且以梯度變化形態(gradient profile)分布在此些第二懸浮奈米結構的複數個末端區段(end section)中。
在一些實施例中，由被驅使進入此些第二懸浮奈米結構中的材料所致，第一鰭中的此些第一奈米懸浮結構是用於n型電晶體，且其中第二鰭中的此些第二懸浮奈米結構是用於p型電晶體。
在一些實施例中，退火製程包含使用氣體，此氣體包含氮氣但不包含氧氣。
在一些實施例中，在退火製程之前，此些第三半導體層包含介於10%至100%之間的鍺，且其中在退火製程之後，此些第三半導體層包含不高於 70%的鍺。
在一些實施例中，在退火製程之後，各第三半導體層及其對應的第二半導體層共同在第二鰭中形成新懸浮通道，且此方法更包含修整(trim)第二鰭中的新懸浮通道以具有與第一鰭中的此些第一懸浮奈米結構大約相同的厚度。
在一些實施例中，此方法更包含在第一鰭之上形成第一閘極堆疊，其中第一閘極堆疊的一部份環繞此些第一懸浮奈米結構；以及在第二鰭之上形成第二閘極堆疊，其中第二閘極堆疊的一部份環繞此些第二懸浮奈米結構。
在另一例示性的面向中，本發明實施例提供一種方法。此方法包含在第一鰭中形成複數個第一懸浮層以及在第二鰭中形成複數個第二懸浮層，其中此些第一懸浮層和此些第二懸浮層具有相同的第一半導體材料；在第二鰭中的此些第二懸浮層上磊晶成長複數個第三層，其中此些第三層包含第二半導體材料，第二半導體材料與第一半導體材料不同；以及驅使(drive)第二半導體材料從此些第三層遷移(migrate)進入對應的第二鰭中的此些第二懸浮層中。
在一些實施例中，形成此些第一懸浮層和此些第二懸浮層包含形成複數個交錯設置的第一半導體之層與額外半導體材料之層；將交錯設置的此些層圖案化，以形成第一鰭和第二鰭；以及從圖案化的交錯設置的此些層移除額外半導體材料，藉此形成第一鰭中的此些第一懸浮層和第二鰭中的此些第二懸浮層。
在一些實施例中，磊晶成長此些第三層包含在矽的表面上磊晶成長矽鍺。
在一些實施例中，此些第三層藉由磊晶成長，使得各第三層和對 應的第二懸浮層的厚度比值是不小於1：4且不大於1：2。
在一些實施例中，藉由使用氮氣的退火製程將第二半導體材料驅使進入第二鰭中的此些第二懸浮層。
在一些實施例中，在退火製程之後，各第三層和對應的第二懸浮層共同在第二鰭中形成新懸浮通道，且此方法更包含修整第二鰭中的新懸浮通道以具有與第一鰭中的此些第一懸浮層大約相同的厚度。
在又一例示性的面向中，本發明實施例提供一種半導體結構。半導體結構包含基底；設置於基底上的鰭，鰭包含源極區、汲極區、及通道區設置於源極區和汲極區之間，通道區包含複數個通道，此些通道彼此垂直堆疊，且此些通道包含分布於其中的鍺；閘極堆疊，接合至鰭中的通道區；以及複數個閘極間隙物，設置於閘極堆疊以及鰭的源極區和汲極區之間。各通道包含中間區段，閘極堆疊藉由此些閘極間隙物接合兩個末端區段以環繞中間區段。各通道的中間區段中的鍺濃度高於各通道的兩個末端區段中的鍺濃度。
在一些實施例中，各通道的中間區段中的鍺濃度是實質上均勻的。
在一些實施例中，兩個末端區段的至少一部份直接接觸此些閘極間隙物、源極區及汲極區且實質上不具有鍺。
在一些實施例中，鰭是第一鰭，且此些通道是複數個第一通道且形成p型電晶體的一部份，其中此半導體結構更包含第二鰭，第二鰭設置於基底上且形成n型電晶體的一部份，其中第二鰭包含複數個第二通道，此些第二通道彼此堆疊，且其中各第二通道包含矽。
在一些實施例中，此些第一通道比此些第二通道具有更大的厚度 或寬度。
在一些實施例中，此些第一通道和此些第二通道包含複數個奈米線通道。
以上概述數個實施例之部件特徵，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
200:方法
202、204、206、208、210、212、213、214、216、218、220、222、224:操作步驟

Claims (15)

  1. 一種半導體裝置的形成方法，包括：提供一基底，在該基底上設置複數個第一半導體層和複數個第二半導體層，其中該些第一半導體層和該些第二半導體層具有不同的材料組成且在一垂直方向上交錯設置，其中該些第一半導體層和該些第二半導體層各自在該基底的一第一區域和一第二區域之上延伸；將該些第一半導體層和該些第二半導體層圖案化，以在該第一區域中形成一第一鰭及在該第二區域中形成一第二鰭；從該第一鰭和該第二鰭移除該些第一半導體層，使得圖案化的該些第二半導體層的一第一部分在該第一鰭中形成複數個第一懸浮奈米結構(suspended nanostructure)，且圖案化的該些第二半導體層的一第二部分在該第二鰭中形成複數個第二懸浮奈米結構；在該第二鰭中的該些第二懸浮奈米結構上形成複數個第三半導體層；以及進行一退火製程，以驅使(drive)該些第三半導體層中含有的材料進入對應的該第二鰭中的該些第二懸浮奈米結構中。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中形成該些第三半導體層包含磊晶成長各個該些第三半導體層，以環繞該第二鰭中的對應的該第二懸浮奈米結構，且其中該些第三半導體層和該些第二半導體層具有不同的材料組成。
  3. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在進行該退火製程期間，該些第三半導體層中含有的材料均勻地分布在該些第二懸浮奈米結構的複數個中間區段(middle section)中，且以梯度變化形態(gradient profile)分布在該些第二懸浮奈米結構的複數個末端區段(end section)中。
  4. 如申請專利範圍第1至3項任一項所述之半導體裝置的形成方法，其中在該退火製程之前，該些第三半導體層包含介於10%至100%之間的鍺，且其中在該退火製程之後，此些第三半導體層包含不高於70%的鍺。
  5. 如申請專利範圍第1至3項任一項所述之半導體裝置的形成方法，其中在該退火製程之後，各個該些第三半導體層及其對應的該些第二半導體層共同在該第二鰭中形成新懸浮通道，且該半導體裝置的形成方法更包含修整(trim)該第二鰭中的該新懸浮通道以具有與該第一鰭中的該些第一懸浮奈米結構大約相同的厚度。
  6. 如申請專利範圍第1至3項任一項所述之半導體裝置的形成方法，更包括：在該第一鰭之上形成一第一閘極堆疊，其中該第一閘極堆疊的一部份環繞該些第一懸浮奈米結構；以及在該第二鰭之上形成一第二閘極堆疊，其中該第二閘極堆疊的一部份環繞該些第二懸浮奈米結構。
  7. 一種半導體裝置的形成方法，包括：在一第一鰭中形成複數個第一懸浮層及在一第二鰭中形成複數個第二懸浮層，其中該些第一懸浮層和該些第二懸浮層具有相同的第一半導體材料；在該第二鰭中的該些第二懸浮層上，磊晶成長複數個第三層，其中該些第三層包含一第二半導體材料，該第二半導體材料與該第一半導體材料不同；以及驅使(drive)該第二半導體材料從該些第三層遷移(migrate)進入該第二鰭 中的對應的該些第二懸浮層中。
  8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中形成該些第一懸浮層和該些第二懸浮層包括：形成複數個交錯設置的該第一半導體之層與額外半導體材料之層；將交錯設置的該些層圖案化，以形成該第一鰭和該第二鰭；以及從圖案化的交錯設置的該些層移除該額外半導體材料，藉此形成該第一鰭中的該些第一懸浮層和該第二鰭中的該些第二懸浮層。
  9. 如申請專利範圍第7或8項所述之半導體裝置的形成方法，其中藉由使用氮氣的一退火製程將該第二半導體材料驅使進入該第二鰭中的該些第二懸浮層。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中在該退火製程之後，各個該些第三層和對應的該些第二懸浮層共同在該第二鰭中形成新懸浮通道，且該半導體裝置的形成方法更包含修整該第二鰭中的該新懸浮通道以具有與該第一鰭中的該些第一懸浮層大約相同的厚度。
  11. 一種半導體結構，包括：一基底；設置於基底上的一鰭，該鰭包含一源極區、一汲極區、及一通道區，該通道區設置於該源極區和該汲極區之間，該通道區包含複數個通道，該些通道彼此垂直堆疊，且該些通道包含分布於其中的鍺；一閘極堆疊，接合至該鰭中的該通道區；以及複數個閘極間隙物，設置於該閘極堆疊以及該鰭的該源極區和該汲極區之間，其中 各個該些通道包含一中間區段與兩個末端區段，該閘極堆疊環繞該中間區段，該些閘極間隙物接合上述兩個末端區段，各個該些通道的該中間區段中的鍺濃度高於同一個通道的上述兩個末端區段中的鍺濃度。
  12. 如申請專利範圍第11項所述之半導體結構，其中各個該些通道的該中間區段中的鍺濃度是實質上均勻的。
  13. 如申請專利範圍第11或12項所述之半導體結構，其中上述兩個末端區段的至少一部份直接接觸該些閘極間隙物、該源極區及該汲極區且實質上不具有鍺。
  14. 如申請專利範圍第11或12項所述之半導體結構，其中該鰭是一第一鰭，且該些通道是複數個第一通道且形成p型電晶體的一部份，其中該半導體結構更包含一第二鰭，該第二鰭設置於該基底上且形成n型電晶體的一部份，其中該第二鰭包含複數個第二通道，該些第二通道彼此堆疊，且其中各個該些第二通道包含矽。
  15. 如申請專利範圍第14項所述之半導體結構，其中該些第一通道比該些第二通道具有更大的厚度或寬度。
TW108134746A 2018-09-27 2019-09-26 半導體裝置的形成方法及半導體結構 TWI731421B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737269P 2018-09-27 2018-09-27
US62/737,269 2018-09-27
US16/366,946 2019-03-27
US16/366,946 US10804162B2 (en) 2018-09-27 2019-03-27 Dual channel gate all around transistor device and fabrication methods thereof

Publications (2)

Publication Number Publication Date
TW202029326A TW202029326A (zh) 2020-08-01
TWI731421B true TWI731421B (zh) 2021-06-21

Family

ID=69946432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134746A TWI731421B (zh) 2018-09-27 2019-09-26 半導體裝置的形成方法及半導體結構

Country Status (3)

Country Link
US (5) US10804162B2 (zh)
CN (1) CN110957223B (zh)
TW (1) TWI731421B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804162B2 (en) * 2018-09-27 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual channel gate all around transistor device and fabrication methods thereof
CN110970432A (zh) * 2018-09-28 2020-04-07 芯恩（青岛）集成电路有限公司 全包围栅纳米片互补反相器结构及其制造方法
EP3653568B1 (en) * 2018-11-14 2022-10-19 IMEC vzw A method for forming a semiconductor device comprising nanowire field-effect transistors
CN117038460A (zh) * 2019-01-21 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
DE102021103178A1 (de) * 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Rundum-gate-transistorvorrichtung und fertigungsverfahren
US12166124B2 (en) * 2020-06-26 2024-12-10 Intel Corporation Gate-all-around integrated circuit structures having germanium-doped nanoribbon channel structures
KR20220099596A (ko) 2021-01-06 2022-07-14 삼성전자주식회사 반도체 장치
US11894460B2 (en) * 2021-03-30 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nanosheet transistor and methods of fabrication thereof
FR3123502B1 (fr) * 2021-05-27 2024-01-05 Commissariat Energie Atomique Procédé de fabrication d'un transistor a structure de grille enrobante
CN113611743B (zh) * 2021-06-11 2022-06-07 联芯集成电路制造(厦门)有限公司 半导体晶体管结构及其制作方法
US12142657B2 (en) 2021-07-09 2024-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for multi-gate device and related methods
US12324216B2 (en) 2021-08-30 2025-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gates for multi-gate devices and fabrication methods thereof
US20230141914A1 (en) * 2021-11-10 2023-05-11 Intel Corporation Cladding and condensation for strained semiconductor nanoribbons
EP4181211A1 (en) * 2021-11-10 2023-05-17 INTEL Corporation Enriched semiconductor nanoribbons for producing intrinsic compressive strain
EP4428919A4 (en) * 2021-12-03 2025-03-19 Huawei Technologies Co., Ltd. FIELD EFFECT TRANSISTOR AND PREPARATION METHOD THEREOF, AND ELECTRONIC DEVICE
US20230282698A1 (en) * 2022-03-02 2023-09-07 Taiwan Semiconductor Manufacturing Company , Ltd. Semiconductor device and manufacturing methods thereof
US12408321B2 (en) * 2022-03-16 2025-09-02 Tokyo Electron Limited 3D horizontal memory cell with sequential 3D vertical stacking
CN114711063B (zh) * 2022-04-14 2023-11-03 中国农业科学院都市农业研究所 一种温室光热水一体化调控装置、方法及温室
US20250203967A1 (en) * 2023-12-15 2025-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20250220970A1 (en) * 2023-12-27 2025-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Channel formation in gate-all-around complementary metal-oxide-semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303303A1 (en) * 2014-04-18 2015-10-22 International Business Machines Corporation Nanowire fet with tensile channel stressor
US9508833B1 (en) * 2015-09-21 2016-11-29 International Business Machines Corporation Punch through stopper for semiconductor device
US9805988B1 (en) * 2016-12-01 2017-10-31 Globalfoundries Inc. Method of forming semiconductor structure including suspended semiconductor layer and resulting structure
US20180090494A1 (en) * 2016-09-28 2018-03-29 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8889564B2 (en) * 2012-08-31 2014-11-18 International Business Machines Corporation Suspended nanowire structure
CN103715087B (zh) * 2012-09-29 2016-12-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9318606B2 (en) * 2013-01-14 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of fabricating same
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
CN104347508B (zh) * 2013-07-24 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9035277B2 (en) * 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9324843B2 (en) * 2014-09-05 2016-04-26 International Business Machines Corporation High germanium content silicon germanium fins
US9276013B1 (en) * 2015-01-21 2016-03-01 International Business Machines Corporation Integrated formation of Si and SiGe fins
US9379182B1 (en) * 2015-02-03 2016-06-28 United Microelectronics Corp. Method for forming nanowire and semiconductor device formed with the nanowire
CN106033769B (zh) * 2015-03-12 2020-10-27 联华电子股份有限公司 纳米线结构及其制作方法
US9349860B1 (en) * 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
US9543419B1 (en) * 2015-09-18 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10529717B2 (en) * 2015-09-25 2020-01-07 International Business Machines Corporation Orientation engineering in complementary metal oxide semiconductor fin field effect transistor integration for increased mobility and sharper junction
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9754840B2 (en) * 2015-11-16 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal gate-all-around device having wrapped-around source and drain
CN109310742B (zh) * 2016-01-06 2022-12-02 哈佛学院校长同事会 使用gdf11的治疗防止体重增加、提高葡萄糖耐量并减轻脂肪肝
US9755017B1 (en) * 2016-03-01 2017-09-05 International Business Machines Corporation Co-integration of silicon and silicon-germanium channels for nanosheet devices
KR102426663B1 (ko) * 2016-03-02 2022-07-28 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102564325B1 (ko) * 2017-01-04 2023-08-07 삼성전자주식회사 다수의 채널 영역을 가지는 반도체 장치
US10553678B2 (en) * 2017-11-02 2020-02-04 International Business Machines Corporation Vertically stacked dual channel nanosheet devices
US10141403B1 (en) * 2017-11-16 2018-11-27 International Business Machines Corporation Integrating thin and thick gate dielectric nanosheet transistors on same chip
US10332999B1 (en) * 2018-03-09 2019-06-25 International Business Machines Corporation Method and structure of forming fin field-effect transistor without strain relaxation
US10446664B1 (en) * 2018-03-20 2019-10-15 International Business Machines Corporation Inner spacer formation and contact resistance reduction in nanosheet transistors
US10593673B2 (en) * 2018-05-15 2020-03-17 International Business Machines Corporation Nanosheet with single epitaxial stack forming off-set dual material channels for gate-all-around CMOS
US11158727B2 (en) * 2018-07-31 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for gate-all-around device with extended channel
US10804162B2 (en) * 2018-09-27 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual channel gate all around transistor device and fabrication methods thereof
US10892328B2 (en) * 2019-03-04 2021-01-12 International Business Machines Corporation Source/drain extension regions and air spacers for nanosheet field-effect transistor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303303A1 (en) * 2014-04-18 2015-10-22 International Business Machines Corporation Nanowire fet with tensile channel stressor
US9508833B1 (en) * 2015-09-21 2016-11-29 International Business Machines Corporation Punch through stopper for semiconductor device
US20180090494A1 (en) * 2016-09-28 2018-03-29 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
US9805988B1 (en) * 2016-12-01 2017-10-31 Globalfoundries Inc. Method of forming semiconductor structure including suspended semiconductor layer and resulting structure

Also Published As

Publication number Publication date
US10804162B2 (en) 2020-10-13
US11721594B2 (en) 2023-08-08
US20200105617A1 (en) 2020-04-02
CN110957223B (zh) 2023-05-23
US20210210390A1 (en) 2021-07-08
US20220301943A1 (en) 2022-09-22
US11532521B2 (en) 2022-12-20
US12198986B2 (en) 2025-01-14
TW202029326A (zh) 2020-08-01
US11251090B2 (en) 2022-02-15
US20230386936A1 (en) 2023-11-30
CN110957223A (zh) 2020-04-03
US20200144133A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI731421B (zh) 半導體裝置的形成方法及半導體結構
US11239341B2 (en) Horizontal gate all-around device having wrapped-around source and drain
CN109103262B (zh) 半导体结构及其制造方法
US11152338B2 (en) Semiconductor device and manufacturing method thereof
US12230692B2 (en) Self-aligned inner spacer on gate-all-around structure and methods of forming the same
KR102549861B1 (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
CN113539964A (zh) 制造半导体装置的方法
CN114975277A (zh) 半导体装置及其制造方法
US12520526B2 (en) Semiconductor devices with modified source/drain feature and methods thereof
CN114975122A (zh) 半导体结构的制造方法
US12040329B2 (en) Semiconductor device structure and methods of forming the same
US20250098259A1 (en) Semiconductor device structure and methods of forming the same
US20250359102A1 (en) Semiconductor devices and methods for forming the same
US20250113576A1 (en) Semiconductor device structure and methods of forming the same
TWI770827B (zh) 半導體結構與其製造方法