TWI731122B

TWI731122B - 半導體裝置之形成方法

Info

Publication number: TWI731122B
Application number: TW106124101A
Authority: TW
Inventors: 陳志壕; 陳文彥; 梁明中; 謝志宏; 孫書輝
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-04-10
Filing date: 2017-07-19
Publication date: 2021-06-21
Also published as: DE102017127364B4; US10157775B2; KR20180114490A; TW201838022A; US20180294185A1; KR102077261B1; CN108695241B; CN108695241A; DE102017127364A1

Abstract

於一形成圖案之方法中，形成包括底層、中間層以及第一罩幕層之堆疊結構。上述中間層包括第一蓋層、中介層以及第二蓋層。使用第一抗蝕圖案作為蝕刻罩幕以圖案化上述第一罩幕層。使用上述圖案化之第一罩幕層作為蝕刻罩幕以圖案化上述第二蓋層。形成第二罩幕層於上述圖案化之第二蓋層之上，並使用第二抗蝕圖案作為蝕刻罩幕以圖案化上述第二罩幕層。使用上述圖案化之第二罩幕層作為蝕刻罩幕以圖案化上述第二蓋層。使用上述圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層。使用上述圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

Description

半導體裝置之形成方法

本發明實施例係有關於一種形成半導體積體電路之方法，且特別有關於一種使用多層罩幕結構之圖案化之方法。

隨著半導體工業進入奈米技術製程節點以追求高裝置密度、高效能及低成本，在生產及設計上產生了更大的挑戰。舉例而言，多層罩幕結構係被用來形成接觸孔(導孔)及/或金屬連接。上述金屬連接位於設置於半導體裝置(例如：場效電晶體)上之層間介電層中且/或穿過上述層間介電層。

本發明實施例包括一種半導體裝置之形成方法，其包括形成堆疊結構於半導體基板上。上述堆疊結構包括底層、設置於底層上之中間層以及設置於中間層上之第一罩幕層。上述中間層包括設置於上述底層上之第一蓋層、設置於上述第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用第一抗蝕圖案作為蝕刻罩幕以圖案化上述第一罩幕層、使用上述圖案化之第一罩幕層作為蝕刻罩幕以圖案化上述第二蓋層、形成第二罩幕層於上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層上、使用第二抗蝕圖案作為蝕刻罩幕以圖案化上述第二罩幕層、使用上述圖案化之第二罩幕層作為蝕刻罩幕以圖案化上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層、使用上述已藉由使用圖案化之第二罩幕層而被圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層以及使用上述圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

本發明實施例亦包括一種半導體裝置之形成方法，其包括形成堆疊結構於半導體基板上。上述堆疊結構包括底層、設置於上述底層上之中間層以及設置於上述中間層上之第一罩幕層。上述中間層包括設置於上述底層上之第一蓋層、設置於上述第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用形成於第一罩幕層上之第一抗蝕圖案作為蝕刻罩幕以圖案化第一罩幕層、使用上述圖案化之第一罩幕層作為蝕刻罩幕以圖案化第二蓋層、形成第二罩幕層於上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層上、使用形成於第二罩幕層上之第二抗蝕圖案作為蝕刻罩幕以圖案化第二罩幕層、使用上述圖案化之第二罩幕層作為蝕刻罩幕以圖案化上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層、形成第三罩幕層於上述已藉由使用圖案化之第二罩幕層而被圖案化之第二蓋層上、使用形成於第三罩幕層上之第三抗蝕圖案作為蝕刻罩幕以圖案化上述第三罩幕層、使用上述圖案化之第三罩幕層作為蝕刻罩幕以圖案化上述已藉由使用圖案化之第二罩幕層而被圖案化之第二蓋層、使用上述已藉由使用圖案化之第三罩幕層而被圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層以及使用上述圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

本發明實施例更包括一種半導體裝置之形成方法，其包括形成堆疊結構於半導體基板上。上述堆疊結構包括底層、設置於上述底層上之中間層以及設置於上述中間層上之第一罩幕層。上述中間層包括設置於底層上之第一蓋層、設置於第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用第一抗蝕圖案作為蝕刻罩幕以圖案化第一罩幕層、使用上述圖案化之第一罩幕層作為蝕刻罩幕以圖案化上述第二蓋層、形成第二罩幕層於上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層上、使用第二抗蝕圖案作為蝕刻罩幕以圖案化上述第二罩幕層、使用上述圖案化之第二罩幕層作為蝕刻罩幕以圖案化上述已藉由使用圖案化之第一罩幕層而被圖案化之第二蓋層、使用上述已藉由使用圖案化之第二罩幕層而被圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層以及第一蓋層、形成塊狀間隔物層於上述圖案化之中介層及第一蓋層中並形成側壁間隔物於上述圖案化之中介層及第一蓋層之側壁上。上述中介層係由非晶矽所形成。

1:基板

5:第一層間介電層

10:下方裝置

11:閘極

12:源極/汲極

15、16:接觸

80:完成的圖案

102:接觸蝕刻停止層

104:第一襯層

106:第二層間介電層

108:第二襯層

110:氮化物層

112:第一蓋層

114:中介層

120:第二蓋層

122:第一下方罩幕層

124:第一上方罩幕層

126:第一抗蝕圖案

132:第二下方罩幕層

134:第二上方罩幕層

136:第二抗蝕圖案

142:第三下方罩幕層

144:第三上方罩幕層

146:第三抗蝕圖案

150:間隔物層

151:側壁間隔物

152:第四下方罩幕層

154:第四上方罩幕層

156:第四抗蝕圖案

P1、P2、P3、P4、P5、P6、P7:開口圖案

S1、S2、S3、S4、S5、S6、S7:寬度

S13、S15:間隙

L1、L2、L3、L4、L5:節距

D1、D2:蝕刻量

X1-X1、X2-X2、X3-X3:剖面線

X、Y、Z:方向

以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用來說明。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。

第1圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的剖面圖。

第2圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的剖面圖。

第3A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第3B圖係為對應第3A圖之剖面線X1-X1之例示性的剖面圖，第3C圖係為對應第3A圖之剖面線X2-X2之例示性的剖面圖。

第4A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第4B圖係為對應第4A圖之剖面線X1-X1之例示性的剖面圖，第4C圖係為對應第4A圖之剖面線X2-X2之例示性的剖面圖。

第5A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第5B圖係為對應第5A圖之剖面線X1-X1之例示性的剖面圖，第5C圖係為對應第5A圖之剖面線X2-X2之例示性的剖面圖。

第6A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第6B圖係為對應第6A圖之剖面線X1-X1之例示性的剖面圖，第6C圖係為對應第6A圖之剖面線X2-X2之例示性的剖面圖。

第7A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第7B圖係為對應第7A圖之剖面線X1-X1之例示性的剖面圖，第7C圖係為對應第7A圖之剖面線X2-X2之例示性的剖面圖。

第8A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第8B圖係為對應第8A圖之剖面線X1-X1之例示性的剖面圖，第8C圖係為對應第8A圖之剖面線X2-X2之例示性的剖面圖。

第9A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第9B圖係為對應第9A圖之剖面線X1-X1之例示性的剖面圖，第9C圖係為對應第9A圖之剖面線X2-X2之例示性的剖面圖。

第10A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第10B圖係為對應第10A圖之剖面線X1-X1之例示性的剖面圖，第10C圖係為對應第10A圖之剖面線X2-X2之例示性的剖面圖。

第11A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第11B圖係為對應第11A圖之剖面線X1-X1之例示性的剖面圖，第11C圖係為對應第11A圖之剖面線X2-X2之例示性的剖面圖。

第12A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第12B圖係為對應第12A圖之剖面線X1-X1之例示性的剖面圖，第12C圖係為對應第12A圖之剖面線X2-X2之例示性的剖面圖，第12D圖係為對應第12A圖之剖面線X3-X3之例示性的剖面圖。

第13A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第13B圖係為對應第13A圖之剖面線X1-X1之例示性的剖面圖，第13C 圖係為對應第13A圖之剖面線X2-X2之例示性的剖面圖，第13D圖係為對應第13A圖之剖面線X3-X3之例示性的剖面圖。

第14A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第14B圖係為對應第14A圖之剖面線X1-X1之例示性的剖面圖，第14C圖係為對應第14A圖之剖面線X2-X2之例示性的剖面圖，第14D圖係為對應第14A圖之剖面線X3-X3之例示性的剖面圖。

第15A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第15B圖係為對應第15A圖之剖面線X1-X1之例示性的剖面圖，第15C圖係為對應第15A圖之剖面線X2-X2之例示性的剖面圖。

第16A圖係為根據本發明一些實施例之一連續之半導體裝置之製程的其中一個步驟之例示性的平面圖(上視圖)，第16B圖係為對應第16A圖之剖面線X1-X1之例示性的剖面圖，第16C圖係為對應第16A圖之剖面線X2-X2之例示性的剖面圖。

應理解的是，以下所揭露之內容提供了用於實現本發明的不同特徵的許多不同的實施例或例子。以下描述具體的元件及其排列以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，元件的尺寸不限於所揭露的範圍或數值，且其可取決於製程條件及/或裝置所需之性質。此外，後文中描述第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。為了簡明起見，於圖中可能任意地放大或縮小元件的尺寸。

此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。此外，”由...所形成(made of)”的意思可為”包括(comprising)”或”由...所組成(consisting of)”。

本發明之各實施例係關於半導體裝置及其形成方法。在各實施例中，半導體裝置包括鰭式場效電晶體(fin field effect transistors，FinFETs)、環繞式閘極場效電晶體(gate all-around FET，GAA FET)及/或其他金屬氧化物半導體(MOS)電晶體，並搭配電容器、電阻器及/或其他電子元件。

半導體裝置包括互連結構(interconnect structure)。上述互連結構包括複數個互連圖案(或線)層。上述複數個互連圖案(或線)層具有導電圖案及複數個接觸孔/導孔(contact holes/vias)，其可用來將半導體晶片(或晶粒)之一部分/元件中之各特徵連接至上述晶片之其他部分/元件。上述互連結構及導孔結構係由如金屬之導電材料所形成，而在各實施例中半導體裝置包括數個互連層。

在不同層中之互連層圖案亦經由導孔相互耦接 (coupled)，上述導孔垂直地延伸於一或數個互連層之間。在一些實施例中，互連層圖案耦接至外部的元件且可代表位元線、訊號線、字元線及各種輸入/輸出連接。在一些本發明之實施例中，以鑲嵌製程形成任一互連結構，於上述鑲嵌製程中沉積一層之金屬間介電材料(inter-metal dielectric，IMD)、形成溝槽及導孔並以導電材料(例如：銅或鋁或各種合金)填充上述溝槽及導孔以及以化學機械研磨製程(chemical mechanical polishing，CMP)平坦化其表面。然而，在一些其他的實施例中亦可使用其他的圖案化技術。由於微影製程解析度上的限制，多重圖案化微影製程(multiple patterning lithograph processes)被使用來形成密集排列之內連線(interconnects)及/或導孔。

如第1圖所示，形成下方裝置10(例如：場效電晶體)於基板1之上。此外，下方裝置10係被第一層間介電層5所覆蓋。

在一實施例中，基板1係為矽基板。作為替代方案，基板1可包括其他元素半導體(例如：鍺)、化合物半導體(包括IV-IV族化合物半導體(例如：SiC及SiGe)、III-V族化合物半導體(例如：GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP))或上述之組合。非晶基板(amorphous substrates，例如：非晶矽或非晶SiC)或絕緣材料(例如：氧化矽)亦可被用來作為基板1。基板1可包括適當地以雜質(例如：p型或n型導電型態)摻雜之各種區域。

第一層間介電層5包括氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、摻氟矽玻璃(fluorine-doped silicate glass，FSG)或低介電常數(low-k)介電材料或任何其他適當之介電材料。可以化學氣相沉積製程(chemical vapor deposition，CVD)或其他適當之形成薄膜之製程形成第一層間介電層5。

舉例而言，下方裝置10可包括靜態隨機存取式記憶體(static random access memory，SRAM)及/或其他邏輯電路、被動元件(例如：電阻器、電容器及電感器)以及主動元件(例如：P通道場效電晶體(PFET)、N通道場效電晶體(NFET)、金屬氧化物半導體場效電晶體(MOSFET)、互補式金屬氧化物半導體場效電晶體(CMOS)、鰭式場效電晶體(FinFET)、雙極性電晶體、高電壓電晶體、高頻率電晶體)、其他記憶單元及上述之組合。半導體裝置可包括複數個可互連之半導體裝置(例如：複數個電晶體)。然而應理解的是，除非刻意主張，本申請不應限定為特定類型之裝置。

如第2圖所示，在形成第一層間介電層5之後，形成一多層結構於第一層間介電層5之上。

於第2圖中，形成接觸蝕刻停止層(contact etch stop layer，CESL)102於第一層間介電層5之上，並形成第一襯層104於接觸蝕刻停止層102之上。

接觸蝕刻停止層102係由一或多層之氧化矽系列或氮化矽系列之材料(例如：SiN、SiCN、SiON或SiOCN)所形成。在一實施例中，使用氮化矽。在一些實施例中，接觸蝕刻停止層102之厚度約為5nm至20nm。

第一襯層104係由不同於接觸蝕刻停止層102之一或多層之氧化矽系列或氮化矽系列之材料(例如：SiN、SiCN、SiON或SiOCN)所形成。在一實施例中，使用SiOC。在一些實施例中，第一襯層104之厚度約為5nm至40nm。

再者，形成第二層間介電層106於第一襯層104之上。第二層間介電層106包括氧化矽、氮化矽、氮氧化矽、SiOCN、摻氟矽玻璃或低介電常數介電材料或任何其他適當之介電材料。在一實施例中，第二層間介電層106係為低介電常數介電材料層。

“低介電常數”材料指的是介電常數約低於3.9之材料。適當之低介電常數介電材料包括基本上為陶瓷高分子(ceramic polymers)之流動氧化物(flowable oxides)，例如：氫矽酸鹽類(hydrogen silsesquioxane，HSQ)。氫矽酸鹽類之流動氧化物因為其流動性以及填充小開口之能力而被考慮用來填充金屬線之間的間隙。其他低介電常數介電材料包括有機低介電常數材料，其介電常數通常約為2.0至3.8。有機低介電常數材料包括聚亞芳基乙醚(poly(arylene)ether)、二乙烯基矽氧烷-雙-苯並環丁烯(BCB(divinylsiloxane bis-benzocyclobutene))以及有機摻雜矽玻璃(organic-doped silica glasses，亦可稱為碳摻雜玻璃(carbon-doped glasses))。其他適當類型之低介電常數介電材料可為摻氟矽玻璃(fluorine-doped silica glasses，FSG)及SiCOH。摻氟矽玻璃包括由前驅物氣體SiF₄、SiH₄及N₂O所形成之介電材料以及由前驅物氣體SiF₄、四乙氧基矽烷(tetraethylorthosilicate，TEOS)以及O₂所形成之介電材料。由四乙氧基矽烷及SiF₄所形成之介電材料被稱為氟化的四乙氧基矽烷(FTEOS)。可以化學氣相沉積製程、原子層沉積製程(atomic layer deposition，ALD)或其他適當的形成薄膜之製程形成低介電常數介電材料。在一些實施例中，第二層間介電層106之厚度約為80nm至150nm。

此外，第二襯層108係形成於第二層間介電層106之上。第二襯層108為不含氮(nitrogen-free)之介電層。在一些實施例中，使用SiO₂充當第二襯層108。可在化學氣相沉積製程(視形況以電漿輔助(plasma-enhanced))中形成第二襯層108，上述製程使用碳、矽及氧來源之氣體混合物。在一些實施例中，可調控製程參數以使得折射率n以及吸光係數k(extinction coefficient)為可接受的數值。

在一些實施例中，第二襯層108係由四乙氧基矽烷系列(TEOS based)之介電材料所形成，其為已知的一種膜層且通常用來充當矽氧聚合物(silicone polymers)中之交聯劑(crosslinking agent)，以及在半導體工業中充當二氧化矽之前驅物。在一些實施例中，可以旋轉塗佈玻璃沉積法沉積四乙氧基矽烷系列之膜層，但亦可使用其他之沉積方法。

在一些實施例中，第二襯層108之厚度約為20nm至40nm。

此外，接著沉積氮化物層110(例如：TiN層)於第二襯層108上。可以化學氣相沉積製程、原子層沉積製程或包括濺鍍之物理氣相沉積製程(physical vapor deposition，PVD)或任何其他適當的形成薄膜之方法形成氮化物層110。在一些實施例中，氮化物襯層110之厚度約為20nm至40nm。

在一些本發明之實施例中，膜層102、104、106、108及110可稱為底層。

接著，如第2圖所示，形成第一蓋層112於氮化物層110之上。第一蓋層112係由一或多層之氮化矽系列之材料、碳化矽系列之材料或金屬氮化物材料(例如：SiN、SiCN、SiC、SiCN、BN、TiN或TaN)所形成。可以化學氣相沉積製程、原子層沉積製程或物理氣相沉積製程或任何其他適當的形成薄膜之方法形成第一蓋層112。在一些實施例中，第一蓋層112之厚度約為20nm至40nm。

接著，形成中介層114於第一蓋層112之上。中介層114係由非晶的或多晶的半導體材料(例如：非晶矽(amorphous silicon，a-Si)、非晶鍺(a-Ge)、非晶矽鍺(a-SiGe)、多晶矽(poly silicon，poly-Si)、多晶矽鍺(poly-SiGe)或多晶鍺(poly-Ge))所形成。可以化學氣相沉積製程、原子層沉積製程或物理氣相沉積製程或任何其他適當的形成薄膜之方法形成中介層114。在一些實施例中，中介層114之厚度大於第一蓋層112之厚度且約為30nm至70nm。

再者，形成第二蓋層120於中介層114之上。第二蓋層120之蝕刻速率不同於第一蓋層112。第二蓋層120係由一或多層之氧化矽系列之材料(例如：SiO₂、SiOC或SiOCH)所形成。可以化學氣相沉積製程、原子層沉積製程或物理氣相沉積製程或任何其他適當的形成薄膜之方法形成第二蓋層120。在一些實施例中，第二蓋層120之厚度約為10nm至40nm。

在其他的實施例中，第一蓋層112係由一或多層之氧化矽系列之材料(例如：SiO₂、SiOC或SiOCH)所形成，而第二蓋層120係由一或多層之氮化矽系列之材料、碳化矽系列之材料或金屬氮化物材料(例如：SiN、SiCN、SiC、SiCN、BN、TiN或TaN)所形成。

在一些本發明之實施例中，膜層112、114及120可稱為中間層。

仍如第2圖所示，形成第一下方罩幕層122於中間層上，並形成第一上方罩幕層124於第一下方罩幕層122上。

在一些實施例中，第一下方罩幕層122係由有機材料所形成。上述有機材料可包括複數個未交聯之單體(monomers)或聚合物(polymers)。通常，第一下方罩幕層122可包含可被圖案化之材料且/或具有被調整成可提供抗反射性質之成分。舉例而言，第一下方罩幕層122之材料包括碳主鏈高分子(carbon backbone polymers)。第一下方罩幕層122係被用來平坦化上述結構，這是因為下方的結構可能不均勻(取決於形成於基板1上之裝置10的結構)。在一些實施例中，可以旋轉塗佈製程形成第一下方罩幕層122。在其他的實施例中，可以其他適當的沉積製程形成第一下方罩幕層122。在一些實施例中，第一下方罩幕層122之厚度約為80nm至120nm。

第一上方罩幕層124可具有能在微影製程中提供抗反射性質及/或硬罩幕性質之成分。在一些實施例中，第一上方罩幕層124包括含矽的膜層(例如：矽硬罩幕材料)。第一上方罩幕層124可包括含矽的無機高分子。在其他的實施例中，第一上方罩幕層124包括氧化矽(例如：旋轉塗佈玻璃(spin-on glass，SOG))、氮化矽、氮氧化矽、多晶矽、含金屬之有機高分子材料(其包含如鈦、氮化鈦、鋁及/或鉭之金屬)及/或其他適當的材料。可以旋轉塗佈製程、化學氣相沉積製程、物理氣相沉積製程及/或其他適當的沉積製程形成第一上方罩幕層124。在一些實施例中，第一上方罩幕層124之厚度約為15nm至30nm。

在一些本發明之實施例中，膜層122及124可稱為第一罩幕層。在後文的實施例中，使用第2圖之結構。

根據第3A-3C圖，以微影步驟形成第一抗蝕圖案126於罩幕層上。第一抗蝕圖案126包括第一至第三開口P1、P2及P3。

如第4A-4C圖所示，經由使用第一抗蝕圖案126作為蝕刻罩幕，將第一上方及下方罩幕層124及122圖案化。接著，移除第一抗蝕圖案126，並使用第一上方及下方罩幕層之圖案來圖案化第二蓋層120(如第5A-5C圖所示)。以適當的乾蝕刻步驟圖案化各膜層。經由上述之蝕刻步驟，將開口圖案P1-P3轉移至第二蓋層120中。接著，移除第一罩幕層。

在一些實施例中，開口圖案P1及P2在Y方向上之寬度S1及S2約為5nm至20nm。在一些實施例中，開口圖案P1及P2在X方向上之長度約為30nm至2μm。在一些實施例中，開口圖案P1及P2在Y方向上之節距L1約為10nm至40nm。

在一些實施例中，開口圖案P3在X方向上之寬度S3約為40nm至100nm。在一些實施例中，開口圖案P3在Y方向上之長度約為100nm至10μm。

接著，形成包括第二下方罩幕層132及第二上方罩幕層134之第二罩幕層於圖案化之第二蓋層上，並形成具有第四開口P4之第二抗蝕圖案136於第二罩幕層上(如第6A-6C圖所示)。第二上方及下方罩幕層134及132之材料及/或配置與第一上方及下方罩幕層124及122相同。如第6A圖所示，開口圖案P4與第三開口P3部分地重疊。

在一些實施例中，開口圖案P4在Y方向上之寬度S4約為5nm至20nm。在一些實施例中，開口圖案P4在X方向上之長度約為50nm至2μm。在一些實施例中，開口圖案P4位於開口圖案P1及P2之中心，而開口圖案P2(或P1)與P4在Y方向上之節距L2約為5nm至20nm。

經由使用第二抗蝕圖案136作為蝕刻罩幕，進一步將第二蓋層120圖案化(如第7A-7C圖所示)。經由上述蝕刻步驟，將開口圖案P4轉移至第二蓋層120。

在上述蝕刻步驟中，位於第三開口圖案P3及第四開口圖案P4相互重疊之聯結部分(stitching portion)之中介層114被輕微地蝕刻(如第7C圖所示)。在一些實施例中，中介層114中之蝕刻量D1約為0.5nm至10nm。即使中介層114被蝕刻了，上述蝕刻步驟並未蝕刻至第一蓋層112。若未使用第二蓋層120，上述中介層114之蝕刻可能會在上述聯結部分損害中介層114下方的一或多個膜層。

在一些本發明之實施例中，經由使用圖案化之第二蓋層120作為蝕刻罩幕，將中介層114及第一蓋層圖案化，然後經由使用圖案化之中介層作為蝕刻罩幕，將第一蓋層112圖案化。接著，經由使用圖案化之第一蓋層112作為蝕刻罩幕，將氮化物層110圖案化，接著將膜層108、106、104及102圖案化，而於第一層間介電層5上形成完成的圖案(through-patterns)。在其他的實施例中，經由使用圖案化之中介層作為蝕刻罩幕，將第一蓋層及氮化物層110圖案化，接著將膜層108、106、104及102圖案化，而於第一層間介電層5上形成完成的圖案。

在其他的實施例中，在形成第7A-7C圖之結構之後，形成包括第三下方罩幕層142及第三上方罩幕層144之第三罩幕層於圖案化之第二蓋層120上，並形成具有第五開口P5之第三抗蝕圖案146於第三罩幕層上(如第8A-8C圖所示)。第三上方及下方罩幕層144及142之材料及/或配置相同於第一上方及下方罩幕層124及122。如第8A圖所示，第五開口圖案P5與第一、第二及第四開口部分地重疊。

在一些實施例中，開口圖案P5在X方向上之寬度S5約為20nm至50nm。在一些實施例中，開口圖案P5在Y方向上之長度約為100nm至10μm。

經由使用第三抗蝕圖案146作為蝕刻罩幕，將第三上方及下方罩幕層144及142圖案化，然後將第二蓋層120圖案化(如第9A-9C圖所示)。以適當的乾蝕刻步驟圖案化各膜層。經由上述之蝕刻步驟，將開口圖案P5轉移至第二蓋層120。接著，移除第三罩幕層。

在上述之蝕刻步驟中，位於第五開口圖案P5與第一、第二及第四開口圖案相互重疊之聯結部分之中介層114被輕微地蝕刻(如第9B及9C圖所示)。在一些實施例中，中介層114中之蝕刻量D2約為0.5nm至10nm。即使中介層114被蝕刻了，上述蝕刻步驟並未蝕刻至第一蓋層112。

接著，經由使用圖案化之第二蓋層120作為蝕刻罩幕，將中介層114圖案化(如第10A-10C圖所示)。上述蝕刻步驟實質上停止於第一蓋層112。所轉移之圖案的形狀係為第一至第五開口圖案P1-P5之組合(重疊的部分)。

在一些實施例中，經由使用圖案化之第二蓋層120及中介層114作為蝕刻罩幕，將第一蓋層112及氮化物層110圖案化，接著將膜層108、106、104及102圖案化，而於第一層間介電層5上形成完成的圖案。接著，以導電材料(例如：Al、Cu、W、Co或Ni)填充上述完成的圖案。

在其他的實施例中，如11A-11C圖所示，形成間隔物層150於第10A-10C圖之結構上。間隔物層150係由氧化鈦、氧化鎢、氧化鉛、氧化鋯、氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、摻氟矽玻璃或低介電常數介電材料或任何其他適當的介電材料所形成。在一些實施例中，間隔物層150之厚度約為5nm至40nm。可以化學氣相沉積製程、原子層沉積製程或旋轉塗佈技術形成間隔物層150。

接者，進行異向性蝕刻(anisotropic etching)以形成側壁間隔物151。如12A-12D圖所示，在開口尺寸相對較大之部分，間隔物層150仍是塊狀圖案(bulk pattern)。

在形成側壁間隔物層之後，開口圖案P3之間隙S13以及開口圖案P5之間隙S15縮小。在一些實施例中，開口圖案P3之間隙S13約為20nm至70nm。在一些實施例中，開口圖案P5之間隙S15約為10nm至30nm。

接著，形成包括第四下方罩幕層152及第四上方罩幕層154之第四罩幕層於間隔物層150、側壁間隔物151以及圖案化之第二蓋層120之上，並形成具有第六開口P6及第七開口P7之第四抗蝕圖案156於第四罩幕層上(如第13A-13D圖所示)。第四上方及下方罩幕層154及152之材料及/或配置相同於第一上方及下方罩幕層124及122。如第13A圖所示，第六開口圖案P6與第一、第二及第四開口部分地重疊，而第七開口圖案P7與第四開口部分地重疊。

在一些實施例中，開口圖案P6及P7在X方向上之寬度S6及S7彼此相等，且約為10nm至30nm。在一些實施例中，開口圖案P6及P7在Y方向上之長度約為100nm至10μm。在一些實施例中，開口圖案P6及P7在X方向上之節距L3約為10nm至40nm。

開口圖案P5之間隙S15實質上等於寬度S6及S7。所形成之開口圖案P6及P7使得開口圖案P5位於開口圖案P6及P7之中心。在一些實施例中，開口圖案P6及P7與開口圖案P5在X方向上之節距L4及L5約為50nm至20nm。

經由使用第四抗蝕圖案156作為蝕刻罩幕，將第四上方及下方罩幕層154及152圖案化，然後將第二蓋層120及中介層114圖案化。以適當的乾蝕刻步驟圖案化各膜層。經由上述蝕刻步驟，將開口圖案P6及P7轉移至第二蓋層120中。接著，移除第四罩幕層。

接著，使用圖案化之第二蓋層120及中介層114作為蝕刻罩幕，將第一蓋層112及氮化物層110圖案化(如第 14A-14D圖所示)。

接著，將膜層108、106、104及102圖案化，而於第一層間介電層5之上形成完成的圖案80(如第15A-15C圖所示)。第15C圖繪示出形成於基板1上之下方裝置10(例如：場效電晶體)。如第15C圖所示，在一些實施例中，形成接點(contact)15於場效電晶體之閘極11之上，並形成接點16於場效電晶體之源極/汲極12之上。完成的圖案80係形成於接點15及16之上。

接著，如第16A-16C圖所示，以導電材料(例如：Al、Cu、W、Co或Ni)填充完成的圖案80。以化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程、電鍍或任何其他適當的形成薄膜之方法沉積導電材料，接著以化學機械研磨步驟或回蝕刻步驟平坦化所沉積之導電材料。在一些實施例中，在上述平坦化的步驟中移除第一蓋層112、氮化物層110及第二襯層108。

應理解的是，第16A-16C圖所示之結構經歷其他互補式金氧半場效電晶體製程以形成各種元件(例如：互連導孔、互連金屬層、鈍化層等)。

相對於現有之技術，於此所描述之各實施例或例子具有數個優點。在本發明實施例中，非晶的膜層被夾設於氧化矽系列之介電層及氮化矽系列之介電層之間。因此，可避免在進行多個圖案化製程之區域的非晶膜層中產生損害。因此，亦可改善半導體裝置之製造良率以及導線圖案之可靠度。

本發明一實施例係為半導體裝置之形成圖案之方法。在上述方法中，形成堆疊結構。上述堆疊結構包括設置於半導體基板上之底層、設置於底層上之中間層以及設置於中間層上之第一罩幕層。上述中間層包括設置於上述底層上之第一蓋層、設置於上述第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用第一抗蝕圖案作為蝕刻罩幕以圖案化上述第一罩幕層、使用圖案化之第一罩幕層作為蝕刻罩幕以第一次圖案化上述第二蓋層、形成第二罩幕層於經過第一次圖案化之第二蓋層上、使用第二抗蝕圖案作為蝕刻罩幕以圖案化上述第二罩幕層、使用圖案化之第二罩幕層作為蝕刻罩幕以第二次圖案化上述經過第一次圖案化之第二蓋層、使用經過第二次圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層以及第一蓋層以及使用圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

如本發明一實施例所述之方法，其中上述第一抗蝕圖案及第二抗蝕圖案具有開口重疊之部分，上述第二抗蝕圖案之開口圖案之一部分與上述第一抗蝕圖案之開口圖案之一部分重疊於上述開口重疊之部分。

如本發明一實施例所述之方法，其中在圖案化上述經過第一次圖案化之第二蓋層的步驟之後，上述中介層於上述開口重疊之部分被部分地蝕刻。

如本發明一實施例所述之方法，其中上述中介層係由非晶的或多晶的半導體材料所形成。

如本發明一實施例所述之方法，其中上述第一蓋層包括氧化矽系列之材料，而上述第二蓋層包括與上述第一蓋層不同之氮化物系列之材料或碳化物系列之材料。

如本發明一實施例所述之方法，其中上述第二蓋層包括氧化矽系列之材料，而上述第一蓋層包括與上述第二蓋層不同之氮化物系列之材料或碳化物系列之材料。

如本發明一實施例所述之方法，其中上述底層係形成於第一層間介電層上，其中上述第一層間介電層係設置於形成於上述半導體基板上之下方結構之上，其中上述底層包括氮化矽系列之介電層、第一襯層、第二層間介電層、第二襯層以及氮化物層。

如本發明一實施例所述之方法，其中圖案化上述底層之步驟包括使用上述圖案化之第一蓋層作為蝕刻罩幕以圖案化上述氮化物層以及使用上述圖案化之第二蓋層及氮化物層作為蝕刻罩幕以圖案化上述第二襯層、第二層間介電層、第一襯層及氮化矽系列之介電層。

如本發明一實施例所述之方法，其中經由圖案化上述底層以形成一或多個延伸至第一層間介電層之開口，以及於上述一或多個開口中形成有導電材料。

如本發明一實施例所述之方法，其中上述第一罩幕層及第二罩幕層之任一者包括下方罩幕層以及由不同於上述下方罩幕層之材料所形成之上方罩幕層。

本發明另一實施例係為半導體裝置之形成圖案之方法。在上述方法中，形成堆疊結構。上述堆疊結構包括設置於半導體基板上之底層、設置於上述底層上之中間層以及設置於上述中間層上之第一罩幕層。上述中間層包括設置於上述底層上之第一蓋層、設置於上述第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用形成於第一罩幕層上之第一抗蝕圖案作為蝕刻罩幕以圖案化第一罩幕層、使用圖案化之第一罩幕層作為蝕刻罩幕以第一次圖案化第二蓋層、形成第二罩幕層於上述經過第一次圖案化之第二蓋層上、使用形成於第二罩幕層上之第二抗蝕圖案作為蝕刻罩幕以圖案化第二罩幕層、使用圖案化之第二罩幕層作為蝕刻罩幕以第二次圖案化上述經過第一次圖案化之第二蓋層、形成第三罩幕層於上述經過第二次圖案化之第二蓋層上、使用形成於第三罩幕層上之第三抗蝕圖案作為蝕刻罩幕以圖案化上述第三罩幕層、使用圖案化之第三罩幕層作為蝕刻罩幕以第三次圖案化上述經過第二次圖案化之第二蓋層、使用上述經過第三次圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層以及使用圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

如本發明另一實施例所述之方法，其中上述第一抗蝕圖案及第二抗蝕圖案具有第一開口重疊之部分，上述第二抗蝕圖案之開口圖案之一部分與上述第一抗蝕圖案之開口圖案之一部分重疊於上述第一開口重疊之部分，其中上述第一抗蝕圖案及第三抗蝕圖案具有第二開口重疊之部分，上述第三抗蝕圖案之開口圖案之一部分與上述第一抗蝕圖案之開口圖案之一部分重疊於上述第二開口重疊之部分，其中上述第二抗蝕圖案及第三抗蝕圖案具有第三開口重疊之部分，上述第二抗蝕圖案之開口圖案之一部分與上述第三抗蝕圖案之開口圖案之一部分重疊於上述第三開口重疊之部分。

如本發明另一實施例所述之方法，其中在使用圖案化之第二罩幕層以圖案化上述經圖案化之第二蓋層的步驟之後，上述中介層於第一開口重疊之部分被部分地蝕刻，其中在使用圖案化之第三罩幕層以圖案化上述經圖案化之第二蓋層的步驟之後，上述中介層於第一開口重疊之部分及第二開口重疊之部分被部分地蝕刻。

如本發明另一實施例所述之方法，其中上述中介層係由非晶的或多晶的半導體材料所形成。

如本發明另一實施例所述之方法，其中上述第一蓋層包括氧化矽系列之材料，而上述第二蓋層包括與上述第一蓋層不同之氮化物系列之材料或碳化物系列之材料。

如本發明另一實施例所述之方法，其中上述第二蓋層包括氧化矽系列之材料，而上述第一蓋層包括與上述第二蓋層不同之氮化物系列之材料或碳化物系列之材料。

在本發明之又一實施例中，在半導體裝置之形成圖案之方法中形成堆疊結構。上述堆疊結構包括設置於半導體基板上之底層、設置於上述底層上之中間層以及設置於上述中間層上之第一罩幕層。上述中間層包括設置於底層上之第一蓋層、設置於第一蓋層上之中介層以及設置於上述中介層上之第二蓋層。上述方法亦包括使用第一抗蝕圖案作為蝕刻罩幕以圖案化第一罩幕層、使用圖案化之第一罩幕層作為蝕刻罩幕以第一次圖案化第二蓋層、形成第二罩幕層於上述經過第一次圖案化之第二蓋層上、使用第二抗蝕圖案作為蝕刻罩幕以圖案化上述第二罩幕層、使用圖案化之第二罩幕層作為蝕刻罩幕以第二次圖案化上述經過第一次圖案化之第二蓋層、使用上述經過第二次圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層以及形成塊狀間隔物層於圖案化之中介層及第一蓋層中並形成側壁間隔物於圖案化之中介層及第一蓋層之側壁上。上述中介層係由非晶矽所形成。

如本發明又一實施例所述之方法，於形成上述塊狀間隔物層的步驟之後更包括形成第三罩幕層於上述經過第二次圖案化之第二蓋層、上述之塊狀間隔物層及側壁間隔物上、使用形成於第三罩幕層上之第三抗蝕圖案作為蝕刻罩幕以圖案化上述第三罩幕層、使用圖案化之第三罩幕層作為蝕刻罩幕以第三次圖案化上述經過第二次圖案化之第二蓋層、使用上述經過第三次圖案化之第二蓋層作為蝕刻罩幕以圖案化上述中介層及第一蓋層以及使用圖案化之第一蓋層作為蝕刻罩幕以圖案化上述底層。

如本發明又一實施例所述之方法，其中上述第一蓋層包括一或多層之SiO₂、SiCO及SiOCH，而上述第二蓋層包括一或多層之SiN、SiCN、SiC、BN及TiN。

如本發明又一實施例所述之方法，其中上述第二蓋層包括一或多層之SiO₂、SiCO及SiOCH，而上述第一蓋層包括一或多層之SiN、SiCN、SiC、BN及TiN。

上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各層面。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

5‧‧‧第一層間介電層

102‧‧‧接觸蝕刻停止層

104‧‧‧第一襯層

106‧‧‧第二層間介電層

108‧‧‧第二襯層

110‧‧‧氮化物層

112‧‧‧第一蓋層

114‧‧‧中介層

120‧‧‧第二蓋層

P3、P4‧‧‧開口圖案

D1‧‧‧蝕刻量

X、Z‧‧‧方向

Claims

一種半導體裝置之形成方法，包括：於一半導體基板上形成一堆疊結構，包括一底層、一設置於該底層上之中間層以及一設置於該中間層上之第一罩幕層，其中該中間層包括一設置於該底層上之第一蓋層、一設置於該第一蓋層上之中介層以及一設置於該中介層上之第二蓋層；使用一第一抗蝕圖案作為蝕刻罩幕以圖案化該第一罩幕層；使用該圖案化之第一罩幕層作為蝕刻罩幕以圖案化該第二蓋層；形成一第二罩幕層於該圖案化之第二蓋層上，其中該第二蓋層已藉由使用該圖案化之第一罩幕層而被圖案化；使用一第二抗蝕圖案作為蝕刻罩幕以圖案化該第二罩幕層；使用該圖案化之第二罩幕層作為蝕刻罩幕以圖案化該第二蓋層，其中該第二蓋層已藉由使用該圖案化之第一罩幕層而被圖案化；使用該圖案化之第二蓋層作為蝕刻罩幕以圖案化該中介層及該第一蓋層，其中該第二蓋層已藉由使用該圖案化之第二罩幕層而被圖案化；使用該圖案化之第一蓋層作為蝕刻罩幕以圖案化該底層；以及形成一塊狀間隔物層於該圖案化之中介層及該圖案化之第一蓋層中，並形成一側壁間隔物於該圖案化之中介層及該圖案化之第一蓋層的側壁上，其中該第一抗蝕圖案及該第二抗蝕圖案互相交錯延伸且具有一開口重疊部分，且該第二抗蝕圖案之開口圖案之一部分與該第一抗蝕圖案之開口圖案之一部分重疊於該第一開口重疊部分。
如請求項1之半導體裝置之形成方法，其中在圖案化該第二蓋層之後，該中介層於該開口重疊部分被部分地蝕刻。
如請求項1之半導體裝置之形成方法，其中該底層形成於一第一層間介電層上，該第一層間介電層設置於形成於該半導體基板上之一下方結構之上，其中該底層包含一氮化矽系列之介電層、一第一襯層、一第二層間介電層、一第二襯層以及一氮化物層。
如請求項3之半導體裝置之形成方法，其中圖案化該底層之步驟包含：使用該圖案化之第一蓋層作為蝕刻罩幕以圖案化該氮化物層；以及使用該圖案化之第二蓋層及該氮化物層作為蝕刻罩幕以圖案化該第二襯層、該第二層間介電層、該第一襯層及該氮化矽系列之介電層。
如請求項3之半導體裝置之形成方法，其中經由圖案化該底層以形成延伸至該第一層間介電層之一或多個開口，以及於該一或多個開口中形成一導電材料。
一種半導體裝置之形成方法，包括：於一半導體基板上形成一堆叠結構，包括一底層、一設置於該底層上的中間層以及一設置於該中間層上的一第一罩幕層，其中該中間層包括一設置於該底層上的一第一蓋層、一設置於該第一蓋層上的一中介層以及一設置於該中介層上的一第二蓋層；使用形成於該第一罩幕層上的一第一抗蝕圖案作為蝕刻罩幕以圖案化該第一罩幕層；使用該圖案化的第一罩幕層作為蝕刻罩幕以圖案化該第二蓋層；形成一第二罩幕層於該圖案化的第二蓋層上，其中該第二蓋層已通過使用該圖案化的第一罩幕層而被圖案化；使用形成於該第二罩幕層上的一第二抗蝕圖案作為蝕刻罩幕以圖案化該第二罩幕層；使用該圖案化的第二罩幕層作為蝕刻罩幕以圖案化該第二蓋層，其中該第二蓋層已通過使用該圖案化的第一罩幕層而被圖案化；形成一第三罩幕層於該圖案化的第二蓋層上，其中該第二蓋層已通過使用該圖案化的第二罩幕層而被圖案化；使用形成於該第三罩幕層上的一第三抗蝕圖案作為蝕刻罩幕以圖案化該第三罩幕層；使用該圖案化的第三罩幕層作為蝕刻罩幕以圖案化該圖案化的第二蓋層，其中該第二蓋層已通過使用該圖案化的第二罩幕層而被圖案化；使用該圖案化的第二蓋層作為蝕刻罩幕以圖案化該中介層及該第一蓋層，其中該第二蓋層已通過使用該圖案化的第三罩幕層而被圖案化；使用該圖案化的第一蓋層作為蝕刻罩幕以圖案化該底層；以及形成一塊狀間隔物層於該圖案化的中介層及該圖案化的中第一蓋層中，並形成一側壁間隔物於該圖案化的中介層及該圖案化的第一蓋層的側壁上，其中該第一抗蝕圖案及該第二抗蝕圖案互相交錯延伸且具有一開口重疊部分，該第二抗蝕圖案的一開口圖案的一部分與該第一抗蝕圖案的一開口圖案的一部分重疊於該開口重疊部分。
如請求項6之半導體裝置之形成方法，其中該第一抗蝕圖案及該第三抗蝕圖案具有一第二開口重疊部分，該第三抗蝕圖案的一開口圖案的一部分與該第一抗蝕圖案的該開口圖案的一部分重疊於該第二開口重疊部分，且該第二抗蝕圖案及該第三抗蝕圖案具有一第三開口重疊部分，該第二抗蝕圖案的該開口圖案的一部分與該第三抗蝕圖案的該開口圖案的一部分重疊於該第三開口重疊部分。
如請求項6之半導體裝置之形成方法，其中在使用該圖案化的第二罩幕層以圖案化該圖案化的第二蓋層的步驟之後，該中介層於該第一開口重疊部分被部分地蝕刻，且在使用該圖案化的第三罩幕層以圖案化該圖案化的第二蓋層的步驟之後，該中介層於該第一開口重疊部分及該第二開口重疊部分被部分地蝕刻。
一種半導體裝置之形成方法，包括：於一半導體基板上形成一堆叠結構，包括一底層、一設置於該底層上的中間層以及一設置於該中間層上的一第一罩幕層，其中該中間層包括一設置於該底層上的一第一蓋層、一設置於該第一蓋層上的一中介層以及一設置於該中介層上的一第二蓋層；使用一第一抗蝕圖案作為蝕刻罩幕以圖案化該第一罩幕層；使用該圖案化的第一罩幕層作為蝕刻罩幕以圖案化該第二蓋層；形成一第二罩幕層於該圖案化的第二蓋層上，其中該第二蓋層已通過使用該圖案化的第一罩幕層而被圖案化；使用一第二抗蝕圖案作為蝕刻罩幕以圖案化該第二罩幕層；使用該圖案化的第二罩幕層作為蝕刻罩幕以圖案化該第二蓋層，其中該第二蓋層已通過使用該圖案化的第一罩幕層而被圖案化；使用該圖案化的第二蓋層作為蝕刻罩幕以圖案化該中介層及該第一蓋層，其中該第二蓋層已通過使用該圖案化的第二罩幕層而被圖案化；以及形成一塊狀間隔物層於該圖案化的中介層及該圖案化的中第一蓋層中，並形成一側壁間隔物於該圖案化的中介層及該圖案化的第一蓋層的側壁上，其中該中介層由非晶矽所形成。
如請求項9之半導體裝置之形成方法，於形成上述塊狀間隔物層的步驟之後更包括：形成一第三罩幕層於該圖案化的第二蓋層上，其中該第二蓋層已通過使用該圖案化的第二罩幕層、該塊狀間隔物層及該側壁間隔物而被圖案化；使用形成於該第三罩幕層上的一第三抗蝕圖案作為蝕刻罩幕以圖案化該第三罩幕層；使用該圖案化的第三罩幕層作為蝕刻罩幕以圖案化該圖案化的第二蓋層，其中該第二蓋層已通過使用該圖案化的第二罩幕層而被圖案化；使用該圖案化的第二蓋層作為蝕刻罩幕以圖案化該中介層及該第一蓋層，其中該第二蓋層已通過使用該圖案化的第三罩幕層而被圖案化；以及使用該圖案化的第一蓋層作為蝕刻罩幕以圖案化該底層。