[go: up one dir, main page]

TWI730732B - 絕緣閘極場效雙極性電晶體及其製造方法 - Google Patents

絕緣閘極場效雙極性電晶體及其製造方法 Download PDF

Info

Publication number
TWI730732B
TWI730732B TW109113504A TW109113504A TWI730732B TW I730732 B TWI730732 B TW I730732B TW 109113504 A TW109113504 A TW 109113504A TW 109113504 A TW109113504 A TW 109113504A TW I730732 B TWI730732 B TW I730732B
Authority
TW
Taiwan
Prior art keywords
doped region
region
conductivity type
bipolar transistor
gate
Prior art date
Application number
TW109113504A
Other languages
English (en)
Other versions
TW202141705A (zh
Inventor
陳駿盛
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW109113504A priority Critical patent/TWI730732B/zh
Priority to CN202010376705.9A priority patent/CN113540223B/zh
Priority to US16/883,997 priority patent/US11063141B1/en
Application granted granted Critical
Publication of TWI730732B publication Critical patent/TWI730732B/zh
Publication of TW202141705A publication Critical patent/TW202141705A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10P14/27—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種絕緣閘極場效雙極性電晶體(IGFEBT)及其製造方法。所述IGFEBT包括基底、形成於基底內的深井區及其上方的第一導電型井區、形成於基底上的閘極結構、位於閘極結構兩側的第一導電型井區上的源極區與汲極區、陽極以及陰極。源極區包括第一摻雜區以及介於第一摻雜區與閘極結構之間的第二摻雜區、汲極區包括第三摻雜區以及形成於第三摻雜區上的第四摻雜區。基底、第一摻雜區與第四摻雜區為第一導電型，深井區、第二摻雜區與第三摻雜區為第二導電型。陽極電性耦接至第四摻雜區，陰極則電性耦接至第一與第二摻雜區。

Description

絕緣閘極場效雙極性電晶體及其製造方法
本發明是有關於一種半導體元件及其製造技術，且特別是有關於一種絕緣閘極場效雙極性電晶體及其製造方法。
絕緣閘極雙極性電晶體（Insulated Gate Bipolar Transistor，IGBT）為一個陰極短路的矽控整流器（SCR）與一個連接n +-陰極到n -基底的金氧半場效電晶體（MOSFET）構成的功率半導體元件，常用於電動車輛、鐵路機車及動車組的交流電電動機的輸出控制。
常見的絕緣閘極雙極性電晶體有垂直和橫向兩種類型的元件設計。然而，目前無論是垂直式絕緣閘極雙極性電晶體（Vertical IGBT）或者橫向絕緣閘極雙極性電晶體（Lateral IGBT），都需要執行特定的製程來製作，而不容易整合至一般半導體製程。
本發明提供一種絕緣閘極場效雙極性電晶體，能在單極性場效電晶體（FET）的元件結構裡，電性上實現雙極性載子傳輸。
本發明另提供一種絕緣閘極場效雙極性電晶體的製造方法，可整合至現有半導體製程中，並將橫向絕緣閘極雙極性電晶體更加緊緻地實現在MOSFET的元件結構。
本發明的一種絕緣閘極場效雙極性電晶體，包括基底、形成於基底內的深井區、形成於深井區上方的基底內的第一導電型井區、形成於基底上的閘極結構、位於閘極結構兩側的第一導電型井區上的源極區與汲極區、陽極以及陰極。源極區包括第一摻雜區以及介於第一摻雜區與閘極結構之間的第二摻雜區、汲極區包括第三摻雜區以及形成於第三摻雜區上的第四摻雜區。基底、第一摻雜區與第四摻雜區為第一導電型，深井區、第二摻雜區與第三摻雜區為第二導電型。陽極電性耦接至第四摻雜區，陰極則電性耦接至第一摻雜區與第二摻雜區。
在本發明的一實施例中，上述第一導電型為P型，且上述第二導電型為N型。
在本發明的一實施例中，上述第一導電型為N型，且上述第二導電型為P型。
在本發明的一實施例中，上述第一摻雜區與上述第四摻雜區可為離子佈植區或磊晶結構。
在本發明的一實施例中，上述第二摻雜區與上述第三摻雜區可為離子佈植區或磊晶結構。
在本發明的一實施例中，上述汲極區與上述第一導電型井區形成PNP雙極性電晶體或NPN雙極性電晶體。
在本發明的一實施例中，上述閘極結構包括一閘極、一閘極絕緣層與數個間隙壁。閘極絕緣層形成於閘極與基底之間，間隙壁則形成於所述閘極的側壁。
在本發明的一實施例中，上述閘極絕緣層包括氧化層、高介電常數（high-k）材料層或其組合。
在本發明的一實施例中，上述閘極包括多晶矽或金屬。
在本發明的一實施例中，上述絕緣閘極場效雙極性電晶體還可包括數個源極/汲極擴展區（source/drain extension region），位於間隙壁下方的基底內，所述源極/汲極擴展區為第二導電型。
在本發明的一實施例中，上述絕緣閘極場效雙極性電晶體還可包括數個口袋型摻雜區，分別鄰接第二摻雜區與第三摻雜區，所述口袋型摻雜區為第一導電型。
在本發明的一實施例中，上述基底具有一鰭部，且所述第一導電型井區形成於鰭部，閘極結構則橫跨所述鰭部。
本發明的一種絕緣閘極場效雙極性電晶體的製造方法，包括在第一導電型的一基底中形成隔離結構，以定義出至少一主動區。然後，在所述基底內形成第二導電型的一深井區，在深井區上方的基底內形成一第一導電型井區。在基底表面形成一閘極結構跨過主動區。於閘極結構兩側的第一導電型井區上分別形成一第二摻雜區與一第三摻雜區，其中第二以及第三摻雜區為第二導電型。然後，進行一選擇性磊晶成長（Selective Epitaxy Growth，SEG），以於第二摻雜區外側的第一導電型井區上形成一第一摻雜區，並於所三摻雜區上形成一第四摻雜區，其中第一以及第四摻雜區為第一導電型。之後，形成電性耦接至第四摻雜區的一陽極，並形成電性耦接至第一與第二摻雜區的一陰極。
在本發明的另一實施例中，形成上述第二摻雜區與上述第三摻雜區的方法包括離子佈植法或另一選擇性磊晶成長。
在本發明的另一實施例中，形成上述閘極結構的步驟包括在形成上述第一導電型井區之後，於基底表面形成一閘極絕緣層，在所述閘極絕緣層上形成一閘極，並於閘極兩側的側壁形成數個間隙壁。
在本發明的另一實施例中，其中上述閘極絕緣層包括氧化層。
在本發明的另一實施例中，在形成上述間隙壁之前還可在閘極兩側的基底內形成數個源極/汲極擴展區。
在本發明的另一實施例中，形成上述閘極結構的步驟包括在形成上述第一摻雜區以及上述第四摻雜區之後，於基底表面形成一內層介電（ILD）層，在ILD層中形成一開口，露出預定形成閘極結構的主動區，再在開口中共形地沉積一閘極絕緣層，並在所述開口內形成於閘極。
在本發明的另一實施例中，其中上述閘極絕緣層包括高介電常數（high-k）材料層，上述閘極包括金屬。
在本發明的另一實施例中，在形成上述第二摻雜區與上述第三摻雜區之後，還可在第二摻雜區與第三摻雜區的面對的側邊形成數個口袋型摻雜區，所述口袋型摻雜區為第一導電型。
在本發明的另一實施例中，在形成上述隔離結構之前，還可圖案化所述基底，以形成至少一鰭部，且主動區位於鰭部內。
基於上述，本發明藉由結構設計將雙極性IGBT整合至MOSFET的結構中，且其等效電路的結構為一個雙極性電晶體鑲嵌在場效電晶體（FET）的汲極端（Drain），其中雙極性電晶體的集極（Collector）只連接FET的基體（Body）。上述設計能使絕緣閘極場效雙極性電晶體的製程整合至現有半導體製程中，並將橫向絕緣閘極雙極性電晶體更加緊緻地實現在MOSFET的元件結構。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉一些實施例並配合所附圖式來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。另外，關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語；也就是指包含但不限於。而且，文中所提到的方向性用語，例如：「上」、「下」等，僅是用以參考圖式的方向。因此，使用的方向性用語是用來說明，而並非用來限制本發明。
圖1是依照本發明的第一實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖。
請參照圖1，絕緣閘極場效雙極性電晶體10包括基底100、形成於基底100內的深井區102、形成於深井區102上方的基底100內的第一導電型井區104、形成於基底100上的閘極結構106、位於閘極結構106一側的第一導電型井區104上的源極區108、位於閘極結構106另一側的第一導電型井區104上的汲極區110、陽極112以及陰極114。在一實施例中，藉由隔離結構101（如STI）定義出主動區，且深井區102會延伸到隔離結構101底下，而第一導電型井區104則位於隔離結構101定義出的主動區內。源極區108包括第一摻雜區116以及介於第一摻雜區116與閘極結構106之間的第二摻雜區118，汲極區110則包括第三摻雜區120以及形成於第三摻雜區120上的第四摻雜區122。在本實施例中，第一摻雜區116與第四摻雜區122是離子佈植區；第二摻雜區118與第三摻雜區120也是離子佈植區。其中，基底100、第一摻雜區116與第四摻雜區122為第一導電型，深井區102、第二摻雜區118與第三摻雜區120為第二導電型。在一實施例中，所述第一導電型為P型，且所述第二導電型為N型；在另一實施例中，所述第一導電型為N型，且所述第二導電型為P型。因此，汲極區110與第一導電型井區104可形成PNP雙極性電晶體或NPN雙極性電晶體，且PNP雙極性電晶體或NPN雙極性電晶體可由離子佈植（ion implantation）形成，或由選擇性磊晶成長（Selective Epitaxy Growth，SEG）來形成同質結構（homostructure）或異質結構（heterostructure）的雙極性電晶體(例如SiGe HBT)。
在圖1中，陽極112電性耦接至第四摻雜區122，陰極114則電性耦接至第一摻雜區116與第二摻雜區118。因此不同導電型的第一摻雜區116與第二摻雜區118會彼此短路，而與第一導電型井區104相同導電型的第一摻雜區116因為摻雜濃度較高，可降低阻值，使電洞被吸引到此處，並藉此減少流經第一導電型井區104的電流，如果以N型通道（N-channel）IGBT為例，這樣的電路能減少導通寄生NPN電晶體基極-射極（base-emitter）兩端的電壓降，進而達到抑制閂鎖（latch up）發生的效果。至於閘極結構106可包括一閘極124、形成於閘極124與基底100之間的一閘極絕緣層126以及形成於閘極124側壁的間隙壁128，其中所述閘極124例如多晶矽閘極；閘極絕緣層126可為氧化層，如氧化矽。另外，在間隙壁128下方的基底100內還可設置數個源極/汲極擴展區（source/drain extension region）130，或者改用高電壓雙擴散汲極（double diffused drain，DDD），來提高擊穿電壓，其中源極/汲極擴展區130為第二導電型。此外為了有效減少漏電流以及改善短通道效應，還可設置數個口袋型摻雜區132在通道下方，口袋型摻雜區132分別鄰接第二摻雜區118與第三摻雜區120，其中所述口袋型摻雜區132為第一導電型。而陽極112以及陰極114一般可藉由形成在源極區108表面以及形成在汲極區110的第四摻雜區122表面的矽化金屬層134與後續形成的接觸窗136構成電性耦接的連結。
另一方面，若將等效電路顯示於第一實施例的絕緣閘極場效雙極性電晶體10，則如圖2所示。以N型通道IGBT為例，PNP的射極與PN二極體即為FET的汲極(汲極區110)、PNP基極只連接FET通道、PNP集極（Collector）只連接FET Body(第一摻雜區116)、FET的源極(第二摻雜區118)與Body短路。以P型通道IGBT為例，NPN的射極與PN二極體即為FET的汲極、NPN基極只連接FET通道、NPN集極只連接FET Body、FET的源極同樣與Body短路。
若是以載子流J的觀點(carrier flow viewpoint)來說明第一實施例的絕緣閘極場效雙極性電晶體10，則包括單極性與雙極性組成部份，其中汲極區110內嵌的雙極性電晶體（BJT），在EB（射極與基極）接面順偏BC（基極與集極）接面反偏的情況下，使單極性場效電晶體（FET）的通道輸出等於雙極性接面電晶體的基極輸入(FET channel output = BJT Base input)，雙極性接面電晶體的集極與單極性場效電晶體的基體共用(BJT Collector = FET body)，FET的源極(第二摻雜區118)與基體（Body）短路以抑制閂鎖效應。此時，FET的作用像一個極性分離器（Polar Filter），將電子流Jn與電洞流Jp分開，使之分別流入通道與基體(第一摻雜區116)。如果電子流經FET，電洞會注入BJT基極導致電導調變（conductivity modulation），反之亦然。
圖3是依照本發明的第二實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖，其中使用與第一實施例相同的元件符號來代表相同或相似的構件，且所省略的部分技術說明，如各層或區域的位置、導電型、材料等均可參照第一實施例中相關的內容，故於下文不再贅述。
請參照圖3，本實施例與第一實施例的主要差異在於第一摻雜區300與第四摻雜區302是由選擇性磊晶成長（SEG）來形成的同質磊晶結構或異質磊晶結構。因此，第一摻雜區300與第四摻雜區302的材料包括矽、矽鍺(SiGe)等。
圖4是依照本發明的第三實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖，其中使用與第一實施例相同的元件符號來代表相同或相似的構件，且所省略的部分技術說明，如各層或區域的位置、導電型、材料等均可參照第一實施例中相關的內容，故於下文不再贅述。
請參照圖4，本實施例與第一實施例的主要差異在於源極區108的第一摻雜區400以及第二摻雜區402都是由選擇性磊晶成長（SEG）來形成的同質磊晶結構或異質磊晶結構。同樣地，汲極區110的第三摻雜區404以及第四摻雜區406也是由選擇性磊晶成長（SEG）來形成的同質磊晶結構或異質磊晶結構。因此，在本實施例可整合至40奈米以下的製程。
圖5是依照本發明的第四實施例的一種絕緣閘極場效雙極性電晶體的立體透視圖，其中部分構件為了可透視的關係而未加上圖樣。圖6是圖5的I-I’線段的剖面示意圖。
請參照圖5和圖6，絕緣閘極場效雙極性電晶體50是一種在鰭式場效電晶體（FinFET）的架構中嵌入雙極性電晶體的結構，包括基底500、形成於基底500內的深井區502、形成於深井區502上方的基底500內的第一導電型井區504、形成於基底500上的閘極結構506、位於閘極結構506一側的第一導電型井區504上的源極區508、位於閘極結構506另一側的第一導電型井區504上的汲極區510、陽極512以及陰極514。在圖5中，藉由隔離結構501（如STI）定義出主動區，且深井區502是形成於隔離結構501底下，因此基底500具有的鰭部就是第一導電型井區504形成的位置，閘極結構506則橫跨所述鰭部。源極區508包括第一摻雜區516以及介於第一摻雜區516與閘極結構506之間的第二摻雜區518，汲極區510則包括第三摻雜區520以及形成於第三摻雜區520上的第四摻雜區522。在本實施例中，第一摻雜區516、第二摻雜區518、第三摻雜區520與第四摻雜區522都是磊晶結構。其中，基底500、第一摻雜區516與第四摻雜區522為第一導電型，深井區502、第二摻雜區518與第三摻雜區520為第二導電型。在一實施例中，所述第一導電型為P型，且所述第二導電型為N型；在另一實施例中，所述第一導電型為N型，且所述第二導電型為P型。因此，汲極區510與第一導電型井區504可形成PNP雙極性電晶體或NPN雙極性電晶體，且PNP雙極性電晶體或NPN雙極性電晶體例如是以選擇性磊晶成長（SEG）來形成同質結構或異質結構的雙極性電晶體(例如SiGe HBT)。
在圖6中，陽極512電性耦接至第四摻雜區522，陰極514則電性耦接至第一摻雜區516與第二摻雜區518。因此不同導電型的第一摻雜區516與第二摻雜區518會彼此短路，以抑制閂鎖（latch up）發生。至於閘極結構506可包括一閘極524、形成於閘極524與基底500之間的一閘極絕緣層526以及形成於閘極524側壁的間隙壁528，其中所述閘極524例如金屬閘極；閘極絕緣層526可為高介電常數（high-k）材料層或氧化層與高介電常數（high-k）材料層的組合。而陽極552以及陰極514一般可藉由形成在源極區508表面以及形成在汲極區510的第四摻雜區522表面的矽化金屬層530構成電性耦接的連結。因此，第四實施例的絕緣閘極場效雙極性電晶體50一樣具有如圖2所示的等效電路。
圖7A至圖7G是依照本發明的第五實施例的一種絕緣閘極場效雙極性電晶體的製造流程步驟圖。
請參照圖7A先在第一導電型的一基底700中形成隔離結構701，以定義出至少一主動區。然後，在基底700內形成第二導電型的一深井區702，在深井區702上方的基底700內形成一第一導電型井區704。在一實施例中，第一導電型為P型，且第二導電型為N型。在另一實施例中，第二導電型為P型，且第一導電型為N型。
接著，請參照圖7B，進行閘極先製（gate first）的製程，以於基底700表面形成一閘極絕緣層706，再於閘極絕緣層706上形成一閘極708，其中閘極絕緣層706例如氧化層、閘極708例如多晶矽閘極。
然後，請參照圖7C，可在閘極708兩側的基底700內先形成數個源極/汲極擴展區710，再於閘極708兩側的側壁708a形成數個間隙壁712，以完成跨過主動區703的一閘極結構714。之後，利用離子佈植法於閘極結構714兩側的第一導電型井區704上分別形成一第二摻雜區716與一第三摻雜區718，其中第二以及第三摻雜區716與718為第二導電型。此外，可在第二摻雜區716與第三摻雜區718的面對的側邊形成數個口袋型摻雜區720，所述口袋型摻雜區720為第一導電型。
隨後，請參照圖7D，為了進行選擇性磊晶成長（Selective Epitaxy Growth，SEG），先在基底700表面形成圖案化的罩幕722，其中具有露出預定形成磊晶結構的部分基底700的開口724，再蝕刻去除部分露出的基底700（即部分第一導電型井區704與部分第三摻雜區718）。
然後，請參照圖7E，進行選擇性磊晶成長（SEG），以於第二摻雜區716外側的第一導電型井區704上形成一第一摻雜區726，並於第三摻雜區718上形成一第四摻雜區728，其中第一以及第四摻雜區726與728為第一導電型的磊晶結構，且第一以及第四摻雜區726與728可為同質結構（homostructure）或異質結構（heterostructure）。接著，可將圖7D所示的罩幕722移除。
之後，請參照圖7F，為了後續的電性連結，可先在第四摻雜區728表面、第一摻雜區726表面以及第二摻雜區716表面形成矽化金屬層730，再沉積一層內層介電（ILD）層732。
然後，請參照圖7G，在ILD層732中製作接觸窗734，以形成電性耦接至第四摻雜區728的陽極，並形成電性耦接至第一與第二摻雜區726與716的陰極。因此，根據第五實施例可製作出類似第二實施例的絕緣閘極場效雙極性電晶體。
圖8A至圖8F是依照本發明的第六實施例的一種絕緣閘極場效雙極性電晶體的製造流程步驟圖，其中使用與第五實施例相同的元件符號來代表相同或相似的構件，且所省略的部分技術說明，如各層或區域的位置、導電型、材料等均可參照第五實施例中相關的內容，故於下文不再贅述。
請參照圖8A，本實施例是閘極後製（gate last）的製程，所以在形成第一導電型井區704之後會在基底700表面形成一中間層800，再於中間層800上形成一假閘極802，其中假閘極802例如是多晶矽，中間層800則是可增加假閘極802與基底700之間附著性的材料層，例如氧化矽層。此外，若是要製作如第四實施例的絕緣閘極場效雙極性電晶體，可在形成隔離結構701之前，先圖案化基底700，以形成至少一鰭部，且主動區703是位於鰭部內。
然後，請參照圖8B，可先在假閘極802兩側的基底700內形成數個源極/汲極擴展區710，再形成間隙壁712。
接著，請參照圖8C，利用兩道選擇性磊晶成長（SEG）分別形成第二摻雜區804與第三摻雜區806以及第一摻雜區726與第四摻雜區728。第二摻雜區804與第三摻雜區806為第二導電型的磊晶結構，且可為同質結構或異質結構。
之後，請參照圖8D，為了後續的電性連結，可先在第四摻雜區728表面、第一摻雜區726表面以及第二摻雜區804表面形成矽化金屬層730。
然後，請參照圖8E，在基底700表面形成一層內層介電（ILD）層808，並露出圖8D的假閘極802，再移除假閘極802及其下方的中間層800，而在ILD層808中形成一開口，露出預定形成閘極結構的主動區703，再在開口中共形地沉積一閘極絕緣層810，並在開口內形成於閘極812，其中閘極絕緣層810例如高介電常數（high-k）材料層，閘極812例如金屬。
接著，請參照圖8F，形成另一ILD層814覆蓋閘極812與ILD層808，再於ILD層808與814中製作接觸窗734，以形成電性耦接至第四摻雜區728的陽極，並形成電性耦接至第一與第二摻雜區726與804的陰極。因此，根據第六實施例可製作出類似第三或四實施例的絕緣閘極場效雙極性電晶體。
綜上所述，本發明將雙極性IGBT整合至類似MOSFET的結構中，能使等效電路成為一個雙極性電晶體鑲嵌在場效電晶體的汲極端以及集極只連接FET的基體的電路。因此本發明的結構不但能將橫向絕緣閘極雙極性電晶體更加緊緻地實現在MOSFET的元件結構，還能整合至現有半導體製程中。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、50:絕緣閘極場效雙極性電晶體 100、500、700:基底 101、501、701:隔離結構 102、502、702:深井區 104、504、704:第一導電型井區 106、506、714:閘極結構 108、508:源極區 110、510:汲極區 112、512:陽極 114、514:陰極 116、300、400、516、726:第一摻雜區 118、402、518、716、804:第二摻雜區 120、404、520、718、806:第三摻雜區 122、302、406、522、728:第四摻雜區 124、524、708、812:閘極 126、526、706、810:閘極絕緣層 128、528、712:間隙壁 130、710:源極/汲極擴展區 132、720:口袋型摻雜區 134、530、730:矽化金屬層 136、734:接觸窗 703:主動區 708a:側壁 722:罩幕 724:開口 732、808、814:內層介電層 800:中間層 802:假閘極 J:載子流 Jn:電子流 Jp:電洞流
圖1是依照本發明的第一實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖。 圖2是圖1的絕緣閘極場效雙極性電晶體附上電路的示意圖。 圖3是依照本發明的第二實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖。 圖4是依照本發明的第三實施例的一種絕緣閘極場效雙極性電晶體的剖面示意圖。 圖5是依照本發明的第四實施例的一種絕緣閘極場效雙極性電晶體的立體透視圖。 圖6是圖5的I-I’線段的剖面示意圖。 圖7A至圖7G是依照本發明的第五實施例的一種絕緣閘極場效雙極性電晶體的製造流程步驟圖。 圖8A至圖8F是依照本發明的第六實施例的一種絕緣閘極場效雙極性電晶體的製造流程步驟圖。
10:絕緣閘極場效雙極性電晶體
100:基底
101:隔離結構
102:深井區
104:第一導電型井區
106:閘極結構
108:源極區
110:汲極區
112:陽極
114:陰極
116:第一摻雜區
118:第二摻雜區
120:第三摻雜區
122:第四摻雜區
124:閘極
126:閘極絕緣層
128:間隙壁
130:源極/汲極擴展區
132:口袋型摻雜區
134:矽化金屬層
136:接觸窗

Claims (21)

  1. 一種絕緣閘極場效雙極性電晶體，包括： 一基底，為第一導電型； 一深井區，形成於所述基底內，所述深井區為第二導電型； 一第一導電型井區，形成於所述深井區上方的所述基底內； 一閘極結構，形成於所述基底上； 一源極區，位於所述閘極結構一側的所述第一導電型井區上，且所述源極區包括一第一摻雜區以及介於所述第一摻雜區與所述閘極結構之間的一第二摻雜區，其中所述第一摻雜區為所述第一導電型，所述第二摻雜區為所述第二導電型；以及 一汲極區，位於所述閘極結構另一側的所述第一導電型井區上，且所述汲極區包括一第三摻雜區以及形成於所述第三摻雜區內的一第四摻雜區，其中所述第三摻雜區為所述第二導電型，所述第四摻雜區為所述第一導電型； 一陽極，電性耦接至所述第四摻雜區；以及 一陰極，電性耦接至所述第一摻雜區與所述第二摻雜區。
  2. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述第一導電型為P型，且所述第二導電型為N型。
  3. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述第一導電型為N型，且所述第二導電型為P型。
  4. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述第一摻雜區與所述第四摻雜區包括離子佈植區或磊晶結構。
  5. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述第二摻雜區與所述第三摻雜區包括離子佈植區或磊晶結構。
  6. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述汲極區與所述第一導電型井區形成PNP雙極性電晶體或NPN雙極性電晶體。
  7. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述閘極結構包括： 一閘極； 一閘極絕緣層，形成於所述閘極與所述基底之間；以及 多數個間隙壁，形成於所述閘極的側壁。
  8. 如請求項7所述的絕緣閘極場效雙極性電晶體，其中所述閘極絕緣層包括氧化層、高介電常數（high-k）材料層或其組合。
  9. 如請求項7所述的絕緣閘極場效雙極性電晶體，其中所述閘極包括多晶矽或金屬。
  10. 如請求項7所述的絕緣閘極場效雙極性電晶體，更包括：多數個源極/汲極擴展區（source/drain extension region），位於所述間隙壁下方的所述基底內，所述多數個源極/汲極擴展區為所述第二導電型。
  11. 如請求項1所述的絕緣閘極場效雙極性電晶體，更包括：多數個口袋型摻雜區，分別鄰接所述第二摻雜區與所述第三摻雜區，所述多數個口袋型摻雜區為所述第一導電型。
  12. 如請求項1所述的絕緣閘極場效雙極性電晶體，其中所述基底具有一鰭部，且所述第一導電型井區形成於所述鰭部，所述閘極結構橫跨所述鰭部。
  13. 一種絕緣閘極場效雙極性電晶體的製造方法，包括： 在第一導電型的一基底中形成隔離結構，以定義出至少一主動區； 在所述基底內形成第二導電型的一深井區； 在所述深井區上方的所述基底內形成一第一導電型井區； 在所述基底表面形成一閘極結構跨過所述主動區； 於所述閘極結構兩側的所述第一導電型井區上分別形成一第二摻雜區與一第三摻雜區，其中所述第二摻雜區以及所述第三摻雜區為所述第二導電型； 進行一選擇性磊晶成長（Selective Epitaxy Growth，SEG），以於所述第二摻雜區外側的所述第一導電型井區上形成一第一摻雜區，並於所述第三摻雜區上形成一第四摻雜區，其中所述第一摻雜區以及所述第四摻雜區為所述第一導電型； 形成電性耦接至所述第四摻雜區的一陽極；以及 形成電性耦接至所述第一摻雜區與所述第二摻雜區的一陰極。
  14. 如請求項13所述的絕緣閘極場效雙極性電晶體的製造方法，其中形成所述第二摻雜區與所述第三摻雜區的方法包括離子佈植法或另一選擇性磊晶成長。
  15. 如請求項13所述的絕緣閘極場效雙極性電晶體的製造方法，其中形成所述閘極結構的步驟包括： 在形成所述第一導電型井區之後，於所述基底表面形成一閘極絕緣層； 在所述閘極絕緣層上形成一閘極；以及 於所述閘極兩側的側壁形成多數個間隙壁。
  16. 如請求項15所述的絕緣閘極場效雙極性電晶體的製造方法，其中所述閘極絕緣層包括氧化層。
  17. 如請求項15所述的絕緣閘極場效雙極性電晶體的製造方法，其中形成所述間隙壁之前更包括在所述閘極兩側的所述基底內形成多數個源極/汲極擴展區，所述多數個源極/汲極擴展區為所述第二導電型。
  18. 如請求項13所述的絕緣閘極場效雙極性電晶體的製造方法，其中形成所述閘極結構的步驟包括： 在形成所述第一摻雜區以及所述第四摻雜區之後，於所述基底表面形成一內層介電（ILD）層； 在ILD層中形成一開口，露出預定形成所述閘極結構的所述主動區； 在所述開口中共形地沉積一閘極絕緣層；以及 在所述開口內形成於閘極。
  19. 如請求項18所述的絕緣閘極場效雙極性電晶體的製造方法，其中所述閘極絕緣層包括高介電常數（high-k）材料層，所述閘極包括金屬。
  20. 如請求項13所述的絕緣閘極場效雙極性電晶體的製造方法，其中在形成所述第二摻雜區與所述第三摻雜區之後，更包括在所述第二摻雜區與所述第三摻雜區的面對的側邊形成多數個口袋型摻雜區，所述口袋型摻雜區為所述第一導電型。
  21. 如請求項13所述的絕緣閘極場效雙極性電晶體的製造方法，其中在形成所述隔離結構之前，更包括圖案化所述基底，以形成至少一鰭部，且所述主動區位於所述鰭部內。
TW109113504A 2020-04-22 2020-04-22 絕緣閘極場效雙極性電晶體及其製造方法 TWI730732B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109113504A TWI730732B (zh) 2020-04-22 2020-04-22 絕緣閘極場效雙極性電晶體及其製造方法
CN202010376705.9A CN113540223B (zh) 2020-04-22 2020-05-07 绝缘栅极场效双极性晶体管及其制造方法
US16/883,997 US11063141B1 (en) 2020-04-22 2020-05-26 Insulated gate field effect bipolar transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109113504A TWI730732B (zh) 2020-04-22 2020-04-22 絕緣閘極場效雙極性電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI730732B true TWI730732B (zh) 2021-06-11
TW202141705A TW202141705A (zh) 2021-11-01

Family

ID=76764715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113504A TWI730732B (zh) 2020-04-22 2020-04-22 絕緣閘極場效雙極性電晶體及其製造方法

Country Status (3)

Country Link
US (1) US11063141B1 (zh)
CN (1) CN113540223B (zh)
TW (1) TWI730732B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730814B (zh) * 2020-06-16 2021-06-11 力晶積成電子製造股份有限公司 絕緣閘雙極電晶體結構及其製造方法
US11949004B2 (en) * 2021-08-27 2024-04-02 Globalfoundries U.S. Inc. Lateral bipolar transistors with gate structure aligned to extrinsic base

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082811B2 (en) * 2011-10-26 2015-07-14 Anvil Semiconductors Limited 3C-SiC transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504916A (zh) * 2008-02-04 2009-08-12 力晶半导体股份有限公司 晶体管的制造方法、形成沟道阻绝的方法以及半导体元件
JP5427003B2 (ja) * 2009-11-17 2014-02-26 ピーテック テクノロジー カンパニー リミテッド トレンチ型パワーｍｏｓトランジスタおよびその製造方法
CN102983162A (zh) * 2011-09-05 2013-03-20 旺宏电子股份有限公司 半导体装置及其制造方法
CN104733457B (zh) * 2013-12-18 2017-12-01 旺宏电子股份有限公司 半导体元件及其制造方法
US9153574B2 (en) * 2013-12-24 2015-10-06 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US9263436B2 (en) * 2014-04-30 2016-02-16 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9773681B2 (en) * 2015-06-05 2017-09-26 Vanguard International Semiconductor Corporation Semiconductor device with a trench and method for manufacturing the same
TWI567977B (zh) * 2015-06-29 2017-01-21 新唐科技股份有限公司 金氧半場效電晶體及其製造方法
US9627528B2 (en) * 2015-09-11 2017-04-18 Macronix International Co., Ltd. Semiconductor device having gate structures and manufacturing method thereof
CN108321188B (zh) * 2017-01-18 2021-02-09 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082811B2 (en) * 2011-10-26 2015-07-14 Anvil Semiconductors Limited 3C-SiC transistor

Also Published As

Publication number Publication date
CN113540223B (zh) 2023-11-10
US11063141B1 (en) 2021-07-13
TW202141705A (zh) 2021-11-01
CN113540223A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN102301484B (zh) 非对称结型场效应晶体管及其制造方法
KR100586737B1 (ko) ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법
JP5378635B2 (ja) シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス
JP3337953B2 (ja) Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法
JPH1197680A (ja) 高耐圧半導体装置
US20020151124A1 (en) RF power device and method of manufacturing the same
KR100883795B1 (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
JP2010135800A (ja) 半導体素子及びその製造方法
KR100554465B1 (ko) ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
TWI730732B (zh) 絕緣閘極場效雙極性電晶體及其製造方法
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
US5451536A (en) Power MOSFET transistor
CN101095235A (zh) Soi器件
CN115732553A (zh) Igbt器件及其制备方法
KR20100079381A (ko) 반도체소자 및 그 제조방법
KR100482950B1 (ko) 반도체소자 및 그 제조방법
CN103515240A (zh) 一种横向扩散场效应晶体管结构和制作方法
JP4014548B2 (ja) 半導体装置及びその製造方法
JP3230504B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JPH0590517A (ja) 半導体装置及びその製造方法
JP2594296B2 (ja) 絶縁ゲート電界効果トランジスタ
WO2019134466A1 (zh) 横向绝缘栅双极晶体管及其制作方法
US10861955B2 (en) Fabrication methods of insulated gate bipolar transistors
KR100660719B1 (ko) 바이폴라 접합 트랜지스터 및 그 제조 방법