TWI729553B - 影像測試系統及其測試組件 - Google Patents

Abstract

本發明係提供一種影像測試系統，包括：測試組件及影像擷取卡。測試 組件用於取得待測物的測試訊號，並包括第一傳輸介面、第二傳輸介面及介面轉換電路。介面轉換電路連接第一傳輸介面，並轉換測試訊號的訊號傳輸形式；第二傳輸介面，連接介面轉換電路；影像擷取卡連接第二訊號傳輸，並從測試訊號中取得影像資料。

Description

影像測試系統及其測試組件

本發明關於一種測試系統及其測試組件，特別是一種影像測試系統及其測試組件。

半導體裝置測試裝置所搭配的影像擷取卡通常具有邏輯處理單元，可對取像元件(例如照相機)所取得的影像訊號進行預先解碼，之後再將解碼後的影像訊號傳輸至後端的影像處理裝置進行處理，也因此影像測試是目前半導體裝置測試項目中很重要的一環。為了因應超高畫質的需求，影像訊號在傳輸時已逐漸以C型實體層(以下簡稱C-PHY)訊號形式進行傳輸，並取代原先的D型實體層(以下簡稱D-PHY)訊號形式。目前D-PHY訊號是採用差動的方式進行傳輸，並且具備時脈資料以供測試系統進行影像資料的時序校正；相較之下，C-PHY訊號不採用差動的方式進行傳輸，也因此C-PHY訊號僅適用較短的訊號傳輸路徑(相較D-PHY訊號而言)。此外，C-PHY訊號亦不具備用於校正的時脈資訊。

在現有的影像測試系統架構下，影像擷取卡會透過測試組件(例如針測機)處取得C-PHY訊號，再透過資料轉換單元將C-PHY訊號轉換為影像擷取卡中的邏輯處理單元能夠讀取的訊號型式。然而在機板佈線(layout)限制下， 有時針測機與資料轉換單元之間會具備較長的訊號傳輸路徑，如此C-PHY訊號將會因路徑過長而產生較多損耗，並且經常會因為訊號時序偏移而產生抖動(Jitter)的問題，進而影響測試系統的精準度。

有鑑於此，本發明提供一種改良的影像測試系統及其測試組件，來解決上述的問題。

本發明的一目的係提供一種影像測試系統，包含：測試組件以及影像擷取卡。測試組件用於取得待測物的測試訊號，並包含第一傳輸介面、第二傳輸介面及介面轉換電路。第一傳輸介面用於接收測試訊號；介面轉換電路用於連接該第一傳輸介面，並轉換測試訊號的訊號傳輸形式；第二傳輸介面連接介面轉換電路，其中第一傳輸介面與第二傳輸介面對應不同的訊號傳輸形式；以及影像擷取卡用於連接第二訊號傳輸介面，以從測試訊號中擷取出影像資料。

在影像測試系統的一實施例中，第一傳輸介面為行動產業處理器介面(MIPI)之C型實體層(C-PHY)接口，並包含三線式(3-wires)串列訊號通道。

在影像測試系統的一實施例中，第二傳輸介面為高速邏輯接口，並包含3對高速邏輯訊號通道。進一步地，第二傳輸介面的類型包含低電壓差分訊號介面(LVDS)、電流模式邏輯介面(CML)、正射極耦合邏輯介面(PECL)或負射極耦合邏輯介面(NECL)。

在影像測試系統的一實施例中，測試組件為探針卡，且包含探針卡子板，其中介面轉換電路設置於探針卡子板上。進一步地，影像擷取卡可整 合至探針卡子板上。又進一步地，探針卡可包含探針，其中探針與探針卡子板之間的訊號傳輸路徑可不大於10公分。

在影像測試系統的一實施例中，影像擷取卡更包含邏輯處理單元，且邏輯處理單元包含模糊控制器，用以對影像資料進行時脈資料修補程序。進一步地，邏輯處理單元可包含記憶單元，用以儲存模糊控制查找表，其中模糊控制器是根據模糊控制查找表來進行時脈資料修補程序。進一步地，模糊控制查找表包含前次時脈偏移資訊、目前時脈偏移資訊及修補資訊，其中修補資訊對應前次時脈偏移資訊及目前時脈偏移資訊。

本發明的另一目的係提供一種設置於影像測試系統的測試組件，用於取得待測物的測試訊號。測試組件包含：第一傳輸介面、介面轉換電路及第二傳輸介面。第一傳輸介面用於接收該測試訊號；介面轉換電路，用於連接第一傳輸介面，並轉換測試訊號的訊號傳輸形式；以及第二傳輸介面用於連接介面轉換電路，其中該第一傳輸介面與該第二傳輸介面對應不同的訊號傳輸形式。

在測試組件的一實施例中，第一傳輸介面為行動產業處理器介面之C型實體層接口，並包含三線式串列訊號通道。

在測試組件的一實施例中，第二傳輸介面為高速邏輯接口，並包含3對高速邏輯訊號通道，其中第二傳輸介面的類型包含低電壓差分訊號介面(LVDS)、電流模式邏輯介面(CML)、正射極耦合邏輯介面(PECL)或負射極耦合邏輯介面(NECL)。

在測試組件的一實施例中，其可為探針卡，並含探針卡子板，其中介面轉換電路設置於探針卡子板上。進一步地，影像測試系統更包含影像擷取卡，用於連接第二訊號傳輸介面，以從測試訊號中擷取出影像資料，其中影 像擷取卡可整合至探針卡子板上。進一步地，探針卡包含探針，且探針與探針卡子板之間的訊號傳輸路徑不大於10公分。

在測試組件的一實施例中，影像測試系統更包含影像擷取卡，用於連接第二訊號傳輸介面，以從該測試訊號中擷取出影像資料，其中影像擷取卡更包含邏輯處理單元，且邏輯處理單元包含模糊控制器，用以對影像資料進行時脈資料修補程序。進一步地，邏輯處理單元包含記憶單元，用以儲存模糊控制查找表，且模糊控制器是根據模糊控制查找表來進行時脈資料修補程序。更進一步地，模糊控制查找表可包含前次時脈偏移資訊、目前時脈偏移資訊及修補資訊，其中修補資訊對應前次時脈偏移資訊及目前時脈偏移資訊。

1:影像測試裝置

2:測試頭

3:測試組件

4:影像擷取卡

7:待測物

9:處理元件

32:探針卡

33:探針

35:探針卡子板

6a:光源供應裝置

34:第一傳輸介面

36:介面轉換電路

38:第二傳輸介面

42:資料轉換單元

44:邏輯處理單元

46:傳輸單元

48:記憶單元

442:時脈資料修補單元

444:模糊控制單元

50:模糊控制查找表

51:前次時脈偏移資訊

52:目前時脈偏移資訊

53:修補資訊

60:第一橋接板

61:第二橋接板

62:第三橋接板

70、71:接線

S0:測試訊號

g1、g2:路徑距離

S4:第二測試訊號

S1、S2、S3:C-PHY子訊號

S11、S12、S21、S22、S31、S32:差動子訊號

L1:第一傳輸路徑

L2:第二傳輸路徑

圖1是本發明一實施例的影像測試系統的基本架構示意圖；圖2是本發明第一實施例的測試組件與影像擷取卡的細部架構示意圖；圖3是本發明第二實施例的測試組件與影像擷取卡的細部架構示意圖；圖4是本發明的一實施例的模糊控制查找表的示意圖；圖5是本發明第一實施例的測試組件與影像擷取卡的配置示意圖；圖6是本發明第二實施例的測試組件與影像擷取卡的配置示意圖；圖7是本發明第三實施例的測試組件與影像擷取卡的配置示意圖；圖8是本發明第四實施例的測試組件與影像擷取卡的配置示意圖。

以下將透過多個實施例說明本發明的影像測試系統與影像擷取卡的實施態樣及運作原理。本發明所屬技術領域中具有通常知識者，透過上述實施例可理解本發明的特徵及功效，而可基於本發明的精神，進行組合、修飾、置換或轉用。

本文所指的“連接”一詞係包括直接連接或間接連接等態樣，且並非限定。本文中關於”當…”、”…時”的一詞係表示”當下、之前或之後”，且並非限定。

本文中所使用的序數例如“第一”、“第二”等之用詞，是用於修飾請求元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

圖1是本發明一實施例的影像測試系統1的基本架構示意圖。如圖1所示，影像測試系統1包含一測試頭2、一測試組件3及一影像擷取卡4，其中測試組件3可用以與一待測物7接觸，其中待測物7可以是晶圓或其它需要進行電性測試的半導體元件。測試頭2可提供電性測試的測試程序至測試組件3。測試組件3可用於取得來自待測物7的一測試訊號S0。影像擷取卡4可用於自該待測訊號S0中擷取出一影像資料，舉例來說，假如待測物件7可為影像感測器(Image Sensor)，則影像擷取卡4可自測試訊號S0中，取得待測物件7所拍攝的影像資料，並將影像資料轉換為後端的一影像處理元件9(例如外部的電腦)所適用的資料格式，又假如待測物件7為顯示器的處理晶片，則影像擷取卡4亦可自測試訊號S0中取得 顯示器正播放的影像資料，並將影像資料轉換為後端的影像處理元件9(例如電腦的處理器)所適用的資料格式；上述範例僅是舉例而非限定。

在一實施例中，測試頭2可插設各種提供必要測試程序的介面卡，例如電子集成卡(PE card)、裝置電源供應卡(DPS card)、序列測試卡(SEQ card)等，且不限於此。測試組件3可為一針測機，並可包含一探針卡32，又或者測試組件3亦可為探針卡32本身，且不限於此。探針卡32上可設置有複數個探針33，探針33可接觸待測物7的接腳(pin)，藉此測試頭2可對待測物7進行電性測試。此外，影像測試系統1亦可包含一光源供應裝置6a。光源供應裝置6a可為管徑式光源供應裝置且設置於測試頭2上，但不限於此。在一實施例中，光源供應裝置6a是將光源聚焦至待測物7(例如晶圓中設有多個影像感測器之積體電路)上，用以測試待測物7之影像感測器之實際接收範圍，以進行全面性之影像檢測，而探針卡32可取得來自待測物之影像感測器的一測試訊號，其中該測試訊號為C-PHY訊號。此外，在一實施例中，影像擷取卡4可為行動產業處理器介面(MIPI)之影像擷取卡，並透過一第一橋接板60而連接於探針卡32，但並非限定。

本發明的特色之一在於測試組件3的改良。較佳地，測試組件3可更包含一第一傳輸介面34、一介面轉換電路36及一第二傳輸介面38。第一傳輸介面34可接收探針32所取得的測試訊號S0，介面轉換電路36可連接第一傳輸介面34，第二傳輸介面38可連接介面轉換電路36，並且訊號擷取卡可連接第二傳輸介面38，並從第二傳輸介面38取得測試訊號。其中，第一傳輸介面34與第二傳輸介面38對應不同的訊號傳輸形式，而介面轉換電路36可用於轉換測試訊號的訊號傳輸形式。

圖2是本發明第一實施例的測試組件3與影像擷取卡4的細部架構示意圖。如圖2所示，第一傳輸介面34可取得測試訊號S0，並將測試訊號S0傳輸至介面轉換電路36，其中測試訊號S0是以一第一訊號傳輸形式進行傳輸。介面轉換電路36可將測試訊號S0由第一訊號傳輸形式轉換為一第二訊號傳輸形式，並將測試訊號S0傳輸至第二傳輸介面38；換言之，介面傳輸電路36可將測試訊號S0的訊號傳輸形式由對應第一傳輸介面34轉換為對應第二傳輸介面38。第二傳輸介面38可將第二訊號傳輸形式的測試訊號S0傳送至影像擷取卡4。影像擷取卡4可包含一資料轉換單元42、一邏輯處理單元44及一傳輸單元46，其中資料轉換單元42可將第二訊號傳輸形式的測試訊號S0轉換為邏輯處理單元44能夠讀取的資料格式，邏輯處理單元44可從測試訊號S0中取得影像資料，影像資料可透過傳輸單元46而傳送至後端的影像處理元件9(例如外部的電腦)。在一實施例中，傳輸單元46可例如是光纖接口，但不限於此。

需注意的是，在一實施例中，第一傳輸介面34可為一行動產業處理器介面之C型實體層接口(MIPI C-PHY interface)，並包含一三線式(3-wires)串列訊號通道。更詳細地說明，當測試訊號S0以第一訊號傳輸形式進行傳輸時，測試訊號S0可被分成3個C-PHY子訊號S1、S2、S3，並各自透過三線式串列訊號通道中的其中一個訊號通道進行傳輸。

在一實施例中，第二傳輸介面38可為一高速邏輯接口，並包含一對高速邏輯訊號通道，其中每對高速邏輯訊號通道可視為差動邏輯訊號通道。更詳細地說明，當測試訊號S0透過介面轉換電路36自第一訊號傳輸形式轉換成第二訊號傳輸形式時，C-PHY子訊號S1將被分成一對差動子訊號S11、S12，C-PHY子訊號S2將被分成一對差動子訊號S21、S22，而C-PHY子訊號S3將被分成一對差 動子訊號S31、S32，並各自透過其中一對高速邏輯訊號通道進行傳輸。在一實施例中，第二傳輸介面38的類型包含低電壓差分訊號介面(low voltage differential signaling，LVDS)、電流模式邏輯介面(current mode logic，CML)、正射極耦合邏輯介面(positive emitter coupled logic，PECL)或負射極耦合邏輯介面(negative emitter coupled logic，NECL)，且不限於此。

在一實施例中，測試組件3可為探針卡32，而探針卡可包含一探針卡子板35，其中介面轉換電路36可設置於探針卡子板35上，但並非限定。設置探針卡子板35的優點之一在於，可使得測試組件3上各元件的配置方式更加彈性。

在一實施例中，待測物7至介面轉換電路36之間具有一第一訊號傳輸路徑L1，其中第一訊號傳輸路徑L1可不大於10公分，且不限於此。在一實施例中，介面轉換電路36至邏輯處理單元44之間具有一第二訊號傳輸路徑L2，其中第二訊號傳輸路徑L2可不大於20公分。本發明不限於此。藉此，可減少訊號傳輸時的損耗。

據此，由於測試訊號S0透過介面轉換電路36轉換後可透過差動訊號的方式進行傳輸，因此本發明的測試系統1可適用於較長的訊號傳輸路徑。換言之，本發明的測試系統1可適用於C-PHY訊號的電性測試，亦可適應各種機板佈線情況，並降低訊號在傳輸時的損耗。

本發明的影像擷取卡4亦可具備不同的結構。圖3是本發明第二實施例的測試組件3與影像擷取卡4的細部架構示意圖。如圖3所示，本實施例的影像擷取卡4可包含資料轉換單元42、邏輯處理單元44、傳輸單元46及一記憶單元48，其中邏輯處理單元44可包含一時脈資料修補(clock data recovering，CDR)單元442。此外，本實施例中的測試組件3可適用圖2實施例的說明，故不再詳述。

在一實施例中，當影像擷取卡4取得來自第二傳輸介面38的測試訊號(多對高速邏輯訊號S11與S12、S21與S22以及S31與S32)時，資料轉換單元42可將該等訊號整合並轉換為邏輯處理單元44所能讀取的一訊號(以下稱之為第二測試訊號S4)。邏輯處理單元44中的時脈資料修補單元442可對第二測試訊號S4進行一時脈資料修補程序，以修補第二測試訊號S4在傳輸過程中所發生的延遲或超前(時序偏移)，進而使第二測試訊號S4的時序與影像測試系統1的系統時序一致，但並非限定。

在一實施例中，時脈資料修補單元442可設定第二測試訊號S4的一資料採集點，並利用資料採集點作為時序校正的依據。舉例來說，第二測試訊號S4可呈現為眼圖(Eye Diagram)形式，而時脈資料修補單元442可例如將眼圖的中心點作為資料採集點，並將資料採集點的時序位置與系統時序的正確時序位置進行比較，藉此判斷第二測試訊號S4的時序的是否產生偏移，但並非限定。

在一實施例中，時脈資料修補單元442可包含一模糊控制單元444，又或者時脈資料修補單元442本身可為模糊控制單元444。模糊控制單元444可根據第二測試訊號S4在前一時間點及目前時間點的一偏移趨勢來進行時脈資料修補程序。在一實施例中，記憶單元48可預先儲存一模糊控制查找表50，其中模糊控制查找表50可包含複數種偏移趨勢所對應的修補方式，因此當模糊控制單元444取得第二測試訊號S4的偏移趨勢時，即可根據模糊控制查找表50產生相對應的修補方式。

圖4是本發明的一實施例的模糊控制查找表50的示意圖，並請同時參考圖1至圖3。如圖4所示，模糊控制查找表50可包含複數個前次時脈偏移資訊 51、複數個目前時脈偏移資訊52及複數個修補資訊53，其中每個修補資訊53可對應一個前次時脈偏移資訊51及一個目前時脈偏移資訊52。

舉例來說，當第二測試訊號S4的前次時脈偏移資訊51為N2(例如第二測試訊號S4的時序比系統時序延遲2個時間單位)，而第二測試訊號S4的目前時脈偏移資訊52為P2(例如第二測試訊號S4的時序比系統時序超前2個時間單位)，則此時修補資訊53即為Z(例如不進行修補)，此時模糊控制單元444即不會對第二測試訊號S4做任何調整。又舉例來說，當第二測試訊號S4的前次時脈偏移資訊51為N1(例如第二測試訊號S4的時序比系統時序延遲1個時間單位)，而第二測試訊號S4的目前時脈偏移資訊52為P2(例如第二測試訊號S4的時序比系統時序超前2個時間單位)，則此時修補資訊53即為P2(例如使第二測試訊號S2的時序提前2個時間單位)，此時模糊控制單元444即會依照修補資訊53對第二測試訊號S2的時序進行調整。藉此，時脈資料修補單元442可完成時脈資料修補程序。

此外，在另一實施例中，時脈資料修補單元442亦可透過機器學習(machine learning)的方式，藉由輸入大量的訓練資料來產生各種偏移情況的最佳修補方式，但並非限定。在本實施例中，時脈資料修補單元442可為各種類型的類神經網路模型，例如卷積神經網路、隨機森林、深度學習神經網路等，且不限於此。

請再次參考圖3。在一實施例中，資料轉換單元42、邏輯處理單元44及記憶單元48可透過電路、晶片等形式來實現其功能，需注意的是，本發明並沒有限定資料轉換單元42、邏輯處理單元44及記憶單元48的電路結構，只要能實現本文中記載的功能，即屬於本發明所涵蓋的範圍。此外，在一實施例中，邏輯處理單元44可例如是電場可程式化邏輯閘陣列(field programmable gate array， FPGA)晶片、客製化調節晶片(例如特殊應用積體電路(application specific integrated circuit，ASIC)晶片)、圖形處理器晶片(graphics processing unit，GPU)等，且不限於此。另外，在一實施例中，時脈資料修補單元442、模糊控制單元444可以是晶片中的子電路，或者亦可由電腦程式產品的方式來實現，且不限於此。

本發明的測試組件3與影像擷取卡4之間可具備多種配置方式，接著將針對此部分進行說明。圖5是本發明第一實施例的測試組件3與影像擷取卡4的配置示意圖，並請同時參考圖1至圖4。如圖5所示，本實施例的介面轉換電路36是設置於探針卡子板35上，而探針卡子板35設置於探針卡32上。此外，探針卡32上更設置有第一橋接板60，其中第一橋接板60的一端設置於探針卡32上，另一端透過一接線70連接至測試頭2，藉此達成探針卡32與測試頭2之間的電性連接。影像擷取卡4可設置於第一橋接板60上。因此，當探針33取得來自待測物7的訊號(例如測試訊號S0)後，訊號可經由探針卡32傳送至介面轉換電路36以進行轉換，而轉換後的訊號可經由探針卡32傳送至第一橋接板60上的影像擷取卡4。

在一實施例中，探針卡子板35是可拆卸地插設於探針卡32上，因此探針卡子板35可供置換，例如當探針卡子板35損壞時，可輕易地更換。在一實施例中，影像擷取卡4是可拆卸地插設於第一橋接板60上，因此影像擷取卡4亦可供置換。本發明不限於此。

圖6是本發明第二實施例的測試組件3與影像擷取卡4的配置示意圖，並請同時參考圖1至圖5。如圖6所示，本實施例的介面轉換電路36與影像擷取卡4是同時整合於第一橋接板60上，其中第一橋接板60可做為探針卡子板35來使用。第一橋接板60的一端可設置於探針卡32上，其另一端可透過一接線70而連接於測試頭2。在本實施例中，當探針33取得來自待測物7的訊號後，訊號可經由 探針卡32傳送至第一橋接板60上的介面轉換電路36以進行轉換，而轉換後的訊號可直接由第一橋接板60傳送至影像擷取卡4。

此外，請同時參考圖5及圖6，在圖6實施例中，由於介面轉換電路36與影像擷取卡4是同時整合於第一橋接板60，因此可減少機板的數量，並且第一橋接板60可更加靠近探針33，使得影像擷取卡4與探針33之間的距離更短，亦即訊號傳輸路徑可更短。更詳細地，圖5實施例中的探針33與第一橋接板60之間可具有一路徑距離g1，圖6實施例中的探針33與第一橋接板60之間可具有一路徑距離g2，其中路徑距離g1可大於路徑距離g2。此外，在一實施例中，路徑距離g2可小於或等於10公分。本發明不限於此。

圖7是本發明第三實施例的測試組件3與影像擷取卡4的配置示意圖，並請同時參考圖1至圖6。如圖7所示，本實施例的影像擷取卡4是設置於第一橋接板60上，介面轉換電路36是設置於一第二橋接板61上，其中第二橋接板61可做為探針卡子板35來使用。第一橋接板60與第二橋接板61可透過一第三橋接板62而相連，因此第一橋接板60與第二橋接板61可直接透過第三橋接板62來傳輸訊號。

在一實施例中，第一橋接板60或第二橋接板61可透過接線70而連接於測試頭2，藉此達成探針卡32與測試頭2之間的電性連接。在一實施例中，介面轉換電路36可焊接於第二橋接板61上或可拆卸地插設於第二橋接板61上。本發明不限於此。

圖8是本發明第四實施例的測試組件3與影像擷取卡4的配置示意圖，並請同時參考圖1至圖7。如圖8所示，本實施例的影像擷取卡4是設置於第一橋接板60上，介面轉換電路36是設置於一第二橋接板61上，其中第二橋接板61 可做為探針卡子板35來使用。第一橋接板60與第二橋接板61可透過一接線71而相連，因此第一橋接板60與第二橋接板61可直接透過接線71來傳輸訊號。

在一實施例中，第一橋接板60或第二橋接板61亦可透過接線70而連接於測試頭2，藉此達成探針卡32與測試頭2之間的電性連接。此外，介面轉換電路36可焊接於第二橋接板61上或可拆卸地插設於第二橋接板61上。本發明不限於此。

上述配置方式僅是舉例，本發明的測試組件3與影像擷取卡4之間仍具備更多配置方式。

藉此，本發明提供了改良的影像測試系統，透過在測試組件中設置介面轉換電路，可降低C-PHY訊號在傳輸至影像擷取卡時所發生的訊號損耗。此外，透過在影像擷取卡中設置模糊控制器，可有效地修補C-PHY訊號的時序偏移，進而解決訊號抖動的問題，並使得C-PHY訊號的測試更加準確。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1:影像測試系統

2:測試頭

3:測試組件

4:影像擷取卡

7:待測物

9:處理元件

32:探針卡

33:探針

60:第一橋接板

6a:光源供應裝置

34:第一傳輸介面

36:介面轉換電路

38:第二傳輸介面

Claims (16)

1. 一種影像測試系統，包含：一測試組件，用於取得一待測物的一測試訊號，且該測試組件包含：一第一傳輸介面，用於接收該測試訊號；一介面轉換電路，用於連接該第一傳輸介面，並轉換該測試訊號的訊號傳輸形式；一第二傳輸介面，連接該介面轉換電路，其中該第一傳輸介面與該第二傳輸介面對應不同的訊號傳輸形式；以及一影像擷取卡，用於連接該第二訊號傳輸介面，以從該測試訊號中擷取出一影像資料；其中，該第二傳輸介面為一高速邏輯接口，並包含3對高速邏輯訊號通道，且該第二傳輸介面的類型包含低電壓差分訊號介面(LVDS)、電流模式邏輯介面(CML)、正射極耦合邏輯介面(PECL)或負射極耦合邏輯介面(NECL)。
2. 如請求項1所述的影像測試系統，其中該第一傳輸介面為一行動產業處理器介面(MIPI)之C型實體層(C-PHY)接口，並包含一三線式(3-wires)串列訊號通道。
3. 如請求項1所述的影像測試系統，其中該測試組件為一探針卡，且其包含一探針卡子板，其中該介面轉換電路設置於該探針卡子板上。
4. 如請求項3所述的影像測試系統，其中該影像擷取卡整合至該探針卡子板上。
5. 如請求項4所述的影像測試系統，其中該探針卡包含複數個探針，且該等探針與該探針卡子板之間的一訊號傳輸路徑不大於10公分。
6. 如請求項1所述的影像測試系統，其中該影像擷取卡更包含一邏輯處理單元，且該邏輯處理單元包含一模糊控制器，用以對該影像資料進行一時脈資料修補程序。
7. 如請求項6所述的影像測試系統，其中該邏輯處理單元更包含一記憶單元，用以儲存一模糊控制查找表，且該模糊控制器是根據該模糊控制查找表來進行該時脈資料修補程序。
8. 如請求項7所述的影像測試系統，其中該模糊控制查找表包含複數個前次時脈偏移資訊、複數個目前時脈偏移資訊及複數個修補資訊，其中每個修補資訊對應一前次時脈偏移資訊及一目前時脈偏移資訊。
9. 一種測試組件，設置於一影像測試系統，用於取得一待測物的一測試訊號，其中該測試組件包含：一第一傳輸介面，用於接收該測試訊號；一介面轉換電路，用於連接該第一傳輸介面，並轉換該測試訊號的訊號傳輸形式；以及一第二傳輸介面，用於連接該介面轉換電路，其中該第一傳輸介面與該第二傳輸介面對應不同的訊號傳輸形式；其中，該第二傳輸介面為一高速邏輯接口，並包含3對高速邏輯訊號通道，且該第二傳輸介面的類型包含低電壓差分訊號介面(LVDS)、電流模式邏輯介面(CML)、正射極耦合邏輯介面(PECL)或負射極耦合邏輯介面(NECL)。
10. 如請求項9所述的測試組件，其中該第一傳輸介面為一行動產業處理器介面之C型實體層接口，並包含一三線式串列訊號通道。
11. 如請求項9所述的測試組件，其為一探針卡，且其包含一探針卡子板，其中該介面轉換電路設置於該探針卡子板上。
12. 如請求項11所述的測試組件，其中該影像測試系統更包含一影像擷取卡，用於連接該第二訊號傳輸介面，以從該測試訊號中擷取出一影像資料，其中該影像擷取卡整合至該探針卡子板上。
13. 如請求項12所述的測試組件，其包含複數個探針，且該等探針與該探針卡子板之間的一訊號傳輸路徑不大於10公分。
14. 如請求項9所述的測試組件，其中該影像測試系統更包含一影像擷取卡，用於連接該第二訊號傳輸介面，以從該測試訊號中擷取出一影像資料，其中該影像擷取卡更包含一邏輯處理單元，且該邏輯處理單元包含一模糊控制器，用以對該影像資料進行一時脈資料修補程序。
15. 如請求項14所述的測試組件，其中該邏輯處理單元包含一記憶單元，用以儲存一模糊控制查找表，且該模糊控制器是根據該模糊控制查找表來進行該時脈資料修補程序。
16. 如請求項15所述的測試組件，其中該模糊控制查找表包含複數個前次時脈偏移資訊、複數個目前時脈偏移資訊及複數個修補資訊，其中每個修補資訊對應一前次時脈偏移資訊及一目前時脈偏移資訊。

Images