[go: up one dir, main page]

TWI729026B - 印刷電路板(pcb)總成及形成其之方法 - Google Patents

印刷電路板(pcb)總成及形成其之方法 Download PDF

Info

Publication number
TWI729026B
TWI729026B TW105137613A TW105137613A TWI729026B TW I729026 B TWI729026 B TW I729026B TW 105137613 A TW105137613 A TW 105137613A TW 105137613 A TW105137613 A TW 105137613A TW I729026 B TWI729026 B TW I729026B
Authority
TW
Taiwan
Prior art keywords
cavity
pcb
component
package
assembly
Prior art date
Application number
TW105137613A
Other languages
English (en)
Other versions
TW201801588A (zh
Inventor
雷德 D. 坎培爾
史考特 M. 莫克勒
小朱安 蘭德羅司
麥可 希爾
進 趙
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201801588A publication Critical patent/TW201801588A/zh
Application granted granted Critical
Publication of TWI729026B publication Critical patent/TWI729026B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)

Abstract

本發明之實施例包括一種使用先進組件在空腔中(ACC)技術的印刷電路板(PCB)總成及形成此等PCB總成之方法。於一個實施例中，該PCB總成可包括具有形成於該PCB的一第一表面上的一空腔之一PCB。該空腔提供了組件可電氣耦接至該PCB的一位置。此外，安裝至該PCB的一封裝件可延伸於該空腔上方。因該封裝件直接地通過該組件上方，故該等組件可被使用來電氣式耦接該封裝件至形成於該空腔內的該等接點中之一或多者。據此，本發明之實施例允許供組件使用的該表面積縮小，及藉將該等組件定位接近該封裝件，也改良了該PCB總成的電氣效能。

Description

印刷電路板(PCB)總成及形成其之方法
本發明之實施例大致上係有關於半導體封裝件之製造。更明確言之，本發明之實施例係有關於一種使用先進組件在空腔中(ACC)技術的印刷電路板(PCB)總成及製造此等裝置之方法。
電容器為於PCB總成中電力輸送管理的重要組件。該等電容器可位在電子封裝件或於其上安裝該封裝件的該PCB內或上的各種位置。舉例言之，電容器常見位在封裝件上(例如，接點側電容器)，位在PCB上(例如，PCB邊緣電容器或背側電容器)，或埋設於PCB內部。
然而，將電容器設置於此等位置中之各者有其缺點。舉例言之，接點側電容器要求封裝件的總體大小增加。據此，封裝件的成本增高。另外，PCB邊緣電容器占用主機板上有價值的空間，及背側電容器增加了總成的總Z高度。電容器埋設於PCB內部節省了空間，但屬於昂貴的實施解決方案。此外，埋設電容器於PCB內部中斷了PCB的核心路由層。
據此，需要有用於PCB總成的成本有效的電容器置放解決方案。
依據本發明之一實施例，係特地提出一種印刷電路板(PCB)總成，其包含：一PCB，其具有形成於該PCB之一第一表面上的一空腔，其中多個接點係形成於該空腔中；電氣式耦接至形成於該空腔中的該等接點中之一或多者的一組件；以及安裝至該PCB的一封裝件，其中該封裝件延伸過該空腔上方，且其中該組件將該封裝件電氣式耦接至形成於該空腔中的該等接點中之一或多者。
100:總成
110、210、310:封裝件
119、143、219、243、243A-B、244、244A-B、319、343:焊料、焊料凸塊
120、140、240、240A-B、340:組件
130、230、330:PCB
135:基體
137、337:傳導襯墊、接點
138:傳導線跡
139、389:通孔
141、142、241、242、341-343:終端
144、344:焊料凸塊或焊料預型體
150、250、250A-B、350:空腔
235、335:介電材料
237:傳導襯墊或線跡
270:區域
336:雷射止塊
360:空腔區域
388:導線
392:焊料抗蝕劑
400:計算裝置
402:板
404:處理器
406:通訊晶片
D、D1-2:深度
SA-B:高度
TA-B:厚度
圖1為依據本發明之一實施例，具有於一封裝件下方的一空腔及形成於該空腔內的一組件之一印刷電路板(PCB)總成的剖面例示圖。
圖2A為依據本發明之一實施例，具有於一封裝件下方的一空腔及形成於該空腔內的一組件的一PCB總成之一部分的剖面例示圖。
圖2B為依據本發明之一實施例，具有於一封裝件下方的一空腔及形成於該空腔內具有不同厚度的一第一組件及一第二組件的一PCB總成之一部分的剖面例示圖。
圖2C為依據本發明之一實施例，具有於一封裝件下方其包括一梯級表面的一PCB總成之一部分的剖面例示圖。
圖2D為依據本發明之一實施例，具有於一封裝件下方的兩個分開空腔的一PCB總成之一部分的剖面例示圖。
圖2E為依據本發明之一實施例，具有一空腔其包括橫向耦接至在該PCB的該表面上之一傳導襯墊的一組件的一PCB總成之一部分的剖面例示圖。
圖3A為依據本發明之一實施例，在形成一空腔之前，一PCB的一部分的剖面例示圖。
圖3B為依據本發明之一實施例，在該空腔形成於該PCB中之後，一PCB的一部分的剖面例示圖。
圖3C為依據本發明之一實施例，在一組件安裝於該空腔中之後，一PCB的一部分的剖面例示圖。
圖3D為依據本發明之一實施例，在一封裝件安裝至該PCB的該表面於該空腔及該組件上方之後，一PCB總成的一部分的剖面例示圖。
圖4為依據本發明之一實施例建構的一計算裝置的示意圖。
本文描述者為包括一半導體封裝件之系統及形成此等半導體封裝件之方法。於後文詳細說明部分中，將使用熟諳技藝人士常採用來傳遞其工作的實質給其它熟諳技藝人士的術語描述例示實施例的各種面向。然而，熟諳技藝人士顯然易知，可只使用所描述的面向中之部分而實施本發明。為了解說目的，特定數目、材料及組 態經闡明以便徹底瞭解例示實施例。然而，熟諳技藝人士顯然易知，可沒有該等特定細節而實施本發明。於其它情況下，眾所周知的特徵經刪除或簡化以免遮掩了例示實施例。
各種操作將以最有助於瞭解本發明之方式依序地描述為多個分開的操作，然而，描述順序不應解譯為暗示此等操作必然為順序相依性。更明確言之，此等操作無需以呈現的順序進行。
本發明之實施例包括安裝電容器或其它組件於PCB總成上，其克服了諸如前文描述的缺點。就實施例描述的電容器安裝組態通常可稱作先進組件在空腔中(ACC)安裝。依據本發明之實施例，ACC安裝提供予封裝電力傳輸應用的顯著改良。舉例言之，當該等組件為電容器時，ACC安裝可被使用來將解耦電容器置放於儘可能地接近在全柵格陣列(FGA)中的電力及接地平面而不會增加封裝大小。又復，ACC安裝的使用可允許組件從PCB的背側被移開。免除了設置組件於PCB的背側的需要，允許單側PCB總成。據此，裝置的成本降低及裝置的製造能力改良。雖然本文描述中全面性地使用電容器作為以ACC為基礎的PCB總成中之組件，但須瞭解本發明之額外實施例可包括其中該組件為任何其它分開裝置的以ACC為基礎的PCB總成。舉例言之，當需要振盪器時，晶體可以是ACC中的組件，或也可包括任何其它被動組件(例如，電感器、電阻器等)。
現在參考圖1，顯示依據本發明之一實施例一PCB 130的部分之剖面例示圖。本發明之實施例包括PCB 130的任何合宜材料。舉例言之，PCB 130可包括一基體135，其將組件一起機械式支承及電氣連結。於該例示之實施例中，基體135顯示為單層，但須瞭解PCB 130可包括積層為堆疊的多個介電層135(容後詳述)。PCB 130也可包括形成於PCB 130中之不同層級的多個傳導線跡138及通孔139。典型地，傳導線跡138及通孔139為銅材料，但本發明之實施例並不限於此種組態。傳導線跡138及通孔139提供電氣信號路徑安排及電力傳遞給組件140、120，及安裝於PCB 130的封裝件110。於該例示之實施例中，傳導線跡138及通孔139經簡化以免不必要地遮掩了本發明(亦即，完整PCB 130的全部路由層、接地平面、及電力平面可不於圖式中例示)。
依據一實施例，一或多個組件120可位在PCB 130的頂面或背面上。組件120可以是需要的任何期望的組件(例如，主動組件、被動組件、IC等)。典型地，組件120可以任何合宜傳導材料諸如焊料119安裝至PCB 130。
於一實施例中，封裝件110係形成於PCB 130的頂面上。依據一實施例，封裝件110可包括任何數目的主動或被動裝置。舉例言之，封裝件110可包括一或多個半導體晶粒(未顯示於圖中)其包括積體電路，諸如微處理器、圖形處理單元(GPU)、記憶體晶片等。雖然封裝件 110係例示及描述為直接連結至PCB 130，但須瞭解封裝件110也可以是一個封裝件，其係安裝至中介件或其它模組基體上其然後附接到PCB 130。本發明之實施例包括封裝件110，其係以合宜傳導互連結構而安裝至在PCB 130表面上的襯墊137。舉例言之，封裝件110可以焊料凸塊119附接。
如前文描述，PCB 130典型地包括多個額外組件140以便改良總成的電氣效能。於一個實施例中，額外組件140可以是電容器。為了防止此等額外組件減少PCB 130的有用表面積，增加PCB 130的厚度，及/或提高PCB 130的製造成本，本發明之實施例包括在PCB 130表面上能容納組件140的一或多個空腔150。依據一實施例，一或多個空腔150可在封裝件110的腳印下方形成。
如圖例示，一或多個組件140可安裝至空腔150底面上的PCB 130。舉例言之，傳導襯墊137可沿空腔底面形成以給各個組件140的第一終端141及第二終端142提供電氣連結。舉例言之，組件140可以焊料凸塊或焊料預型體144安裝至傳導襯墊137。於一個實施例中，於該處組件140為解耦電容器，第一終端141可附接到耦接至電力平面的襯墊137，及第二終端142可附接到耦接至接地平面的襯墊137。第一終端141及第二終端142也可藉焊料凸塊143直接耦接至封裝件110。據此，組件140提供自封裝件110直接到PCB 130的傳導路徑，即便當封裝件110形成於空腔150上方時亦復如此。
當電容器用作為組件140時，此種組態為特別有利。舉例言之，將電容器移動到更接近封裝件110(亦即，比起PCB邊緣電容器或PCB背側電容器更接近封裝件)減低裝置的阻抗。解耦電容器當設置儘可能接近裝置時為最有效，原因在於電容器140與封裝件110間之傳導線的電感隨長度而增加故。據此，將電容器設置於較接近封裝件110減少電容器140與封裝件110間之線電感量，及因而減低阻抗。舉例言之，取決於使用的電容器數目及PCB的維度，以位在封裝件110正下方的空腔150中的電容器置換PCB背側電容器可減低最大阻抗達對半或以上。此外，將組件140放置於空腔150中替代放置於PCB 130背側上，當聯合目前可用的封裝件使用時，可提高共振頻率超過40MHz。當使用本發明之實施例時，如此顯著提高可用效能，使用目前可用的封裝處理器可提供約1至2個裝箱提升的增加。
除了總成的效能提高之外，本發明之實施例具有製造及尺寸縮小的優點。因數項理由故，總成的製造能力可提高優於利用背側電容器的總成之製造能力。首先，若全部組件(亦即，解耦電容器140及任何額外需要的組件120)自PCB 130的背側去除，則可使用單側組裝製程。將組件的安裝限於單側，也允許使用單一回流步驟。又復，此項效能的提高變成可能，不會犧牲PCB 130的有用表面積，原因在於電容器140占用由封裝件110使用的相同表面積故。據此，PCB總成的總尺寸可縮小及/或可安裝 更多組件至PCB 130。
本發明之額外實施例允許形成多樣化空腔及/或焊料凸塊大小，其允許涵括任何期望數目及/或大小的組件於空腔內。就圖2A-2E例示及描述依據本發明之實施例的若干組態實例。圖2A-2E各自為PCB總成的一部分之剖面例示圖，其經變焦放大以強調空腔及空腔內部的組件。據此，為求簡明可刪除PCB中的額外組件、導線、及通孔。
現在參考圖2A，顯示依據本發明之一實施例經調整大小以容納多個組件240的空腔250的剖面例示圖。依據一實施例，空腔250可具有一致深度D。當多個組件240中之各者具有相似的厚度時，此種組態可能有利。如此，組件240可以大小實質相似的焊料凸塊244及243安裝入空腔250內。雖然顯示大小可容納三個組件240的空腔250，但本發明之實施例並不限於此種組態。舉例言之，空腔可以是高達具有與封裝件210約略相同寬度的任何大小。
據此，本發明之實施例可包括能夠容納針對一給定封裝件需要的全部組件240的一空腔。於一個實施例中，空腔250可調整大小以容納100個或以上的組件240。於一特定實施例中，空腔250可容納超過150個組件240。空腔250的大小增加可節省顯著量的PCB 230上的表面積。舉例言之，當組件240為0201電容器(亦即，具有0.6毫米x0.3毫米維度的電容器)時，將電源管理需要的全部電 容器240設置於空腔250中於封裝件210下方，於典型要求超過100個電容器的以CPU為基礎的總成中可節省超過約100平方毫米。
現在參考圖2B，顯示依據本發明之一實施例包括具有不同厚度組件240的空腔250的剖面例示圖。如圖例示，第一組件240A具有第一厚度TA，其係大於安裝於相同空腔250內的第二組件的第二厚度TB。為了允許組件240A/240B與封裝件210做連結，須考慮TA與TB的厚度間之差異。於一個實施例中，藉由相對於連結第一組件240A至封裝件210的焊料凸塊243A的高度SA，增加連結第二組件240B至封裝件210的焊料凸塊243B的高度SB可放大厚度TB。另外，須瞭解藉由利用相同高度的焊料凸塊243A及243B及利用具有不同高度的焊料凸塊244A及244B，或藉由讓焊料凸塊243A/244A與焊料凸塊243B/244B分別具有不同高度可產生相似的結果。
如此，本發明之實施例允許針對任何給定裝置可能需要不同的組件240的選擇。舉例言之，當組件240皆為電容器時，電容器可具有不同電容。額外實施例允許於單一空腔250內使用不同類型的組件240。例如，第一組件240A可以是電容器，及第二組件240B可以是晶體或任何其它分開的主動或被動裝置。
現在參考圖2C，顯示依據本發明之一實施例帶有梯級表面的空腔250的剖面例示圖。依據一實施例，空腔250可形成為具有不同深度以便容納有不同厚度 的組件240。舉例言之，例示空腔250包括第一深度D1及第二深度D2。具有可變深度的空腔250之使用允許具有不同厚度的組件240安裝於單一空腔250中。舉例言之，第一組件240A具有第一厚度TA，其係大於安裝於相同空腔250內的第二組件的第二厚度TB。空腔250之不同部分的深度差異允許組件240A/240B兩者能接觸PCB 230及封裝件210而無需調整焊料凸塊243/244的大小。雖然於圖2B中顯示單一梯級，但須瞭解任何數目的梯級表面皆可涵括於空腔250中。
類似圖2B中例示的裝置，此種梯級的空腔組態允許可能為任何給定裝置需要的多樣化組件240選擇。舉例言之，當組件240兩者皆為電容器時，電容器可具有不同電容。額外實施例允許不同類型的組件240用在單一空腔250內。舉例言之，第一組件240A可以是電容器，及第二組件240B可以是晶體或任何其它分開的主動或被動裝置。
又復，須瞭解形成梯級表面不會使得形成空腔250需要的處理顯著變複雜化。容後詳述，空腔可以雷射鑽孔法形成。因此，藉由改變在不同區域的雷射鑽孔通過次數可解釋深度D1與D2的差異。此外，雷射止塊(容後詳述)的涵括將允許容易識別何時空腔250的各個區域達到期望的深度D1及或D2。
現在參考圖2D，顯示依據本發明之一實施例具有多個空腔250的PCB總成的剖面例示圖。於本發明 之實施例中，當於封裝件210的不同區域需要組件240時可使用多個空腔250。例如，第一空腔250A形成於封裝件210的第一部分下方，及第二空腔250B形成於封裝件210的第二部分下方。形成分開的空腔250可增加產出量。舉例言之，若在PCB 230於第一組件240A與第二組件240B間之一區域270無需組件240，則可能無需去除介電材料235。如此，可縮短雷射鑽孔時間，原因在於區域270中的介電材料235無需被燒蝕故。此外，保留封裝件210下方區域於原先厚度，允許自封裝件210至PCB 230直接做成連結。
依據本發明之實施例帶有多個空腔250，空腔深度D可相同或深度可改變。舉例言之，於圖2D中，第一空腔250A具有深度D1其係大於第二空腔250B的深度D2。如此，類似前文於圖2B及2C中描述的實施例，可使用具有不同厚度的組件240。
現在參考圖2E，顯示依據本發明之一實施例包括一組件240其係橫向耦接至PCB 230頂面上的一襯墊237的一空腔250之剖面例示圖。於一實施例中，終端241/242可沿組件240的側壁形成。因此，電氣連結可沿組件240的側壁形成而替代(或除外)240的頂面。當傳導襯墊或線跡237終止於空腔250邊緣時，此點可能優異。據此，終端可橫向連結至襯墊237，其係以焊料凸塊219附接到封裝件210。於一實施例中，焊接材料(未顯示於圖中)可形成與終端241與襯墊237之邊緣間以便提供連結的可靠度。於該例示實施例中，只有第一終端241包括橫向連結，而第 二終端242係以本案其餘部分中描述的相同方式連結至封裝件210。但須瞭解若空腔250係以實質上類似組件240的寬度(含終端241/242)的寬度形成，則可在組件240的兩側上形成橫向連結。
本發明之實施例也包括一種於以ACC為基礎的PCB總成空腔內形成先進組件的方法。不似內嵌組件技術，空腔形成法無需變更較低導線以便安排連結至組件的路徑。因組件可直接安裝至封裝件故無需重新安排路徑。用於形成以ACC為基礎的PCB總成的處理流程之一個實例係就圖3A-3D例示及描述。
現在參考圖3A，顯示依據本發明之一實施例一PCB 330的剖面例示圖。如圖例示，PCB 330可包括介電層335、導線338、及通孔339的一堆疊。PCB 330的頂面可包括一或多個襯墊337。焊料抗蝕劑392也可形成於PCB 330的部分頂面上方用以防止焊料對鄰接襯墊或導線短路。
依據本發明之一實施例，PCB 330也可包括一空腔區域360。空腔區域360可以是其中將於隨後製程操作中形成空腔350的PCB 330之該區域。依據一實施例，空腔區域360可以是不含導線338或通孔339的一或多層介電材料335。依據一實施例，在空腔區域的底部可形成一或多個傳導襯墊337及/或雷射止塊336。雷射止塊336可以是於隨後製程操作中不易由用來鑽孔空腔的雷射燒蝕的材料。舉例言之，雷射止塊336可以是金屬材料，諸如 銅。額外實施例可包括也可用作為襯墊337的雷射止塊336。舉例言之，雷射止塊336可耦接至接地平面或電力平面。襯墊337可形成於PCB 330中與雷射止塊336相同的深度。據此，當雷射止塊336藉雷射鑽孔法暴露出時，將知曉襯墊337也以相似的雷射處理暴露。
於該例示實施例中，例示單一個雷射止塊336，但本發明之實施例不限於此等組態。舉例言之，若期望有不等深度的空腔(例如，類似圖2C中例示的空腔)，則可包括多於一個雷射止塊336。於此實施例中，雷射止塊可設置於針對梯級空腔需要的各個期望深度。
現在參考圖3B，顯示依據本發明之一實施例在空腔350形成後的該PCB的剖面例示圖。於一實施例中，空腔350可以雷射鑽孔法形成。實施例可包括將雷射以光柵圖案通過空腔區域360上方。舉例言之，雷射可以是CO2雷射、UV雷射，諸如準分子雷射等。依據一實施例，雷射鑽孔法可被使用來燒蝕PCB 330的空腔區域360中之介電層335，直到雷射止塊336暴露出為止。於該例示實施例中，顯示單一個空腔350，但須瞭解雷射鑽孔法可被使用來於PCB 330中形成多個空腔350。於一個實施例中，可使用多個雷射來同時形成多個空腔350，及/或用來提高單一個空腔350的形成速度。
現在參考圖3C，顯示依據本發明之一實施例在組件340安裝至空腔350內之後該PCB 330的剖面例示圖。經常，焊料凸塊係以網印法印刷。然而，當空腔係 形成於表面上方時網印的困難度增加。據此，本發明之若干實施例可包括，於組件340安裝至空腔350內的襯墊337上之前，以焊料預型體344安裝組件340。依據一實施例，焊料預型體344可包括在回流處理之後提供適當附接到接點337所需的任何焊料及助焊劑。
依據本發明之一實施例，安裝至空腔350的組件340可使用拾取及置放工具安裝。於本發明之若干實施例中，多個組件340可實質上同時安裝。舉例言之，組件340可使用能夠移轉一陣列的組件之拾取及置放工具而安裝至空腔350內的襯墊337上。
現在參考圖3D，在封裝件310安裝至PCB 330的頂面及組件340的頂面之後，一PCB總成的剖面例示圖。如圖例示，封裝件310可延伸於空腔350及組件340上方，提供自下方的支承。此外，組件340提供自封裝件310直接到PCB 330的電氣路徑。如圖例示，封裝件310可以任何合宜連結法安裝至PCB 330，諸如焊料凸塊319/343。焊料凸塊343可直接連結至組件340的終端341/342。如此，直接電氣路徑可包括自封裝件310通過焊料凸塊343至組件340的，及自組件340通過焊料預型體344至PCB 330上的襯墊337的傳導路徑。於封裝件310放置PCB 330上之後，本發明之實施例可包括回流處理，其係使用來回流全部焊料凸塊319、343、及預型體344，以便對該裝置提供安全可靠的連結。
據此，藉將組件直接定位於封裝件310下 方，本發明之實施例允許PCB總成的阻抗減低。又復，當PCB的背側上沒有組件時(例如，當背側電容器係以安裝於空腔內的電容器置換時)，單一回流可以是組裝PCB總成唯一需要的回流。如此，產出量提高及PCB總成的成本降低。此外，組件340設置於封裝件310正下方，保留了PCB 330上額外組件可使用的表面積。
圖4例示依據本發明之一個實施例的一計算裝置400。計算裝置400罩住一板402。板402可包括多個組件，包括但非僅限於處理器404及至少一個通訊晶片406。處理器404係實體式及電氣式耦接至板402。於若干實施例中，至少一個通訊晶片406也係實體式及電氣式耦接至板402。於進一步實施例中，通訊晶片406為處理器404的部件。
取決於其應用，計算裝置400可包括可能或可不實體式及電氣式耦接至板402的其它組件。此等其它組件包括，但非限制性，依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、迴轉儀、揚聲器、相機、及大容量儲存裝置(例如，硬碟驅動裝置、光碟(CD)、數位影音碟(DVD)及其類)。
通訊晶片406使得無線通訊能傳輸資料至 及自計算裝置400。術語「無線」及其衍生詞可被使用來描述電路、裝置、系統、方法、技術、通訊通道等，其可透過非固體媒體經由調諧電磁輻射的使用而通訊資料。該術語並非暗示相關聯的裝置不含任何導線，但於若干實施例中其可能不含。通訊晶片406可實施多種無線標準或協定中之任一者，包括但非僅限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生協定，以及標示為3G、4G、5G及其後的任何其它無線協定。計算裝置400可包括多個通訊晶片406。例如，第一通訊晶片406可專用於短程無線通訊諸如Wi-Fi及藍牙；及第二通訊晶片406可專用於長程無線通訊諸如GPS、EDGE、GPRS、CDM、WiMAX、LTE、Ev-DO、及其它。
計算裝置400的至少一個處理器404包括封裝於至少一個處理器404內部的積體電路晶粒。於本發明之若干實施例中，處理器的積體電路晶粒可涵括於一封裝件內，依據本發明之實施例，該封裝件係安裝於PCB中的空腔上方且係藉形成於空腔內的一或多個組件而電氣式耦接至該PCB。術語「處理器」可指處理得自暫存器及/或記憶體的電子資料的任何裝置或裝置部分，用以將該電子資料變換成可儲存於暫存器及/或記憶體中的電子資料。
通訊晶片406也包括封裝於通訊晶片406 內部的積體電路晶粒。依據本發明之另一實施例，通訊晶片的積體電路晶粒可涵括於一封裝件中，依據本發明之實施例，該封裝件係安裝於PCB中的空腔上方且係藉形成於空腔內的一或多個組件而電氣式耦接至該PCB。
前文本發明之具體實施例的描述，包括於發明摘要中描述者，並非意圖為排它性或限制本發明於所揭示的精準形式。雖然為了例示目的，描述本發明之特定實施例及實例，但如熟諳相關技藝人士將瞭解，於本發明之範圍內各種相當修改皆屬可能。
鑑於前文詳細說明部分可對本發明做出此等修改。於如下申請專利範圍各項中使用的術語不應解譯為將本發明限於說明書及申請專利範圍中揭示的特定實施例。反而，本發明之範圍係全然由如下申請專利範圍決定，其將根據已確立的申請專利範圍解譯原則加以解譯。
本發明之實施例包括一種印刷電路板(PCB)總成，其包含：具有形成於一PCB之一第一表面上的一空腔的該PCB，其中多個接點係形成於該空腔中；電氣式耦接至形成於該空腔中的該等接點中之一或多者的一組件；及安裝至該PCB的一封裝件，其中該封裝件延伸於該空腔上方，及其中該組件電氣式耦接該封裝件至形成於該空腔中的該等接點中之一或多者。
本發明之額外實施例包括一PCB總成，其中該組件為一電容器。
本發明之額外實施例包括一PCB總成，其 中該電容器包括其係電氣式耦接至一電力平面的一第一終端及其係電氣式耦接至一接地平面的一第二終端。
本發明之額外實施例包括一PCB總成，其中多個組件係安裝於該空腔中。
本發明之額外實施例包括一PCB總成，其中該等多個組件中之一第一組件具有一第一厚度及該等多個組件中之一第二組件具有其係小於該第一厚度的一第二厚度。
本發明之額外實施例包括一PCB總成，其中該第二厚度為耦接該第二組件至該封裝件的加強焊料凸塊其具有比使用來耦接該第一組件至該封裝件的焊料凸塊之一高度的一更大高度。
本發明之額外實施例包括一PCB總成，其中該空腔包括一梯級表面，其中該第一組件係位在其具有一第一深度的該空腔的一第一部分及該第二組件係位在其具有一第二深度的該空腔的一第二部分。
本發明之額外實施例包括一PCB總成，其進一步包含形成於該PCB的該第一表面上的多個空腔。
本發明之額外實施例包括一PCB總成，其中一第一組件係位在該第一空腔中及一第二組件係位在該第二空腔中。
本發明之額外實施例包括一PCB總成，其中該第一空腔具有一第一深度及該第二空腔具有大於該第一空腔的一第二深度。
本發明之額外實施例包括一PCB總成，其中該組件包括一第一終端其係橫向連結至在該PCB的一頂面上的一襯墊。
本發明之額外實施例包括一PCB總成，其中一焊料凸塊電氣式耦接該封裝件至其係橫向連結至該第一終端的該襯墊。
本發明之實施例包括一種形成一印刷電路板(PCB)總成的方法，其包含：形成包括一空腔區域的一PCB，其中該空腔區域包括嵌入於使用來形成該PCB的一介電材料內部的一雷射止塊及一接點；於該空腔區域中形成一空腔為被使用來形成該PCB的該介電材料之去除部分，其中該雷射止塊及該接點係於該空腔的該形成期間被暴露出；安裝一組件至該空腔中的該接點；及安裝一封裝件至該PCB，其中該封裝件延伸於該空腔上方，及其中該組件電氣式耦接該封裝件至形成於該空腔中的該接點。
本發明之額外實施例包括一方法，其中該空腔係以一雷射鑽孔法形成。
本發明之額外實施例包括一方法，其中該雷射為一CO2雷射或一UV雷射。
本發明之額外實施例包括一方法，其中該組件係使用一拾取與置放工具安裝於該空腔中。
本發明之額外實施例包括一方法，一陣列之組件係與該拾取與置放工具於實質上相同時間安裝於該空腔中。
本發明之額外實施例包括一方法，其中一焊料預型體係在該組件安裝於該空腔之前形成於其上，其中該焊料預型體包括焊料及助焊劑。
本發明之額外實施例包括一方法，其中一單一回流處理係使用來回流於該PCB總成上的焊料凸塊及焊料預型體。
本發明之額外實施例包括一方法，其中形成該空腔包括形成一梯級空腔其包括具有一第一深度的一第一部分及具有一第二深度的一第二部分。
本發明之額外實施例包括一方法，其中一第一雷射止塊係形成於該空腔的該第一部分中及一第二雷射止塊係形成於該空腔的該第二部分中。
本發明之額外實施例包括一方法，其中一第一雷射係被使用來形成該空腔的該第一部分及一第二雷射係被使用來形成該空腔的該第二部分。
本發明之實施例包括一種印刷電路板(PCB)總成，其包含：具有形成於一PCB之一第一表面上的一空腔的該PCB，其中多個接點及一或多個雷射止塊係形成於該空腔中；安裝於該空腔中的多個電容器，其中各個電容器係電氣式耦接至該PCB中之一接地平面及一電力平面；及安裝至該PCB的一封裝件，其中該封裝件延伸於該空腔上方，及其中該等多個電容器各自電氣式耦接該封裝件至該接地平面及該電力平面。
本發明之額外實施例包括一PCB總成，其 中無電容器係安裝於與該PCB之該第一表面相對的該PCB之一第二表面上。
本發明之額外實施例包括一PCB總成，其中該等多個電容器包括至少一百個電容器。
100:總成
110:封裝件
119、143:焊料凸塊
120、140:組件
130:PCB
135:基體
137:傳導襯墊
138:傳導線跡
139:通孔
141、142:終端
144:焊料凸塊或焊料預型體
150:空腔

Claims (24)

  1. 一種印刷電路板(PCB)總成，其包含：一PCB，其具有形成於該PCB之一第一表面上的一空腔，其中複數個接點係形成於該空腔中；電氣式耦接至形成於該空腔中的該等接點中之一或多者的一組件，其中該組件包括沿該組件的一側壁之一終端，該組件橫向連接至該PCB的一頂面上之一襯墊，該襯墊終止於該空腔的一邊緣；以及安裝至該PCB的一封裝件，其中該封裝件延伸過該空腔上方，且其中該組件將該封裝件電氣式耦接至形成於該空腔中的該等接點中之一或多者。
  2. 如請求項1之PCB總成，其中該組件為一電容器。
  3. 如請求項2之PCB總成，其中該電容器包括被電氣式耦接至一電力平面的一第一終端及被電氣式耦接至一接地平面的一第二終端。
  4. 如請求項1之PCB總成，其中複數個組件係安裝於該空腔中。
  5. 如請求項4之PCB總成，其中該等複數個組件中之一第一組件具有一第一厚度且該等複數個組件中之一第二組件具有係小於該第一厚度的一第二厚度。
  6. 如請求項5之PCB總成，其中該第二厚度係藉由將該第二組件耦接至該封裝件的焊料凸塊被加強，其具有相比於使用來將該第一組件耦接至該封裝件的焊料 凸塊之一高度的一更大高度。
  7. 如請求項5之PCB總成，其中該空腔包括一梯級表面，其中該第一組件係位在具有一第一深度之該空腔的一第一部分且該第二組件係位在具有一第二深度之該空腔的一第二部分。
  8. 如請求項1之PCB總成，其進一步包含形成於該PCB的該第一表面上之多個空腔。
  9. 如請求項8之PCB總成，其中一第一組件係位在該第一空腔中且一第二組件係位在該第二空腔中。
  10. 如請求項9之PCB總成，其中該第一空腔具有一第一深度且該第二空腔具有係大於該第一空腔的一第二深度。
  11. 如請求項1之PCB總成，其中一焊料凸塊將該封裝件電氣式耦接至橫向地連結至該終端的該襯墊。
  12. 一種形成一印刷電路板(PCB)總成之方法，其包含：形成包括一空腔區域的一PCB，其中該空腔區域包括嵌入至使用來形成該PCB的一介電材料內之一雷射止塊及一接點；藉由移除使用來形成該PCB的該介電材料之部分而於該空腔區域中形成一空腔，其中該雷射止塊及該接點於該空腔的該形成期間被暴露；安裝一組件至該空腔中的該接點，其中該組件包括沿該組件的一側壁之一終端，該組件橫向連接至該PCB的一 頂面上之一襯墊，該襯墊終止於該空腔的一邊緣；以及安裝一封裝件至該PCB，其中該封裝件延伸過該空腔上方，且其中該組件將該封裝件電氣式耦接至形成於該空腔中的該接點。
  13. 如請求項12之方法，其中該空腔係以一雷射鑽孔法所形成。
  14. 如請求項13之方法，其中該雷射為一CO2雷射或一UV雷射。
  15. 如請求項12之方法，其中該組件係使用一拾取與置放工具安裝於該空腔中。
  16. 如請求項15之方法，其中一陣列之組件係使用該拾取與置放工具於實質上相同時間安裝於該空腔中。
  17. 如請求項15之方法，其中一焊料預型體係在被安裝於該空腔之前形成於該組件上，其中該焊料預型體包括焊料及助焊劑。
  18. 如請求項17之方法，其中一單一回流處理係使用來回流於該PCB總成上之焊料凸塊及焊料預型體。
  19. 如請求項13之方法，其中形成該空腔包括形成一梯級空腔，其包括具有一第一深度的一第一部分及具有一第二深度的一第二部分。
  20. 如請求項19之方法，其中一第一雷射止塊係形成於該空腔的該第一部分中且一第二雷射止塊係形成於該空腔的該第二部分中。
  21. 如請求項19之方法，其中一第一雷射係使用來形成該空腔的該第一部分且一第二雷射係使用來形成該空腔的該第二部分。
  22. 一種印刷電路板(PCB)總成，其包含：一PCB，其具有形成於該PCB之一第一表面上的一空腔，其中複數個接點及一或多個雷射止塊係形成於該空腔中；安裝於該空腔中的複數個電容器，其中各個電容器係電氣式耦接至該PCB中之一接地平面及一電力平面，且其中該等複數個電容器中之至少一者包括沿該等複數個電容器中之該至少一者的一側壁之一第一終端，該等複數個電容器橫向連接至該PCB的一頂面上之一襯墊，該襯墊終止於該空腔的一邊緣；以及安裝至該PCB的一封裝件，其中該封裝件延伸過該空腔上方，且其中該等複數個電容器各自將該封裝件電氣式耦接至該接地平面及該電力平面。
  23. 如請求項22之PCB總成，其中沒有電容器被安裝於與該PCB之該第一表面相對的該PCB之一第二表面上。
  24. 如請求項23之PCB總成，其中該等複數個電容器包括至少一百個電容器。
TW105137613A 2015-12-21 2016-11-17 印刷電路板(pcb)總成及形成其之方法 TWI729026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/977,321 2015-12-21
US14/977,321 US10159152B2 (en) 2015-12-21 2015-12-21 Development of the advanced component in cavity technology

Publications (2)

Publication Number Publication Date
TW201801588A TW201801588A (zh) 2018-01-01
TWI729026B true TWI729026B (zh) 2021-06-01

Family

ID=59067274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137613A TWI729026B (zh) 2015-12-21 2016-11-17 印刷電路板(pcb)總成及形成其之方法

Country Status (3)

Country Link
US (1) US10159152B2 (zh)
TW (1) TWI729026B (zh)
WO (1) WO2017112078A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669797B (zh) * 2016-11-16 2019-08-21 矽品精密工業股份有限公司 電子裝置及其製法與基板結構
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
US10856411B2 (en) * 2018-06-29 2020-12-01 Dell Products, L.P. System and method for design of high speed signaling and power delivery
US10403560B2 (en) * 2018-09-28 2019-09-03 Intel Corporation Thermal cooling system
FR3093271B1 (fr) 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
US20200373224A1 (en) * 2019-05-21 2020-11-26 Microsoft Technology Licensing, Llc Through-silicon vias and decoupling capacitance
US20200373285A1 (en) * 2019-05-24 2020-11-26 Microsoft Technology Licensing, Llc Power pass-through decoupling capacitance arrangements for integrated circuit devices
WO2020250947A1 (ja) * 2019-06-14 2020-12-17 キヤノン株式会社 半導体モジュールの製造方法、電子機器の製造方法、半導体モジュール、及び電子機器
US11710726B2 (en) 2019-06-25 2023-07-25 Microsoft Technology Licensing, Llc Through-board power control arrangements for integrated circuit devices
US11574853B2 (en) * 2020-06-30 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
KR20230119145A (ko) 2020-12-17 2023-08-16 테슬라, 인크. 적층형 부품 어레이 구조
US20230343687A1 (en) * 2022-04-25 2023-10-26 Chipletz, Inc. Through Package Vertical Interconnect and Method of Making Same
WO2023188664A1 (ja) * 2022-03-30 2023-10-05 株式会社村田製作所 高周波モジュール
WO2026007112A1 (en) * 2024-07-05 2026-01-08 Telefonaktiebolaget Lm Ericsson (Publ) Substrate for mounting electronic component, electronic module, and base station

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010398A1 (en) * 1999-12-21 2001-08-02 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
TW200908823A (en) * 2007-06-11 2009-02-16 Ppg Ind Ohio Inc Circuit assembly including a metal core substrate and process for preparing the same
WO2014051233A2 (en) * 2012-09-28 2014-04-03 Lg Innotek Co., Ltd. Printed circuit board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6919508B2 (en) 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
KR100819554B1 (ko) * 2006-12-04 2008-04-07 삼성전자주식회사 재생 가능한 전자 부품을 구비한 전자 장치, 이 전자장치의 제조방법 및 전자 부품의 재생 방법
US7626827B2 (en) * 2007-09-07 2009-12-01 Kla-Tencor Corporation High density in-package microelectronic amplifier
KR101190920B1 (ko) 2010-10-18 2012-10-12 하나 마이크론(주) 적층 반도체 패키지 및 그 제조 방법
TWI446464B (zh) 2011-05-20 2014-07-21 旭德科技股份有限公司 封裝結構及其製作方法
KR101442347B1 (ko) * 2012-11-15 2014-09-17 삼성전기주식회사 캐패시터 내장 기판
JP6158601B2 (ja) * 2013-06-10 2017-07-05 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010398A1 (en) * 1999-12-21 2001-08-02 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
JP2006253576A (ja) * 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
TW200908823A (en) * 2007-06-11 2009-02-16 Ppg Ind Ohio Inc Circuit assembly including a metal core substrate and process for preparing the same
WO2014051233A2 (en) * 2012-09-28 2014-04-03 Lg Innotek Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
WO2017112078A1 (en) 2017-06-29
US20170181286A1 (en) 2017-06-22
US10159152B2 (en) 2018-12-18
TW201801588A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
TWI729026B (zh) 印刷電路板(pcb)總成及形成其之方法
US10950537B2 (en) Land side and die side cavities to reduce package z-height
US9812422B2 (en) Embedded die-down package-on-package device
US8508954B2 (en) Systems employing a stacked semiconductor package
US9198293B2 (en) Non-cylindrical conducting shapes in multilayer laminated substrate cores
EP4020532A2 (en) Assembly of 2xd module using high density interconnect bridges
US10231338B2 (en) Methods of forming trenches in packages structures and structures formed thereby
KR20070115877A (ko) 내포된 집적 회로 패키지 온 패키지 시스템
US9159714B2 (en) Package on wide I/O silicon
US20190103357A1 (en) Methods of forming package on package assemblies with reduced z height and structures formed thereby
EP3050095A1 (en) Dual-sided die packages
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
US11227841B2 (en) Stiffener build-up layer package
US9112062B2 (en) Semiconductor device and method of manufacturing the same
US20130313727A1 (en) Multi-stacked bbul package
US11482471B2 (en) Thermal management solutions for integrated circuit packages
US20240355778A1 (en) Em and rf mitigation silicon structures in stacked die microprocessors for die to platform and die-die rf noise suppression
US12406906B2 (en) Through mold interconnect drill feature
US20250309146A1 (en) Embedded component in glass core
US20210193594A1 (en) Stress relief die implementation
CN104409448A (zh) 半导体封装及其制造方法