[go: up one dir, main page]

TWI728702B - 輸出級電路及其控制方法 - Google Patents

輸出級電路及其控制方法 Download PDF

Info

Publication number
TWI728702B
TWI728702B TW109104840A TW109104840A TWI728702B TW I728702 B TWI728702 B TW I728702B TW 109104840 A TW109104840 A TW 109104840A TW 109104840 A TW109104840 A TW 109104840A TW I728702 B TWI728702 B TW I728702B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
switch
output stage
transistor
Prior art date
Application number
TW109104840A
Other languages
English (en)
Other versions
TW202105905A (zh
Inventor
楊信鴻
鄭彥誠
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202105905A publication Critical patent/TW202105905A/zh
Application granted granted Critical
Publication of TWI728702B publication Critical patent/TWI728702B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一種輸出級電路，包含有一第一運算放大器、一第二運算放大器、一開關器電路、一鉗位電路及至少一下拉電晶體。該第一運算放大器操作在一第一電壓範圍。該第二運算放大器操作在一第二電壓範圍。該開關器電路耦接於該第一運算放大器及該第二運算放大器。該鉗位電路耦接於該開關器電路及該輸出級電路的複數個輸出端之間。該至少一下拉電晶體耦接於該開關器電路。

Description

輸出級電路及其控制方法
本發明係指一種輸出級電路及其控制方法，尤指一種可透過中壓元件實現的輸出級電路以及執行電源開啟(power-on)及電源關閉(power-off)的相關控制方法。
在習知的源極驅動裝置中，輸出級電路需採用高壓元件來實現，高壓元件具有較高耐壓，此耐壓符合可驅動顯示面板之輸出訊號。舉例來說，輸出訊號的範圍位於0V到10V之間，因此輸出級電路中的電晶體耐壓大約等於10V。然而，高壓元件具有大面積及高導通電阻之特性，導致電路成本的提高和輸出級電路效能的下降。
較佳地，為了減少電路面積並降低輸出級電路的導通電阻，可在輸出級電路採用中壓元件來取代高壓元件。然而，中壓元件的耐壓不足，可能無法支援輸出訊號的電壓範圍，特別是在電源開啟/關閉及極性切換的運作之下。當電路元件(如金氧半場效電晶體(Metal Oxide Semiconductor Field-Effect Transistor，MOSFET))所接收到的跨壓超出其耐壓的情況下，容易發生崩潰(breakdown)。有鑑於此，習知技術實有改進之必要。
因此，本發明之主要目的即在於提供一種透過中壓元件實現的輸出級電路，以避免龐大的電路面積以及高導通電阻，而中壓元件的過電壓(overstress)問題可透過良好的時序控制機制來解決。
本發明的一實施例揭露一種輸出級電路，該輸出級電路包含有一第一運算放大器、一第二運算放大器、一開關器電路、一鉗位電路及至少一下拉電晶體。該第一運算放大器操作在一第一電壓範圍。該第二運算放大器操作在一第二電壓範圍。該開關器電路耦接於該第一運算放大器及該第二運算放大器。該鉗位電路耦接於該開關器電路及該輸出級電路的複數個輸出端之間。該至少一下拉電晶體耦接於該開關器電路。
本發明的另一實施例揭露一種控制一輸出級電路的方法，該輸出級電路包含有複數個輸出端、操作在一第一電壓範圍的一第一運算放大器、操作在一第二電壓範圍的一第二運算放大器、一開關器電路、一鉗位電路及至少一下拉電晶體。該方法包含有下列步驟：藉由該至少一下拉電晶體將該複數個輸出端拉至一第一電壓；關閉該至少一下拉電晶體；調整該鉗位電路的開關器連接方式；該鉗位電路接收一基極控制訊號，以切換該鉗位電路的一基極電壓；以及開啟該開關器電路中的複數個電荷共享電晶體，以將該複數個輸出端拉至一第二電壓，該第二電壓不同於該第一電壓。
本發明的另一實施例揭露一種控制一輸出級電路的方法，該輸出級電路包含有複數個輸出端、操作在一第一電壓範圍的一第一運算放大器、操作在一第二電壓範圍的一第二運算放大器、一開關器電路、一鉗位電路及至少一 下拉電晶體。該方法包含有下列步驟：藉由該開關器電路中的複數個電荷共享電晶體將該複數個輸出端拉至一第一電壓；關閉該複數個電荷共享電晶體；調整該鉗位電路的開關器連接方式；該鉗位電路接收一基極控制訊號，以切換該鉗位電路的一基極電壓；以及開啟該至少一下拉電晶體，以將該複數個輸出端拉至一第二電壓，該第二電壓不同於該第一電壓。
10、20、100:輸出級電路
102、104、202、204:運算放大器
106、206:開關器電路
OUT1、OUT2:輸出端
VDDA:電源供應電壓
HVDDA:半電源供應電壓
GNDA:接地電壓
SW1~SW8:開關器
MC1~MC4:電荷共享電晶體
VM:中間電壓
208:鉗位電路
ML1、ML2、ML1’:下拉電晶體
HPOL、HPOLB、NCHG_P、CHG_P、CHG_N、NCHG_N、CS_P1、CS_P2、CS_N1、CS_N2、CS_GNDA:控制訊號
HBULK_P、HBULKB_P、HBULK_N、HBULKB_N:基極控制訊號
40、70:控制流程
400~414、700~714:步驟
第1圖為一般輸出級電路之示意圖。
第2圖為本發明實施例一輸出級電路之示意圖。
第3圖繪示輸出級電路的一種實現方式，其包含鉗位電路的詳細結構。
第4圖為本發明實施例一控制流程之流程圖。
第5A~5D圖為輸出級電路透過第4圖的控制流程進行控制之示意圖。
第6圖為基於第4圖的控制流程對輸出級電路進行控制的控制訊號之波形圖。
第7圖為本發明實施例一控制流程之流程圖。
第8A~8D圖為輸出級電路透過第7圖的控制流程進行控制之示意圖。
第9圖為基於第7圖的控制流程對輸出級電路進行控制的控制訊號之波形圖。
第10圖為本發明實施例另一輸出級電路之示意圖。
請參考第1圖，第1圖為一般輸出級電路10之示意圖。如第1圖所示，輸出級電路10包含有二個運算放大器(Operational Amplifier，OP)102及104以 及一開關器電路106。輸出級電路10具有二個輸出端OUT1及OUT2。運算放大器102及104可分別操作在較高的半電壓範圍以及較低的半電壓範圍。詳細來說，運算放大器102可接收一電源供應電壓VDDA及一半電源供應電壓HVDDA，並據以操作在位於VDDA及HVDDA之間的較高電壓範圍。運算放大器104可接收半電源供應電壓HVDDA及一接地電壓GNDA，並據以操作在位於HVDDA及GNDA之間的較低電壓範圍。開關器電路106包含有複數個通道，其中每一通道可用來傳送來自於運算放大器102或104的電壓訊號至輸出端OUT1及OUT2之其中一者，開關器電路106中的4個通道可用來實現此一目的。在開關器電路106中，每一通道皆具有一開關器(SW1~SW4)以及一電荷共享電晶體(MC1~MC4)。
一般來說，由於運算放大器102及104可接收半電源供應電壓HVDDA，因此運算放大器102及104之操作電壓範圍等於整體輸出級電路10之操作電壓範圍的一半，在此情形下，運算放大器102及104可採用中壓元件來實現。然而，當採用極性反轉方式運作時，輸出端OUT1及OUT2皆應能夠輸出最高電壓準位(約等於VDDA)及最低電壓準位(約等於GNDA)之間任一準位的電壓訊號。因此，開關器電路106中的每一開關器SW1~SW4皆應能夠耐受高達VDDA減去GNDA的跨壓。並且，當面板之電源開啟或關閉時，輸出端OUT1及OUT2往往被要求拉到接地電壓或零電壓。在此情況下，若開關器SW1及SW2係接收來自於運算放大器102的較高電壓訊號時，開關器SW1及SW2仍需面臨較大的跨壓。因此，開關器電路106中的電晶體需採用耐壓較高的高壓元件來實現。若在開關器電路106中採用中壓元件，則可能因為中壓元件的耐壓不足而容易造成崩潰(breakdown)，特別是在電源開啟/關閉和極性反轉的操作過程中。
請參考第2圖，第2圖為本發明實施例一輸出級電路20之示意圖。如第2圖所示，輸出級電路20包含有二個運算放大器202及204、一開關器電路206、一鉗位電路208及下拉電晶體ML1~ML2。運算放大器202及204可根據接收到的供應電壓，分別操作在較高的半電壓範圍及較低的半電壓範圍，其類似於第1圖所示的運算放大器102及104。在輸出級電路20中，電源供應電壓VDDA及中間電壓VM使得運算放大器202操作在較高的電壓範圍，中間電壓VM及接地電壓GNDA使得運算放大器204操作在較低的電壓範圍。中間電壓VM可相等於或接近於電源供應電壓VDDA的一半。在一實施例中，電源供應電壓VDDA等於10V而接地電壓GNDA等於0V，因此中間電壓VM等於5V。由於運算放大器202及204的操作電壓範圍等於5V，因此運算放大器202及204可採用耐壓為5V的中壓元件來實現。
類似於第1圖所示的輸出級電路10，輸出級電路20亦包含有開關器電路206，其結構相似於開關器電路106的結構。詳細來說，開關器電路206耦接於運算放大器202及204，其包含有開關器SW1~SW4及電荷共享電晶體MC1~MC4。每一開關器SW1~SW4可個別開啟或關閉以控制一電壓訊號從運算放大器202或204傳送至輸出端OUT1及OUT2其中一者。電荷共享電晶體MC1~MC4耦接於可供應中間電壓VM(其可等於或接近於供應給運算放大器202及204的中間電壓VM)之一中間電壓源，用來將輸出端OUT1及OUT2拉至中間電壓VM(如5V)，以進行電荷共享(charge sharing)。電荷共享操作可將輸出端OUT1及OUT2拉到中間電壓VM，使得輸出端OUT1及OUT2在輸出資料訊號抵達時可更快速地從中間電壓VM到達其目標電壓，特別是採用極性反轉的情況下。
值得注意的是，輸出級電路20可實現於一源極驅動裝置中，用來輸 出電壓訊號至面板上的資料線。開關器電路206及輸出級電路20的結構之目的在於實現極性反轉，亦即，每一輸出端OUT1及OUT2可選擇從運算放大器202或204接收輸出訊號，以輸出不同極性的電壓訊號。輸出級電路20可用來提供電壓訊號予面板上的二條通道，且源極驅動裝置可包含多個相似的輸出級電路，用來提供電壓訊號予整個面板。
在本發明的輸出級電路20中，可採用中壓元件來取代高壓元件，以避免龐大的電路面積及高導通電阻。換句話說，運算放大器202和204以及開關器電路206和鉗位電路208皆可採用耐壓相同的電晶體(中壓元件)來實現。下拉電晶體ML1及ML2也可以採用與其它模組中的電晶體耐壓相同的電晶體來實現。為了避免中壓元件可能發生的過電壓(overstress)問題，可在輸出級電路20中加入鉗位電路208，並將其設置在開關器電路206以及輸出端OUT1及OUT2之間。下拉電晶體ML1及ML2耦接於開關器電路206及鉗位電路208之間，可用來將輸出端OUT1及OUT2拉到接地電壓或零電壓。值得注意的是，進行電荷共享時，電荷共享電晶體可將輸出端OUT1及OUT2拉到中間電壓(如5V)；而下拉電晶體ML1及ML2可在面板之電源開啟或關閉時導通，以將輸出端OUT1及OUT2拉到接地準位。也就是說，下拉電晶體ML1及ML2及電荷共享電晶體MC1~MC4可分別將輸出端OUT1及OUT2拉到不同電壓準位。
一般來說，當面板的電源開啟之後且尚未接收到影像資料訊號之前，輸出端OUT1及OUT2較佳地應被控制在零電壓(透過下拉電晶體ML1及ML2)，與面板的共同電壓(common voltage)相等。此時，面板上的畫素電壓為零，可避免螢幕上出現不必要的閃爍。在面板的電源關閉之前，亦可在面板接收完影像訊號之後執行類似的下拉操作。
第3圖繪示一種輸出級電路20的實現方式，其包含鉗位電路208的詳細結構。詳細來說，鉗位電路208包含有4條通道，分別對應於開關器電路206的4條通道，鉗位電路208中的每一通道皆包含有一開關器(SW5~SW8)，其以一傳輸閘(transmission gate)來實現。開關器SW5~SW8可接收控制訊號HPOL及HPOLB以控制其開啟或關閉，使得輸出端OUT1及OUT2可透過開關器電路206從運算放大器202或204接收電壓訊號，進而實現極性反轉。鉗位電路208中的開關器SW5~SW8另分別接收基極控制訊號HBULK_P、HBULKB_P、HBULK_N及HBULKB_N，用以切換開關器SW5~SW8中的電晶體之基極電壓。藉由良好控制的基極控制訊號HBULK_P、HBULKB_P、HBULK_N及HBULKB_N，鉗位電路208可在使用中壓元件作為開關器的電晶體之情況下，免於受到過電壓問題的影響。除此之外，位於開關器電路206中的開關器SW1~SW4可分別接收控制訊號NCHG_P、CHG_P、CHG_N及NCHG_N，這些開關器亦可透過傳輸閘來實現。另外，在開關器電路206中，電荷共享電晶體MC1及MC2為N型金氧半場效電晶體(N-type Metal Oxide Semiconductor Transistor，NMOS Transistor)，其分別接收控制訊號CS_P1及CS_P2的控制，電荷共享電晶體MC3及MC4為P型金氧半場效電晶體(P-type Metal Oxide Semiconductor Transistor，PMOS Transistor)，其分別接收控制訊號CS_N2及CS_N1的控制。下拉電晶體ML1及ML2受控於一共同控制訊號CS_GNDA。如上所述，電荷共享電晶體MC1~MC4將輸出端OUT1及OUT2耦接至一中間電壓源，以接收中間電壓VM(如5V)並執行電荷共享。下拉電晶體ML1及ML2為N型金氧半場效電晶體，可將輸出端OUT1及OUT2耦接至一接地端，以在面板的電源開啟或關閉時拉低輸出端OUT1及OUT2的電壓。
在第3圖的輸出級電路20中，運算放大器202及204皆操作在半電壓範 圍(如5V~10V或0V~5V)，可輕易透過耐壓為5V的中壓元件來實現。開關器電路206及鉗位電路208可用來傳送高達約VDDA(如10V)或低至約GNDA(如0V)的電壓訊號，因此，若開關器電路206及鉗位電路208係採用中壓元件來實現時，應搭配一時序控制機制來避免過電壓問題。
請參考第4圖，第4圖為本發明實施例一控制流程40之流程圖。控制流程40可實現於一輸出級電路(例如第2圖中的輸出級電路20)，其包含有二個分別操作在不同電壓範圍的運算放大器202及204、開關器電路206、鉗位電路208、及下拉電晶體ML1及ML2，用來控制電源開啟的運作並驅動耦接於輸出級電路的面板。如第4圖所示，控制流程40包含有以下步驟：
步驟400：開始。
步驟402：藉由下拉電晶體ML1及ML2將輸出級電路20的輸出端OUT1及OUT2拉至零電壓。
步驟404：關閉下拉電晶體ML1及ML2。
步驟406：開啟鉗位電路208中的開關器SW5及SW8，並關閉耦接於下拉電晶體ML1的開關器SW7。
步驟408：透過鉗位電路208中的開關器SW5~SW8的N型金氧半場效電晶體接收N型基極控制訊號HBULK_N或HBULKB_N，以切換N型金氧半場效電晶體的基極電壓。
步驟410：透過鉗位電路208中的開關器SW5~SW8的P型金氧半場效電晶體接收P型基極控制訊號HBULK_P或HBULKB_P，以切換P型金氧半場效電晶體的基極電壓。
步驟412：開啟電荷共享電晶體MC1及MC4，以將輸出端OUT1及OUT2拉至中間電壓。
步驟414：結束。
根據控制流程40，當面板的電源開啟之後，輸出端OUT1及OUT2可被拉到零電壓或接地電壓(步驟402)，以避免螢幕上出現不必要的閃爍。如第5A圖所示，下拉電晶體ML1及ML2被開啟，以分別將輸出端OUT1及OUT2拉到零電壓，同時，耦接於下拉電晶體ML1及ML2與輸出端OUT1及OUT2之間的開關器SW7及SW8也被開啟。在此步驟中，可關閉其它開關器及電荷共享電晶體以避免不必要的漏電流，這些關閉的電晶體皆以X號註記。
接著，控制訊號CS_GNDA關閉下拉電晶體ML1及ML2以停止下拉運作(步驟404)。在此情況下，輸出端OUT1及OUT2與接地端之間的連結斷開，如第5B圖所示。為了準備接下來的正常運作，可對輸出端OUT1及OUT2執行電荷共享使其到達中間電壓或半電壓(如5V)，此時，鉗位電路208中的開關器連接方式應對應進行調整。在此例中，電荷共享係透過電荷共享電晶體MC1及MC4來執行，因此，可開啟鉗位電路208中相對應的開關器SW5及SW8，同時關閉開關器SW7(步驟406)，而開關器SW6原先已關閉。以上開關器連接的設定可藉由將控制訊號HPOLB從零電壓拉到中間電壓VM來實現，如第5C圖所示。需注意的是，此步驟尚未將控制訊號HPOLB拉至例如電源供應電壓VDDA之高電壓。若控制訊號HPOLB到達較高的電壓準位，鉗位電路208可能因過大的閘極對源極及閘極對基極跨壓而面臨過電壓問題。
當鉗位電路208中的開關器連接方式已完成電荷共享的準備之後，即可調整鉗位電路208中的基極設定。鉗位電路208所接收的基極控制訊號HBULK_P、HBULKB_P、HBULK_N及HBULKB_N可進行切換以改變開關器 SW5~SW8的基極電壓。在此例中，由開關器SW5及SW7中的N型金氧半場效電晶體接收的N型基極控制訊號HBULK_N可改變其狀態以切換開關器SW5及SW7中的N型金氧半場效電晶體的基極電壓(步驟408)，此基極電壓係從較低的電壓準位(如零電壓)切換至中間電壓VM。當N型金氧半場效電晶體的基極電壓被切換之後，由開關器SW5及SW7中的P型金氧半場效電晶體接收的P型基極控制訊號HBULK_P接著改變其狀態以切換開關器SW5及SW7中的P型金氧半場效電晶體的基極電壓(步驟410)，此基極電壓係從中間電壓VM切換至較高的電壓準位(如電源供應電壓VDDA)。
如上所述，位於鉗位電路208中的開關器SW5~SW8的電晶體為中壓元件，其具有中等耐壓。舉例來說，中壓元件的耐壓可為中間電壓，即5V，而P型金氧半場效電晶體的基極電壓可能高達電源供應電壓VDDA，即10V。為了避免過電壓問題，較佳地，應在P型金氧半場效電晶體的基極電壓從5V切換至10V之前，先將N型金氧半場效電晶體的基極電壓從0V切換至5V，否則可能發生P型井(P-well)及N型井(N-well)之間跨壓等於10V的情況，容易導致電晶體崩潰。
值得注意的是，由於鉗位電路208中的電晶體的基極電壓是可變的，這些電晶體不與輸出級電路20中其它電晶體共用P型井及N型井。換句話說，這些電晶體的P型井及N型井應為獨立設置。為節省電路面積，通常會將同一個傳輸閘的電晶體的P型井及N型井設置在一起，形成井區之間的P-N接面(P-N junction)。在本發明的控制流程中，N型金氧半場效電晶體的基極電壓切換(從0V至5V)進行在P型金氧半場效電晶體的基極電壓切換(從5V至10V)之前，可避免P-N接面上發生跨壓超過10V的情況，進而避免電晶體崩潰。
一般輸出級電路(如第1圖之輸出級電路10)採用高壓元件，因而未包含鉗位電路，因此，所有透過高壓元件實現的電晶體皆可共用相同的P型井及N型井。相較之下，本發明的輸出級電路20採用中壓元件來取代高壓元件，因此需設置鉗位電路208，以限制跨壓而避免過電壓問題。如上所述，鉗位電路208中具有獨立設置P型井及N型井的電晶體，這些電晶體係以不同方式設置，可在電路佈局中被分辨出來。
當基極切換完畢之後，控制訊號CS_P1及CS_N1可分別開啟相對應的電荷共享電晶體MC1及MC4，以將輸出端OUT1及OUT2拉到中間電壓(步驟412)，如第5D圖所示。此時，從電壓下拉到中壓電荷共享的電源開啟運作已完成，輸出級電路20中的控制訊號可透過一特定順序進行良好的控制及切換，以避免過電壓問題。接著，控制訊號HPOLB即可從中間電壓VM切換到高電壓準位(如10V)，使得輸出級電路20完成後續正常操作的準備。
第6圖繪示基於控制流程40對輸出級電路20進行控制的控制訊號波形，其中，用於鉗位電路208的控制訊號HPOL及HPOLB係操作在全電壓範圍，而其它控制訊號則操作在較高的半電壓範圍或較低的半電壓範圍。在一實施例中，較高的半電壓範圍從5V到10V，較低的半電壓範圍從0V到5V，而全電壓範圍從0V到10V。
值得注意的是，本發明不僅提供可用於面板電源開啟操作的控制流程，同時亦提供可用於面板電源關閉操作的控制流程，如後詳述。
請參考第7圖，第7圖為本發明實施例一控制流程70之流程圖。控制流程70可實現於一輸出級電路(例如第2圖中的輸出級電路20)，其包含有二個分別操作在不同電壓範圍的運算放大器202及204、開關器電路206、鉗位電路208、及下拉電晶體ML1及ML2，用來控制電源關閉的運作並驅動耦接於輸出級電路的面板。如第7圖所示，控制流程70包含有以下步驟：
步驟700：開始。
步驟702：藉由開關器電路206中的電荷共享電晶體MC2及MC3將輸出級電路20的輸出端OUT1及OUT2拉至中間電壓。
步驟704：關閉電荷共享電晶體MC2及MC3。
步驟706：開啟耦接於下拉電晶體ML1及ML2的開關器SW7及SW8，並關閉耦接於電荷共享電晶體MC2的開關器SW6。
步驟708：透過鉗位電路208中的開關器SW5~SW8的P型金氧半場效電晶體接收P型基極控制訊號HBULK_P或HBULKB_P，以切換P型金氧半場效電晶體的基極電壓。
步驟710：透過鉗位電路208中的開關器SW5~SW8的N型金氧半場效電晶體接收N型基極控制訊號HBULK_N或HBULKB_N，以切換N型金氧半場效電晶體的基極電壓。
步驟712：開啟下拉電晶體ML1及ML2，以將輸出端OUT1及OUT2拉至零電壓。
步驟714：結束。
根據控制流程70，電源關閉流程可從電荷共享狀態起始，其中輸出端OUT1及OUT2可藉由電荷共享電晶體MC2及MC3被拉到中間電壓VM(步驟702)。在此例中，輸出級電路20操作在一極性反轉模式，因此，輸出端OUT1及 OUT2分別透過電荷共享電晶體MC3及MC2耦接於中間電壓源，其不同於前述非反轉模式中電荷共享係透過電荷共享電晶體MC1及MC4進行。除此之外，耦接於電荷共享電晶體MC2及MC3與輸出端OUT1及OUT2之間的開關器SW6及SW7皆開啟。在此步驟中，可關閉其它開關器及電荷共享電晶體以避免不必要的漏電流，這些關閉的電晶體皆以X號註記。
接著，控制訊號CS_P2及CS_N2關閉電荷共享電晶體MC2及MC3以停止電荷共享運作(步驟704)。在此情況下，輸出端OUT1及OUT2與中間電壓源之間的連結斷開，如第8B圖所示。為了準備接下來的下拉運作，可對應調整鉗位電路208中的開關器連接方式。由於下拉電晶體ML1及ML2耦接於對應於較低電壓範圍的通道，因此，可開啟相對應的位於鉗位電路208中的開關器SW7及SW8，同時關閉開關器SW6(步驟706)，而開關器SW5原先已關閉。以上開關器連接的設定可藉由將控制訊號HPOL從高電壓(如VDDA)拉到中間電壓VM來實現，如第8C圖所示。需注意的是，此步驟尚未將控制訊號HPOL拉至例如零電壓之低電壓。若控制訊號HPOL到達較低的電壓準位，鉗位電路208可能因過大的閘極對基極跨壓而面臨過電壓問題。
當鉗位電路208中的開關器連接方式已完成下拉操作的準備之後，即可調整鉗位電路208中的基極設定。鉗位電路208所接收的基極控制訊號HBULK_P、HBULKB_P、HBULK_N及HBULKB_N可進行切換以改變開關器SW5~SW8的基極電壓。在此例中，由開關器SW6及SW8中的P型金氧半場效電晶體接收的P型基極控制訊號HBULKB_P可改變其狀態以切換開關器SW6及SW8中的P型金氧半場效電晶體的基極電壓(步驟708)，此基極電壓係從較高的電壓準位(如電源供應電壓VDDA)切換至中間電壓VM。當P型金氧半場效電 晶體的基極電壓被切換之後，由開關器SW6及SW8中的N型金氧半場效電晶體接收的N型基極控制訊號HBULKB_N接著改變其狀態以切換開關器SW6及SW8中的N型金氧半場效電晶體的基極電壓(步驟710)，此基極電壓係從中間電壓VM切換至較低的電壓準位(如零電壓)。
同樣地，先將P型金氧半場效電晶體的基極電壓從較高電壓切換至中間電壓VM，隨後再將N型金氧半場效電晶體的基極電壓從中間電壓VM切換至較低電壓的切換順序之目的在於避免相鄰P型井及N型井之間的P-N接面上跨壓過大所造成的過電壓問題。
當基極切換完畢之後，控制訊號CS_GNDA可開啟下拉電晶體ML1及ML2，以將輸出端OUT1及OUT2拉到零電壓或接地電壓(步驟712)，如第8D圖所示。此時，從中壓電荷共享到電壓下拉的電源關閉操作已完成，輸出級電路20中的控制訊號可透過一特定順序進行良好的控制及切換，以避免過電壓問題。此外，控制訊號HPOL可從中間電壓VM切換到較低的電壓準位(如0V)，使得下拉路徑完全開啟。由上述可知，控制流程70的電源關閉操作可視為包含與控制流程40的電源開啟操作相反的步驟。
第9圖繪示基於控制流程70對輸出級電路20進行控制的控制訊號波形。同樣地，用於鉗位電路208的控制訊號HPOL及HPOLB係操作在全電壓範圍，而其它控制訊號則操作在較高的半電壓範圍或較低的半電壓範圍。在一實施例中，較高的半電壓範圍從5V到10V，較低的半電壓範圍從0V到5V，而全電壓範圍從0V到10V。
值得注意的是，本發明之目的在於提供一種可用於源極驅動裝置的輸出級電路以及控制輸出級電路以避免過電壓問題的方法。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，本發明之輸出級電路包含有一鉗位電路及下拉電晶體，這些裝置及電晶體皆可採用中壓元件來實現，並藉由良好控制其切換時序來避免過電壓問題的發生。在面板電源開啟或電源關閉的期間，可藉由適當的時序控制方式在輸出級電路中實現下拉操作，此外，亦可依適當順序切換開關器電路206及鉗位電路208中的開關器，使得每一輸出端皆可用來輸出正負極性交替的電壓訊號，以實現極性切換操作。除此之外，本發明實施例中的電壓值僅作為用以方便說明的範例，本領域具通常知識者應了解，操作電壓範圍以及中壓元件的耐壓亦可以是其它適當的數值。舉例來說，運算放大器204所輸出對應於影像資料“0”的電壓訊號可能略高於零電壓，或者第二半電壓範圍可能位於負電壓準位。
在另一實施例中，輸出級電路中的下拉電晶體亦可透過其它方式實現。舉例來說，請參考第10圖，第10圖為本發明實施例另一輸出級電路100之示意圖。輸出級電路100的電路結構類似於第3圖中輸出級電路20的電路結構，故功能相似的訊號或元件皆以相同符號表示。如第10圖所示，輸出級電路100與輸出級電路20之間的差異在於，輸出級電路100僅包含單一下拉電晶體ML1’，其耦接於開關器電路206與運算放大器204之間。換句話說，在輸出級電路100中，下拉電晶體ML1’設置於開關器電路206前端而不是開關器電路206後端。在這樣的實現方式之下，僅需使用單一下拉電晶體ML1’即可用來拉低二個輸出端OUT1及OUT2。在此例中，當控制訊號CS_GNDA開啟下拉電晶體ML1’時，應關閉運算放大器204，以避免不必要的漏電流從運算放大器204輸出端流至下拉電晶體ML1’。
無論下拉電晶體設置於開關器電路之前端或後端，較佳地，應將下拉電晶體設置於低電壓側，即耦接於較低電壓範圍的運算放大器。舉例來說，在輸出級電路100中，若運算放大器202的操作電壓範圍為5V到10V而運算放大器204的操作電壓範圍為0V到5V，可將下拉電晶體ML1’耦接於操作在(相較於另一運算放大器202而言)較低電壓範圍的運算放大器204。如上所述，下拉電晶體係用來將輸出端拉低至零電壓或接地電壓，因此，下拉電晶體的一端必定持續耦接於接地端。若下拉電晶體耦接於具有較高電壓範圍的運算放大器時，較容易因運算放大器的較高輸出電壓而在該下拉電晶體上發生過電壓，進而造成該下拉電晶體崩潰。
根據本發明關於下拉電晶體及鉗位電路的設置方式，輸出級電路中的所有電路元件皆可透過中壓元件來實現。在不需使用具有高耐壓的高壓元件的情況下，可大幅減少電路面積，同時，中壓元件的過電壓問題亦可藉由良好控制開關器電路及鉗位電路的切換方式獲得解決。
綜上所述，本發明的實施例提供了一種可透過中壓元件來實現的輸出級電路，可避免高壓元件產生的龐大電路面積以及高導通電阻，而中壓元件的過電壓問題可透過良好的時序控制方案來解決。輸出級電路包含有一鉗位電路，其可透過基極切換的方式來限制電晶體跨壓，其中，P型金氧半場效電晶體的基極電壓以及N型金氧半場效電晶體的基極電壓係透過適當的方式切換，以避免過電壓的情況發生。輸出級電路另包含有至少一下拉電晶體，其可在面板電源開啟及電源關閉期間，將輸出級電路的輸出端拉到零電壓，進而避免螢幕上出現不必要的閃爍。藉由良好控制輸出級電路中開關器及電晶體的切換時序， 可進行電源開啟及電源關閉運作，同時保護中壓元件以避免過電壓問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20:輸出級電路
202、204:運算放大器
206:開關器電路
208:鉗位電路
OUT1、OUT2:輸出端
VDDA:電源供應電壓
VM:中間電壓
GNDA:接地電壓
SW1~SW4:開關器
MC1~MC4:電荷共享電晶體
ML1、ML2:下拉電晶體

Claims (19)

  1. 一種輸出級電路，包含有：一第一運算放大器，操作在一第一電壓範圍；一第二運算放大器，操作在一第二電壓範圍；一開關器電路，耦接於該第一運算放大器及該第二運算放大器；一鉗位電路，耦接於該開關器電路及該輸出級電路的複數個輸出端之間，其中，該鉗位電路接收一基極控制訊號，用來切換該鉗位電路的一基極電壓；以及至少一下拉電晶體，耦接於該開關器電路。
  2. 如請求項1所述之輸出級電路，其中該至少一下拉電晶體耦接於該開關器電路及該鉗位電路之間。
  3. 如請求項1所述之輸出級電路，其中該至少一下拉電晶體耦接於該開關器電路以及該第一運算放大器和該第二運算放大器其中一者之間。
  4. 如請求項1所述之輸出級電路，其中該至少一下拉電晶體耦接於該第二運算放大器，該第二運算放大器操作在低於該第一電壓範圍的該第二電壓範圍。
  5. 如請求項1所述之輸出級電路，其中該至少一下拉電晶體用來將該輸出級電路的該複數個輸出端拉至一第一電壓。
  6. 如請求項5所述之輸出級電路，其中該第一電壓是一接地電壓。
  7. 如請求項5所述之輸出級電路，其中該開關器電路包含有複數個電荷共享電晶體，該複數個電荷共享電晶體用來將該輸出級電路的該複數個輸出端拉至一第二電壓。
  8. 如請求項7所述之輸出級電路，其中該第二電壓位於該第一電壓範圍及該第二電壓範圍之間。
  9. 如請求項1所述之輸出級電路，其中位於該鉗位電路內的電晶體與位於該開關器電路內的電晶體以及位於該第一運算放大器及該第二運算放大器內的電晶體具有相同耐壓。
  10. 一種控制一輸出級電路的方法，該輸出級電路包含有複數個輸出端、操作在一第一電壓範圍的一第一運算放大器、操作在一第二電壓範圍的一第二運算放大器、一開關器電路、一鉗位電路及至少一下拉電晶體，該方法包含有：藉由該至少一下拉電晶體將該複數個輸出端拉至一第一電壓；關閉該至少一下拉電晶體；調整該鉗位電路的開關器連接方式；該鉗位電路接收一基極控制訊號，以切換該鉗位電路的一基極電壓；以及開啟該開關器電路中的複數個電荷共享電晶體，以將該複數個輸出端拉至一第二電壓，該第二電壓不同於該第一電壓。
  11. 如請求項10所述之方法，其中該第一電壓是一接地電壓，且該第 二電壓位於該第一電壓範圍及該第二電壓範圍之間。
  12. 如請求項10所述之方法，其中調整該鉗位電路的開關器連接方式之步驟包含有：開啟該鉗位電路中耦接於該複數個電荷共享電晶體之複數個第一開關器，並關閉該鉗位電路中耦接於該至少一下拉電晶體之一第二開關器。
  13. 如請求項10所述之方法，其中該鉗位電路接收該基極控制訊號，以切換該鉗位電路的該基極電壓之步驟包含有：透過該鉗位電路中的一N型金氧半場效電晶體(N-type Metal Oxide Semiconductor Transistor，NMOS Transistor)接收一N型基極控制訊號，以切換該N型金氧半場效電晶體的該基極電壓；以及當該N型金氧半場效電晶體的該基極電壓切換之後，透過該鉗位電路中的一P型金氧半場效電晶體(P-type Metal Oxide Semiconductor Transistor，PMOS Transistor)接收一P型基極控制訊號，以切換該P型金氧半場效電晶體的該基極電壓。
  14. 如請求項13所述之方法，其中該N型金氧半場效電晶體的該基極電壓係從一低電壓切換至一中電壓，該P型金氧半場效電晶體的該基極電壓係從該中電壓切換至一高電壓。
  15. 一種控制一輸出級電路的方法，該輸出級電路包含有複數個輸出端、操作在一第一電壓範圍的一第一運算放大器、操作在一第二電壓範圍的一第二運算放大器、一開關器電路、一鉗位電路及至少一下拉電晶體，該方 法包含有：藉由該開關器電路中的複數個電荷共享電晶體將該複數個輸出端拉至一第一電壓；關閉該複數個電荷共享電晶體；調整該鉗位電路的開關器連接方式；該鉗位電路接收一基極控制訊號，以切換該鉗位電路的一基極電壓；以及開啟該至少一下拉電晶體，以將該複數個輸出端拉至一第二電壓，該第二電壓不同於該第一電壓。
  16. 如請求項15所述之方法，其中該第一電壓位於該第一電壓範圍及該第二電壓範圍之間，且該第二電壓是一接地電壓。
  17. 如請求項15所述之方法，其中調整該鉗位電路的開關器連接方式之步驟包含有：開啟該鉗位電路中耦接於該至少一下拉電晶體之一第一開關器，並關閉該鉗位電路中耦接於該複數個電荷共享電晶體其中一者之一第二開關器。
  18. 如請求項15所述之方法，其中該鉗位電路接收該基極控制訊號，以切換該鉗位電路的該基極電壓之步驟包含有：透過該鉗位電路中的一P型金氧半場效電晶體(P-type Metal Oxide Semiconductor Transistor，PMOS Transistor)接收一P型基極控制訊號，以切換該P型金氧半場效電晶體的該基極電壓；以及當該P型金氧半場效電晶體的該基極電壓切換之後，透過該鉗位電路中的一N型金氧半場效電晶體(N-type Metal Oxide Semiconductor Transistor， NMOS Transistor)接收一N型基極控制訊號，以切換該N型金氧半場效電晶體的該基極電壓。
  19. 如請求項18所述之方法，其中該P型金氧半場效電晶體的該基極電壓係從一高電壓切換至一中電壓，該N型金氧半場效電晶體的該基極電壓係從該中電壓切換至一低電壓。
TW109104840A 2019-04-26 2020-02-15 輸出級電路及其控制方法 TWI728702B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962838942P 2019-04-26 2019-04-26
US62/838,942 2019-04-26
US16/583,220 US11025253B2 (en) 2019-04-26 2019-09-25 Output stage circuit and related control method
US16/583,220 2019-09-25

Publications (2)

Publication Number Publication Date
TW202105905A TW202105905A (zh) 2021-02-01
TWI728702B true TWI728702B (zh) 2021-05-21

Family

ID=72917359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104840A TWI728702B (zh) 2019-04-26 2020-02-15 輸出級電路及其控制方法

Country Status (3)

Country Link
US (1) US11025253B2 (zh)
CN (1) CN111865278B (zh)
TW (1) TWI728702B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI901984B (zh) * 2022-05-10 2025-10-21 奇景光電股份有限公司 驅動電路
TWI824867B (zh) 2022-12-05 2023-12-01 財團法人工業技術研究院 開關電路及可程式連接晶片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171169A1 (en) * 2006-01-24 2007-07-26 Oki Electric Industry Co., Ltd. Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor
US7432922B2 (en) * 2005-01-24 2008-10-07 Himax Technologies, Inc. Source driver and source driving method
US20110141098A1 (en) * 2009-04-01 2011-06-16 Rohm Co., Ltd. Liquid crystal driving apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250722B (en) * 2002-08-14 2006-03-01 Novatek Microelectronics Corp Apparatus for increasing the slew rate
KR101581723B1 (ko) * 2008-12-26 2015-12-31 주식회사 동부하이텍 액정 패널 소스 드라이버를 위한 앰프 출력 보호회로 및 이의 동작 방법
US8811920B2 (en) * 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
TW201223137A (en) * 2010-11-25 2012-06-01 Novatek Microelectronics Corp Operational amplifier and display driving circuit using the same
TWI524663B (zh) * 2014-03-19 2016-03-01 聯詠科技股份有限公司 運算放大器及其驅動電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432922B2 (en) * 2005-01-24 2008-10-07 Himax Technologies, Inc. Source driver and source driving method
US20070171169A1 (en) * 2006-01-24 2007-07-26 Oki Electric Industry Co., Ltd. Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor
US20110141098A1 (en) * 2009-04-01 2011-06-16 Rohm Co., Ltd. Liquid crystal driving apparatus

Also Published As

Publication number Publication date
TW202105905A (zh) 2021-02-01
CN111865278A (zh) 2020-10-30
US11025253B2 (en) 2021-06-01
US20200343892A1 (en) 2020-10-29
CN111865278B (zh) 2024-07-30

Similar Documents

Publication Publication Date Title
US8988402B2 (en) Output circuit, data driver, and display device
US8471633B2 (en) Differential amplifier and data driver
US9437324B2 (en) Shift register unit, driving method thereof, shift register and display device
US6753836B2 (en) Liquid crystal device driver circuit for electrostatic discharge protection
CN117095654B (zh) 补偿电路与显示设备
CN102893320B (zh) 电平转换电路
US20070290983A1 (en) Output circuit of a source driver, and method of outputting data in a source driver
US10658061B2 (en) Shift register circuit, method for driving shift register circuit, gate electrode driving circuit and display device
US11232762B2 (en) Semiconductor device and data driver
US8890787B2 (en) Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same
CN107909979A (zh) 液晶显示装置及改善显示面板掉电闪屏的方法
TWI728702B (zh) 輸出級電路及其控制方法
TWI836616B (zh) 源極驅動裝置及其控制方法
Lin et al. Highly reliable bidirectional a-InGaZnO thin-film transistor gate driver circuit for high-resolution displays
US10037739B2 (en) Gate driving circuit, display device and gate pulse modulation method
CN107622759B (zh) 像素控制电路及其控制方法、显示器
US11341881B2 (en) Level shifter circuit applied to display apparatus
US11614762B2 (en) Voltage converter
WO2023060779A1 (zh) 电流控制电路、显示面板驱动装置及显示装置
CN117079612B (zh) 补偿电路和显示设备
CN117079616B (zh) 补偿电路与显示设备
TW201430803A (zh) 降低電磁干擾的驅動方法及其相關裝置
US11756501B2 (en) Display apparatus output circuit selectively providing positive and negative voltages realized in reduced area in a simple configuration
US10115360B2 (en) Gate driver
US9374047B2 (en) Buffer circuit