[go: up one dir, main page]

TWI728009B - 在基板上形成鰭片的方法 - Google Patents

在基板上形成鰭片的方法 Download PDF

Info

Publication number
TWI728009B
TWI728009B TW105139308A TW105139308A TWI728009B TW I728009 B TWI728009 B TW I728009B TW 105139308 A TW105139308 A TW 105139308A TW 105139308 A TW105139308 A TW 105139308A TW I728009 B TWI728009 B TW I728009B
Authority
TW
Taiwan
Prior art keywords
fin
fins
interval
dummy
substrate
Prior art date
Application number
TW105139308A
Other languages
English (en)
Other versions
TW201807744A (zh
Inventor
周雷峻
陳志良
賴志明
楊超源
曾晉沅
曾健庭
蕭錦濤
劉如淦
林緯良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201807744A publication Critical patent/TW201807744A/zh
Application granted granted Critical
Publication of TWI728009B publication Critical patent/TWI728009B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10P50/642—
    • H10P50/694—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種在基板上形成鰭片的方法被提出。此方法包括沉積第一鰭片間隔與第二鰭片間隔在具有一硬遮罩的基板的多個位置上，其中第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，且第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片。鰭片包括多個虛設鰭片與多個所需鰭片。此方法更包括個別地移除虛設第一鰭片間隔，而不移除虛設第二鰭片間隔，移除虛設第二鰭片間隔，以及移除虛設鰭片。

Description

在基板上形成鰭片的方法
本揭露是關於一種半導體裝置的製造方法，且特別是關於一種在一基板上形成鰭片的方法。
在本揭露中所述之技術是關於一種半導體裝置，且特別是關於製造用於鰭型場效電晶體半導體結構的鰭片。
對於鰭型場效電晶體半導體技術的改善使得能夠持續改進積體電路的速度、性能、密度和每單位功能的成本。改善製造技術的發展可以進一步改善積體電路。
本揭露的一實施例包括一種在基板上形成鰭片的方法。此方法包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的一硬遮罩的基板上的多個位置上，其中第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，且第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片。鰭 片包括多個虛設鰭片與多個所需鰭片。虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。此方法更包括個別地移除虛設第一鰭片間隔，而不移除虛設第二鰭片間隔，移除虛設第二鰭片間隔，以及在不損壞所需鰭片的情況下，移除虛設鰭片。
本揭露的另一實施例揭露了一種在基板上形成鰭片的方法。此方法包括：沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的一硬遮罩的基板上的多個位置上，其中第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，且第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片。鰭片包括多個虛設鰭片與多個所需鰭片。虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。此方法更包括個別地移除虛設第一鰭片間隔，而不移除虛設第二鰭片間隔，移除虛設第二鰭片間隔，以及在不損壞所需鰭片的情況下，移除虛設鰭片。
本揭露的又一實施例揭露了一種在基板上形成鰭片的方法。此方法包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的一硬遮罩的基板上的多個位置上。第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔。第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括 在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片，其中鰭片包括多個虛設鰭片與多個所需鰭片，虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。此方法還包括在不移除虛設第二鰭片間隔的情況下，移除虛設第一鰭片間隔，移除虛設第二鰭片間隔，以及在不損壞所需鰭片的情況下，同時移除基板上的一第一單元中的虛設鰭片以在第一單元中的每個電晶體保留第一數量的鰭片以及基板上的一第二單元中的虛設鰭片以在第二單元中的每個電晶體保留第二數量的鰭片，其中第一數量和第二數量不同。
202:基板
204:硬遮罩
206:芯軸
208:第一鰭片間隔
210:臨時間隔
212:第二鰭片間隔
214:全域鰭片
216:淺溝槽隔離材料
218:第一硬遮罩層
220、224:選擇式鰭片
222:第二硬遮罩層
310:第一臨時間隔
312:第二臨時間隔
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156:操作步驟
A、B、C、D、E、F、G、H、I、J、K:列
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個態樣。應注意，根據業界中的標準做法，多個特徵並非按比例繪製。事實上，多個特徵之尺寸可任意增加或減少以利於討論的清晰性。
第1圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的一示例性方法的製程流程圖。
第2圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第3圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第4圖包括了一示例性的半導體結構在列A到K中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
第5圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第6圖包括了另一示例性的半導體結構在列A到K中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
第7圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第8圖包括了另一示例性的半導體結構在列A到J中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
第9圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第10圖與第11圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
第12圖與第13圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
第14圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。
第15圖、第16圖與第17圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了根據部分實施例的示例性半導體結構在一示例性鰭片製程中的不同階段。
以下揭露提供眾多不同的實施例或範例，用於實施本案提供的主要內容之不同特徵。下文描述一特定範例之組件及配置以簡化本揭露。當然，此範例僅為示意性，且並不擬定限制。舉例而言，以下描述「第一特徵形成在第二特徵之上方或之上」，於實施例中可包括第一特徵與第二特徵直接接觸，且亦可包括在第一特徵與第二特徵之間形成額外特徵使得第一特徵及第二特徵無直接接觸。此外，本揭露可在各範例中重複使用元件符號及/或字母。此重複之目的在於簡化及釐清，且其自身並不規定所討論的各實施例及/或配置之間的關係。並且，為使說明簡化及明確，不同特徵亦將任意地以不同尺度繪製。
此外，空間相對術語，諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一元件或特徵結構的關係。除了描繪圖示之方位外，空間相對術語也包含元件在使用中或操作下之不同方位。此裝置可以其他方式定向(旋轉90度或處於其他方位上)，而本案中使用之空間相對描述詞可相應地進行解釋。
第1圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的一示例性方法的製程流程圖。含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔被沉積在具有一硬遮罩(用於保護基板)的一基板上的多個位置上，其硬遮罩位於基板的半導體材料之上(操作步驟102)。第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔。第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。多個鰭片接著被形成在第一鰭片間隔和第二鰭片間隔之下的基板上(操作步驟104)。鰭片包括多個虛設鰭片與多個所需鰭片，虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。接下來，虛設第一鰭片間隔被移除，而虛設第二鰭片間隔被保留(操作步驟106)。然後，虛設第二鰭片間隔被移除(操作步驟108)。在不損壞所需鰭片的情況下，虛設鰭片被移除(操作步驟110)。
第2圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。
在第2圖的示例性方法中，在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片(操作步驟104)包括使用蝕刻操作移除不在第一鰭片間隔或第二鰭片間隔之下的基板與硬遮罩以形成鰭片(操作步驟112)；以及用淺溝槽隔離材料填充形成的鰭片之間的區域(操作步驟114)。
在第2圖的示例性方法中，移除虛設第一鰭片間 隔(操作步驟106)包括選出第一次所需的第一鰭片間隔和第二鰭片間隔，並在第一次所需的第一鰭片間隔和第二鰭片間隔上方施加一第一硬遮罩層，其中第二鰭片間隔比任一所需第一鰭片間隔更靠近第一硬遮罩層的邊緣(操作步驟116)。因為第一硬遮罩層的邊緣不在任何所需第一鰭片間隔的上方，所以降低了虛設鰭片移除製程期間所致缺陷的可能性。然後使用圖案化操作從虛設第一鰭片移除第一鰭片間隔材料(操作步驟118)。第一硬遮罩層被移除(操作步驟120)。
在第2圖的示例性方法中，移除虛設第二鰭片間隔(操作步驟108)包括選出第二次所需的第一鰭片間隔和第二鰭片間隔，並在第二次所需的第一鰭片間隔和第二鰭片間隔上方施加一第二硬遮罩層，其中第一次所需的第一鰭片間隔和第二鰭片間隔與第二次所需的第一鰭片間隔和第二鰭片間隔不完全相同，且第一鰭片間隔比任一所需第二鰭片間隔更靠近第二硬遮罩層的邊緣(操作步驟122)；使用圖案化操作從虛設第二鰭片移除第二鰭片間隔材料(操作步驟124)；以及移除第二硬遮罩層(操作步驟126)。
在第2圖的示例性方法中，在不損壞所需鰭片的情況下，移除虛設鰭片(操作步驟110)包括移除虛設鰭片上的硬遮罩(操作步驟128)以及使用蝕刻操作移除虛設鰭片(操作步驟130)。
第3圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。
在第3圖的示例性方法中，在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔(操作步驟102)包括沉積一芯軸與第一鰭片間隔在硬遮罩上(操作步驟132)；在第一鰭片間隔沉積之後移除芯軸(操作步驟134)；以及在硬遮罩上沉積臨時間隔與第二鰭片間隔與使用圖案化操作將臨時間隔與第二鰭片間隔形成為所需形狀(操作步驟136)。此方法更包括移除臨時間隔(操作步驟138)以及切齊第二鰭片間隔(操作步驟140)。
第4圖包括了一示例性的半導體結構在列A到K中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖與第3圖中指明的操作步驟而執行。具體而言，列A至F繪示了在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列G繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列H到K繪示了在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在此實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許二鰭片單元和單一鰭片單元的同時製作。
列A繪示了在執行第3圖的操作步驟132之後產生 的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第3圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了臨時間隔210已經被沉積後的示例製造階段。列D繪示了在執行第3圖的操作步驟136之後產生的示例製造階段，並且描述了沉積和圖案化後的第二鰭片間隔212。列E繪示了在執行第3圖的操作步驟138之後產生的示例製造階段，並且描述了臨時間隔210已經被移除。列F繪示了在執行第3圖的操作步驟140(與第1圖至第3圖的操作步驟102)之後產生的示例製造階段，並且描述了第二鰭片間隔212已經被切齊到所需的尺寸。
列G繪示了在執行第1圖至第3圖的操作步驟104(與第2圖的操作步驟112和114)之後產生的示例製造階段，並且描述了全域鰭片214已經被形成在第一鰭片間隔208和第二鰭片間隔212之下，鰭片之間的區域已經被淺溝槽隔離材料216填充，並且第一硬遮罩層218已被施加在部分鰭片214的上方。此時，第一硬遮罩層218施加在第一次所需的第一鰭片間隔208(見列F)和第二鰭片間隔212(見列F)上方，並且第一硬遮罩層218的邊緣不在任一第一鰭片間隔208上。
列H繪示了在執行第1圖至第3圖的操作步驟106(與第2圖的操作步驟116、118和120)之後產生的示例製造階段，並且描述了第一鰭片間隔材料已經在未被第一硬遮罩層 218保護的選擇性鰭片220(即，虛設第一鰭片)之上被移除，且第一硬遮罩層218已被移除。列I繪示了在執行第2圖的操作步驟122之後產生的示例製造階段，並且描述了第二硬遮蔽層222已被施加在暴露出不需要(即虛設)之鰭片的鰭片上。更具體地說，第二硬遮蔽層222被施加在第二次所需的第一鰭片間隔208(見列F)和第二鰭片間隔212(見列F)上方，其中第二次所需的第一鰭片間隔208和第二鰭片間隔212與第一次所需的第一鰭片間隔和第二鰭片間隔212(見列G)不完全相同，並且第二硬遮罩層218的邊緣不在任一第二鰭片間隔212上。列J繪示了在執行第1圖至第3圖的操作步驟108(與第2圖的操作步驟122、124和126)之後產生的示例製造階段，並且描述了第二鰭片間隔材料已經在未被第二硬遮罩層222保護的選擇性鰭片220(即，虛設第二鰭片)之上被移除，第二硬遮罩層222已被移除，且在所有虛設鰭片上方移除硬遮罩。列K繪示了在執行第1圖至第3圖的操作步驟110(與第2圖的操作步驟128和130)之後產生的示例製造階段，並且描述了選擇性鰭片220、224(即，虛設第一與第二鰭片)已經被移除。此實施例繪示了在兩個單元中的鰭片的同時製作，但也可以應用於多於兩個單元的鰭片的同時製作。此外，此實施例繪示了每個電晶體具有2個鰭的單元和每個電晶體具有1個鰭的單元的同時製作。
藉由使用在第一鰭片間隔和第二鰭片間隔中使用不同的間隔材料，硬遮罩和圖案化操作步驟可以選擇性地被施加，以在鰭片移除製程期間最小化鰭片缺陷。在此實例中，第 一硬遮罩層的邊緣接壤了第二鰭片間隔而不位在第一鰭片間隔上，使得在第一鰭片間隔上執行圖案化操作步驟時，所需的第一鰭片間隔被第一硬遮罩層充分保護。類似地，第二硬遮罩層的邊緣接壤了第一鰭片間隔而不位在第二鰭片間隔上，使得在第二鰭狀物間隔上執行圖案化操作步驟時，所需的第二鰭狀物間隔被第二硬遮罩層充分保護。
第5圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。
在第5圖的示例性方法中，在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔(操作步驟102)包括沉積一芯軸與第一鰭片間隔在硬遮罩上(操作步驟132)；在第一鰭片間隔沉積之後移除芯軸(操作步驟134)。此示例性操作步驟還包括在硬遮罩上沉積臨時間隔與第二鰭片間隔，並使用蝕刻操作將第一臨時間隔與第二鰭片間隔形成為所需形狀(操作步驟142)；沉積第二臨時間隔與額外的第一鰭片間隔(操作步驟144)；以及移除第一臨時間隔與第二臨時間隔(操作步驟146)，而留下第一鰭片間隔和第二鰭片間隔。
第6圖包括了一示例性的半導體結構在列A到K中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖與第5圖中指明的操作步驟而執行。具體而言，列A至F繪示了在具有位於基板的半導體材料的硬遮罩的基板 上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列G繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列H到K繪示了在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在此實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許二鰭片單元和單一鰭片單元的同時製作。
列A繪示了在執行第5圖的操作步驟132之後產生的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第5圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了第一臨時間隔310已經被沉積，且之後第二鰭片間隔212也已被沉積的示例製造階段。列D繪示了在執行第5圖的操作步驟142之後產生的示例製造階段，並且描述了臨時間隔310與第二鰭片間隔212已經被沉積與蝕刻。列E繪示了在執行第5圖的操作步驟144之後產生的示例製造階段，並且描述了第二臨時間隔312與額外的第一鰭片間隔208已經被沉積。列F繪示了在執行第5圖的操作步驟146(與第1圖、第2圖與第5圖的操作步驟102)之後產生的示例製造階段，並且描述了第一臨時 間隔310與第二臨時間隔312已經被移除，而選擇性地留下被放置的第一與第二鰭片間隔208、212。
在已經選擇性地放置第一和第二鰭片間隔之後，鰭片的形成可以使用上面關於第1圖、第2圖與第4圖的列G-K描述的技術來實現。第6圖的列G-K對應於第4圖的列G-K，並且上面關於第4圖的列G-K的描述在此通過引用併入，作為描述第6圖的列G-K的參照。
第7圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。在此實例中，在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔(操作步驟102)包括沉積一芯軸與第一鰭片間隔在硬遮罩上(操作步驟132)，在第一鰭片間隔沉積之後移除芯軸(操作步驟134)，在硬遮罩上沉積臨時間隔與第二鰭片間隔與使用蝕刻操作將臨時間隔與第二鰭片間隔形成為所需形狀(操作步驟148)，以及移除臨時間隔(操作步驟150)。
第8圖包括了一示例性的半導體結構在列A到J中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖與第7圖中指明的操作步驟而執行。具體而言，列A至E繪示了在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列F繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列G到J繪示了 在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在此實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許二鰭片單元和單一鰭片單元的同時製作。
列A繪示了在執行第7圖的操作步驟132之後產生的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第7圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了臨時間隔210已經被沉積，且之後第二鰭片間隔212也已被沉積的示例製造階段。列D繪示了在執行第7圖的操作步驟148之後產生的示例製造階段，並且描述了臨時間隔210與第二鰭片間隔212已被沉積與蝕刻。列E繪示了在執行第7圖的操作步驟150之後產生的示例製造階段，並且描述了臨時間隔210已經被移除，而選擇性地留下被放置的第一與第二鰭片間隔208、212。
在已經選擇性地放置第一和第二鰭片間隔之後，鰭片的形成可以使用上面關於第1圖、第2圖與第8圖的列F-J描述的技術來實現。列F繪示了繪示了在執行第1圖、第2圖與第7圖的操作步驟104(與第2圖的操作步驟112與124)之後產 生的示例製造階段，並且描述了全域鰭片214已經被形成在第一鰭片間隔208和第二鰭片間隔212之下，鰭片之間的區域已經被淺溝槽隔離材料216填充，並且第一硬遮罩層218已被施加在部分鰭片214的上方。
列G繪示了在執行第1圖、第2圖與第7圖的操作步驟106(與第2圖的操作步驟116、118和120)之後產生的示例製造階段，並且描述了第一鰭片間隔材料已經在未被第一硬遮罩層218保護的選擇性鰭片220(即，虛設第一鰭片)之上被移除，且第一硬遮罩層218已被移除。列H繪示了在執行第2圖的操作步驟122之後產生的示例製造階段，並且描述了第二防護遮蔽層222已被施加在暴露出不需要(即虛設)之鰭片的鰭片上。列I繪示了在執行第1圖、第2圖與第7圖的操作步驟108(與第2圖的操作步驟122、124和126)之後產生的示例製造階段，並且描述了第二鰭片間隔材料已經在未被第二硬遮罩層222保護的選擇性鰭片220(即，虛設第二鰭片)之上被移除，第二硬遮罩層222已被移除，且在所有虛設鰭片上方移除硬遮罩。列J繪示了在執行第1圖、第2圖與第7圖的操作步驟110(與第2圖的操作步驟128和130)之後產生的示例製造階段，並且描述了選擇性鰭片220、224(即，虛設第一與第二鰭片)已經被移除。此實施例繪示了在兩個單元中的鰭片的同時製作，但也可以應用於多於兩個單元的鰭片的同時製作。此外，此實施例繪示了每個電晶體具有2個鰭的單元和每個電晶體具有1個鰭的單元的同時製作。
藉由使用在第一鰭片間隔和第二鰭片間隔中使用 不同的間隔材料，硬遮罩和圖案化操作步驟可以選擇性地被施加，以在鰭片移除製程期間最小化鰭片缺陷。在此實例中，第一硬遮罩層的邊緣接壤了第二鰭片間隔，使得在第一鰭片間隔上執行圖案化操作步驟時，所需的第一鰭片間隔被第一硬遮罩層充分保護。類似地，第二硬遮罩層的邊緣接壤了第一鰭片間隔，使得在第二鰭狀物間隔上執行圖案化操作步驟時，所需的第二鰭狀物間隔被第二硬遮罩層充分保護。
第9圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。在此實例中，在不損壞所需鰭片的情況下，移除虛設鰭片包括同時移除基板上的一第一單元中的虛設鰭片以及基板上的一第二單元中的虛設鰭片(操作步驟152)。且在此實例中，同時移除第一單元與第二單元中的虛設鰭片包括在第一單元中的每個電晶體保留第一數量的鰭片以及在第二單元中的每個電晶體保留第二數量的鰭片，其中第一數量和第二數量不同(操作步驟154)。此實例更可選地包括當移除第一單元與第二單元中的虛設鰭片時，同時移除一第三單元中的虛設鰭片，以在第三單元中的每個電晶體保留第三數量的鰭片，其中第三數量和第一與第二數量不同(操作步驟156)。
第10圖與第11圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖、第7圖與第9圖中指明的操作步 驟而執行。具體而言，列A至E繪示了在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列F繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列G到J繪示了在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在這些實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許四鰭片單元(第10圖與第11圖)、三鰭片單元(第10圖)和單一鰭片單元(第11圖)的同時製作。
列A繪示了在執行第7圖的操作步驟132之後產生的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第7圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了臨時間隔210已經被沉積，且之後第二鰭片間隔212也已被沉積的示例製造階段。列D繪示了在執行第7圖的操作步驟148之後產生的示例製造階段，並且描述了臨時間隔210與第二鰭片間隔212已被沉積與蝕刻。列E繪示了在執行第7圖的操作步驟150之後產生的示例製造階段，並且描述了臨時間隔210已經被移除，而選擇性地留下被放置的第一與第二鰭片間 隔208、212。
在已經選擇性地放置第一和第二鰭片間隔之後，鰭片的形成可以使用上面關於第1圖、第2圖以及第10圖與第11圖的列F-J描述的技術來實現。列F繪示了繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟104(與第2圖的操作步驟112與124)之後產生的示例製造階段，並且描述了全域鰭片214已經被形成在第一鰭片間隔208和第二鰭片間隔212之下，鰭片之間的區域已經被淺溝槽隔離材料216填充，並且第一硬遮罩層218已被施加在部分鰭片214的上方。列G繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟106(與第2圖的操作步驟116、118和120)之後產生的示例製造階段，並且描述了第一鰭片間隔材料已經在未被第一硬遮罩層218保護的選擇性鰭片220(即，虛設第一鰭片)之上被移除，且第一硬遮罩層218已被移除。列H繪示了在執行第2圖的操作步驟122之後產生的示例製造階段，並且描述了第二硬遮蔽層222已被施加在暴露出不需要(即虛設)之鰭片的鰭片上。列I繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟108(與第2圖的操作步驟122、124和126)之後產生的示例製造階段，並且描述了第二鰭片間隔材料已經在未被第二硬遮罩層222保護的選擇性鰭片220(即，虛設第二鰭片)之上被移除，第二硬遮罩層222已被移除，且在所有虛設鰭片上方移除硬遮罩。列J繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟110(與第2圖的操作步驟128和130)之後產生的示例製造階段，並且描述了選擇性鰭片220、224(即，虛設第一與第二鰭片)已 經被移除。
此實施例繪示了在兩個單元中的鰭片的同時製作，但也可以應用於多於兩個單元的鰭片的同時製作。此外，此實施例繪示了四鰭片單元、三鰭片單元和單一鰭片單元可以使用上述示例性的操作步驟在一半導體裝置中同時被製作。藉由選擇性地施加第二硬遮罩層222，四鰭片單元(繪示於第10圖與第11圖中)、三鰭片單元(繪示於第10圖)和單一鰭片單元(繪示於第11圖中)可以同時被形成。
第12圖與第13圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖、第7圖與第9圖中指明的操作步驟而執行。具體而言，列A至E繪示了在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列F繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列G到J繪示了在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在這些實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許五鰭片單元(第12圖與第13圖)、四鰭片單元(第12圖)和二鰭片單元(第13圖)的同時製作。
列A繪示了在執行第7圖的操作步驟132之後產生的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第7圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了臨時間隔210已經被沉積，且之後第二鰭片間隔212也已被沉積的示例製造階段。列D繪示了在執行第7圖的操作步驟148之後產生的示例製造階段，並且描述了臨時間隔210與第二鰭片間隔212已被沉積與蝕刻。列E繪示了在執行第7圖的操作步驟150之後產生的示例製造階段，並且描述了臨時間隔210已經被移除，而選擇性地留下被放置的第一與第二鰭片間隔208、212。
在已經選擇性地放置第一和第二鰭片間隔之後，鰭片的形成可以使用上面關於第1圖、第2圖以及第12圖與第13圖的列F-J描述的技術來實現。列F繪示了繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟104(與第2圖的操作步驟112與124)之後產生的示例製造階段，並且描述了全域鰭片214已經被形成在第一鰭片間隔208和第二鰭片間隔212之下，鰭片之間的區域已經被淺溝槽隔離材料216填充，並且第一硬遮罩層218已被施加在部分鰭片214的上方。列G繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟106(與第2圖的操作步驟116、118和120)之後產生的示例製造階段，並且描述了第一鰭片間隔材料已經在未被第一硬遮罩層218保護的 選擇性鰭片220(即，虛設第一鰭片)之上被移除，且第一硬遮罩層218已被移除。列H繪示了在執行第2圖的操作步驟122之後產生的示例製造階段，並且描述了第二硬遮蔽層222已被施加在暴露出不需要(即虛設)之鰭片的鰭片上。列I繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟108(與第2圖的操作步驟122、124和126)之後產生的示例製造階段，並且描述了第二鰭片間隔材料已經在未被第二硬遮罩層222保護的選擇性鰭片220(即，虛設第二鰭片)之上被移除，第二硬遮罩層222已被移除，且在所有虛設鰭片上方移除硬遮罩。列J繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟110(與第2圖的操作步驟128和130)之後產生的示例製造階段，並且描述了選擇性鰭片220、224(即，虛設第一與第二鰭片)已經被移除。
此實施例繪示了在兩個單元中的鰭片的同時製作，但也可以應用於多於兩個單元的鰭片的同時製作。此外，此實施例繪示了五鰭片單元、四鰭片單元和二鰭片單元可以使用上述示例性的操作步驟在一半導體裝置中同時被製作。藉由選擇性地施加第二硬遮罩層222，五鰭片單元(繪示於第12圖與第13圖中)、四鰭片單元(繪示於第12圖)和二鰭片單元(繪示於第13圖中)可以同時被形成。
第14圖繪示了根據部分實施例的在基板上形成用於半導體裝置的鰭片的另一示例性方法的製程流程圖。操作步驟102-110類似於第1圖中指明的操作步驟。此實例也包括在多個單元中移除虛設鰭片，其中第一單元中的每個電晶體保 留第一數量的鰭片以及在第二單元中的每個電晶體保留第二數量的鰭片(操作步驟162)。此實例可選地包括當移除第一單元與第二單元中的虛設鰭片時，同時移除一第三單元中的虛設鰭片，以在第三單元中的每個電晶體保留第三數量的鰭片，其中第三數量和第一與第二數量不同(操作步驟164)。此實例更可選地包括當移除第一單元、第二單元與第三單元中的虛設鰭片時，同時移除一第四單元中的虛設鰭片，以在第四單元中的每個電晶體保留第四數量的鰭片，其中第四數量和第一、第二數量與第四數量不同(操作步驟166)。
第15圖、第16圖與第17圖包括了額外的示例性半導體結構在列A到J中的一系列框圖，其中各列繪示了示例性半導體結構在一示例性鰭片製程中的不同階段，其示例性鰭片製程之一例如是根據第1圖、第2圖、第7圖與第14圖中指明的操作步驟而執行。具體而言，列A至E繪示了在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上沉積第一鰭片間隔與第二鰭片間隔，列F繪示了在第一和第二鰭片間隔下形成全域鰭片，以及列G到J繪示了在選擇性地移除虛設或不需要的鰭片之中的第一和第二鰭片間隔材料和硬遮罩的策略使用，以在基板的不同單元中達到每個電晶體中所需比例的鰭片。第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許虛設或不需要的鰭片能自單元中被選擇性地移除，同時降低所需鰭片在鰭片移除製程期間所遭受鰭片缺陷的風險。在這些實例中，第一鰭片間隔和第二鰭片間隔被策略性地放置，以允許六鰭片單元(第15圖、第16圖與第17圖)、五鰭片單元(第15 圖)、三鰭片單元(第16圖)和二鰭片單元(第17圖)的同時製作。
列A繪示了在執行第7圖的操作步驟132之後產生的示例製造階段，並且描述了一基板202，其具有一在基板202和芯軸206上方的硬遮罩204(用於保護基板)，以及沉積在硬遮罩204上的第一鰭片間隔208。列B繪示了在執行第7圖的操作步驟134之後產生的示例製造階段，並且描述了在芯軸206被移除之後而留下第一鰭片間隔208的半導體結構。列C繪示了臨時間隔210已經被沉積，且之後第二鰭片間隔212也已被沉積的示例製造階段。列D繪示了在執行第7圖的操作步驟148之後產生的示例製造階段，並且描述了臨時間隔210與第二鰭片間隔212已被沉積與蝕刻。列E繪示了在執行第7圖的操作步驟150之後產生的示例製造階段，並且描述了臨時間隔210已經被移除，而選擇性地留下被放置的第一與第二鰭片間隔208、212。
在已經選擇性地放置第一和第二鰭片間隔之後，鰭片的形成可以使用上面關於第1圖、第2圖以及第14圖的列F-J描述的技術來實現。列F繪示了繪示了在執行第1圖、第2圖、第7圖與第9圖的操作步驟104(與第2圖的操作步驟112與124)之後產生的示例製造階段，並且描述了全域鰭片214已經被形成在第一鰭片間隔208和第二鰭片間隔212之下，鰭片之間的區域已經被淺溝槽隔離材料216填充，並且第一硬遮罩層218已被施加在部分鰭片214的上方。列G繪示了在執行第1圖、第2圖、第7圖與第14圖的操作步驟106(與第2圖的操作 步驟116、118和120)之後產生的示例製造階段，並且描述了第一鰭片間隔材料已經在未被第一硬遮罩層218保護的選擇性鰭片220(即，虛設第一鰭片)之上被移除，且第一硬遮罩層218已被移除。列H繪示了在執行第2圖的操作步驟122之後產生的示例製造階段，並且描述了第二硬遮蔽層222已被施加在暴露出不需要(即虛設)之鰭片的鰭片上。列I繪示了在執行第1圖、第2圖、第7圖與第14圖的操作步驟108(與第2圖的操作步驟122、124和126)之後產生的示例製造階段，並且描述了第二鰭片間隔材料已經在未被第二硬遮罩層222保護的選擇性鰭片220(即，虛設第二鰭片)之上被移除，第二硬遮罩層222已被移除，且在所有虛設鰭片上方移除硬遮罩。列J繪示了在執行第1圖、第2圖、第7圖與第14圖的操作步驟110(與第2圖的操作步驟128和130)之後產生的示例製造階段，並且描述了選擇性鰭片220、224(即，虛設第一與第二鰭片)已經被移除。
此實施例繪示了在兩個單元中的鰭片的同時製作，但也可以應用於多於兩個單元的鰭片的同時製作。此外，此實施例繪示了六鰭片單元、五鰭片單元、三鰭片單元和二鰭片單元可以使用上述示例性的操作步驟在一半導體裝置中同時被製作。藉由選擇性地施加第二硬遮罩層222，六鰭片單元(第15圖、第16圖與第17圖)、五鰭片單元(第15圖)、三鰭片單元(第16圖)和二鰭片單元(第17圖)可以同時被形成。
本文在此描述了用於具有不同鰭片數量的多個鰭 片單元的同時製作的示例性方法。這些示例性方法使用了高鰭片切割重疊控制間隔製程以實現更好的標頭區與可變的鰭片過渡。這些示例性方法可以使用最後的切割鰭片與全域鰭片製造操作步驟。這些示例性方法可以佔用更少的用於單元鄰接的晶片面積。
在一個實施例中，本揭露公開了一種在基板上形成鰭片的方法。此方法包括：沉積第一鰭片間隔與第二鰭片間隔在基板上的多個位置上；在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片；在不移除任一第二鰭片間隔的情況下，移除虛設第一鰭片上的多個第一鰭片間隔；在不移除任一第一鰭片間隔的情況下，移除虛設第二鰭片上的多個第二鰭片間隔；以及在不損壞剩餘鰭片的情況下，移除虛設第一鰭片與虛設第二鰭片。
在一實施例中，方法更包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片可以包括使用蝕刻操作移除不在第一鰭片間隔或第二鰭片間隔之下的基板與一硬遮罩以形成鰭片以及用淺溝槽隔離材料填充形成的鰭片之間的區域。
在一實施例中，方法更包括沉積第一鰭片間隔與第二鰭片間隔在基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在一硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用圖案化操作將臨時間隔與第二鰭片間隔形成為所需形狀，移除臨時間隔以及切齊第二鰭片間隔。在一實施例中，方法更包括沉積第一 鰭片間隔與第二鰭片間隔在基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在一硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積第一臨時間隔與第二鰭片間隔，使用蝕刻操作將第一臨時間隔與第二鰭片間隔形成為所需形狀，沉積第二臨時間隔與額外的第一鰭片間隔以及移除第一臨時間隔與第二臨時間隔。在一實施例中，方法更包括沉積第一鰭片間隔與第二鰭片間隔在基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在一硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用蝕刻操作將臨時間隔與第二鰭片間隔形成為所需形狀以及移除臨時間隔。
在另一實施例中，本揭露公開了一種在基板上形成鰭片的方法。此方法包括：沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的一硬遮罩的基板上的多個位置上，其中第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，且第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片。鰭片包括多個虛設鰭片與多個所需鰭片。虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。此方法更包括個別地移除虛設第一鰭片間隔，而不移除虛設第二鰭片間隔，移除虛設第二鰭片間隔，以及在不損壞所需鰭片的情況下，移除虛設鰭片。
在一實施例中，方法更包括移除虛設第一鰭片間隔可以包括在所需第一鰭片間隔和第二鰭片間隔上方施加一第一硬遮罩層，其中第二鰭片間隔比任一所需第一鰭片間隔更靠近第一硬遮罩層的邊緣；使用圖案化操作從虛設第一鰭片移除第一鰭片間隔材料；以及移除第一硬遮罩層。移除虛設第二鰭片間隔可以包括在所需第一鰭片間隔和所需第二鰭片間隔上方施加一第二硬遮罩層，其中第一鰭片間隔比任一所需第二鰭片間隔更靠近第二硬遮罩層的邊緣；使用圖案化操作從虛設第二鰭片移除第二鰭片間隔材料；以及移除第二硬遮罩層。在不損壞所需鰭片的情況下，移除虛設鰭片可以包括移除虛設鰭片上的硬遮罩以及使用蝕刻操作移除虛設鰭片。在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片可以包括使用蝕刻操作移除不在第一鰭片間隔或第二鰭片間隔之下的基板與硬遮罩以形成鰭片以及用淺溝槽隔離材料填充形成的鰭片之間的區域。
在一實施例中，方法更包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用圖案化操作將臨時間隔與第二鰭片間隔形成為所需形狀，移除臨時間隔以及切齊第二鰭片間隔。在一實施例中，方法更包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的 半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積第一臨時間隔與第二鰭片間隔，使用蝕刻操作將第一臨時間隔與第二鰭片間隔形成為所需形狀，沉積第二臨時間隔與額外的第一鰭片間隔以及移除第一臨時間隔與第二臨時間隔。在一實施例中，方法更包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用蝕刻操作將臨時間隔與第二鰭片間隔形成為所需形狀以及移除臨時間隔。
在一實施例中，方法更包括移除虛設鰭片可以包括同時移除基板上的一第一單元中的虛設鰭片以及基板上的一第二單元中的虛設鰭片。同時移除第一單元與第二單元中的虛設鰭片包括在第一單元中的每個電晶體保留第一數量的鰭片以及在第二單元中的每個電晶體保留第二數量的鰭片，其中第一數量和第二數量不同。此方法更可選地包括當移除第一單元與第二單元中的虛設鰭片時，同時移除一第三單元中的虛設鰭片，以在第三單元中的每個電晶體保留第三數量的鰭片，其中第三數量和第一與第二數量不同。
在另一實施例中，本揭露公開了一種在基板上形成鰭片的方法。此方法包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位 於基板的半導體材料的一硬遮罩的基板上的多個位置上。第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔。第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔。此方法還包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片，其中鰭片包括多個虛設鰭片與多個所需鰭片，虛設鰭片包括形成在虛設第一鰭片間隔下的多個虛設第一鰭片與形成在虛設第二鰭片間隔下的多個虛設第二鰭片。此方法還包括在不移除虛設第二鰭片間隔的情況下，移除虛設第一鰭片間隔，移除虛設第二鰭片間隔，以及在不損壞所需鰭片的情況下，同時移除基板上的一第一單元中的虛設鰭片以在第一單元中的每個電晶體保留第一數量的鰭片以及基板上的一第二單元中的虛設鰭片以在第二單元中的每個電晶體保留第二數量的鰭片，其中第一數量和第二數量不同。
在一實施例中，方法更可以包括當移除第一單元與第二單元中的虛設鰭片時，同時移除一第三單元中的虛設鰭片，以在第三單元中的每個電晶體保留第三數量的鰭片，其中第三數量和第一與第二數量不同。
在一實施例中，方法更包括移除虛設第一鰭片間隔可以包括在所需第一鰭片間隔和第二鰭片間隔上方施加一第一硬遮罩層，其中第二鰭片間隔比任一所需第一鰭片間隔更靠近第一硬遮罩層的邊緣；使用圖案化操作從虛設第一鰭片移除第一鰭片間隔材料；以及移除第一硬遮罩層。在一實施例中，方法更包括移除虛設第二鰭片間隔可以包括在所需第一鰭片間隔和所需第二鰭片間隔上方施加一第二硬遮罩層，其中第 一鰭片間隔比任一所需第二鰭片間隔更靠近第一硬遮罩層的邊緣；使用圖案化操作從虛設第二鰭片移除第二鰭片間隔材料；以及移除第二硬遮罩層。在一實施例中，方法更包括在不損壞所需鰭片的情況下，移除虛設鰭片，可以包括移除虛設鰭片上的硬遮罩以及使用蝕刻操作移除虛設鰭片。在一實施例中，方法更包括在第一鰭片間隔與第二鰭片間隔之下的基板上形成鰭片可以包括使用蝕刻操作移除不在第一鰭片間隔或第二鰭片間隔之下的基板與一硬遮罩以形成鰭片以及用淺溝槽隔離材料填充形成的鰭片之間的區域。
在一實施例中，方法更包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用圖案化操作將臨時間隔與第二鰭片間隔形成為所需形狀，移除臨時間隔以及切齊第二鰭片間隔。在一實施例中，方法更包括沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積第一臨時間隔與第二鰭片間隔，使用蝕刻操作將第一臨時間隔與第二鰭片間隔形成為所需形狀，沉積第二臨時間隔與額外的第一鰭片間隔以及移除第一臨時間隔與第二臨時間隔。在一實施例中，方法更包括沉積含有第一 鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在具有位於基板的半導體材料的硬遮罩的基板上的多個位置上可以包括沉積一芯軸與第一鰭片間隔在硬遮罩上，在第一鰭片間隔沉積之後移除芯軸，在硬遮罩上沉積臨時間隔與第二鰭片間隔，使用蝕刻操作將臨時間隔與第二鰭片間隔形成為所需形狀以及移除臨時間隔。
上文概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭露的態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭露作為基礎來設計或者修改其他製程及結構，以實行相同目的及/或實現相同優勢的。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭露的精神及範疇，以及在不脫離本揭露的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
102、104、106、108、110:操作步驟

Claims (10)

  1. 一種在一基板上形成鰭片的方法，包括：沉積第一鰭片間隔與第二鰭片間隔在所述基板上的多個位置上；形成所述鰭片在所述第一鰭片間隔與所述第二鰭片間隔之下的所述基板上；在所述第一鰭片間隔和所述第二鰭片間隔中選出第一次所需的第一鰭片間隔和第二鰭片間隔，並在所述第一次所需的第一鰭片間隔和第二鰭片間隔上方施加第一硬遮罩層，其中所述第一硬遮罩層的邊緣不在任一所述第一鰭片間隔上；移除未被所述第一硬遮罩層保護的虛設第一鰭片上的多個所述第一鰭片間隔；在所述第一鰭片間隔和所述第二鰭片間隔中選出第二次所需的第一鰭片間隔和第二鰭片間隔，並在所述第二次所需的第一鰭片間隔和第二鰭片間隔上方施加第二硬遮罩層，其中所述第二硬遮罩層的邊緣不在任一所述第二鰭片間隔上，且所述第一次所需的第一鰭片間隔和第二鰭片間隔與所述第二次所需的第一鰭片間隔和第二鰭片間隔不完全相同；移除未被所述第二硬遮罩層保護的虛設第二鰭片上的多個所述第二鰭片間隔；以及在不損壞剩餘鰭片的情況下，移除所述虛設第一鰭片與所述虛設第二鰭片。
  2. 如請求項1所述之在基板上形成鰭片的方法，其中形成所述鰭片在所述第一鰭片間隔與所述第二鰭片間隔 之下的所述基板上包括：使用蝕刻操作移除不在所述第一鰭片間隔或所述第二鰭片間隔之下的所述基板與硬遮罩以形成所述鰭片；以及用淺溝槽隔離材料填充形成的所述鰭片之間的區域。
  3. 如請求項1所述之在基板上形成鰭片的方法，其中沉積第一鰭片間隔與第二鰭片間隔在所述基板上的多個位置上包括：沉積一芯軸與所述第一鰭片間隔在一硬遮罩上；在所述第一鰭片間隔沉積之後移除所述芯軸；在所述硬遮罩上沉積臨時間隔與所述第二鰭片間隔；使用圖案化操作將所述臨時間隔與所述第二鰭片間隔形成為所需形狀；移除所述臨時間隔；以及切齊所述第二鰭片間隔。
  4. 如請求項1所述之在基板上形成鰭片的方法，其中沉積第一鰭片間隔與第二鰭片間隔在所述基板上的多個位置上包括：沉積一芯軸與所述第一鰭片間隔在一硬遮罩上；在所述第一鰭片間隔沉積之後移除所述芯軸；在所述硬遮罩上沉積第一臨時間隔與所述第二鰭片間隔；使用蝕刻操作將所述第一臨時間隔與所述第二鰭片間隔形成為所需形狀； 沉積第二臨時間隔與額外的第一鰭片間隔；以及移除所述第一臨時間隔與所述第二臨時間隔。
  5. 如請求項1所述之在基板上形成鰭片的方法，其中沉積第一鰭片間隔與第二鰭片間隔在所述基板上的多個位置上包括：沉積一芯軸與所述第一鰭片間隔在一硬遮罩上；在所述第一鰭片間隔沉積之後移除所述芯軸；在所述硬遮罩上沉積臨時間隔與所述第二鰭片間隔；使用蝕刻操作將所述臨時間隔與所述第二鰭片間隔形成為所需形狀；以及移除所述臨時間隔。
  6. 一種在一基板上形成鰭片的方法，包括：沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在所述基板上的多個位置上，其中所述基板具有位於半導體材料上的硬遮罩，其中所述第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，且所述第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔；在所述第一鰭片間隔與所述第二鰭片間隔之下的所述基板上形成所述鰭片，所述鰭片包括多個虛設鰭片與多個所需鰭片，所述虛設鰭片包括形成在所述虛設第一鰭片間隔下的多個虛設第一鰭片與形成在所述虛設第二鰭片間隔下的多個虛設第二鰭片； 個別地移除所述虛設第一鰭片間隔以及移除所述虛設第二鰭片間隔；移除所述虛設第二鰭片間隔；以及在不損壞所述所需鰭片的情況下移除所述虛設鰭片。
  7. 如請求項6所述之在基板上形成鰭片的方法，其中沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在所述基板上的多個位置上包括：沉積一芯軸與所述第一鰭片間隔在所述硬遮罩上；在所述第一鰭片間隔沉積之後移除所述芯軸；在所述硬遮罩上沉積第一臨時間隔與所述第二鰭片間隔；使用蝕刻操作將所述第一臨時間隔與所述第二鰭片間隔形成為所需形狀；沉積第二臨時間隔與額外的第一鰭片間隔；以及移除所述第一臨時間隔與所述第二臨時間隔。
  8. 如請求項6所述之在基板上形成鰭片的方法，其中移除所述虛設鰭片包括：同時移除所述基板上的第一單元中的所述虛設鰭片以及所述基板上的第二單元中的所述虛設鰭片；同時移除所述第一單元與所述第二單元中的所述虛設鰭片包括在所述第一單元中的每個電晶體保留第一數量的鰭片以及在所述第二單元中的每個電晶體保留第二數量的鰭片， 其中所述第一數量和所述第二數量不同。
  9. 如請求項8所述之在基板上形成鰭片的方法，還包括：當移除所述第一單元與所述第二單元中的所述虛設鰭片時，同時移除第三單元中的虛設鰭片，以在所述第三單元中的每個電晶體保留第三數量的鰭片，其中所述第三數量和所述第一與第二數量不同。
  10. 一種在一基板上形成鰭片的方法，包括：沉積含有第一鰭片間隔材料的第一鰭片間隔與含有第二鰭片間隔材料的第二鰭片間隔在所述基板上的多個位置上，所述基板具有位於所述基板的半導體材料上的硬遮罩，所述第一鰭片間隔包括所需第一鰭片間隔與虛設第一鰭片間隔，所述第二鰭片間隔包括所需第二鰭片間隔與虛設第二鰭片間隔；在所述第一鰭片間隔與所述第二鰭片間隔之下的所述基板上形成所述鰭片，其中所述鰭片包括多個虛設鰭片與多個所需鰭片，所述虛設鰭片包括形成在所述虛設第一鰭片間隔下的多個虛設第一鰭片與形成在所述虛設第二鰭片間隔下的多個虛設第二鰭片；在不移除所述虛設第二鰭片間隔的情況下，移除所述虛設第一鰭片間隔；移除所述虛設第二鰭片間隔；以及在不損壞所述所需鰭片的情況下，同時移除所述基板上 的第一單元中的所述虛設鰭片以在第一單元中的每個電晶體保留第一數量的所述鰭片以及移除所述基板上的一第二單元中的所述虛設鰭片以在所述第二單元中的每個電晶體保留第二數量的鰭片，其中所述第一數量和所述第二數量不同。
TW105139308A 2016-08-30 2016-11-29 在基板上形成鰭片的方法 TWI728009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/251,639 US9679994B1 (en) 2016-08-30 2016-08-30 High fin cut fabrication process
US15/251,639 2016-08-30

Publications (2)

Publication Number Publication Date
TW201807744A TW201807744A (zh) 2018-03-01
TWI728009B true TWI728009B (zh) 2021-05-21

Family

ID=59009377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139308A TWI728009B (zh) 2016-08-30 2016-11-29 在基板上形成鰭片的方法

Country Status (3)

Country Link
US (1) US9679994B1 (zh)
CN (1) CN107785429B (zh)
TW (1) TWI728009B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
US10224421B2 (en) * 2017-03-24 2019-03-05 Applied Materials, Inc. Self-aligned process for sub-10nm fin formation
US10497565B2 (en) 2017-11-21 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
KR102484393B1 (ko) 2018-01-17 2023-01-03 삼성전자주식회사 반도체 소자 제조 방법 및 이에 의한 반도체 소자
US11080453B2 (en) 2018-10-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit fin layout method, system, and structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344915A (zh) * 2012-04-24 2013-11-01 Taiwan Semiconductor Mfg 半導體元件及鰭式場效電晶體元件的形成方法
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140264717A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Fabricating a FinFET Device
US20150200107A1 (en) * 2012-11-20 2015-07-16 International Business Machines Corporation Dense finfet sram
US9324570B1 (en) * 2015-03-13 2016-04-26 United Microelectronics Corp. Method of manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9455346B2 (en) * 2013-12-09 2016-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Channel strain inducing architecture and doping technique at replacement poly gate (RPG) stage
US9281382B2 (en) * 2014-06-04 2016-03-08 Stmicroelectronics, Inc. Method for making semiconductor device with isolation pillars between adjacent semiconductor fins
KR102290460B1 (ko) * 2014-08-25 2021-08-19 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9431265B2 (en) * 2014-09-29 2016-08-30 International Business Machines Corporation Fin cut for tight fin pitch by two different sit hard mask materials on fin

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344915A (zh) * 2012-04-24 2013-11-01 Taiwan Semiconductor Mfg 半導體元件及鰭式場效電晶體元件的形成方法
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20150200107A1 (en) * 2012-11-20 2015-07-16 International Business Machines Corporation Dense finfet sram
US20140264717A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Fabricating a FinFET Device
US9324570B1 (en) * 2015-03-13 2016-04-26 United Microelectronics Corp. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201807744A (zh) 2018-03-01
CN107785429A (zh) 2018-03-09
US9679994B1 (en) 2017-06-13
CN107785429B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
TWI728009B (zh) 在基板上形成鰭片的方法
US9748107B2 (en) Method for removing semiconductor fins using alternating masks
US7659208B2 (en) Method for forming high density patterns
US8735296B2 (en) Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer
TWI588620B (zh) 自我對準微影蝕刻製程
CN104658980B (zh) 存储器线路结构以及其半导体线路制作工艺
US8569125B2 (en) FinFET with improved gate planarity
TWI488238B (zh) 一種半導體線路製程
US10553433B2 (en) Method for preparing a semiconductor structure
US20150155390A1 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
JP5322668B2 (ja) 半導体装置の製造方法およびフォトマスク
US9006110B1 (en) Method for fabricating patterned structure of semiconductor device
US11901188B2 (en) Method for improved critical dimension uniformity in a semiconductor device fabrication process
TW202018814A (zh) 半導體結構的製備方法
US10483167B2 (en) Method for manufacturing dual FinFET device
CN110021525B (zh) 制造半导体器件的方法
US20210066091A1 (en) Signal line patterning for standard cells
CN102412187A (zh) 一种侧墙硬掩模接触孔/通孔刻蚀技术
US9899395B1 (en) Semiconductor device and method for manufacturing the same
CN104934480B (zh) 鳍式场效应晶体管结构及其制作方法
US8916932B2 (en) Semiconductor device including FINFET structures with varied epitaxial regions, related method and design structure
US20080237672A1 (en) High density memory
CN106158745B (zh) 同时制作晶胞区与周围区的半导体元件的方法
US9368365B1 (en) Method for forming a semiconductor structure
CN107017155B (zh) 使目标材料层图案化的方法