TWI728003B - 用以減輕在半導體基體之背側上的污染之結構 - Google Patents

Abstract

用以減輕設置在半導體基體之背側上之重分佈層結構的污染之技術及機構。在一實施例中，一微電子裝置包括一基體及多樣地形成該基體之一前側上的積體電路，其中數個通孔由該積體電路延伸至該基體之一背側。設置在該背側上之一重分佈層包括一環結構及複數個突起結構，且各突起結構由被該環結構包圍之一凹部延伸。該環結構及該等複數個突起結構提供數個接觸表面以改善切割膠帶對該背側之黏著力。在另一實施例中，該等複數個突起結構包括包含數個仿真結構之仿真體，且各仿真結構與延伸通過該基體之任一通孔電氣地解耦。

Description

用以減輕在半導體基體之背側上的污染之結構

本揭示大致有關於半導體處理，且特別但非僅僅有關於一半導體晶圓之切割。

在用以製造微電子裝置之現有技術中，在一晶圓的一側(通常稱為一「前側」)中或上形成積體電路，且該晶圓通常主要由矽構成，但亦可使用如砷化鎵及磷化銦之其他材料。在該積體電路已接受初步功能性測試(晶圓分類)後，切割(分開)該晶圓。一示範微電子晶圓切割製程使用一圓形含鑽石切割鋸。在切割前，一黏膠帶安裝在該晶圓之一相對側(「背側」)。在該切割操作後及在運送至下一組裝步驟時，該膠帶繼續固持該微電子晶粒。在切割時，該鋸大致切入該膠帶到達其厚度之大約三分之一。

由於連續多代微電子裝置不斷地增加尺寸及電路積體度，該等裝置對於由製程產生之污染越來越敏感。對於解決該污染之問題重要的是確定污染發生在何處、何種特定處理是造成污染的原因、及藉由改良或另一處理減輕該污染之技術。

依據本發明之一實施例，係特地提出一種積體電路(IC)晶粒，其包含：一半導體基體，其包括一第一側及與該第一側相對之一第二側；積體電路，其形成在該第二側中或該第二側上；數個通孔，其自該積體電路延伸通過該半導體基體至該第一側；以及一重分佈層，其設置在該第一側上，該重分佈層包括：一第一環結構；及複數個第一突起結構，其各者自該晶圓之一第一凹部延伸，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中，針對延伸通過該第一平面且進一步通過該半導體基體以與該積體電路耦合之該IC晶粒的任一導電通路，該導電通路延伸通過該第一凹部，其中在一第一平面中由該第一環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個第一突起結構所佔有。

100,200:晶圓

102,212,612:背側

110,230,250,430a,430b,504,524,544,554,564,704,754,802:區域

112,270,280,406,510,530,532,550,552,554,556,570,620,710,712,752,810:環結構

120,240,440a,440b:界道區域

130,402:放大圖

210,410,610:基體

214,614:前側

216,416,616:積體電路

218:通孔

220,420,742,822:重分佈層

232,252:介電體

234,254:互連結構

236,256:仿真結構

238,258:表面

260:平面

300:方法

310,320,330,340:步驟

400:切割

404,630:突起結構

450:切割膠帶

432,500,520,540,560,600,740,750,800,820,840:IC晶粒

502,522,562,702:基準結構

640:微電子裝置封裝體

642:第一表面

644:承載基體

646:互連件

648:底部填充材料

650:外接點

652:第二表面

654:模塑材料

700,730:影像

720:周邊

744,824:部份

900:運算裝置

902:板

904,1002:處理器

906:通訊晶片

1000:電腦系統

1004:主記憶體

1006:靜態記憶體

1008:網路介面裝置

1010:視訊顯示單元

1012:字母數字輸入裝置

1014:游標控制裝置

1016:信號產生裝置

1018:第二記憶體

1020:網路

1022:軟體

1026:處理邏輯

1030:匯流排

1032:機器可存取之儲存媒體

h1:高度

x1,x2:寬度

y1,y2:長度

本發明之各種實施例係在附圖之圖中透過例子顯示，而不是為了限制，且其中：圖1係依據一實施例之具有背側結構之一微電子裝置晶圓的頂平面圖。

圖2係依據一實施例之一微電子裝置晶圓的側橫截面圖。

圖3係一流程圖，顯示依據一實施例之用以處理一半導體晶圓之一方法的元件。

圖4顯示依據一實施例之用以切割一微電子 裝置晶圓的處理的側橫截面圖及立體圖。

圖5顯示各依據一對應實施例之各積體電路晶粒的頂平面圖。

圖6顯示各依據一對應實施例之積體電路裝置的側橫截面圖。

圖7顯示各依據一對應實施例之各積體電路晶粒的顯微鏡圖。

圖8顯示依據一實施例之一積體電路晶粒的顯微鏡圖。

圖9係顯示依據一實施例之一運算裝置的功能方塊圖。

圖10係顯示依據一實施例之一示範電腦系統的功能方塊圖。

在此說明之實施例多樣地提供用以減輕在切割一半導體晶圓時由於漿液侵入產生之污染的技術及機構。某些實施例在此參照一微電子裝置(例如，一晶圓或一積體電路晶片)說明，且該微電子裝置包括一半導體基體及多樣地形成於該半導體基體中或上之數個結構。在此使用之「前側」表示形積體電路形成於其中及或其上的一基體之一側，例如，其中進接該積體電路係藉由至少部份地延伸通過該基體之通孔結構來提供。某些或所有該等通孔結構(在此亦被稱為一「矽基體貫孔」或「TSV」)可多樣地延伸至該基體之一相對側，或「背側」。

在一基體之前側中或上的積體電路可包括各種主動組件，如例如互補MOS(CMOS)之金屬氧化物半導體(MOS)及/或其他電晶體。在該等主動組件中之各種組件間的至少部份電絕緣可由延伸至該前側的例如包括淺槽隔離區域之隔離結構提供。在該前側亦可形成一金屬堆疊物，其包括，例如，設置在介電材料中之數個金屬化層。該金屬堆疊物之導電結構可多樣地互連設置在該前側上之數個積體電路結構。

在一實施例中，該微電子裝置包括直接地或間接地形成在一基體之一背側上的一重分佈層。在此使用之「重分佈層」表示包括數個導電結構之一層，且該等導電結構提供用以進接欲重分佈之TSV之接點，以便耦合在該重分佈層之一相對側中或上的例如包括凸塊、墊或其他介面接點之各結構。該重分佈層可包括或形成在一表面上，且該重分佈層之至少某些結構(在此亦稱為「突起結構」)由該表面朝遠離該半導體晶圓之一方向延伸。第一種突起結構(在此簡稱為「互連結構」)可各與設置在該基體中之各TSV電氣地耦合。第二種突起結構(在此稱為「仿真結構」或「仿真體(dummification)」)係各與任一TSV電氣地解耦。

在某些實施例中，一重分佈層包括一或多個環結構，且各環結構包圍數個互連結構及數個仿真結構。該一或多個環結構可提供用以黏著在切割膠帶上之一或多個接觸表面。在切割一晶圓時，在該切割膠帶與該一或 多個環結構間之接觸可防止或減輕漿液侵入被該一或多個環結構包圍之一區域。在某些實施例中，該切割膠帶對該晶圓之黏著力可藉由其他接觸表面來增加，且該等其他接觸表面係由被該一或多個環結構包圍之其他突起結構提供。該增加之黏著力可減少在切割時切割膠帶由一晶圓之一背側分離的可能性(或至少減輕該分離之程度)。

在此所述之技術可在一或多個電子裝置中實施。可使用在此所述之技術的電子裝置之非限制例包括任一種行動裝置及/或固定裝置，如攝影機、行動電話、電腦終端、桌上型電腦、電子閱讀器、傳真機、資訊站、輕省筆電、筆記型電腦、互聯網裝置、付費終端、個人數位助理、媒體播放器及/或記錄器、伺服器(例如，刀鋒型伺服器、框架安裝伺服器及其組合等)、機上盒、智慧型手機、平板個人電腦、超行動個人電腦、有線電話及其組合等。該等裝置可為可攜式或固定式裝置。在某些實施例中，在此所述之技術可使用於一桌上型電腦、膝上型電腦、智慧型手機、平板電腦、輕省筆電、筆電、個人數位助理、伺服器及其組合等。一般而言，在此所述之技術可使用於例如包括一印刷電路板或一封裝裝置的各種電子裝置之任一裝置中，且該裝置係或包括在此所述之具有背側重分佈層結構的一積體電路晶粒。

圖1顯示包括依據一實施例之用以減輕背側污染之結構的一晶圓100。晶圓100係包括形成在一半導體基體之背側上之數個結構的一微電子裝置例，例如，其 中該等結構有助於增加在該切割該晶圓時使用之切割膠帶的黏著力。該切割膠帶之增加黏著力可減少漿液侵入重分佈層結構及或該晶圓(或由該晶圓形成的一IC晶粒)之其他結構上的機會。

如圖1所示，晶圓100之一背側102包括數個界道區域120，且晶圓100可接著沿該等界道區域120被切割以分割數個IC晶粒。在該切割前可對背側102施加切割膠帶(未圖示)。該切割膠帶可有助於在切割及/或在切割晶圓100後處理IC晶粒時控制該等分割IC晶粒之位置。該切割可在測試設置在晶圓100之一前側(與側102相對)中或上的積體電路(未圖示)後進行。一示範微電子晶圓切割程序使用一圓形含鑽石切割鋸，其向下移動通過位在各行與列間之二組互相垂直切割界道120。

在所示之說明實施例中，背側102上設置有各包圍各區域110之一或多個環結構112。一環結構112可形成在背側102上之一重分佈層中且可防止或減輕污染物侵入一對應區域110中。例如，環結構112可為大致矩形及/或配置成多行及多列，其中二組互相平行切割界道區域120互相平行地延伸在側102之大致整個表面上，且該等界道區域120各在各個分開之環結構112間。切割界道區域120之尺寸容許一晶圓鋸條通過環結構112中之二環結構且不破壞在區域110中之結構。

如背側102之放大圖130所示，一區域110可包括或形成在一表面(在此簡稱為一「凹部」)，且該重 分佈層之各種結構由該表面朝遠離該基體之一方向延伸。由該凹部延伸之重分佈層結構在此稱為「突起結構」。某些或全部區域110中可各形成，例如，有助於增加切割膠帶對背側102之黏著力的數個突起結構。

可預期形成在一晶圓之一背側上的結構隨著連續多代製造技術而減少尺寸、及/或增加數目及種類。由下一代處理製成之電路通常會對先前被視為可接受之污染程度更敏感。某些實施例係依據在切割膠帶下方發生之這些污染程度及在一晶圓之一背側的切割膠帶黏著力不足以防止該等程度之污染來實現。在一基體之背側上提供突起重分佈層結構及一包圍環結構時，某些實施例多樣地減輕目前技術未解決之由於切割膠帶之不良黏著力產生的一種污染。

圖2顯示依據一實施例之包括用以減輕污染之結構的一半導體晶圓200。在一實施例中，晶圓200包括晶圓100之某些或全部特徵，例如，圖2所示之橫截面側視圖對應於放大圖130所示之橫截面線A-A'。

晶圓200包括一基體210、形成在基體210之一背側212上的重分佈層220、多樣地形成在與背側212相對之一前側214中或上的積體電路216、及至少部份地多樣地延伸通過積體電路216與背側212間之基體210的數個通孔218。形成在背側212上之結構可組配成作為例如一邏輯/記憶體介面(LMI)之至少一部分來操作。

在一實施例中，重分佈層220包括數個突起 結構，該等突起結構由背側212(及/或由設置在背側212上之材料)朝一遠離基體210之方向多樣地延伸。該等突起結構可多樣地設置在背側212上之數個區域中，且該等區域各被在重分佈層220中之多個環結構中的各環結構包圍。透過顯示且非限制地，重分佈層220可包括各包圍在背側212上之各區域230、250的環結構270、280。圖2中晶圓200之圖只顯示環結構270、280之各橫截面圖的一部分。環結構270、280可鄰接可進行晶圓200之切割的一界道區域240之相對側。例如，相較於區域230、250，界道區域240可包括非常少或沒有互連結構及/或仿真體。

在所示之說明實施例中，區域230包括設置在背側212上之一介電體232，其中介電體232之一表面238形成一凹區域，且例如包括一互連結構234及仿真結構236之突起結構由該凹區域延伸。互連結構234可在背側212與其中一通孔218耦合。相反地，仿真結構236可與延伸穿過基體210之任一通孔電氣地解耦(至少部份地電絕緣)。替代地或另外地，區域250可包括一介電體252及由介電體252之一表面258多樣地延伸的數個突起結構。區域250之突起結構可包括，例如，與另一通孔218耦合之一互連結構254、及與該等通孔電氣地解耦之數個仿真結構256。

區域230、250之互連結構可多樣地提供用以電氣地耦合各通孔218之接觸點的一重分佈。在所示實施例中，互連結構234提供一接觸點之垂直(y軸)與水平(x 軸)移動，而互連結構254只提供一垂直移動。雖然互連結構234、254顯示為與各通孔218直接地耦合，但一重分佈層之一或多個突起互連結構可另與形成在一基體之一背側上的各通孔上的一金屬墊或其他導電結構(未圖示)耦合。

在一實施例中，例如，除了只由突起互連結構所提供之接觸表面以外，環結構270、280及/或區域230、250之各突起結構提供另外之接觸表面，以便增加晶圓200對切割膠帶之黏著力。例如，環結構270可包圍在重分佈層220中延伸之一平面260的一部份(在表面238、258上方)，其中平面260之被包圍部份具有一既定面積且其中區域230中之突起結構佔該面積之至少某最小量(例如，30%)。替代地或另外地，在區域250中之突起結構可佔被環結構280包圍之平面260的部份之某最小量(例如，30%)。在某些實施例中，切割膠帶黏著力進一步藉由在具有類似y軸高度之重分佈層220中的某些或全部突起結構及環結構來提高。例如，區域230中之互結構及仿真結構可具有在環結構270之一高度h1之15%內(例如，10%內)的一平均高度。替代地或另外地，區域250中之互結構及仿真結構可具有在環結構280之高度之15%內的一平均高度。

例如，包括氮化矽之介電體232、252只是可在背側212形成各凹區域之一材料例。區域230、250之突起結構可由包括但不限於硬遮罩材料、襯墊材料、鈦(Ti) 障壁、重分佈層銅、一金屬擴散障壁等之多種另外或替代材料中之任一材料多樣地延伸。在某些實施例中，晶圓200省略介電體232、252，其中數個突起結構由在背側212之一暴露表面延伸。

在依據一實施例之一說明情形中，介電體232、252之厚度(y軸)在例如20nm至40nm之範圍內。替代地或另外地，一突起結構(或包圍該突起結構之一環結構)之高度(y軸)可等於或大於3μm，例如，在4μm至6μm之範圍內。該高度h1可由，例如，平面260或該突起結構(或環結構)延伸出來之各凹部的表面測量。在一實施例中，一環結構之一側的最小橫截面寬度(x軸)係等於或大於3μm。但是，該橫截面寬度可明顯大於3μm，例如，在10μm至25μm之範圍內。在不同實施例中，上述尺寸例可依據實施特定細節大幅改變。例如，某些或全部該等尺寸可在由以前製造處理技術修改而成之實施例中大(或多)一數量級。

圖3顯示用以提供依據一實施例之一微電子裝置的一方法300之特徵。方法300可包括用以製造一晶圓(例如，晶圓100、200中之一晶圓)、在該晶圓中或上之結構及/或由該晶圓分割之一IC晶粒的操作。

方法300可包括處理一晶圓之一半導體基體，其包括在該半導體基體之一前側(欲作為一背側)中或上進行處理。例如，在步驟310，方法300可包括在該基體之第一側上形成包括一第一環結構及複數個第一突起 結構之一重分佈層，其中該第一環結構之側各鄰接在該第一側上之各界道區域。在步驟310形成該重分佈層可包括由，例如，包括各種遮罩、光阻(光刻法)、蝕刻、濺鍍、鍍敷及/或其他處理中之任一處理的習知技術修改的操作，以便在一半導體晶圓之一背側上形成導電及/或其他結構。

該等複數個第一突起結構可各由一凹部延伸，且該凹部亦被該第一環結構包圍，例如，該第一環結構鄰接且界定該凹部之一周邊。該凹部可包括該晶圓之第一側的一部分及/或形成在該第一側上之某些或全部介電(或其他)材料。該第一環結構可包圍該凹部及該等複數個第一突起結構，例如，該等複數個第一突起結構包括被該第一環結構包圍之所有突起結構。

在步驟310形成該重分佈層包括形成該重分佈層之多個環結構及，對該等多個環結構之各環結構而言，複數個突起結構之各突起結構。對一或多個環結構而言，該既定環結構可包圍各凹部，其中該等複數個突起結構之各突起結構由各凹部多樣地延伸。實施例不限於此，該等複數個第一突起結構亦可包含包圍該等複數個第一突起結構之某些或所有其他第一突起結構的一或多個其他環結構。

在某些實施例中，該等複數個第一突起結構，例如，與該第一環結構一起佔據之面積可明顯地減少一污染(例如在切割時產生之一漿液)可能侵入切割膠帶下 方或通過切割膠帶且在該凹部及/或由該凹部延伸之突起結構上的機率。例如，該較佳黏著力可至少部份地由佔在一平面內之一面積的某最小百分比、部分或其他比例量的該等複數個第一突起結構產生，且該平面延伸穿過，且例如平行於該重分佈層。透過顯示且非限制地，該等複數個第一突起結構佔一第一平面中被該第一環結構包圍之一總面積的至少百分之三十(30%)。在某些實施例中，該等複數個第一突起結構佔該第一平面中之被該第一環結構包圍的一總面積的至少百分之五十(50%)，例如等於或大於70%。簡言之，在一重分佈層之複數個突起結構的上下文中所使用之「橫截面密度」表示在一既定平面中被一環結構包圍之一面積的一比例量，其中該等複數個突起結構佔據該量。

方法300可更包含用以製造該晶圓之前側電路及/或用以耦合該前側電路及該重分佈層之一或多個突起結構的操作。例如，在步驟320，方法300可更包含在一半導體基體之一第二側中或上形成積體電路，且該第二側與該第一側相對。在步驟320形成該積體電路可包括由習知處理修改之操作，以便在一基體之一前側中或上製造電晶體、隔離結構、一金屬物堆疊物及/或其他積體電路。某些實施例不限於可在步驟320形成之特定積體電路及/或可在該第二側上製造該積體電路的特定操作。

在步驟330，方法300可更包含在該半導體基體中形成由在步驟320形成之積體電路延伸至該第一 側的數個通孔。該一或多個通孔可由用以形成矽基體貫孔(TSV)之各種技術中之任一種技術形成，且這技術未在此詳述以避免模糊各種實施例之特徵。該等複數個第一突起結構可包括數個互連結構，且該等互連結構多樣地直接或間接電氣地耦合在步驟330形成之各通孔。在某些實施例中，該等複數個第一突起結構更包含數個仿真結構，且該等仿真結構，例如，各與在該基體中延伸之任一通孔電氣地解耦。在某些實施例中，至少由於某一量之該等複數個突起結構係仿真結構，該等複數個突起結構之一橫截面密度達到或超過某最小量，例如，30%。例如，仿真結構之橫截面密度可佔該等複數個第一突起結構之總橫截面密度的至少一半(1/2)。在某些實施例中，仿真結構之橫截面密度佔該等複數個第一突起結構之總橫截面密度的至少三分之二(2/3)，例如，等於或大於四分之三(3/4)。

在某些實施例中，切割膠帶之較佳黏著力可藉由該第一環結構及具有相同或類似高度的該等複數個第一突起結構進一步提高，且該等高度係，例如，由該第一平面、該凹部之一平面、該第一側之一平面或與該重分佈層平行地延伸之某一其他基準平面。透過顯示且非限制地，該等複數個第一突起結構之一平均高度可在該第一環結構之高度的百分之十五(15%)內。在某些實施例中，該等複數個第一突起結構之一平均高度係在該第一環結構之高度的百分之十(10%)內，例如在等於或小於百分之五(5%)內。

某些實施例不限於此，在步驟340，方法300亦可包含切割該晶圓以形成包括該第一環結構之一第一積體電路晶粒。在一實施例中，該第一環結構鄰接該第一積體電路晶粒之一周邊，其中該周邊藉由在步驟340之切割形成在該第一側。

圖4顯示用以切割一半導體晶圓之處理400，該半導體晶圓包括依據一實施例之用以減輕背側污染的結構。該晶圓可包括，例如，晶圓100、200中之一晶圓的數個特徵。在一實施例中，切割400包括方法300之一或多個操作。該晶圓可包括一基體410、形成在基體410之一背側上的一重分佈層420、在基體410之一前側的積體電路416、及至少部份地多樣地延伸通過基體410以耦合積體電路416及重分佈層420之互連結構的數個通孔。

重分佈層420包括多樣地包圍且界定欲藉由該切割400互相分割，例如，包括區域430a、430b之各區域。如放大圖402所示，數個環結構406可各包圍各凹部及由該凹部延伸之重分佈層420的各突起結構404。環結構406之側可多樣地鄰接，例如，包括界道區域440a、440b之各界道區域，且基體410可沿各界道區域藉由該切割400切割。在圖4所示之處理時，切割400已由該晶圓之其他區域切割出一IC晶粒432。

該切割400可在切割膠帶450放置在重分佈層420上進行。在該切割400時或後，切割膠帶450可有助 於該晶圓之處理及/或分割IC晶粒之處理。在一實施例中，切割膠帶450對重分佈層420之黏著力係藉由環結構406及被環結構406多樣地包圍之突起結構404來增加。

圖5顯示依據一對應實施例之各包括數個背側結構的各種IC晶粒500、520、540、560的各特徵。製造IC晶粒500、520、540、560中之一或多個IC晶粒可包括例如方法300之處理的處理。在一實施例中，某些或全部IC晶粒500、520、540、560由晶圓100、200中之一晶圓形成。

如圖5所示，IC晶粒500可包括形成在一半導體基體之背側上的一環結構510，其中IC晶粒500之一區域504被環結構510包圍。區域504可包括一重分佈層之數個突起結構。環結構510可界定區域504之一寬度x1及長度y1。在與該重分佈層平行地延伸之一平面中，該重分佈層之突起結構佔區域504之面積(x1．y1)的至少30%。在一實施例中，一底部填充(及/或其他)材料(未圖示)設置在該凹部及由該凹部延伸之區域504的突起結構上。某些實施例不限於此，環結構510亦可進一步包圍可有助於在切割、封裝及/或其他處理時對齊區域504的數個基準結構502。

IC晶粒520係一實施例，其中在一半導體基體之一背側上的一重分佈層包括多個環結構及被該等多個環結構之各環結構包圍的數個突起結構。在IC晶粒520之實施例中，一環結構530包圍另一環結構532。IC晶粒 520之一區域524可進一步被環結構532包圍(或者，可包括環結構532)。除了互連結構及仿真結構以外，區域524可進一步包括有助於在各種處理時對齊區域524之數個基準結構522。

IC晶粒540係另一實施例，其中在一基體背側上，一重分佈層包括多個環結構及被該等環結構包圍之數個突起結構。如圖5所示，IC晶粒540之環結構550、552、554、556可包圍一區域554，其中一最內環結構556界定一寬度x2與長度y2之區域544。為了增加切割膠帶之黏著力，設置在區域544中之突起結構可佔區域544之面積(x2．y2)的至少30%。在該實施例中，切割膠帶黏著力可藉由彼此在15%內之該等突起結構及該等環結構550、552、554、556的各高度來提高。

在IC晶粒560之實施例中，形成在一半導體基體之背側上的一重分佈層包括一環結構570及設置在被環結構570包圍之一區域564內的數個突起結構。環結構570之一邊的最小橫截面寬度可為被環結構570包圍之一突起結構，例如，任一突起結構的寬度之數倍(例如，至少三倍)。在一說明實施例中，環結構570之直接相對之側壁互相分開至少20μm。某些實施例不限於此，區域564亦可更包括有助於在各種處理時對齊區域564之數個基準結構562。

圖6以橫截面圖顯示在例如切割400之處理後的一積體電路晶粒600。IC晶粒600可為一微處理器、一晶片組、一記憶體裝置、一ASIC等。在一實施例中，IC晶粒600包括IC晶粒500、520、540、560中之一IC晶 粒的數個特徵。IC晶粒600包括一基體610、形成在基體610之一背側612上的一重分佈層、多樣地形成在與背側612相對之一前側614中或上的積體電路616、及在積體電路616與背側612之間至少部份地多樣地延伸通過基體610的數個通孔。該重分佈層包括一環結構620及被環結構620包圍之數個突起結構630。

圖6進一步顯示依據一所示實施例之一微電子裝置封裝體640，其係以一倒裝晶片模塑基質陣列封裝體來實施。該微電子裝置封裝體640可包括藉由其重分佈層透過複數個互連件646(如焊料球)附接在一承載基體644之一第一表面642(如一插入物、一母板、另一微電子晶粒之一背面等)上的該IC晶粒600(如一微處理器、一晶片組、一記憶體裝置、一ASIC等)，且如所屬技術領域中具有通常知識者可了解地，該等互連件646由在IC晶粒600之重分佈層上的接合墊(未圖示)延伸至在承載基體644之表面642上的焊接墊(未圖示)以便在其間產生電接觸。一底部填充材料648可分散在IC晶粒600之重分佈層與承載基體644之表面642間。該底部填充材料648可提供機械支持、污染防護及較佳封裝可靠性。該承載基體644亦可包括或具有附接在其第二表面652上之複數個外接點650(如焊料球)。如所屬技術領域中具有通常知識者可了解地，該等外接點650可用以連接該封裝體及一外組件(未圖示)。該積體電路晶粒600及該表面642可被封裝在一模塑材料654中以防止物理及化學破壞。在另一實施例中，IC晶粒600被封裝為包括多個IC晶粒的一晶粒堆疊物之一部分。替代地或另外地，用以進接在一封裝裝置中之 IC晶粒600的互連機構可包括一或多個線接合結構。

圖7顯示電子顯微鏡影像700、730，其多樣地顯示依據不同實施例之用以減輕污染之各重分佈層結構。影像700顯示包括一重分佈層之一IC晶粒，該重分佈層形成在一半導體基體之一背側上，且該重分佈層包含環結構710、712及包括被環結構710、712包圍之數個突起結構的一區域704。該IC晶粒可包括，例如，IC晶粒500、520、540、560中之一IC晶粒的數個特徵。雖然環結構710、712顯示為與該積體電路之一周邊720，例如，藉由切割以分割該IC晶粒所形成之周邊720分開(被該周邊720包圍)，但在另一實施例中，環結構710可延伸並鄰接周邊720。在影像700所示之實施例中，設置在區域704中之突起結構更包含用以在該IC晶粒之製造、封裝或其他程序的操作時有助於對齊重分佈層結構的一基準結構702。

影像730顯示依據一實施例之一IC晶粒750與在切割操作時被漿液侵入污染之另一IC晶粒740的比較。具有例如IC晶粒500、520、540、560中之一IC晶粒的數個特徵的IC晶粒750包含形成在一半導體基體之一背側上的一重分佈層，該重分佈層包含一環結構752及包括被環結構752包圍之突起結構的一區域754。如影像730所示，IC晶粒740之一重分佈層742未被環結構包圍。至少一部份由於缺少該環結構，重分佈層742之數個部份744被在晶圓切割時產生一漿液污染。

圖8顯示電子顯微鏡影像，其顯示依據一實施例之一IC晶粒800與被漿液侵入污染之另一IC晶粒820 的比較。IC晶粒800可具有例如IC晶粒500、520、540、560中之一IC晶粒的數個特徵。在一實施例中，IC晶粒800之一重分佈層形成在一半導體基體之一背側上，該重分佈層包括一環結構810及包括被環結構810包圍之突起結構的一區域802。至少一部份由於該環結構810及/或在區域802中之突起結構的一橫截面密度，IC晶粒800實際上沒有在區域802中之任何明顯污染。相反地，IC晶粒840之一重分佈層822未被任何環結構包圍。因此，切割膠帶對重分佈層822之黏著力比較差，使得重分佈層822之一部份824在晶圓切割時暴露於一侵入之漿液。

圖9顯示依據一實施例之一運算裝置900。該運算裝置900收納一板902。該板902可包括數個組件，包括但不限於一處理器904及至少一通訊晶片906。該處理器904係與該板902實體地且電氣地耦合。在某些實施例中，該至少一通訊晶片906亦與該板902實體地且電氣地耦合。在其他實施例中，該通訊晶片906係該處理器904之一部分。

依據其應用，運算裝置900可包括可或可不與該板902實體地且電氣地耦合之其他組件。這些其他組件包括但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、一圖形處理器、一數位信號處理器、一密碼處理器、一晶片組、一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編碼器、一視訊編碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一加速計、一陀螺儀、一揚聲器、一攝影機、及一大容量儲存裝置(例如一硬碟、光 碟(CD)、多樣化數位光碟(DVD)等)。

該通訊晶片906可進行無線通訊以便傳送資料至該運算裝置900且由該運算裝置900傳送資料。該用語「無線」及其衍生用語可被用來說明可透過使用調變電磁輻射傳送資料通過一非實體媒介之電路、裝置、系統、方法、技術、通訊通道等。該用語未暗示相關裝置未包含任何線，但在某些實施例中它們可未包含。該通訊晶片906可實施任一數目之無線標準或通訊協定，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、USDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生協定，及稱為3G、4G、5G之任何其他無線通訊協定等。該運算裝置900可包括複數個通訊晶片906。例如，一第一通訊晶片906可專用於如Wi-Fi及藍芽等之短程無線通訊且一第二通訊晶片906可專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等長程無線通訊。

該運算裝置900之處理器904包括封裝在該處理器904內之一積體電路晶粒。該用語「處理器」可表示處理來自暫存器及/或記憶體之電子資料以便將該電子資料轉變成可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置之一部分。該通訊晶片906亦包括一積體電路晶粒封裝於該通訊晶片906內。

在各種實施例中，該運算裝置900可為一膝上型電腦、一輕省筆電、一筆電、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超輕薄 行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位錄影機。在其他實施例中，該運算裝置900可為處理資料之任何其他電子裝置。

某些實施例可提供作為可包括儲存有數個指令之一機器可讀取媒體的一電腦程式產品，其可用以規劃一電腦系統(或其他電子裝置)以實行依據一實施例之程序。一機器可讀取媒體包括用以儲存或傳送可由一機器(例如，一電腦)讀取之資訊的任何機構。例如，一機器可讀取(例如，電腦可讀取)媒體包括一機器(例如，一電腦)可讀取儲存媒體(例如，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、一機器(例如，電腦)可讀取傳送媒體(電氣、光學、聲學或其他形式之傳送信號(例如，紅外線信號、數位信號等))等。

圖10顯示一示範形式之電腦系統1000的一機器的示意圖，且在該電腦系統1000內可執行一組指令，用以使該機器實行在此所述之任一或多個方法。在其他實施例中，該機器可與在一區域網路(LAN)、一內部網路、一外部網路或網際網路中之其他機器連接(網路連接)。該機器可以在一主從式網路環境中之一伺服器或一客戶端機器的容量操作，或作為在一同級間(或分散式)網路環境中之一同級機器操作。該機器可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理(PDA)、一行動電話、一環球網設備(web appliance)、一伺服器、一 網路路由器、開關或橋接器、或可執行指定該機器欲採取之動作的一組指令(順序或其他方式)。此外，雖然只顯示單一機器，該用語「機器」亦應被視為包括獨立地或聯合地執行一組(或多個組)指令以實行在此所述之任一或多個方法的任何機器(例如，電腦)群。

該示範電腦系統1000包括透過一匯流排1030互相傳送信號之一處理器1002、一主記憶體1004(例如，唯讀記憶體(ROM)、快閃記憶體、如同步DRAM(SDRAM)或記憶體匯流排DRAM(RDRAM)之動態隨機存取記憶體(DRAM)等)、一靜態記憶體1006(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)、及一第二記憶體1018(例如，一資料儲存裝置)。

處理器1002代表一或多個通用處理裝置，例如一微處理器、中央處理單元等。更詳而言之，該處理器1002可為一複雜指令集計算(CISC)微處理器、一精簡指令集計算(RISC)微處理器、一極長指令字(VLIW)微處理器、實施其他指令組之處理器、或實施一指令之組合的數個處理器。處理器1002亦可為一或多個特定用途處理裝置，例如一特殊應用積體電路(ASIC)、一現場可規劃閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器等。處理器1002係組配成可執行用以實行在此所述之操作的處理邏輯1026。

該電腦系統1000可更包括一網路介面裝置1008。該電腦系統1000亦可包括一視訊顯示單元1010(例如，一液晶顯示器(LCD)、一發光二極體顯示器(LED)、或一陰極射線管(CRT)、一字母數字輸入裝置1012(例 如，一鍵盤)、一游標控制裝置1014(例如，一滑鼠)、及一信號產生裝置1016(例如，一揚聲器)。

該第二記憶體1018可包括一機器可存取之儲存媒體(或更詳而言之，一電腦可讀取之儲存媒體)1032，且該機器可存取之儲存媒體1032上儲存實施在此所述之任一或多個方法或功能的一或多個組指令(例如，軟體1022)。該軟體1022亦可在藉由該電腦系統1000執行時完全地或至少部份地位在該主記憶體1004內及/或在該處理器1002內，該主記憶體1004及該處理器1002亦構成機器可讀取之儲存媒體。該軟體1022可透過該網路介面裝置1008進一步對一網路1020進行傳送或接收。

雖然在一示範實施例中該機器可存取之儲存媒體1032顯示為單一媒體，但該用語「機器可讀取之儲存媒體」應被視為包括儲存該等一或多個組指令之單一媒體或多個媒體(例如，一集中或分散資料庫、及/或相關快取及伺服器)。該用語「機器可讀取之儲存媒體」亦應被視為包括可儲存或編碼一組供該機器執行之指令及使該機器實行一或多個實施例中之任一實施例的任何媒體。因此，該用語「機器可讀取之儲存媒體」應被視為包括，但不限於，固態記憶體、及光與磁媒體。

在一實施例中，一積體電路(IC)晶粒包含：一半導體基體，其包括一第一側及與該第一側相對之一第二側；積體電路，其形成在該第二側中或上；數個通孔，其由該積體電路延伸通過該半導體基體至該第一側；及一重分佈層，其設置在該第一側上。該重分佈層包括一第一環結構、及各由該晶圓之一第一凹部延伸的複數個第一突 起結構，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中，對延伸通過該第一平面且進一步通過該半導體基體以便與該積體電路耦合之該IC晶粒的任一導電通路而言，該導電通路延伸通過該第一凹部，其中該等複數個第一突起結構佔在一第一平面中被該第一環結構包圍之一總面積的至少百分之三十(30%)。

在一實施例中，該第一環結構鄰接該第一側之一周邊。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之五十(50%)。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之七十(70%)。在另一實施例中，該等複數個第一突起結構包括各與各通孔電氣地耦合之數個第一互連結構、及各與該等通孔電氣地解耦之數個仿真結構，其中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少三分之二(2/3)。在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少四分之三(3/4)。在另一實施例中，由該第一平面測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。在另一實施例中，該等複數個第一突起結構包含一第二環結構，且該第二環結構包圍該等複數個第一突起結構之其他第一突起結構。在另一實施例中，該第二環結構包圍該等複數個第一突起結構之所有其他第一突起結構。

在另一實施例中，一晶圓包含：一半導體基 體，其包括一第一側及與該第一側相對之一第二側；積體電路，其形成在該第二側中或上；數個通孔，其由該積體電路延伸通過該半導體基體至該第一側；及一重分佈層，其設置在該第一側上。該重分佈層包括一第一環結構、及各由該晶圓之一第一凹部延伸的複數個第一突起結構，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中該等複數個第一突起結構佔在一第一平面中被該第一環結構包圍之一總面積的至少百分之三十(30%)，其中該第一環結構之側各鄰接在該第一側上之各界道區域。

在一實施例中，該重分佈層更包含多個環結構及，對該等多個環結構之各環結構而言，複數個突起結構之各突起結構，其中，對該等多個環結構之各環結構而言，該環結構包圍該晶圓之各凹部，其中該等複數個突起結構之該各突起結構各由各凹部延伸，其中該等複數個突起結構之各突起結構佔在一第一平面中被該環結構包圍之一總面積的至少百分之三十(30%)，其中該環結構之側各鄰接在該第一側上之各界道區域。

在另一實施例中，該第一環結構鄰接該第一側之一周邊。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之五十(50%)。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之七十(70%)。在另一實施例中，該等複數個第一突起結構包括各與各通孔電氣地耦合之數個第一互連結構、及各與該等通孔電氣地解耦之數個仿真結構，其 中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少三分之二(2/3)。在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少四分之三(3/4)。在另一實施例中，由該第一平面測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。在另一實施例中，該等複數個第一突起結構包含一第二環結構，且該第二環結構包圍該等複數個第一突起結構之其他第一突起結構。在另一實施例中，該第二環結構包圍該等複數個第一突起結構之所有其他第一突起結構。

在另一實施例中，一方法包含以下步驟：在一晶圓之一半導體基體的一第一側上形成一重分佈層，該重分佈層包括一第一環結構、及各由該晶圓之一第一凹部延伸的複數個第一突起結構，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中該等複數個第一突起結構佔在一第一平面中被該第一環結構包圍之一總面積的至少百分之三十(30%)，且其中該第一環結構之側各鄰接在該第一側上之各界道區域。該方法更包含以下步驟：在一半導體基體之一第二側中或上形成積體電路，且該第二側與該第一側相對；及在該半導體基體中形成數個通孔，該等通孔由該積體電路延伸至該第一側。

在一實施例中，形成該重分佈層之步驟包含以下步驟：形成多個環結構；及，對該等多個環結構之各環結構而言，形成複數個突起結構之各突起結構，其中，對該等多個環結構之各環結構而言，該突起結構包圍該晶 圓之各凹部，其中該等複數個突起結構之各突起結構各由各凹部延伸，其中該等複數個突起結構之各突起結構佔在該第一平面中被該環結構包圍之一總面積的至少百分之三十(30%)，其中該環結構之側各鄰接在該第一側上之各界道區域。

在另一實施例中，該方法更包含以下步驟：切割該晶圓以形成包括該第一環結構之一第一積體電路晶粒。在另一實施例中，該第一環結構鄰接該第一側之一周邊。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之五十(50%)。在另一實施例中，該等複數個第一突起結構佔在該第一平面中被該第一環結構包圍之總面積的至少百分之七十(70%)。在另一實施例中，該等複數個第一突起結構包括各與各通孔電氣地耦合之數個第一互連結構、及各與該等通孔電氣地解耦之數個仿真結構，其中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。

在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少三分之二(2/3)。在另一實施例中，該等仿真結構係該等複數個第一突起結構的至少四分之三(3/4)。在另一實施例中，由該第一平面測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。在另一實施例中，該等複數個第一突起結構包含一第二環結構，且該第二環結構包圍該等複數個第一突起結構之其他第一突起結構。在另一實施例中，該第二環結構包圍該等複數個第一突起結構之所有 其他第一突起結構。

在此說明了用以在晶圓切割時改善電路之保護的技術及架構。在以上說明中，為了說明，提出許多特定細節以便徹底了解某些實施例。但是，所屬技術領域中具有通常知識者可了解的是某些實施例可在沒有這些特定細節之情形下實施。在其他情形中，結構及裝置以方塊圖形式顯示以避免模糊該說明。

在這說明書內所稱之「一個實施例」或「一實施例」表示關於該實施例所述之一特定特徵、結構或特性被包括在本發明之至少一實施例中。在該說明書中各處出現該用語「在一個實施例中」不一定均表示相同實施例。

詳細說明之某些部份在此透過操作之演算法及符號表示法以資料位元呈現在一電腦記憶體內。這些演算法說明及表示法係所屬技術領域中具有通常知識者用來更有效地對其他所屬技術領域中具有通常知識者傳達他們工作之本質。可了解的是一演算法在此且大致可為產生一所需結果之一連串自相容步驟。該等步驟係需要物理量之物理操作的步驟。通常，但非必要地，這些量採用可被儲存、傳送、組合、比較及操作之電或磁信號的形式。有時，主要是為了一般使用，將這些信號稱為位元、值、元件、符號、字元、用語、數字等是方便的。

但是，應謹記在心的是，所有這些及類似用語可與適當物理量相關且只是應用於這些量之方便標記。除非另外特別地聲明，由在此之說明可知在全部說明中，使用如「處理」或「運算」或「計算」或「決定」或「顯示」等用語表示一電腦系統或類似電子運算裝置之動 作及程序，該電腦系統或類似電子運算裝置可操作及將在該電腦系統之暫存器及記憶體內以物理(電子)量表示之資料轉換成在該電腦系統記憶體或暫存器或其他資訊儲存、傳送或顯示裝置內類似地以物理量表示之其他資料。

某些實施例亦有關於用以實施在此之操作的一設備。這設備可為所需目的特別地構成，或它可包含被儲存在電腦中之一電腦程式選擇地致動或重組配之一通用電腦。該電腦程式可儲存在一電腦可讀取儲存媒體，例如，但不限於，包括軟式磁碟、光碟、CD-ROM及光磁碟之任一種磁碟、唯讀記憶體(ROM)、如動態RAM(DRAM)之隨機存取記憶體(RAM)、EPROM、EEPROM、磁或光卡、或適用於儲存電子指令之任一種媒體中，且與一電腦系統匯流排耦合。

在此所述之演算法及顯示器非固有地有關於任何特定電腦或其他設備。各種通用系統可依據在此之教示與程式一起使用，或它亦可方便地構成更多特殊設備來實施所需之方法步驟。多種這些系統所需之結構將由在此之說明出現。此外，某些實施例未參照任何特定程式語言。可了解的是可使用多種程式語言來實施在此所述之實施例的教示。

除了在此所述者以外，在不偏離其範疇之情形下可對揭露之實施例及其實施各種修改。因此，在此之說明及例子應被視為是說明性的而非限制性的。本發明之範疇應只參照以下申請專利範圍來判斷。

100‧‧‧晶圓

102‧‧‧背側

110‧‧‧區域

112‧‧‧環結構

120‧‧‧界道區域

130‧‧‧放大圖

Claims (24)

1. 一種積體電路(IC)晶粒，其包含：一半導體基體，其包括一第一側及與該第一側相對之一第二側；積體電路，其形成在該第二側中或該第二側上；數個通孔，其自該積體電路延伸通過該半導體基體至該第一側；以及一重分佈層，其設置在該第一側上，該重分佈層包括：一第一環結構；及複數個第一突起結構，其各者自該IC晶粒之一第一凹部延伸，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中，針對延伸通過一第一平面且進一步通過該半導體基體以與該積體電路耦合之該IC晶粒的任一導電通路，該導電通路延伸通過該第一凹部，其中在該第一平面中由該第一環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個第一突起結構所佔有。
2. 如請求項1之IC晶粒，其中該第一環結構鄰接該第一側之一周邊。
3. 如請求項1之IC晶粒，其中在該第一平面中由該第一環結構所包圍之總面積的至少百分之五十(50%)係由該等複數個第一突起結構所佔有。
4. 如請求項1之IC晶粒，其中該等複數個第一突起結構包括： 數個第一互連結構，其各者與該等通孔之個別一者電氣地耦合；以及數個仿真結構，其各與該等通孔電氣地解耦，其中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。
5. 如請求項1之IC晶粒，其中，自該第一平面所測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。
6. 如請求項1之IC晶粒，其中該等複數個第一突起結構包含包圍該等複數個第一突起結構之其他者的一第二環結構。
7. 如請求項6之IC晶粒，其中該第二環結構包圍該等複數個第一突起結構之所有其他者。
8. 一種晶圓，其包含：一半導體基體，其包括一第一側及與該第一側相對之一第二側；積體電路，其形成在該第二側中或第二側上；數個通孔，其自該積體電路延伸通過該半導體基體至該第一側；以及一重分佈層，其設置在該第一側上，該重分佈層包括：一第一環結構；及複數個第一突起結構，其各者自該晶圓之一第一凹部延伸，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中在一第一平面中由該第一 環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個第一突起結構所佔有；其中該第一環結構之側各鄰接在該第一側上之各界道區域。
9. 如請求項8之晶圓，其中該重分佈層進一步包含多個環結構及針對該等多個環結構之各者的複數個個別突起結構，其中，針對該等多個環結構之各者：該環結構包圍該晶圓之一個別凹部，其中該等複數個個別突起結構各者自該個別凹部延伸，其中在該第一平面中由該環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個個別突起結構所佔有，其中該環結構之側各鄰接在該第一側上之一個別界道區域。
10. 如請求項8之晶圓，其中該第一環結構鄰接該第一側之一周邊。
11. 如請求項8之晶圓，其中在該第一平面中由該第一環結構所包圍之總面積的至少百分之五十(50%)係由該等複數個第一突起結構所佔有。
12. 如請求項8之晶圓，其中該等複數個第一突起結構包括：數個第一互連結構，其各者與該等通孔之個別一者電氣地耦合；以及數個仿真結構，其各與該等通孔電氣地解耦，其中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。
13. 如請求項8之晶圓，其中，自該第一平面所測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。
14. 如請求項8之晶圓，其中該等複數個第一突起結構包含包圍該等複數個第一突起結構之其他者的一第二環結構。
15. 如請求項14之晶圓，其中該第二環結構包圍該等複數個第一突起結構之所有其他者。
16. 一種用以減輕積體電路汙染之方法，其包含：在一晶圓之一半導體基體的一第一側上形成一重分佈層，該重分佈層包括：一第一環結構；及複數個第一突起結構，其各者自該晶圓之一第一凹部延伸，其中該第一環結構包圍該第一凹部及該等複數個第一突起結構，其中在一第一平面中由該第一環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個第一突起結構所佔有，且其中該第一環結構之側各鄰接在該第一側上之各界道區域；在一半導體基體之一第二側中或該第二側上形成積體電路，該第二側與該第一側相對；以及在該半導體基體中形成數個通孔，該等通孔自該積體電路延伸至該第一側。
17. 如請求項16之方法，其中形成該重分佈層 包含：形成該等多個環結構；以及針對該等多個環結構之各者形成複數個個別突起結構；其中，針對該等多個環結構之各者：該環結構包圍該晶圓之一個別凹部，其中該等複數個個別突起結構各者自該個別凹部延伸，其中在該第一平面中由該環結構所包圍之一總面積的至少百分之三十(30%)係由該等複數個個別突起結構所佔有，其中該環結構之側各鄰接在該第一側上之一個別界道區域。
18. 如請求項16之方法，其進一步包含切割該晶圓以形成包括該第一環結構之一第一積體電路晶粒。
19. 如請求項16之方法，其中該第一環結構鄰接該第一側之一周邊。
20. 如請求項16之方法，其中在該第一平面中由該第一環結構所包圍之總面積的至少百分之五十(50%)係由該等複數個第一突起結構所佔有。
21. 如請求項16之方法，其中該等複數個第一突起結構包括：數個第一互連結構，其各者與該等通孔之個別一者電氣地耦合；以及數個仿真結構，其各與該等通孔電氣地解耦，其中該等仿真結構係該等複數個第一突起結構的至少一半(1/2)。
22. 如請求項16之方法，其中，自該第一平面 所測量之該等複數個第一突起結構的一平均高度係在該第一環結構之高度的百分之十(10%)內。
23. 如請求項16之方法，其中該等複數個第一突起結構包含包圍該等複數個第一突起結構之其他者的一第二環結構。
24. 如請求項23之方法，其中該第二環結構包圍該等複數個第一突起結構之所有其他者。

Images