[go: up one dir, main page]

TWI724551B - 相位偏差產生器 - Google Patents

相位偏差產生器 Download PDF

Info

Publication number
TWI724551B
TWI724551B TW108133874A TW108133874A TWI724551B TW I724551 B TWI724551 B TW I724551B TW 108133874 A TW108133874 A TW 108133874A TW 108133874 A TW108133874 A TW 108133874A TW I724551 B TWI724551 B TW I724551B
Authority
TW
Taiwan
Prior art keywords
time period
current
delay line
capacitor
phase deviation
Prior art date
Application number
TW108133874A
Other languages
English (en)
Other versions
TW202013882A (zh
Inventor
周楙軒
張智賢
沈瑞濱
張雅婷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013882A publication Critical patent/TW202013882A/zh
Application granted granted Critical
Publication of TWI724551B publication Critical patent/TWI724551B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種相位偏差產生器。在一些實施例中，相位偏差產生器包括：電荷泵，具有第一運行模式及第二運行模式，其中第一運行模式在第一時間週期期間提供第一電流路徑，且第二運行模式在第一時間週期之後的第二時間週期期間提供第二電流路徑；採樣及保持電路，耦合到電容器，且被配置以在預定時間對電容器的電壓位準進行採樣且在第二時間週期之後的第三時間週期期間提供輸出電壓；以及壓控延遲線，耦合到採樣及保持電路，且具有M個延遲線級，所述M個延遲線級各自被配置以輸出相對於前一或後一信號具有相位偏差偏移量的信號。

Description

相位偏差產生器
本發明的實施例是有關於一種偏差產生器，且特別是有關於一種相位偏差產生器。
使用傳統的延遲鎖定迴路（delayed locked loop，DLL）產生精密相位偏差既困難又昂貴。傳統的延遲鎖定迴路（DLL）通常包括相位探測器（phase detector，PD）、電荷泵（charge pump，CP）、環路濾波器（loop filter）及壓控延遲線（voltage-controlled delay line，VCDL）。PD探測DLL的輸入時鐘與被回饋到PD的DLL的輸出時鐘之間的相位偏差。電荷泵及環路濾波器將相位誤差轉換成電壓信號，接著電壓信號被提供到VCDL的輸入。VCDL回應於電壓信號輸入的量值而調整輸入時鐘的延遲時間，以使總體延遲時間相同於輸入時鐘的週期。
為產生與輸入時鐘週期成1/M倍的比例的相位偏差，傳統的方法必須在VCDL中提供M個延遲線級，其中M可為大的數目。如此大數目的延遲線級需要大量的積體電路（integrated circuit，IC）「佔用面積（real estate）」。另外，為調整比率M，VCDL中的延遲線級的數目必須是可調整的，此需要複雜的電路系統。此種電路系統將在VCDL中需要N個級且使用多工器來選擇多級式可配置VCDL（multi-stage configurable VCDL）的M級輸出，其中N大於M。由於多工器的延遲時間可能很長，因此難以對多工器的延遲時間進行表徵，此會影響相位偏差（Δθ）精度。因此，使用傳統的DLL架構產生精密相位偏差（Δθ）的方法並不完全令人滿意。
在此背景技術部分中公開的資訊僅旨在提供以下所述本發明各種實施例的背景，且因此，此背景技術部分可包括未必是先前技術資訊（即，所屬領域中的普通技術人員已知曉的資訊）的資訊。
本發明實施例提供一種相位偏差產生器，包括：相位探測器，被配置以探測所述相位偏差產生器的輸入時鐘信號與輸出時鐘信號之間的相位誤差；電荷泵，耦合到所述相位偏差產生器，所述電荷泵具有第一運行模式及第二運行模式，其中所述第一運行模式在第一時間週期期間提供第一電流路徑，且所述第二運行模式在所述第一時間週期之後的第二時間週期期間提供第二電流路徑；電容器，耦合到所述電荷泵，且被配置以由所述電荷泵進行充電及放電，其中所述電容器提供反映所述相位誤差的電壓位準；以及採樣及保持電路，耦合到所述電容器，被配置以在預定時間對所述電壓位準進行採樣且在所述第二時間週期之後的第三時間週期期間提供輸出電壓。
以下參照附圖對本公開的各種示例性實施例進行闡述，以使所屬領域中的普通技術人員能夠理解並使用本公開。如對所屬領域中的普通技術人員將顯而易見，在閱讀本公開之後，可在不背離本公開的範圍的條件下對本文中所述的實例作出各種改變或潤飾。因此，本公開並非僅限於本文中所闡述及所示出的示例性實施例及應用。另外，本文中所公開的方法中的步驟的具體次序和/或層級僅為示例性方法。可基於設計偏好而在本公開的範圍內對所公開的方法或製程的步驟的具體次序或層級進行重新排列。因此，所屬領域中的普通技術人員應理解，本文中所公開的方法及技術是以樣本次序呈現各種步驟或動作，且除非另外明確說明，否則本公開並非僅限於所呈現的具體次序或層級。
圖1示出根據本公開一些實施例的相位偏差產生器100的方塊圖。相位偏差產生器100包括相位探測器（PD）102、增強型電荷泵（CP）104、電容器106（在本文中也被稱為「環路濾波器」）、採樣/保持（sample/hold，S/H）電路108及壓控延遲線（VCDL）110。控制器112耦合到CP 104及S/H電路108以控制CP 104及S/H電路108的運行。PD 102包括用於接收輸入時鐘頻率（Fin）的第一輸入及用於接收輸出時鐘頻率（Fout）的第二輸入，輸出時鐘頻率（Fout）經由回饋路徑114而自VCDL 110提供到PD 102。PD 102探測Fin與Fout之間的相位誤差並將所述相位誤差提供到CP 104。
CP 104及環路濾波器106將相位誤差轉換成電壓（Vc），電壓（Vc）被提供到S/H電路108，S/H電路108被配置以在由控制器112決定的特定時間對電壓值（Vc）進行採樣並保持電壓值Vc直到下一採樣週期開始，如以下所進一步詳細闡述。VCDL 110基於Vc的值及Vs的值而調整從輸入時鐘信號到提供輸出時鐘信號的延遲時間，如以下所進一步詳細闡述。在一些實施例中，當Vs等於目標Vs值時，相位偏差產生器處於穩定鎖定狀態，如以下所進一步詳細闡述。
控制器112具有用於接收輸入信號（Fin）的第一輸入及用於接收程式設計值（N）的可選的第二輸入，以下將對此進行進一步詳細論述。基於Fin及可選的輸入N，控制器112控制CP 104及S/H電路108的時序及運行，如以下所進一步詳細闡述。
在一些實施例中，如圖2中所示，VCDL 110包括僅四個延遲線級，所述四個延遲線級中的每一級可輸出具有延遲Δθ（在本文中被稱為「相位偏差」）的信號。舉例來說，第一級可輸出具有延遲Δθ的第一信號，第二級可輸出具有延遲2Δθ的第二信號，第三級可輸出具有延遲3Δθ的第三信號，且第四級可輸出具有延遲4Δθ的第四信號。VCDL 110自S/H電路108接收延遲調諧信號（Vs），延遲調諧信號（Vs）在一些實施例中是類比信號且調整從VCDL 110的Fin到Fout的延遲時間。
第一延遲線級包括用於接收輸入信號（Fin）的第一緩衝器202且輸出具有延遲Δθ的第一信號，接著第一信號被作為輸入提供到第二延遲線級。第二延遲線級包括第二緩衝器204，第二緩衝器204輸出具有延遲2Δθ的第二信號，第二信號將被作為輸入提供到第三延遲線級。第三延遲線級包括第三緩衝器206，第三緩衝器206輸出具有延遲3Δθ的第三信號，第三信號之後被作為輸入提供到第四級。第四級包括第四緩衝器208，第四緩衝器208輸出具有延遲4Δθ的第四信號，第四信號之後被作為VCDL 110的輸出（Fout）提供。在一些實施例中，延遲時間Δθ與VCDL 110的電流的量值成比例。
圖3示出根據一些實施例的如上所述VCDL 110的輸入信號及輸出信號中的一些信號的時序圖。輸入信號302是頻率為Fin且週期（Tref）為1/Fin的方波信號（square wave signal）。第一信號304（從第一延遲線級202輸出的信號）也是具有與輸入信號302相同的頻率的方波，但相位偏移了量Δθ。第二信號306（從第二延遲線級204輸出的信號）也是具有與輸入信號相同的頻率的方波，但相位偏移了量2Δθ。第三信號308（從第三延遲線級206輸出的信號）也是具有與輸入信號相同的頻率的方波，但相位偏移了量3Δθ。如圖3中所示，第一信號304、第二信號306、及第三信號308中的每一者相對於彼此分別偏移了相位偏差Δθ。因此，這些信號可用作其中期望輸入信號相對於彼此具有精密的相位偏差（Δθ）的任何電路或系統的輸入。
圖4示出根據一些實施例的增強型電荷泵（CP）104的示意圖。CP 104包括預充電路徑，預充電路徑包括第一電流源402及由控制器112控制的第一開關404，第一開關404在閉合時以預充電電流I對環路濾波器（電容器106）進行充電。CP 104還包括第二電流源406及由控制器112控制的第二開關408，第二開關408在閉合時以預放電電流I對環路濾波器106進行預放電。如圖4中所示，第一電流源402設置在電源與第一開關404之間，而第二電流源406設置在第二開關408與地之間。
CP 104還包括「正常運行」路徑，「正常運行」路徑包括第三電流源410及由控制器112控制的第三開關412，第三開關412在閉合時以第二電流（KxI）對環路濾波器106進行充電，第二電流（KxI）是預充電電流（I）的（K）倍，其中K是正整數。正常運行路徑還包括第四電流源414及由控制器112控制的第四開關416，第四開關416在閉合時以第三電流（KxI）對環路濾波器進行放電，第三電流（KxI）是預充電電流（I）的（K）倍。如圖4中所示，第一電流源402及第三電流源410耦合到電源（Vcc）且第二電流源406及第四電流源414耦合到地。第一開關404設置在第一電流源402與環路濾波器106之間，第二開關408設置在第二電流源406與環路濾波器106之間，第三開關412設置在第三電流源410與環路濾波器106之間，且第四開關416設置在第四電流源414與環路濾波器106之間。
以下根據一些實施例參照圖5對相位偏差產生器100的運行進行闡述。當相位偏差產生器100處於鎖定狀態時，從Fin到Fout的總體VCDL延遲時間等於Fin的週期（Tref）。如果Fin的頻率是100 MHz，則Fin的週期為10 ns。如果期望產生與輸入時鐘週期Tref成比例（例如比率1/276（即，M = 276））的相位偏差Δθ，則每一延遲線級延遲時間被提供為：Δθ= 10 ns/276~36 ps。
再次參照圖1，PD 102將Fin與Fout之間的相位誤差輸出到CP 104，接著CP 104以預定電流對電容器106進行充電（或放電），從而改變電容器106的被提供到S/H電路108的電壓（Vc）。S/H電路在預定時間對Vc進行採樣及保持且輸出用於控制VCDL 110的電壓（Vs），以調整從Fin到Fout的延遲時間ΔT。控制器112調整CP 104的電流（例如，調整K的值）及CP 104的運行區（例如，預充電電流路徑與正常運行電流路徑之間的開關）以及S/H電路108的時序以確定VCDL延遲時間。
在一些實施例中，與276個級相比，VCDL 110包括例如僅四個延遲線級，且總體延遲時間（ΔT）= 4Δθ，其中θ是由每一延遲線級提供的相位差值或延遲。延遲線級的數目的此種顯著減少使得VCDL 110所需要的功率量顯著減小且因此整個相位偏差產生器100所需要的功率量顯著減小。延遲線級的數目的此種顯著減少也使VCDL 110的大小能夠顯著減小，因此在積體電路（IC）晶片上需要更少的空間。儘管具有例如僅4個延遲線級，然而VCDL 110仍可輸出相對於彼此具有精密相位偏差Δθ（例如，36 ps）的多個信號（例如，Fin+Δθ、Fin+2Δθ、Fin+3Δθ），如以下所進一步詳細闡述。
圖5示出根據一些實施例的當控制器112將相位偏差產生器100的運行劃分成三個運行區：預充電區、正常區及S/H區時，輸入時鐘Fin 502、由PD 102輸出且被輸入到CP 104的所探測相位誤差ΔT信號504、電容器106的電壓（Vc）506及由S/H電路108保持的採樣電壓（Vs）508的時序圖。如圖5中所示，在預充電區期間，CP 104的預充電路徑以單位電流對電容器106進行充電。在一些實施例中，單位電流可為近似10微安培（micro amp，μA）到100微安培。在時間t0 處，第一開關404閉合且第一電流源402提供預充電電流I以對電容器106進行充電，此使得電容器電壓Vc從t0 到t1 增大。在一些實施例中，預充電區週期（t0 -t1 ）相同於輸入時鐘（Fin）週期（Tref）。因此，在預充電區期間，電容器106的電壓根據以下方程式而改變：ΔVc = I/C x Tref，其中I是單位電流I的量值，C是電容器106的電容且Tref是具有頻率Fin的輸入時鐘信號的週期。
相位偏差產生器100從時間t1 到時間t2 轉換成正常運行模式。在一些實施例中，正常運行週期相同於一個輸入時鐘（Fin）週期（Tref）。在正常運行區中，PD 102探測Fin與Fout之間的相位偏差（ΔT）並將ΔT提供到CP 104。CP 104通過使第一開關404斷開且使第四開關416閉合而轉換到正常運行模式，從而以流過第四電流源414的等於單位電流I的K倍的電流（KI）對電容器106進行放電，其中K是大於或等於2的整數。作為回應，電容器106提供電壓ΔVc，其中ΔVc = -(KI/C) x ΔT。因此，ΔVc反映Fin與Fout之間的相位延遲（ΔT）。
在正常運行區之後，相位偏差產生器100從時間t2 到時間t3 進入採樣及保持區。在一些實施例中，採樣及保持週期相同於一個輸入時鐘（Fin）週期（Tref）。在此週期期間，所有開關404、408、412及416處於斷開狀態，且S/H電路108將根據控制器112的控制而在預定時間對電容器106的電壓值進行採樣，並保持所述電壓值直到對下一電壓值進行採樣的下一採樣週期。所採樣的電壓值（Vs）接著被提供到VCDL 110，VCDL 110基於值Vs及目標Vs值508輸出相位差值ΔT。如圖5中所示，當Vs與目標Vs之間的差值為零（即，預充電期間的ΔVup 等於正常放電期間的ΔVdown ）時，相位偏差產生器100將處於穩定鎖定狀態。因此，在鎖定狀態中，ΔVup =ΔVdown ，此意味著(I x Tref)/C = (KI x ΔT)/C或Tref = K x ΔT。在一些實施例中，目標Vs值在t0 處等於Vc的值。如果Vs的值大於目標Vs值，則相位延遲（ΔT）太小且VCDL 110將增大延遲。如果Vs的值小於目標Vs值，則相位延遲（ΔT）太大且VCDL 110將減小延遲。在對Fout延遲作出任何調整之後，重複進行上述預充電運行、正常模式運行及S/H運行。
如果VCDL 110包括例如4個延遲線級，則ΔT = 4Δθ。由於如上所述，Tref= K x ΔT，因此如果將泵電流比率（K）設定成等於69，則會得到等於Tref/(4x69)或Tref/276的相位偏差Δθ。如果Tref = 10 ns，則Δθ等於近似30 ps，這是目標精密相位偏差的實例。然而，由於K的值大，因此此種方法在一些情形中可能會遇到電磁（electromagnetic，EM）問題，這是由於CP 104必須在非常短的時間（例如，~144 ps）內消耗大的電流（例如，~1.4 mA），從而導致可能的EM/電路問題。在一些實施例中，由CP 104消耗的電荷是預充電單位電流的K倍（例如，69 x 20μA= 1.4 mA）。
為解決以上所論述的EM問題，在一些實施例中，控制器112可將N個Fin週期分成3個區，其中N是大於或等於例如4的整數。圖6示出根據一些實施例的當將N個Fin時鐘週期劃分成預充電區、正常運行區及採樣及保持區時Fin 602、ΔT 604（由PD 102的輸出及CP 104的輸入反映）、Vc 606及Vs 608的時序圖。預充電區具有為一個Fin時鐘週期的週期或運行持續時間，正常運行區具有為N-2個時鐘週期的週期，且S/H區具有為一個時鐘週期的週期。換句話說，正常運行週期（t2-t1）的時長為N-2個時鐘週期。因此，在正常運行期間，CP 104將在等於Fin的N-2個時鐘週期的週期（即，(N-2) x Tref）內以單位電流的K倍（即，K x I）對電容器106進行放電。
如圖6中所示，在正常運行區中，ΔVc等於[(N-2)KI/C] x ΔT。舉例來說，如果VCDL 110包括4個延遲線級（即，ΔT = 4Δθ），且如果將泵電流比率（K）設定成等於3且N等於25，則可得到等於Tref/276的相位偏差Δθ，這是一個示例性設計目標。然而，在此實施例中，電流KI可在大得多的時間週期內放電，且因此在單個時鐘週期內放電的電流量可減小N-2倍。舉例來說，如果N = 25，則電流減小23倍，此會顯著減輕或解決以上所論述的EM問題。再次參照圖1，N的值可由用戶通過控制器112的輸入來設定。根據一些實施例，控制器112將基於此輸入來將正常運行區的時鐘週期的數目設定成N-2個週期。
圖7示出根據一些實施例的產生精密相位偏差的方法700的流程圖。在操作702處，在第一時間週期期間，基於先前確定的輸入時鐘信號（Fin）與輸出時鐘信號（Fout）之間的相位誤差（ΔT）以預定電流（I）對電容器進行充電，其中第一時間週期對應於輸入時鐘信號（Fin）的週期（Tref）。在操作704處，在第一時間週期之後的第二時間週期期間以K倍的預定電流（I）對電容器進行放電。在操作706處，在第三時間週期期間在預定時間對電容器的電壓（Vc）進行採樣，以提供採樣電壓（Vs）。在操作708處，將Vs與目標Vs值進行比較並確定Vs與目標Vs值之間的差值。在操作710處，基於Vs與目標Vs之間的差值而視需要對輸出時鐘信號（Fout）的延遲量（即，相位偏移量）進行調整。在操作712處，確定Fin與Fout之間的相位誤差（ΔT）。在操作712之後，方法700返回到操作702，在操作702中，使用在操作712期間獲得的相位誤差（ΔT）調整用於對電容器進行充電的充電參數（例如，第二時間週期期間充電的持續時間）。
在一些實施例中，由具有S個延遲線級的VCDL對Fout的延遲量進行調整，其中S是大於或等於2的整數。因此，相位誤差ΔT等於SΔθ，其中Δθ是VCDL的緊鄰的延遲線級的輸出信號之間的相位偏差。在一些實施例中，第二時間週期等於一個輸入時鐘週期，且Δθ等於Tref/(KxS)。在一些實施例中，第二時間週期等於N-2個輸入時鐘週期，且Δθ等於Tref/[K x (N-2) x S]。
在替代實施例中，如上所述，預充電模式可被替換為預放電模式，且正常運行可為充電運行而非放電運行。在此種替代實施例中，在預放電模式期間，第二開關408閉合，以經由第二電流源406為環路濾波器提供預放電路徑。接著，在正常運行模式期間，第三開關412閉合，以提供從第三電流源410到環路濾波器的電流KxI的正常充電路徑。所屬領域中的普通技術人員應理解，在此種替代實施例中相位偏差產生器100的運行原理實質上相同於以上參照圖5及圖6所論述的相位偏差產生器100的運行原理，以產生精密相位偏差。因此，此處不再對此種運行予以贅述。
如上所述，提供產生精密相位偏差的方法及設備。根據一些實施例，精密相位偏差輸出是可控的且由充電運行區與放電運行區之間的電流比率確定。所述方法及設備解決了現有方法需要大量延遲線級的缺點。如本文中所公開，VCDL中的延遲線級的數目可顯著減少（例如，從276個級減少到4個級，減少69倍）。另外，在一些實施例中，如上所述，可通過將N個時鐘運行週期劃分成1個預充電/預放電區、N-2個正常運行區及1個S/H區來改善精密相位偏差產生器的EM性能。
在一些實施例中，一種相位偏差產生器包括：相位探測器，被配置以探測所述相位偏差產生器的輸入時鐘信號與輸出時鐘信號之間的相位誤差；電荷泵，耦合到所述相位偏差產生器，所述電荷泵具有第一運行模式及第二運行模式，其中所述第一運行模式在第一時間週期期間提供第一電流路徑，且所述第二運行模式在所述第一時間週期之後的第二時間週期期間提供第二電流路徑；電容器，耦合到所述電荷泵，且被配置以由所述電荷泵進行充電及放電，其中所述電容器提供反映所述相位誤差的電壓位準；採樣及保持電路，耦合到所述電容器，被配置以在預定時間對所述電壓位準進行採樣且在所述第二時間週期之後的第三時間週期期間提供輸出電壓；以及壓控延遲線，耦合到所述採樣及保持電路，被配置以輸出所述輸出時鐘信號，其中所述VCDL包括M個延遲線級，所述M個延遲線級各自被配置以輸出相對於緊接的前一或後一延遲線級的信號輸出具有相位偏差偏移量的信號，且所述M個延遲線級中的最末延遲線級提供所述輸出時鐘信號，其中M是大於或等於2的整數，且由所述M個延遲線級輸出的相繼的信號之間的每一相位偏差等於所述相位誤差除以M。在一些實施例中，所述第一電流路徑被配置以傳導第一電流，且所述第二電流路徑被配置以傳導第二電流，其中所述第二電流大於所述第一電流。在一些實施例中，所述第二電流是所述第一電流的K倍，其中K是大於或等於2的整數。在一些實施例中，所述第一時間週期、所述第二時間週期、及所述第三時間週期中的每一者具有為所述輸入時鐘信號的一個週期的持續時間。在替代實施例中，所述第一時間週期及所述第三時間週期中的每一者具有為所述輸入時鐘信號的一個週期的持續時間，且所述第二時間週期具有為所述輸入時鐘信號的多個週期的持續時間。
在相關實施例中，所述第一電流路徑被配置以以所述第一電流（I）對所述電容器進行充電，且所述第二電流路徑被配置以以所述第二電流（KxI）對所述電容器進行放電。
在相關實施例中，所述第一電流路徑被配置以以所述第一電流（I）對所述電容器進行放電，且所述第二電流路徑被配置以以所述第二電流（KxI）對所述電容器進行充電。
在相關實施例中，所述相位偏差產生器還包括控制器，所述控制器耦合到所述電荷泵及所述採樣及保持電路，其中所述控制器被配置以控制所述電荷泵何時以所述第一運行模式運行及何時以所述第二運行模式運行、以及所述採樣及保持電路對所述電容器的所述電壓位準進行採樣的所述預定時間。
在另一些實施例中，一種相位偏差產生器包括：相位探測器，被配置以探測所述相位偏差產生器的輸入信號與輸出信號之間的相位誤差；電荷泵，耦合到所述相位偏差產生器，所述電荷泵具有預充電電流路徑及正常運行電流路徑，其中所述預充電電流路徑被配置以在第一時間週期期間傳導單位電流I，且所述正常運行電流路徑被配置以在所述第一時間週期之後的第二時間週期期間傳導電流KxI，其中K是大於1的整數；電容器，耦合到所述電荷泵，且被配置以由所述電荷泵進行充電及放電，其中所述電容器提供反映所述相位誤差的電壓位準；採樣及保持電路，耦合到所述電容器，被配置以在預定時間對所述電壓位準進行採樣且在所述第二時間週期之後的第三時間週期期間提供輸出電壓；以及壓控延遲線，耦合到所述採樣及保持電路，被配置以輸出所述輸出信號，其中所述VCDL包括M個延遲線級，所述M個延遲線級各自被配置以輸出相對於緊接的前一或後一延遲線級的信號輸出具有相位偏差偏移量的信號，且所述M個延遲線級中的最末延遲線級提供所述輸出信號，其中M是大於2的整數。
在相關實施例中，所述相位偏差產生器還包括控制器，所述控制器耦合到所述電荷泵及所述採樣及保持電路，其中所述控制器被配置以控制所述電荷泵何時在預充電區中運行及何時在正常運行區中運行、以及所述採樣及保持電路對所述電容器的所述電壓位準進行採樣的所述預定時間。
在相關實施例中，所述第一時間週期、所述第二時間週期、及所述第三時間週期中的每一者具有為所述輸入信號的一個週期的持續時間。
在相關實施例中，所述第一時間週期及所述第三時間週期中的每一者具有為所述輸入信號的一個週期的持續時間，且所述第二時間週期具有為所述輸入信號的多個週期的持續時間。
在相關實施例中，M等於4且由所述M個延遲線級輸出的相繼的信號之間的每一相位偏差等於所述相位誤差除以4。
在一些實施例中，一種產生相對於彼此具有相位偏差的多個信號的方法包括：在第一時間週期期間以第一電流對電容器進行充電；在所述第一時間週期之後的第二時間週期期間以第二電流對所述電容器進行放電，其中所述第二電流大於所述第一電流；在所述第二時間週期之後的第三時間週期期間對所述電容器的電壓位準進行採樣，以提供採樣電壓（Vs）；確定Vs與目標Vs值之間的差值；基於所述差值調整輸出時鐘信號的延遲；以及確定所述輸出時鐘信號與輸入時鐘信號之間的相位誤差，其中基於所述相位誤差調整用於對所述電容器進行充電的參數，且所述多個信號的相位偏差等於所述相位誤差除以M，其中M是大於或等於2的整數，其中M對應於壓控延遲線中的延遲線級的數目。
在相關實施例中，所述第二電流是所述第一電流的K倍，其中K是大於或等於2的整數。
在相關實施例中，所述第一時間週期、所述第二時間週期、及所述第三時間週期中的每一者具有為所述輸入時鐘信號的一個週期的持續時間。
在相關實施例中，所述第一時間週期及所述第三時間週期中的每一者具有為所述輸入時鐘信號的一個週期的持續時間，且所述第二時間週期具有為所述輸入時鐘信號的多個週期的持續時間。
在相關實施例中，M等於4且由M個延遲線級輸出的相繼的信號之間的每一相位偏差等於所述相位誤差除以4。
儘管以上已闡述了本公開的各種實施例，然而應理解，所述實施例僅作為例示呈現而非用於進行限制。同樣，各個圖式可繪示示例性架構或配置，提供所述架構或配置是為了使所屬領域中的普通技術人員能夠理解本公開的示例性特徵及功能。然而，所屬領域中的普通技術人員應理解，本公開並非僅限於所示出的示例性架構或配置，而是可使用各種替代架構及配置來實施。另外，如所屬領域中的普通技術人員應理解，一個實施例的一個或多個特徵可與本文中所述的另一實施例的一個或多個特徵進行組合。因此，本公開的廣度及範圍不應受上述示例性實施例中的任一示例性實施例限制。
還應理解，本文中每當使用例如「第一」、「第二」等稱謂來提及元件時均不是籠統地限制所述元件的數量或次序。而是，本文中使用這些稱謂作為區分兩個或更多個元件或區分元件的實例的便捷手段。因此，提及「第一元件」和「第二元件」並不意味著僅可採用兩個元件或者第一元件必須以某種方式在第二元件之前。
另外，所屬領域中的普通技術人員應理解，可使用各種不同的科技及技術中的任一種來表示資訊及信號。舉例來說，資料、指令、命令、資訊、信號、位元及符號（例如，在以上說明中可能提及的）可由電壓、電流、電磁波、磁場或磁性粒子、光學場或光學粒子或其任意組合來表示。
所屬領域中的普通技術人員還應理解，結合本文所公開的各個方面闡述的各種例示性邏輯區塊、模組、處理器、構件、電路、方法及功能中的任一者可由電子硬體（例如，數位實施形式、類比實施形式或兩者的組合）、韌件、包含指令的各種形式的程式或設計代碼（為方便起見，在本文中可被稱為「軟體」或「軟體模組」）或這些技術的任意組合來實施。
為清楚地例示硬體、韌件及軟體的此種可互換性，以上已對各種例示性元件、區塊、模組、電路及步驟在其功能方面進行了大體闡述。此種功能是被實施為硬體、韌件還是軟體、抑或被實施為這些技術的組合取決於具體應用及施加於整個系統的設計約束條件。所屬領域中的技術人員可針對每一具體應用以各種方式實施所闡述的功能，但此種實施決策不會導致脫離本公開的範圍。根據各種實施例，處理器、裝置、元件、電路、結構、機器、模組等可被配置以執行本文中所述的功能中的一個或多個功能。本文中針對規定操作或功能使用的用語「被配置以」或「被配置用於」是指處理器、裝置、元件、電路、結構、機器、模組、信號等被實體構造成、程式設計成、排列成和/或格式化成執行規定操作或功能。
另外，所屬領域中的普通技術人員應理解，本文中所述的各種例示性邏輯區塊、模組、裝置、元件及電路可在積體電路（IC）內實施或由積體電路（IC）執行，所述積體電路可包括數位訊號處理器（digital signal processor，DSP）、應用專用積體電路（application specific integrated circuit，ASIC）、現場可程式閘陣列（field programmable gate array，FPGA）或其他可程式設計邏輯裝置、或其任意組合。邏輯區塊、模組及電路還可包括天線和/或收發器，以與網路內或裝置內的各種元件進行通信。被程式設計成執行本文中的功能的處理器將變成專門程式設計的或專用的處理器，且可被實施為計算裝置的組合，例如DSP與微處理器的組合、多個微處理器、一個或多個微處理器與DSP核的結合、或者執行本文中所述的功能的任何其他合適的配置。
如果以軟體的形式實施，則所述功能可作為一個或多個指令或代碼儲存在電腦可讀媒體上。因此，本文中所公開的方法或演算法的步驟可被實施為儲存在電腦可讀媒體上的軟體。電腦可讀媒體包括電腦儲存媒體及通信媒體二者，包括任何可能夠將電腦程式或代碼從一個地方傳遞到另一地方的任何媒體。儲存媒體可為可由電腦存取的任何可用媒體。作為示例而非限制，這種電腦可讀媒體可包括隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、電可除程式化唯讀記憶體 （electrically erasable programmable read-only memory，EEPROM）、唯讀光碟（compact disk- ROM，CD-ROM）或其他光碟記憶體裝置、磁碟記憶體裝置或其他磁性記憶體裝置、或者可用於以指令或資料結構的形式儲存所期望的程式碼且可由電腦存取的任何其他媒體。
在本文件中，本文中使用的用語「模組」是指用於執行本文中所述的相關功能的軟體、韌件、硬體以及這些元件的任意組合。另外，為便於論述，各種模組被闡述為離散模組；然而，對於所屬領域中的普通技術人員來說顯而易見的是，可將兩個或更多個模組組合形成單個模組，由所述單個模組執行根據本公開的實施例的相關功能。
對本公開中所述的實施方式的各種修改對於所屬領域中的技術人員來說將顯而易見，且在不背離本公開的範圍的條件下，本文中所定義的一般原理也可應用於其他實施方式。因此，本公開並非旨在僅限於本文中所示的實施方式，而是符合與在以上申請專利範圍中所述的本文中所公開的新穎特徵及原理一致的最寬範圍。
100:相位偏差產生器 102:相位探測器（PD） 104:增強型電荷泵（CP）/電荷泵（CP） 106:電容器/環路濾波器 108:採樣/保持（S/H）電路 110:壓控延遲線（VCDL） 112:控制器 114:回饋路徑 202:第一緩衝器/第一延遲線級 204:第二緩衝器/第二延遲線級 206:第三緩衝器/第三延遲線級 208:第四緩衝器 302:輸入信號 304:第一信號 306:第二信號 308:第三信號 402:第一電流源 404:第一開關/開關 406:第二電流源 408:第二開關/開關 410:第三電流源 412:第三開關/開關 414:第四電流源 416:第四開關/開關 502:輸入時鐘Fin 504:相位誤差ΔT信號 506、606:電壓（Vc） 508、608:採樣電壓（Vs） 602:Fin 604:ΔT 700:方法 702、704、706、708、710、712:操作 Fin:輸入時鐘頻率/輸入信號/輸入時鐘/頻率/輸入時鐘信號 Fout:輸出時鐘頻率/輸出/輸出時鐘信號 I:預充電電流/預放電電流/單位電流/預定電流 N:程式設計值/可選的輸入 t0、t1、t2、t3:時間 Tref:週期/輸入時鐘（Fin）週期 Vc:電壓/電壓值/電容器電壓 Vs:延遲調諧信號/電壓/採樣電壓 ΔVup、ΔVdown:電壓 ΔT:延遲時間/總體延遲時間/相位誤差/相位偏差/相位差值 Δθ:延遲/相位偏差/延遲時間
以下參照以下圖式詳細闡述本公開的各種示例性實施例。提供圖式僅是出於例示目的且這些圖式僅繪示本公開的示例性實施例以有助於讀者理解本公開。因此，所述圖式不應被視為限制本公開的廣度、範圍或適用性。應注意，為使例示清楚及容易起見，這些圖式並未按比例繪製。 圖1是根據本公開一些實施例的相位偏差產生器的方塊圖。 圖2是根據一些實施例的具有四個延遲線級的壓控延遲線（VCDL）的示意圖。 圖3示出根據一些實施例的圖2所示VCDL的輸入信號（Fin）及三個延遲輸出信號的時序圖。 圖4是根據一些實施例的具有預充電電流路徑及正常運行電流路徑的電荷泵（CP）的示意圖。 圖5示出根據一些實施例的被劃分成三個運行區的相位偏差產生器的三個時鐘運行週期的信號的時序圖。 圖6示出根據一些實施例的被劃分成三個運行區的相位偏差產生器的N個時鐘週期的信號的時序圖，其中N是大於3的整數。 圖7示出根據一些實施例的產生精密相位偏差的方法的流程圖。
100:相位偏差產生器
102:相位探測器(PD)
104:增強型電荷泵(CP)/電荷泵(CP)
106:電容器/環路濾波器
108:採樣/保持(S/H)電路
110:壓控延遲線(VCDL)
112:控制器
114:回饋路徑
Fin:輸入時鐘頻率/輸入信號/輸入時鐘/頻率/輸入時鐘信號
Fout:輸出時鐘頻率/輸出/輸出時鐘信號
N:程式設計值/可選的輸入

Claims (10)

  1. 一種相位偏差產生器，包括：相位探測器，被配置以探測所述相位偏差產生器的輸入時鐘信號與輸出時鐘信號之間的相位誤差；電荷泵，耦合到所述相位偏差產生器，所述電荷泵具有第一運行模式及第二運行模式，其中所述第一運行模式在第一時間週期期間提供第一電流路徑，且所述第二運行模式在所述第一時間週期之後的第二時間週期期間提供第二電流路徑，其中所述第一電流路徑被配置以傳導第一電流，且所述第二電流路徑被配置以傳導第二電流，其中所述第二電流大於所述第一電流；控制器，耦合到所述電荷泵，其中所述控制器被配置以控制所述電荷泵何時以所述第一運行模式運行及何時以所述第二運行模式運行；電容器，耦合到所述電荷泵，且被配置以由所述電荷泵進行充電及放電，其中所述電容器提供反映所述相位誤差的電壓位準；以及採樣及保持電路，耦合到所述電容器，被配置以在預定時間對所述電壓位準進行採樣且在所述第二時間週期之後的第三時間週期期間提供輸出電壓。
  2. 如申請專利範圍第1項所述的相位偏差產生器，其中所述第二電流是所述第一電流的K倍，其中K是大於或等於2的整數。
  3. 如申請專利範圍第1項所述的相位偏差產生器，其中所述控制器耦合到所述採樣及保持電路，還被配置以控制所述採樣及保持電路對所述電容器的所述電壓位準進行採樣的所述預定時間。
  4. 如申請專利範圍第1項所述的相位偏差產生器，其中所述第一時間週期、所述第二時間週期、及所述第三時間週期中的每一者具有為所述輸入時鐘信號的一個週期的持續時間。
  5. 如申請專利範圍第1項所述的相位偏差產生器，還包括：壓控延遲線，耦合到所述採樣及保持電路，被配置以輸出所述輸出時鐘信號，其中所述壓控延遲線包括M個延遲線級，所述M個延遲線級各自被配置以輸出相對於緊接的前一或後一延遲線級的信號輸出具有相位偏差偏移量的信號，且所述M個延遲線級中的最末延遲線級提供所述輸出時鐘信號，其中M是大於或等於2的整數，且由所述M個延遲線級輸出的相繼的信號之間的每一相位偏差等於所述相位誤差除以M。
  6. 一種相位偏差產生器，包括：相位探測器，被配置以探測所述相位偏差產生器的輸入信號與輸出信號之間的相位誤差；電荷泵，耦合到所述相位偏差產生器，所述電荷泵具有預充電電流路徑及正常運行電流路徑，其中所述預充電電流路徑被配置以在第一時間週期期間傳導單位電流I，且所述正常運行電流路徑被配置以在所述第一時間週期之後的第二時間週期期間傳導電 流KXI，其中K是大於1的整數；電容器，耦合到所述電荷泵，且被配置以由所述電荷泵進行充電及放電，其中所述電容器提供反映所述相位誤差的電壓位準；採樣及保持電路，耦合到所述電容器，被配置以在預定時間對所述電壓位準進行採樣且在所述第二時間週期之後的第三時間週期期間提供輸出電壓；以及壓控延遲線，耦合到所述採樣及保持電路，被配置以輸出所述輸出信號，其中所述壓控延遲線包括M個延遲線級，所述M個延遲線級各自被配置以輸出相對於緊接的前一或後一延遲線級的信號輸出具有相位偏差偏移量的信號，且所述M個延遲線級中的最末延遲線級提供所述輸出信號，其中M是大於2的整數。
  7. 如申請專利範圍第6項所述的相位偏差產生器，還包括控制器，所述控制器耦合到所述電荷泵及所述採樣及保持電路，其中所述控制器被配置以控制所述電荷泵何時在預充電區中運行及何時在正常運行區中運行、以及所述採樣及保持電路對所述電容器的所述電壓位準進行採樣的所述預定時間。
  8. 一種產生多個信號的方法，所述方法包括：在第一時間週期期間以第一電流對電容器進行充電；在所述第一時間週期之後的第二時間週期期間以第二電流對所述電容器進行放電，其中所述第二電流大於所述第一電流；在所述第二時間週期之後的第三時間週期期間對所述電容器的電壓位準進行採樣，以提供採樣電壓； 確定所述採樣電壓與目標採樣電壓值之間的差值；基於所述差值調整輸出時鐘信號的延遲；以及確定所述輸出時鐘信號與輸入時鐘信號之間的相位誤差。
  9. 如申請專利範圍第8項所述的方法，其中基於所述相位誤差調整用於對所述電容器進行充電的參數，且所述多個信號的相位偏差等於所述相位誤差除以M，其中M對應於壓控延遲線中的延遲線級的數目。
  10. 如申請專利範圍第8項所述的方法，其中所述第二電流是所述第一電流的K倍，其中K是大於或等於2的整數。
TW108133874A 2018-09-21 2019-09-19 相位偏差產生器 TWI724551B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862734427P 2018-09-21 2018-09-21
US62/734,427 2018-09-21
US16/436,761 US10848138B2 (en) 2018-09-21 2019-06-10 Method and apparatus for precision phase skew generation
US16/436,761 2019-06-10

Publications (2)

Publication Number Publication Date
TW202013882A TW202013882A (zh) 2020-04-01
TWI724551B true TWI724551B (zh) 2021-04-11

Family

ID=69885059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133874A TWI724551B (zh) 2018-09-21 2019-09-19 相位偏差產生器

Country Status (3)

Country Link
US (3) US10848138B2 (zh)
CN (1) CN110943736B (zh)
TW (1) TWI724551B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10965293B1 (en) 2020-01-17 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage controlled delay line gain calibration

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036525A1 (en) * 2000-08-07 2002-03-28 Samsung Electronics Co., Ltd. Circuit for synchronizing frequencies of clock signals
TW200733566A (en) * 2006-02-01 2007-09-01 Wolfson Microelectronics Plc Delay-locked loop circuits
US20070216489A1 (en) * 2006-03-02 2007-09-20 Texas Instruments Incorporated Systems and methods for suppressing feedback and reference noise in a phase lock loop circuit
CN102210102A (zh) * 2008-11-12 2011-10-05 高通股份有限公司 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术
US8427205B1 (en) * 2011-12-16 2013-04-23 Motorola Solutions, Inc. Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer
TW201414208A (zh) * 2012-09-27 2014-04-01 Himax Tech Ltd 具電流補償機制的鎖相迴路及其方法
CN105071799A (zh) * 2015-08-21 2015-11-18 东南大学 一种采用新型错误锁定检测电路的延迟锁相环
TW201832039A (zh) * 2017-02-17 2018-09-01 旺宏電子股份有限公司 低壓差穩壓裝置及其操作方法
US10523218B2 (en) * 2017-04-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Track-and-hold charge pump and PLL

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801076B1 (en) * 2000-04-28 2004-10-05 Micron Technology, Inc. High output high efficiency low voltage charge pump
US6704383B2 (en) * 2001-03-20 2004-03-09 Gct Semiconductor, Inc. Sample and hold type fractional-N frequency synthesizer
US8000428B2 (en) 2001-11-27 2011-08-16 Texas Instruments Incorporated All-digital frequency synthesis with DCO gain calculation
CN100353670C (zh) * 2002-08-22 2007-12-05 联发科技股份有限公司 差动式电荷泵
US7019571B2 (en) * 2004-03-31 2006-03-28 Silicon Laboratories, Inc. Frequency synthesizer for a wireless communication system
US7301380B2 (en) * 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
US7808418B2 (en) 2008-03-03 2010-10-05 Qualcomm Incorporated High-speed time-to-digital converter
TWI474624B (zh) * 2010-07-20 2015-02-21 Etron Technology Inc 雙迴路控制的鎖相迴路
US8198929B2 (en) 2010-08-31 2012-06-12 Intel Corporation Dynamic element matching for time-to-digital converters
US8400199B2 (en) * 2010-11-26 2013-03-19 Mediatek Inc. Charge pump, phase frequency detector and charge pump methods
CN102594131B (zh) * 2011-01-07 2015-11-25 联咏科技股份有限公司 电荷泵电路及应用其的驱动集成电路
CN102651647B (zh) * 2011-02-23 2015-01-07 联咏科技股份有限公司 延迟锁相回路及时脉信号产生方法
US8373472B2 (en) 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment
US8829982B2 (en) * 2011-07-28 2014-09-09 Intel Corporation System incorporating power supply rejection circuitry and related method
CN102571081B (zh) * 2011-12-31 2014-08-13 上海贝岭股份有限公司 一种延迟锁定环电路
US9225562B2 (en) 2012-02-27 2015-12-29 Intel Deutschland Gmbh Digital wideband closed loop phase modulator with modulation gain calibration
US9450592B2 (en) * 2012-04-13 2016-09-20 Intel Corporation Frequency control system with dual-input bias generator to separately receive management and operational controls
US8390349B1 (en) 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US8773182B1 (en) 2013-02-01 2014-07-08 Intel Corporation Stochastic beating time-to-digital converter (TDC)
US8970420B2 (en) 2013-03-15 2015-03-03 Intel Mobile Communications GmbH Bipolar time-to-digital converter
CN104143907B (zh) * 2014-08-15 2017-10-31 中国科学院微电子研究所 非连续性电流控制的双环电荷泵控制电路
WO2016029000A2 (en) 2014-08-20 2016-02-25 Zaretsky, Howard Split transformer based lc-tank digitally controlled oscillator
CN104202048B (zh) * 2014-08-27 2017-05-17 中国科学技术大学 一种宽带全集成锁相环频率综合器
WO2016124226A1 (en) 2015-02-03 2016-08-11 Huawei Technologies Co., Ltd. Time-to-digital converter
KR102418966B1 (ko) 2016-01-11 2022-07-11 한국전자통신연구원 디지털 위상 고정 루프 및 그의 구동방법
US10523219B2 (en) 2016-03-04 2019-12-31 Sony Corporation Phase locked loop and control method therefor
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
EP3340468B1 (en) 2016-12-22 2023-12-06 NXP USA, Inc. Tdc, digital synthesizer, communication unit and method therefor
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
CN110383185B (zh) 2017-03-02 2022-03-18 英特尔公司 时间到数字转换器、数字锁相环、用于操作时间到数字转换器的方法和用于数字锁相环的方法
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation
KR101938674B1 (ko) * 2017-11-27 2019-01-15 주식회사 아나패스 위상 고정 루프 및 지연 고정 루프
FR3076128B1 (fr) 2017-12-26 2021-09-10 Commissariat Energie Atomique Boucle a verrouillage de retard numerique
US10516401B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US10928447B2 (en) 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Built-in self test circuit for measuring phase noise of a phase locked loop
US10725433B2 (en) 2018-12-04 2020-07-28 Sharp Kabushiki Kaisha Time-to-digital conversion circuitry
US10763869B2 (en) 2018-12-14 2020-09-01 Silicon Laboratories Inc. Apparatus for digital frequency synthesizers and associated methods
US10831159B2 (en) 2018-12-14 2020-11-10 Silicon Laboratories Inc. Apparatus for time-to-digital converters and associated methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036525A1 (en) * 2000-08-07 2002-03-28 Samsung Electronics Co., Ltd. Circuit for synchronizing frequencies of clock signals
TW200733566A (en) * 2006-02-01 2007-09-01 Wolfson Microelectronics Plc Delay-locked loop circuits
US20070216489A1 (en) * 2006-03-02 2007-09-20 Texas Instruments Incorporated Systems and methods for suppressing feedback and reference noise in a phase lock loop circuit
CN102210102A (zh) * 2008-11-12 2011-10-05 高通股份有限公司 用于使因锁相环路电路中电荷泵泄漏而造成的控制电压纹波最小化的技术
US8427205B1 (en) * 2011-12-16 2013-04-23 Motorola Solutions, Inc. Method and apparatus for fast frequency locking in a closed loop based frequency synthesizer
TW201414208A (zh) * 2012-09-27 2014-04-01 Himax Tech Ltd 具電流補償機制的鎖相迴路及其方法
CN105071799A (zh) * 2015-08-21 2015-11-18 东南大学 一种采用新型错误锁定检测电路的延迟锁相环
TW201832039A (zh) * 2017-02-17 2018-09-01 旺宏電子股份有限公司 低壓差穩壓裝置及其操作方法
US10523218B2 (en) * 2017-04-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Track-and-hold charge pump and PLL

Also Published As

Publication number Publication date
US20200099371A1 (en) 2020-03-26
US10848138B2 (en) 2020-11-24
US20220131536A1 (en) 2022-04-28
CN110943736A (zh) 2020-03-31
CN110943736B (zh) 2023-12-01
US20210075412A1 (en) 2021-03-11
TW202013882A (zh) 2020-04-01
US11664793B2 (en) 2023-05-30
US11228304B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US7372310B2 (en) Digital frequency-multiplying DLLs
USRE46231E1 (en) Duty detection circuit, clock generation circuit including the duty detection circuit, and semiconductor device
US7956659B2 (en) Semiconductor memory device capable of easily performing delay locking operation under high frequency system clock
KR100541685B1 (ko) 지연 동기 루프 장치
US5990715A (en) Semiconductor integrated circuit using a synchronized control signal
KR20180134546A (ko) 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치
CN101222227A (zh) 延时锁定环电路以及从其产生倍频时钟的方法
EP1639709A2 (en) Start up circuit for delay locked loop
CN101171751B (zh) 用于根据回路频率控制延迟或锁相回路的设备和方法
US6801070B2 (en) Measure-controlled circuit with frequency control
TWI724551B (zh) 相位偏差產生器
US7986177B2 (en) Semiconductor device
KR20060032410A (ko) 외부 클럭 신호의 주파수에 순응하는 발진기를 이용하는지연 동기 루프 및 방법
US20250147468A1 (en) Time to digital converter (tdc) circuit with self-adaptive time granularity and related methods
TW202318806A (zh) 具有分段延遲電路的延遲鎖相迴路
CN101053197B (zh) 用于数字相位转换器的方法和装置
CN110534142B (zh) 同步电路及与同步电路相关的方法
WO2025096124A1 (en) Digital phase-locked loops (pll) including closed-loop time-to-digital converter (tdc) gain calibration circuits and related methods
US20060273834A1 (en) Delay locked loop and method for setting a delay chain
US12334942B2 (en) Phase locked loop having fast lock function
US20080186781A1 (en) Semiconductor memory device
JP2020120213A (ja) 位相同期回路
JP2004201348A (ja) 半導体集積回路