[go: up one dir, main page]

TWI723062B - 半導體元件結構及其製作方法 - Google Patents

半導體元件結構及其製作方法 Download PDF

Info

Publication number
TWI723062B
TWI723062B TW105134699A TW105134699A TWI723062B TW I723062 B TWI723062 B TW I723062B TW 105134699 A TW105134699 A TW 105134699A TW 105134699 A TW105134699 A TW 105134699A TW I723062 B TWI723062 B TW I723062B
Authority
TW
Taiwan
Prior art keywords
gate
inclined surface
groove
top surface
trench
Prior art date
Application number
TW105134699A
Other languages
English (en)
Other versions
TW201725718A (zh
Inventor
許世祿
謝炳邦
林玉珠
周君冠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201725718A publication Critical patent/TW201725718A/zh
Application granted granted Critical
Publication of TWI723062B publication Critical patent/TWI723062B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D64/01326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10P50/242—
    • H10P50/244—
    • H10P50/694—
    • H10W10/0145—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種半導體元件結構，包括：一基板，具有圍繞基板的一主動島狀結構的一溝槽，其中，主動島狀結構具有一頂面、一側壁與將頂面連接至側壁的一傾斜面，傾斜面相對於頂面以一第一角度傾斜，側壁相對於頂面以一第二角度傾斜，以及第一角度大於第二角度；一絕緣結構，位於溝槽中；一閘絕緣層，位於頂面與傾斜面上方；以及一閘極，位於閘絕緣層與絕緣結構上方，其中，閘極橫跨主動島狀結構。

Description

半導體元件結構及其製作方法
本揭露係關於半導體元件結構及其形成方法。
半導體積體電路(IC)工業已經經歷了快速成長。IC材料與設計的技術進步已經製造出多個世代的IC。每一代都比上一代具有更小與更複雜的電路。然而，這些進步已增加了加工與生產IC的複雜度。
在IC發展的過程中，功能密度(即，單位晶片面積中內連線元件的數量)增加且幾何尺寸(即，製程可以製造的最小的元件(或線))減少。這種縮小尺寸的製程可提高生產效率與降低相關成本。
然而，由於特徵尺寸持續減小，製程變得越來越難以進行。因此，形成尺寸越來越小且又可靠的半導體元件是一種挑戰。
本揭露提供了一種半導體元件結構，包括：一基板，具有圍繞基板的一主動島狀結構的一溝槽，其中，主動島狀結構具有一頂面、一側壁、與將頂面連接至側壁的一傾斜面，傾斜面相對於頂面以第一角度傾斜，側壁相對於頂面以第 二角度傾斜，以及第一角度大於第二角度；一絕緣結構，位於溝槽中；一閘絕緣層，位於頂面與傾斜面上；以及一閘極，位於閘絕緣層與絕緣結構上，其中，閘極橫跨主動島狀結構。
本揭露還提供了一種半導體元件結構，包括：一基板，具有圍繞基板的一主動島狀結構的一溝槽，其中，主動島狀結構具有一頂面、一側壁、與位於頂面與側壁之間的一傾斜面，傾斜面相對於頂面以一第一角度傾斜，側壁相對於頂面以一第二角度傾斜，第一角度大於第二角度，以及頂面、側壁與傾斜面是基本上平坦的表面；一絕緣結構，位於溝槽中；一閘絕緣層，位於頂面與傾斜面上方；以及一閘極，位於閘絕緣層與絕緣結構上，其中，閘極橫跨主動島狀結構。
本揭露還提供了一種用於形成半導體元件結構的方法，包括：在一基板中形成一第一溝槽，其中，第一溝槽圍繞基板的一第一部分，第一部分具有一頂面與一傾斜面，傾斜面將頂面連接至第一溝槽的一底面，並且傾斜面相對於頂面以一第一角度傾斜；移除基板之位於底面下方的一第二部分以形成位於第一溝槽下方並且連接第一溝槽的第二溝槽，其中，第二溝槽圍繞基板的位於第一部分下方的一第三部分，第三部分具有一側壁，側壁相對於頂面以一第二角度傾斜，並且第一角度大於第二角度；在溝槽中形成一絕緣結構；在頂面與傾斜面上形成一閘絕緣層；以及在閘絕緣層與絕緣結構上形成一閘極，其中，閘極橫跨第一部分。
為讓本揭露之上述與其他目的、特徵、與優點能 更明顯易懂，下文特舉出示範實施例，並配合所附圖式，作詳細說明如下：
100:半導體元件結構
110:基板
111:摻雜區
112、116a、117a、118a:頂面
114、119、T:溝槽
114a、119a:底面
116、117、118、216、217、218:基板的部分
116b、117b、118b:傾斜面
120、130:罩幕層
122、132、142、152:開口
140:抗反射層
150:光阻層
160:絕緣結構
160a:絕緣層
172、174、176:閘絕緣層
172a、172b、174a、174b、176a、176b:閘絕緣層的部分
180:閘極
180a:閘極材料層
190:間隔層
216a、217a、218a:側壁
A1、A2、A3:主動島狀結構
D1:第一深度
D2:第二深度
G:閘極堆
L1、L2、L3、L4、L5、L6:長度
R1、R2、R3、R4、R5、R6:稜線
SW:閘極堆的側壁
T1、T2:厚度
TC1、TC2、TC3:頂角
S:電晶體元件
θ 1:第一角度
θ 2:第二角度
θ 3:第三角度
本揭示可配合圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準實施，各個特徵並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個特徵的尺寸。
第1A圖至第1M圖為一些實施例之形成一半導體元件結構的製程的各階段剖面圖。
第2A圖為一些實施例之第1E圖的半導體元件結構的上視圖。
第2B圖為一些實施例之第1F圖的半導體元件結構的上視圖。
第2C圖為一些實施例之第1M圖的半導體元件結構的上視圖。
第3圖為一些實施例之第1F圖的基板的立體圖。
第4A圖至第4D圖為一些實施例之用於形成一半導體元件結構的製程的各個階段的剖面圖。
第5圖為一些實施例之第4D圖的半導體元件結構的上視圖。
第6圖為一些實施例之第5圖中的半導體元件結構沿著剖線I-I’的剖面圖。
以下揭露內容提供了許多不同實施例或例子用以 實現所提供主題的不同特徵。以下描述元件與排列的具體實例以簡化本揭露。當然，這些僅僅是例子而並非用以限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件與第二部件直接接觸的實施例，並且也可以包括在第一部件與第二部件之間形成附加部件使得第一部件與第二部件不直接接觸的實施例。此外，本揭露可以在不同的實施例中重複標號及/或名詞。此重複是出於簡明與清楚的目的，而非代表所討論的各個實施例及/或結構之間的關係。
而且，為便於描述，在此可以使用例如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等空間上的相對名詞，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關係。除了圖中所示的方位外，空間相對位置旨在包括元件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，並且本文使用的空間相對描述可以同樣地作相應的解釋。應該理解，可以在製程之前、期間與之後提供額外的處理製程，且其他實施例的方法可以取替或刪除前述的一些操作。
第1A圖至第1M圖為一些實施例之形成一半導體元件結構的製程的各階段剖面圖。如第1A圖所示，在一些實施例中，提供基板110。基板110例如包括半導體基板。半導體基板例如包括半導體晶圓(例如矽晶圓)或半導體晶圓的一部分。
在一些實施例中，基板110由元素半導體材料製成，元素半導體材料包括單晶結構、多晶結構、或非晶結構的 矽或鍺。在一些其他實施例中，基板110由化合物半導體製成，化合物半導體例如為碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體(例如SiGe或GaAsP)、或前述之組合。基板110也可以包括多層半導體、絕緣體上半導體(SOI)(例如絕緣體上矽或絕緣體上鍺)、或前述之組合。
如第1A圖所示，在一些實施例中，在基板110的一頂面112上沉積一罩幕層120。在一些實施例中，罩幕層120包括氧化物(例如氧化矽)。在一些實施例中，使用化學氣相沉積製程或物理氣相沉積製程沉積罩幕層120。
如第1A圖所示，在一些實施例中，在罩幕層120上沉積一罩幕層130。在一些實施例中，罩幕層120與130由不同的材料製成。在一些實施例中，罩幕層130比罩幕層120厚。在一些實施例中，罩幕層130包括氮化物(例如氮化矽)。在一些實施例中，使用化學氣相沉積製程或物理氣相沉積製程沉積罩幕層130。
如第1A圖所示，在一些實施例中，在罩幕層130上形成一抗反射層140。抗反射層140包括氮氧化矽(SiON)或另一合適的材料。在一些實施例中，使用化學氣相沉積製程或物理氣相沉積製程形成抗反射層140。
如第1B圖所示，在一些實施例中，在抗反射層140上形成一光阻層150。在一些實施例中，光阻層150具有多個開口152。在一些實施例中，開口152暴露一部分的抗反射層140。在一些實施例中，使用旋轉塗佈製程與微影製程形成光阻層 150。
如第1C圖所示，在一些實施例中，可通過開口152移除在開口152下方的抗反射層140與罩幕層130、120。在一些實施例中，移除製程包括乾式蝕刻製程。
在一些實施例中，在移除製程之後，抗反射層140具有位於開口152下方的多個開口142，罩幕層130具有位於開口152下方的多個開口132，並且罩幕層120具有位於開口152下方的多個開口122。在一些實施例中，開口152、142、132、122暴露部分的基板110。如第1D圖所示，在一些實施例中，移除光阻層150。
第2A圖為一些實施例之第1E圖的半導體元件結構的上視圖。第1E圖為一些實施例之第2A圖中的半導體元件結構100沿著剖線I-I’的剖面圖。
如第1E圖與第2A圖所示，在一些實施例中，進行一斜角蝕刻製程(taper etching process)以經由開口122、132、142移除基板110之被開口122、132、142所暴露出的部分。在一些實施例中，在斜角蝕刻製程之後，在基板110中形成一溝槽114。
在一些實施例中，斜角蝕刻製程包括電漿蝕刻製程。在一些實施例中，電漿蝕刻製程使用蝕刻氣體與高分子氣體。在一些實施例中，高分子氣體係用以在斜角蝕刻製程期間提供高分子以進行沉積。蝕刻氣體包括CF4、C4F6或另一合適的蝕刻氣體。高分子氣體包括CH2F2、CH3F、CHF3或另一合適 的高分子氣體。
在一些實施例中，溝槽114圍繞基板110的多個部分116、117、118。在一些實施例中，部分116具有一頂面116a與多個傾斜面116b。在一些實施例中，傾斜面116b相對於頂面116a以一第一角度θ 1傾斜。在一些實施例中，第一角度θ 1約為110°至160°。在一些實施例中，傾斜面116b連接頂面116a至溝槽114的底面114a。
在一些實施例中，部分117具有一頂面117a與多個傾斜面117b。在一些實施例中，傾斜面117b相對於頂面117a以第一角度θ 1傾斜。在一些實施例中，第一角度θ 1約為110°至160°。在一些實施例中，傾斜面117b連接頂面117a至溝槽114的底面114a。
在一些實施例中，部分118具有一頂面118a與多個傾斜面118b。在一些實施例中，傾斜面118b相對於頂面118a以第一角度θ 1傾斜。在一些實施例中，第一角度θ 1約為110°至160°。在一些實施例中，傾斜面118b連接頂面118a至溝槽114的底面114a。
第2B圖為一些實施例之第1F圖的半導體元件結構100的上視圖。第1F圖為一些實施例之第2B圖中的半導體元件結構100沿著剖線I-I’的剖面圖。第3圖為一些實施例之第1F圖的基板110的立體圖。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，通過開口122、132、142以及溝槽114移除基板110之在底 面114a下方的部分。在一些實施例中，在移除製程之後，在基板110中形成溝槽119。在一些實施例中，溝槽119在溝槽114下方。
在一些實施例中，溝槽119連接至溝槽114。在一些實施例中，溝槽114、119共同形成一溝槽T。在一些實施例中，溝槽119圍繞基板110的多個部分216、217、218。
在一些實施例中，部分216、217、218分別在部分116、117、118的下方。在一些實施例中，部分116、216共同形成一主動島狀結構(active island)A1。在一些實施例中，部分117、217共同形成一主動島狀結構A2。在一些實施例中，部分118、218共同形成一主動島狀結構A3。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，部分216具有多個側壁216a。在一些實施例中，側壁216a相對於頂面116a以一第二角度θ 2傾斜。在一些實施例中，第一角度θ 1大於第二角度θ 2。
在一些實施例中，第二角度θ 2約為90°至100°。在一些實施例中，傾斜面116b相對於側壁216a以一第三角度θ 3傾斜。在一些實施例中，第三角度θ 3約為110°至170°。
在一些實施例中，傾斜面116b連接頂面116a至其下的側壁216a。在一些實施例中，傾斜面116b直接連接頂面116a至其下的側壁216a。在一些實施例中，在傾斜面116b與頂面116a之間沒有其他的表面。在一些實施例中，在傾斜面116b與側壁216a之間沒有其他的表面。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，一稜線R1係位於頂面116a與傾斜面116b之間。在一些實施例中，稜線R2係位於傾斜面116b與側壁216a之間。在一些實施例中，稜線R1與R2彼此分離。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，部分217具有多個側壁217a。在一些實施例中，側壁217a相對於頂面117a以一第二角度θ 2傾斜。在一些實施例中，第一角度θ 1大於第二角度θ 2。
在一些實施例中，第二角度θ 2約為90°至100°。在一些實施例中，傾斜面117b相對於側壁217a以一第三角度θ 3傾斜。在一些實施例中，第三角度θ 3約為110°至170°。
若是第一角度θ 1小於110°，則主動島狀結構A1、A2、A3的頂角TC1、TC2、TC3處的應力會太大而造成之後形成在傾斜面116b、117b、118b上的閘絕緣層的厚度小於之後形成在頂面116a、117a、118a上的閘絕緣層的厚度。若是第一角度θ 1大於160°(即，第三角度θ 3小於120°)，則主動島狀結構A1、A2、A3的頂角TC1、TC2、TC3處的應力會太大而造成之後形成在傾斜面116b、117b、118b上的閘絕緣層的厚度小於之後形成在頂面116a、117a、118a上的閘絕緣層的厚度。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，一稜線R3係位於頂面117a與傾斜面117b之間。在一些實施例中，稜線R4係位於傾斜面117b與側壁217a之間。在一些實施例中，稜線R3與R4彼此分離。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，部分218具有側壁218a。在一些實施例中，側壁218a相對於頂面118a以第二角度θ 2傾斜。在一些實施例中，第一角度θ 1大於第二角度θ 2。
在一些實施例中，第二角度θ 2約為90°至100°。在一些實施例中，傾斜面118b相對於側壁218a以一第三角度θ 3傾斜。在一些實施例中，第三角度θ 3約為110°至170°。
如第1F圖、第2B圖與第3圖所示，在一些實施例中，一稜線R5係位於頂面118a與傾斜面118b之間。在一些實施例中，稜線R6係位於傾斜面118b與側壁218a之間。在一些實施例中，稜線R5與R6彼此分離。在一些實施例中，頂面116a、117a與118a、側壁216a、217a、218a、以及傾斜面116b、117b、118b大抵上都是平坦的表面。
在一些實施例中，移除製程包括電漿蝕刻製程。在一些實施例中，電漿蝕刻製程使用蝕刻氣體。在一些實施例中，電漿蝕刻製程還使用一高分子氣體。在一些實施例中，在電漿蝕刻製程期間，高分子氣體係用以提供高分子以進行沉積。蝕刻氣體包括CF4、C4F6、或另一合適的蝕刻氣體。高分子氣體包括CH2F2、CH3F、CHF3、或另一合適的高分子氣體。
在一些實施例中，在斜角蝕刻製程中使用的高分子氣體具有第一濃度，在形成溝槽119的移除製程中使用的高分子氣體具有第二濃度，第一濃度大於第二濃度。因此，相對於溝槽119的底面119a與頂面116a、117a與118a，傾斜面116b 比側壁216a更加傾斜，傾斜面117b比側壁217a更加傾斜，並且傾斜面118b比側壁218a更加傾斜。
如第1G圖所示，在一些實施例中，在基板110上沉積絕緣層160a以填充溝槽114與119。在一些實施例中，絕緣層160a填滿開口122、132、142並且覆蓋抗反射層140、罩幕層120、130、與基板110。在一些實施例中，絕緣層160a包括氧化物(例如氧化矽)。可以化學氣相沉積(CVD)製程形成絕緣層160a。
如第1H圖所示，在一些實施例中，移除抗反射層140與在抗反射層140上的絕緣層160a。在一些實施例中，移除製程包括化學機械研磨(CMP)製程。如第1I圖所示，在一些實施例中，移除罩幕層130。在一些實施例中，移除製程包括濕式蝕刻製程。
在一些實施例中，鄰近傾斜面116b、117b、118b的溝槽T(即，溝槽114)具有一第一深度D1。在一些實施例中，鄰近側壁216a、217a、218a的溝槽T(即，溝槽119)具有一第二深度D2。在一些實施例中，第二深度D2大於第一深度D1。
在一些實施例中，傾斜面116b具有一長度L1。在一些實施例中，側壁216a具有一長度L2。在一些實施例中，長度L2大於長度L1。
在一些實施例中，傾斜面117b具有長度L3。在一些實施例中，側壁217a具有長度L4。在一些實施例中，長度L4大於長度L3。
在一些實施例中，傾斜面118b具有長度L5。在一些實施例中，側壁218a具有長度L6。在一些實施例中，長度L6大於長度L5。
如第1J圖所示，在一些實施例中，移除罩幕層120。在一些實施例中，移除製程包括乾式蝕刻製程及/或濕式蝕刻製程。在一些實施例中，移除製程也移除絕緣層160a的一上部以形成一絕緣結構160。
在一些實施例中，絕緣結構160不覆蓋傾斜面116b、117b、118b。在一些實施例中，絕緣結構160暴露整個傾斜面116b、117b、118b。在一些實施例中，絕緣結構160覆蓋側壁216a、217a、218a。
如第1K圖所示，在一些實施例中，閘絕緣層172、174、176分別形成在主動島狀結構A1、A2、A3上。在一些實施例中，閘絕緣層172、174、176包括氧化物(例如氧化矽)。
在一些實施例中，使用熱氧化製程形成閘絕緣層172、174、176。在一些實施例中，閘絕緣層172、174、176分別包括主動島狀結構A1、A2、A3的材料的氧化物。
斜角蝕刻製程在頂面116a與側壁216a之間形成傾斜面116b，且頂面116a與傾斜面116b之間的第一角度θ 1大於頂面116a與側壁216a之間的第二角度θ 2。因此，傾斜面116b的形成可以減小在主動島狀結構A1的頂角TC1處的應力。主動島狀結構A1的頂角TC1處的應力係來自於頂面116a與側壁216a之間的小角度θ 2。
減小頂角TC1處的應力可有助於在主動島狀結構A1的頂角TC1上形成閘絕緣層172。類似地，應力減小也有助於在主動島狀結構A2、A3的頂角TC2、TC3上形成閘絕緣層174、176。
在一些實施例中，閘絕緣層172覆蓋頂面116a、稜線R1、與傾斜面116b。在一些實施例中，閘絕緣層172連續性地覆蓋頂面116a、稜線R1、與傾斜面116b。在一些實施例中，閘絕緣層172是一連續的膜層。
在一些實施例中，閘絕緣層172包括部分172a、172b。在一些實施例中，部分172a在頂面116a上，並且部分172b在傾斜面116b上。在一些實施例中，部分172b具有厚度T1，並且部分172a具有厚度T2。在一些實施例中，厚度T1等於或大於厚度T2。
在一些實施例中，傾斜面116b具有(110)晶體方向(crystal orientation)。在一些實施例中，頂面116a具有(100)的晶體方向。在一些實施例中，(110)晶體方向的氧化速率大於(100)晶體方向的氧化速率。因此，在一些實施例中，厚度T1等於或大於厚度T2。
在一些實施例中，閘絕緣層174覆蓋頂面117a、稜線R3與傾斜面117b。在一些實施例中，閘絕緣層174連續性地覆蓋頂面117a、稜線R3與傾斜面117b。在一些實施例中，閘絕緣層174是一連續的膜層。
在一些實施例中，閘絕緣層174包括部分174a、 174b。在一些實施例中，部分174a在頂面117a上，並且部分174b在傾斜面117b上。在一些實施例中，部分174b具有厚度T3，並且部分174a具有厚度T4。在一些實施例中，厚度T3等於或大於厚度T4。
在一些實施例中，傾斜面117b具有(110)晶體方向。在一些實施例中，頂面117a具有(100)晶體方向。在一些實施例中，(110)晶體方向的氧化速率大於(100)晶體方向的氧化速率。在一些實施例中，厚度T3等於或大於厚度T4。
在一些實施例中，閘絕緣層176覆蓋頂面118a、稜線R5與傾斜面118b。在一些實施例中，閘絕緣層176連續性地覆蓋頂面118a、稜線R5與傾斜面118b。在一些實施例中，閘絕緣層176是一連續的膜層。
在一些實施例中，閘絕緣層176包括部分176a、176b。在一些實施例中，部分176a在頂面118a上，並且部分176b在傾斜面118b上。在一些實施例中，部分176b具有厚度T5，並且部分176a具有厚度T6。在一些實施例中，厚度T5等於或大於厚度T6。
在一些實施例中，傾斜面118b具有(110)晶體方向。在一些實施例中，頂面118a具有(100)的晶體方向。在一些實施例中，(110)晶體方向的氧化速率大於(100)晶體方向的氧化速率。因此，在一些實施例中，厚度T5等於或大於厚度T6。
如第1L圖所示，在一些實施例中，閘極材料層180a 沉積在閘絕緣層172、174、176上。在一些實施例中，使用化學氣相沉積製程或物理氣相沉積製程沉積一閘極材料層180a。閘極材料層180a包括多晶矽材料或另一合適的導電材料。
第2C圖是一些實施例之第1M圖的半導體元件結構100的上視圖。第1M圖是一些實施例之第2C圖中的半導體元件結構100沿著剖線I-I’的剖面圖。第4A圖為一些實施例之第2C圖中的半導體元件結構100沿著剖線II-II’的剖面圖。
如第1M圖、第2C圖與第4A圖所示，在一些實施例中，移除部分的閘絕緣層172、174、176以及閘極材料層180a。在一些實施例中，剩餘的閘極材料層180a在閘絕緣層172上形成一閘極180。在一些實施例中，閘極180與閘絕緣層172共同形成一閘極堆(gate stack)G。在一些實施例中，移除製程包括微影製程與蝕刻製程。
在一些實施例中，閘極180在閘絕緣層172與絕緣結構160上。在一些實施例中，閘極180橫跨主動島狀結構A1。在一些實施例中，閘絕緣層172直接接觸主動島狀結構A1、絕緣結構160、與閘極180。在一些實施例中，閘絕緣層172將閘極180與主動島狀結構A1分開。
形成傾斜面116b可有助於在主動島狀結構A1(特別是頂角TC1)上形成閘絕緣層172，且閘絕緣層172能夠使閘極180與主動島狀結構A1彼此電性絕緣。在一些實施例中，由於閘絕緣層172的在傾斜面116b上的厚度T1等於或大於閘絕緣 層172的在頂面116a上的厚度T2(如第1K圖所示)，故提高了在傾斜面116b上的閘絕緣層172的可靠度。
第4A圖至第4D圖為一些實施例之用於形成一半導體元件結構的製程的各個階段的剖面圖。在一些實施例中，在第4A圖的步驟之後，如第4B圖所示，在基板110上沉積一間隔層(spacer layer)190以覆蓋閘極堆G。在一些實施例中，使用化學氣相沉積製程沉積間隔層190。在一些實施例中，間隔層190包括絕緣材料，例如氧化矽或氮化矽。
如第4C圖所示，在一些實施例中，移除間隔層190的一部分。在一些實施例中，間隔層190留在閘極堆G的多個側壁SW上。在一些實施例中，間隔層190係用以電性隔離閘極180與其他元件，且間隔層190可在隨後的離子佈植製程中作為一罩幕層。在一些實施例中，移除製程包括非等向性蝕刻製程(例如乾式蝕刻製程)。
第5圖為一些實施例之第4D圖的半導體元件結構100的上視圖。第4D圖為一些實施例之第5圖中的半導體元件結構100沿著剖線II-II’的剖面圖。第6圖為一些實施例之第5圖中的半導體元件結構100沿著剖線I-I’的剖面圖。
如第4D圖、第5圖與第6圖所示，在一些實施例中，在半導體基板110中形成多個摻雜區111。在一些實施例中，摻雜區111的形成方法包括離子佈植製程。在一些實施例中，進行離子佈植製程以將p型摻雜物(例如，硼)或n型摻雜物(例如，磷)植入半導體基板110中。
在一些實施例中，摻雜區111是一摻雜的源極區與一摻雜的汲極區。在一些實施例中，閘極堆G係位於摻雜區111之間。閘極堆G、間隔層190、與摻雜區111構成一電晶體元件S。
在一些實施例中，由於傾斜面116b的形成可幫助在主動島狀結構A1上形成閘絕緣層172，以使閘絕緣層172的在傾斜面116b上的厚度T1等於或大於閘絕緣層172的在頂面116a上的厚度T2(如第6圖與第1K圖所示)，故提高了在傾斜面116b上的閘絕緣層172的可靠度。在一些其他的實施例中，電晶體元件S的閘極180可置換為金屬閘極。
在一些實施例中，提供了一種半導體元件結構及其形成方法。此方法(用於形成半導體元件結構)形成主動島狀結構的頂角的傾斜面以利於在主動島狀結構上(尤其是在頂角上)的閘絕緣層的形成。因此，提高了閘絕緣層的可靠度，並且也提高了包括此閘絕緣層的電晶體元件的良率。
根據本揭露的一個實施例，提供了一種半導體元件結構，包括：一基板，具有圍繞基板的一主動島狀結構的一溝槽，其中，主動島狀結構具有一頂面、一側壁、與將頂面連接至側壁的一傾斜面，傾斜面相對於頂面以第一角度傾斜，側壁相對於頂面以第二角度傾斜，以及第一角度大於第二角度；一絕緣結構，位於溝槽中；一閘絕緣層，位於頂面與傾斜面上；以及一閘極，位於閘絕緣層與絕緣結構上，其中，閘極橫跨主動島狀結構。
在上述半導體元件結構中，閘絕緣層具有第一部 分與第二部分，第一部分位於傾斜面上，第二部分位於頂面上，以及第一部分的第一厚度等於或大於第二部分的第二厚度。
在上述半導體元件結構中，閘絕緣層是一連續的膜層。
在上述半導體元件結構中，閘絕緣層直接接觸主動島狀結構、絕緣結構、與閘極，並且閘絕緣層將閘極與主動島狀結構分開。
在上述半導體元件結構中，絕緣結構不覆蓋傾斜面。
在上述半導體元件結構中，第一角度約為110°至160°。
在上述半導體元件結構中，閘絕緣層包括主動島狀結構的材料的氧化物。
在上述半導體元件結構中，傾斜面包括(110)晶體方向。
根據本揭露的另一實施例，還提供了一種半導體元件結構，包括：一基板，具有圍繞基板的一主動島狀結構的一溝槽，其中，主動島狀結構具有一頂面、一側壁、與位於頂面與側壁之間的一傾斜面，傾斜面相對於頂面以一第一角度傾斜，側壁相對於頂面以一第二角度傾斜，第一角度大於第二角度，以及頂面、側壁與傾斜面是基本上平坦的表面；一絕緣結構，位於溝槽中；一閘絕緣層，位於頂面與傾斜面上；以及一 閘極，位於閘絕緣層與絕緣結構上，其中，閘極橫跨主動島狀結構。
在上述半導體元件結構中，鄰近傾斜面的溝槽具有第一深度，鄰近側壁的溝槽具有第二深度，並且第二深度大於第一深度。
在上述半導體元件結構中，傾斜面具有第一長度，側壁具有第二長度，並且第二長度大於第一長度。
在上述半導體元件結構中，絕緣結構覆蓋側壁。
在上述半導體元件結構中，絕緣結構暴露整個傾斜面。
在上述半導體元件結構中，第一稜線位於頂面與傾斜面之間，第二稜線位於傾斜面與側壁之間，並且第一稜線與第二稜線彼此分離。
在上述半導體元件結構中，傾斜面包括(110)晶體方向，並且頂面包括(100)晶體方向。
根據本揭露的又一實施例，還提供了一種用於形成半導體元件結構的方法，包括：在一基板中形成一第一溝槽，其中，第一溝槽圍繞基板的一第一部分，第一部分具有一頂面與一傾斜面，傾斜面將頂面連接至第一溝槽的一底面，並且傾斜面相對於頂面以一第一角度傾斜；移除基板之位於底面下方的一第二部分以形成位於第一溝槽下方並且連接第一溝槽的第二溝槽，其中，第二溝槽圍繞基板的位於第一部分下方的一第三部分，第三部分具有一側壁，側壁相對於頂面以一第 二角度傾斜，並且第一角度大於第二角度；在溝槽中形成一絕緣結構；在頂面與傾斜面上形成一閘絕緣層；以及在閘絕緣層與絕緣結構上形成一閘極，其中，閘極橫跨第一部分。
在上述用於形成半導體元件結構的方法中，第一溝槽的形成方法包括：在基板上形成一罩幕層，其中，罩幕層具有暴露基板的一第四部分的一開口；以及執行一斜角蝕刻製程以穿過開口移除基板的第四部分從而形成第一溝槽。
在上述用於形成半導體元件結構的方法中，斜角蝕刻製程包括使用第一高分子氣體的第一電漿蝕刻製程。
在上述用於形成半導體元件結構的方法中，第二槽的形成方法包括：執行一第二電漿蝕刻製程以穿過開口與第一溝槽移除基板的第二部分從而形成第二溝槽。
在上述用於形成半導體元件結構的方法中，第二電漿蝕刻製程使用第二高分子氣體，並且第一高分子氣體具有比第二高分子氣體的第二濃度大的一第一濃度。
前述內文概述了許多實施例的特徵，以使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
雖然本揭露已以數個實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作任意之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體元件結構
110:基板
116a:頂面
116b:傾斜面
160:絕緣結構
172:閘絕緣層
172a、172b:閘絕緣層的部分
180:閘極
190:間隔層
A1、A2、A3:主動島狀結構
R1、R2、R3、R4、R5、R6:稜線
S:電晶體元件

Claims (11)

  1. 一種半導體元件結構，包括：一基板，具有圍繞該基板的一主動島狀結構的一溝槽，其中該主動島狀結構具有一頂面、一側壁、以及一連接該頂面至該側壁的傾斜面，該傾斜面相對於該頂面以第一角度傾斜，該側壁相對於該頂面以第二角度傾斜，以及該第一角度大於該第二角度；一絕緣結構，位於該溝槽中，其中該絕緣結構的一第二傾斜面以及該主動島狀結構的該傾斜面構成一凹槽的多個側壁；一閘絕緣層，位於該頂面以及該傾斜面上並延伸入該凹槽中，其中該閘絕緣層覆蓋該第二傾斜面的一下部；以及一閘極，部分位於該閘絕緣層以及該絕緣結構上，其中該閘極橫跨該主動島狀結構並延伸入該凹槽中，且該閘極係填入該凹槽中且覆蓋該第二傾斜面的一上部。
  2. 如申請專利範圍第1項所述之半導體元件結構，其中該閘絕緣層具有一第一部分以及一第二部分，該第一部分係位於該傾斜面上，該第二部分係位於該頂面上，以及該第一部分的一第一厚度係等於或大於該第二部分的一第二厚度。
  3. 一種半導體元件結構，包括：一基板，具有圍繞該基板的一主動島狀結構的一溝槽，其中該主動島狀結構具有一頂面、一側壁、以及一位於該頂面以及該側壁之間的傾斜面，該傾斜面相對於該頂面以一第一角度傾斜，該側壁相對於該頂面以一第二角度傾斜， 該第一角度大於該第二角度，以及該頂面、該側壁、及該傾斜面為平坦面；一絕緣結構，位於該溝槽中，其中該絕緣結構的一第二傾斜面以及該主動島狀結構的該傾斜面係圍繞一凹槽；一閘絕緣層，位於該頂面以及該傾斜面上並延伸入該凹槽中，其中該閘絕緣層部分覆蓋該第二傾斜面；以及一閘極，部分位於該閘絕緣層以及該絕緣結構上，其中該閘極橫跨該主動島狀結構並延伸入該凹槽中，故該閘極的一底面係位於該凹槽中，以及該閘極係填入該凹槽中，其中在該凹槽上方的該閘極的一第一厚度大於在該主動島狀結構上方的該閘極的一第二厚度。
  4. 如申請專利範圍第3項所述之半導體元件結構，其中鄰接該傾斜面的該溝槽具有一第一深度，鄰接該側壁的該溝槽具有一第二深度，且該第二深度大於該第一深度。
  5. 一種半導體元件結構，包括：一基板，具有圍繞該基板的一主動島狀結構的一溝槽，其中該主動島狀結構具有一第一頂面、一第一側壁、以及一連接該第一頂面以及該第一側壁的第一傾斜面，該第一傾斜面相對於該第一頂面以一第一角度傾斜，該第一側壁相對於該第一頂面以一第二角度傾斜，以及該第一角度大於該第二角度；一絕緣結構，位於該溝槽中，其中一凹槽係位於該第一傾斜面以及該絕緣結構的一第二傾斜面之間； 一閘絕緣層，位於該第一頂面以及該第一傾斜面上並延伸入該凹槽中，其中該閘絕緣層部分覆蓋該第二傾斜面；以及一閘極，部分位於該閘絕緣層以及該絕緣結構上，其中該閘極橫跨該主動島狀結構並延伸入該凹槽中，故該閘極的一底面係位於該凹槽中，以及該閘極係填入該凹槽中，其中該閘極的兩側壁分別位於該絕緣結構和另一絕緣結構上。
  6. 如申請專利範圍第5項所述之半導體元件結構，其中該絕緣結構具有一第二頂面，以及該第二傾斜面係位於且連接於該第二頂面以及該第一側壁之間。
  7. 一種半導體元件結構的形成方法，包括：在一基板上進行一第一電漿蝕刻製程以於該基板中形成一第一溝槽，其中該第一電漿蝕刻製程使用一第一蝕刻氣體以及一第一沉積氣體，該第一溝槽圍繞該基板的一第一部分，該第一部分具有一頂面以及一第一傾斜面，該第一傾斜面連接該頂面與該第一溝槽的一底面，以及該第一傾斜面相對於該頂面以一第一角度傾斜；移除該基板之一位於該底面下方的第二部分以形成一位於該第一溝槽之下且連接該第一溝槽的第二溝槽，其中該第二溝槽圍繞該基板之一位於該第一部分下方的第三部分，該第三部分具有一第一側壁，該第一側壁相對於該頂面以一第二角度傾斜，以及該第一角度大於該第二角度；形成一絕緣層在該第一溝槽及該第二溝槽中並覆蓋該第一傾斜面； 移除該絕緣層的一上部以形成一絕緣結構並再次暴露出該第一傾斜面，其中該絕緣結構具有一第二傾斜面，以及該第一傾斜面與該第二傾斜面形成一凹槽的多個第二側壁；形成一閘絕緣層於該頂面以及該第一傾斜面上，其中該閘絕緣層延伸入該凹槽中且部分覆蓋該第二傾斜面；以及形成一閘極於該閘絕緣層以及該絕緣結構上，其中該閘極跨過該第一部分，該閘極延伸入該凹槽中，該凹槽係填有該閘極以及該閘絕緣層，以及該閘極係部分位於該絕緣結構上。
  8. 如申請專利範圍第7項所述之半導體元件結構的形成方法，其中該第一沉積氣體包括二氟甲烷、氟甲烷、或三氟甲烷。
  9. 一種半導體元件結構的形成方法，包括：在一基板上進行一第一電漿蝕刻製程以於該基板中形成一第一溝槽，其中該第一電漿蝕刻製程使用一第一蝕刻氣體以及一第一沉積氣體，以及該第一溝槽具有一底面；在該底面上進行一第二電漿蝕刻製程以形成一第二溝槽，其中該第二電漿蝕刻製程使用一第二蝕刻氣體以及一第二沉積氣體，該第一沉積氣體的一第一濃度大於該第二沉積氣體的一第二濃度；形成一絕緣結構在該第一溝槽以及該第二溝槽中；形成一閘絕緣層於該基板上；以及形成一閘極於該閘絕緣層上，其中該第一溝槽具有一第一側壁，該第一側壁具有一第一斜率，該第二溝槽具有一第二側壁，該第二側壁具有一第二斜 率，該第一斜率小於該第二斜率，該絕緣結構具有一傾斜面，該第一側壁以及該傾斜面構成一凹槽的多個第三側壁，該閘絕緣層延伸入該凹槽中並部分覆蓋該傾斜面，該閘極延伸入該凹槽中，該凹槽係填有該閘極以及該閘絕緣層，以及該閘極係部分位於該絕緣結構上。
  10. 如申請專利範圍第9項所述之半導體元件結構的形成方法，其中該第一溝槽以及該第二溝槽的形成方法包括：於該基板上形成一罩幕層，其中該罩幕層具有一開口暴露出該基板的一第一部分；進行該第一電漿蝕刻製程以經由該開口移除該基板的該第一部分以形成該第一溝槽；以及進行該第二電漿蝕刻製程以經由該開口以及該第一溝槽移除該基板的一位於該底面下方的第二部分以形成該第二溝槽。
  11. 一種半導體元件結構的形成方法，包括：在一基板上進行一第一電漿蝕刻製程以於該基板中形成一第一溝槽，其中該第一電漿蝕刻製程使用一第一蝕刻氣體以及一第一沉積氣體，該第一溝槽圍繞該基板的一第一部分，該第一部分具有一頂面以及一第一傾斜面，該第一傾斜面連接該頂面與該第一溝槽的一底面，以及該第一傾斜面相對於該頂面以一第一角度傾斜；移除該基板之一位於該底面下方的第二部分以形成一位於該第一溝槽之下且連接該第一溝槽的第二溝槽，其中該第二溝槽圍繞該基板之一位於該第一部分下方的第三部分，該第 三部分具有一第一側壁，該第一側壁相對於該頂面以一第二角度傾斜，以及該第一角度大於該第二角度；形成一絕緣結構在該第一溝槽及該第二溝槽中；在形成該絕緣結構之後，在該基板上進行一氧化製程以形成一連續的閘絕緣層於該頂面以及該第一傾斜面上，其中在該氧化製程中，構成該第一傾斜面的該基板的一第一氧化速率大於構成該頂面的該基板的一第二氧化速率；以及形成一閘極於該閘絕緣層以及該絕緣結構上，其中該閘極跨過該第一部分，該絕緣結構具有一第二傾斜面，該第一傾斜面以及該第二傾斜面構成一凹槽的多個第二側壁，該閘絕緣層延伸入該凹槽中且部分覆蓋該第二傾斜面，該閘極延伸入該凹槽中，該凹槽係填有該閘極以及該閘絕緣層，以及該閘極係部分位於該絕緣結構上。
TW105134699A 2015-10-27 2016-10-27 半導體元件結構及其製作方法 TWI723062B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/924,326 US9666668B2 (en) 2015-10-27 2015-10-27 Semiconductor device structure and method for forming the same
US14/924,326 2015-10-27

Publications (2)

Publication Number Publication Date
TW201725718A TW201725718A (zh) 2017-07-16
TWI723062B true TWI723062B (zh) 2021-04-01

Family

ID=58559132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134699A TWI723062B (zh) 2015-10-27 2016-10-27 半導體元件結構及其製作方法

Country Status (3)

Country Link
US (2) US9666668B2 (zh)
CN (1) CN107039461A (zh)
TW (1) TWI723062B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121224B2 (en) * 2019-02-08 2021-09-14 Texas Instruments Incorporated Transistor with field plate over tapered trench isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017800A (en) * 1997-07-14 2000-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating thereof
US6081662A (en) * 1996-05-27 2000-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench isolation structure and a method of manufacturing thereof
US20020121673A1 (en) * 2000-08-31 2002-09-05 Keiji Jono Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and DRAMs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
KR100387531B1 (ko) * 2001-07-30 2003-06-18 삼성전자주식회사 반도체소자 제조방법
JP3713020B2 (ja) * 2003-02-17 2005-11-02 松下電器産業株式会社 半導体装置及びその製造方法
US8927353B2 (en) 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
US9093491B2 (en) * 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US9054044B2 (en) * 2013-03-07 2015-06-09 Globalfoundries Inc. Method for forming a semiconductor device and semiconductor device structures
US9831345B2 (en) 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
US9660020B2 (en) * 2014-05-23 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081662A (en) * 1996-05-27 2000-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench isolation structure and a method of manufacturing thereof
US6017800A (en) * 1997-07-14 2000-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating thereof
US20020121673A1 (en) * 2000-08-31 2002-09-05 Keiji Jono Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and DRAMs

Also Published As

Publication number Publication date
US20170117355A1 (en) 2017-04-27
CN107039461A (zh) 2017-08-11
US10141401B2 (en) 2018-11-27
US20170263464A1 (en) 2017-09-14
US9666668B2 (en) 2017-05-30
TW201725718A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
US12446217B2 (en) 3D NAND memory device and method of forming the same
CN101154665B (zh) 半导体器件的制造方法
US11081571B2 (en) Structure and formation method of semiconductor device structure with a dummy fin structure
CN106206676B (zh) FinFET器件的结构和形成方法
CN106876336B (zh) 半导体结构及其制造方法
TWI742886B (zh) 在儲存塊之間具有穩定結構的立體記憶體元件以及用於形成其的方法
CN107346759B (zh) 半导体结构及其制造方法
TW202527323A (zh) 用於先進積體電路結構製造的間距分割的互連
CN106505096A (zh) 半导体器件及其制造方法
US8932936B2 (en) Method of forming a FinFET device
US12477802B2 (en) Structure of isolation feature of semiconductor device structure
US10665466B2 (en) Method for forming semiconductor device structure
CN105742288A (zh) 与闪速存储器集成的梳形电容器
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
CN104752321B (zh) 半导体器件的制造方法
CN109686702B (zh) 半导体结构及其形成方法
TWI723062B (zh) 半導體元件結構及其製作方法
CN111696867B (zh) 半导体结构及形成方法
CN108807267B (zh) 半导体装置及其制造方法