TWI720925B

TWI720925B - 半導體封裝元件的凸塊結構

Info

Publication number: TWI720925B
Application number: TW109126253A
Authority: TW
Inventors: 蘇志彥; 林俊德
Original assignee: 力成科技股份有限公司
Priority date: 2020-08-03
Filing date: 2020-08-03
Publication date: 2021-03-01
Also published as: US11362055B2; US20220037274A1; CN114068459B; CN114068459A; TW202207397A

Abstract

本發明為一種半導體元件的凸塊結構，該半導體封裝元件的凸塊結構係形成於一第一介電層上，又該第一介電層係形成於一金屬層上，並對應該金屬層部分形成有一開口，該半導體封裝元件的凸塊結構係包括一凸塊下金屬層、一緩衝層及一金屬凸塊；其中該凸塊下金屬層形成於外露在開口的金屬層部分、開口內壁及介電層頂面，供該金屬凸塊形成於其中；本發明係藉由在位於該介電層頂面的凸塊下金屬層之部分及介電層頂面之間形成該緩衝層，能夠有效的吸收因為凸塊結構中多層材料的熱膨脹係數不同，於接合步驟中所產生之熱應力，避免熱應力於該凸塊結構於接合步驟後產生裂紋。

Description

半導體封裝元件的凸塊結構

本發明係關於一種半導體封裝元件，尤其針對一種半導體封裝元件的凸塊結構。

凸塊結構常見於半導體封裝元件中，例如形成於覆晶封裝元件的晶片上或形成於重佈線層上，凸塊結構可提供良好的導電率，以覆晶封裝元件之晶片來說，多個凸塊結構係形成於晶片的金屬墊上，供晶片直接接合於載板上，相較於打線接合的半導體封裝元件尺寸更為減縮。

然而，隨著晶片厚度愈來愈薄，如圖7所示，晶片40以其上凸塊結構50與載板60回焊接合後，可看出晶片40呈現彎曲狀，究其原因在於：因為凸塊結構50的最外一層為焊錫層51，為順利焊接於載板60上，該些凸塊結構需要加熱至220℃至240℃將焊錫層51熔融，在加溫至冷卻的過程中，常常會因為凸塊結構50中多層材料的熱膨脹係數不同，如圖8A所示，凸塊結構50與晶片40之接合處52會出現不同的熱應力，導致凸塊結構50與晶片40之間產生扭力以及彎曲等熱應力問題；再如圖8B所示，不同的應力會使得凸塊結構50與晶片40不同接合處出現拉伸或壓縮現象，最後從凸塊結構50與晶片40之接合處52產生裂紋，如圖9所示，最嚴重的裂紋42甚至向內延伸至晶片40的線路層41，破壞晶片40線路。

因此，有必要進一步改良現有技術的凸塊結構50。

有鑑於上述現有技術的凸塊結構的缺陷，本發明的主要發明目的係提出一種新的半導體封裝元件的凸塊結構，以解決因為凸塊結構的熱膨脹係數不同，所產生之熱應力造成的裂紋問題。

欲達上述發明之目的所使用的主要技術手段係令該半導體封裝元件的凸塊結構形成於該半導體封裝元件之一第一介電層上，其中該第一介電層係形成於一金屬層上，並對應該金屬層部分形成有一開口，使該金屬層部分外露於該開口，且該介電層具有一第一長度；其中該凸塊結構包含：一凸塊下金屬層，係形成於外露在該開口的該金屬層部分、該開口內壁及該第一介電層的頂面；其中該凸塊下金屬層於該第一介電層的頂面的部分具有一第二長度；一第一緩衝層，係形成於該凸塊下金屬層位在該第一介電層的頂面的部分及該第一介電層的頂面之間，其中該第一緩衝層具有一第三長度，該第三長度大於該第二長度並小於該第一長度，且該第一緩衝層材質之楊式係數較該第一介電層材質楊式係數低；及一金屬凸塊，係形成於該凸塊下金屬層上。

本發明的優點在於，本發明的凸塊結構係主要在位於該介電層頂面的凸塊下金屬層之部分及介電層頂面之間進一步形成該緩衝層，藉由該緩衝層有效的吸收因為凸塊結構中多層材料的熱膨脹係數不同，於接合步驟中所產生之熱應力，解決先前技術之凸塊結構於接合步驟後產生之裂紋。

10、10a、10b、10c、10d、10e、10f、10g:凸塊結構

11、33:金屬層

12:絕緣層

13:第一介電層

131:開口

1311:部分

1312:開口內壁

132:第一介電層頂面

14:第一緩衝層

141:第一緩衝層凸出部

15:凸塊下金屬層

151:部分

16、16a:金屬凸塊

161:銅柱層

162:屏障層

163:焊錫層

19:第二緩衝層

20:晶片

30:重佈線層

31:鈍化層

32:第二介電層

40:晶片

41:線路層

42:裂紋

50:凸塊結構

51:焊錫層

52:接合處

60:載板

圖1A：為本發明之半導體封裝元件的凸塊結構之第一實施例的剖面圖。

圖1B：為本發明之半導體封裝元件的凸塊結構之第二實施例的剖面圖。

圖2：為本發明之半導體封裝元件的凸塊結構之第三實施例的剖面圖。

圖3：為本發明之半導體封裝元件的凸塊結構之第四實施例的剖面圖。

圖4A：為本發明之半導體封裝元件的凸塊結構之第五實施例的剖面圖。

圖4B：為本發明之半導體封裝元件的凸塊結構之第六實施例的剖面圖。

圖5：為本發明之半導體封裝元件的凸塊結構之第七實施例的剖面圖。

圖6：為本發明之半導體封裝元件的凸塊結構之第八實施例的剖面圖。

圖7：為現有技術之半導體封裝元件之剖面圖。

圖8A：為現有技術之半導體封裝元件的凸塊結構與晶片接合處之熱應力分佈圖。

圖8B：為現有技術之半導體封裝元件的凸塊結構之側面熱應力分佈圖。

圖9：為現有技術之局部半導體封裝元件的剖面圖。

本發明係針對半導體封裝元件的凸塊結構進行改良，以下謹以多個實施例配合圖式詳細說明本發明的詳細技術。

首先請參閱圖1A所示，為本發明半導體封裝元件的凸塊結構10的第一實施例；於本實施例中，一凸塊結構10係形成於晶片20的一對應金屬層11上；其中該晶片20及該金屬層11的周圍部分覆蓋有一絕緣層12，再於該絕緣層12及未被該絕緣層12覆蓋的金屬層11上再形成有一第一介電層13，該第一介電層13對應未被絕緣層12覆蓋的金屬層11形成有一開口131；較佳地，該絕緣層12的材質為PSV，該第一介電層13材質可為聚醯亞胺(PI，Polyimide)或超低介電材(ELK，Extreme Low-K Dielectric)，並具有一第一長度L1。於本實施例中，該凸塊結構10係包含有一第一緩衝層14、一凸塊下金屬層15及一金屬凸塊16。

上述之第一緩衝層14係形成於該第一介電層頂面132，其一端與該第一介電層13的開口內壁1312齊平，該第一緩衝層14具一小於該第一介電層13之第一長度L1的第三長度L3。於本實施例中，該第一緩衝層14之楊氏係數(Young's modulus)較第一介電層13之楊氏係數低。

上述之凸塊下金屬層15係形成於對應開口131之金屬層部分1311、開口內壁1312及該第一緩衝層14的頂面，該凸塊下金屬層15具有一小於該第一緩衝層14之第三長度L3的第二長度L2。因此，上述之第一緩衝層14即係形成在該第一介電層頂面132的凸塊下金屬層15的部分151及該第一介電層頂面132之間。

上述之金屬凸塊16係形成於凸塊下金屬層15上；於本實施例中，該金屬凸塊16係由下至上依序形成有一銅柱層161、一屏障層162及一焊錫層163(solder paste)；較佳地，屏障層162可為鎳。

由上述本發明之第一實施例的說明可知，本實施例之凸塊結構10主要在位於第一介電層頂面132之凸塊下金屬層部分151及第一介電層頂面132之間形成第一緩衝層14，以吸收於接合步驟中所產生之熱應力，又更進一步藉由選擇楊氏係數較第一介電層13材質之楊氏係數低的材質來形成第一緩衝層14，提高熱應力的吸收效果，有效的避免凸塊結構10於接合步驟後產生裂紋；該凸塊結構10可應用於半導體封裝元件的覆晶(flip-chip)結構中。

請參閱圖1B所示，為本發明半導體封裝元件的凸塊結構10a的第二實施例；於本實施例中，該凸塊結構10a係形成於一晶片20的一重佈線層30(RDL，Redistribution Layer)上，該重佈線層30在晶片20表面由下至上依序形成有一鈍化層31、一第二介電層32、一金屬層33及一第一介電層13；其中該第一介電層13對應該金屬層33的部分形成有一開口131；又該凸塊結構10a係形成在對應開口131的金屬層33部分上，並包含有一第一緩衝層14、一凸塊下金屬層15及一金屬凸塊16a。

本實施例之凸塊結構10a的第一介電層13、第一緩衝層14、凸塊下金屬層15與圖1A所示之凸塊結構10中的第一介電層13、第一緩衝層14、凸塊下金屬層15相同，惟上述之金屬凸塊16a係形成於凸塊下金屬層15上，且該金屬凸塊16a為一錫球(solder ball)。

由上述本發明之第二實施例的說明可知，本實施例之凸塊結構10a主要在位於第一介電層頂面132之凸塊下金屬層部分151及第一介電層頂面132之間形成第一緩衝層14，以吸收於接合步驟中所產生之熱應力，又更進一步藉由選擇楊氏係數較第一介電層13材質之楊氏係數低的第一緩衝層14，提高熱應力的吸收效果，有效的避免凸塊結構10a於接合步驟後產生裂紋。

請參閱圖2所示，為本發明半導體封裝元件的凸塊結構10b的第三實施例；本實施例的凸塊結構10b與圖1A所示之凸塊結構10大致相同，惟該凸塊結構10b之第一緩衝層14材質與第一介電層13材質相同；也就是說，本實施例之凸塊結構10b在凸塊下金屬層部分151及第一介電層頂面132之間所形成之第一緩衝層14，是增加該第一介電層132之厚度，透過增厚來吸收於接合步驟中所產生之熱應力，可同樣避免凸塊結構10b於接合步驟後產生裂紋；該凸塊結構10b也可應用於半導體封裝元件的覆晶結構中。

請參閱圖3所示，為本發明半導體封裝元件的凸塊結構10c的第四實施例；本實施例的凸塊結構10c與圖1A所示之凸塊結構10大致相同，惟該凸塊結構10c之第一緩衝層14對應凸塊下金屬層15的表面朝向凸塊下金屬層15形成一凸出部141；較佳地，該凸出部141係與該金屬凸塊16對應的側壁切齊，或如圖4A所示，在本發明凸塊結構10d之第五實施例中，凸塊結構10d之第一緩衝層凸出部141更進一步凸出該金屬凸塊16對應的側壁。而在本發明的另一實施例中(圖中未示)，凸塊結構10c或凸塊結構10d之第一緩衝層14材質與第一介電層13材質相同。

由上述本發明之第四及第五實施例之說明可知，本二實施例之凸塊結構10c及10d藉由在第一緩衝層14的凸出部141有效增加第一緩衝層14與凸塊下金屬層15接觸面積，使第一緩衝層14與凸塊下金屬層15的接合度更佳，其中凸塊結構10d之第一緩衝層凸出部141更進一步凸出該金屬凸塊16對應的側壁，增加該第一緩衝層14厚度；因此，該凸塊結構10c及10d透過增加接觸面積使第一緩衝層14與凸塊下金屬層15的接合度更佳及增厚來吸收於接合步驟中所產生之熱應力，可同樣避免凸塊結構10c及10d於接合步驟後產生裂紋；該凸塊結構10c及10d也可應用於半導體封裝元件的覆晶結構中。

請參閱圖4B所示，為本發明半導體封裝元件的凸塊結構10e的第六實施例；本實施例的凸塊結構10e與圖1B所示之凸塊結構10a大致相同，惟該凸塊結構10e之第一緩衝層14具有如本發明第四實施例中之凸出部141或如本發明之第五實施例中之凸出部141(圖中未示)。在本發明的另一實施例中(圖中未示)，凸塊結構10e之第一緩衝層14與第一介電層13材質相同。

由上述本發明之第六實施例之說明可知，本實施例之凸塊結構10e藉由在第一緩衝層14的凸出部141有效增加第一緩衝層14與凸塊下金屬層15接觸面積，使第一緩衝層14與凸塊下金屬層15的接合度更佳，或將該凸出部141更進一步凸出該金屬凸塊16對應的側壁，增加該第一緩衝層14厚度；因此，該凸塊結構10e透過增加接觸面積使第一緩衝層14與凸塊下金屬層15的接合度更佳及增厚來吸收於接合步驟中所產生之熱應力，可同樣避免凸塊結構10e於接合步驟後產生裂紋；該凸塊結構10e也可應用於半導體封裝元件的重佈線結構當中。

請參閱圖5所示，為本發明半導體封裝元件的凸塊結構10f的第七實施例；本實施例的凸塊結構10f與圖1A所示之凸塊結構10大致相同，惟該凸塊結構10f之第一緩衝層14與凸塊下金屬層15之間係進一步形成第二緩衝層19，該第二緩衝層19具有第四長度L4；較佳地，該第二緩衝層19之第四長度L4與第一緩衝層14之第三長度L3相同，或如圖6所示，在本發明之第八實施例中，凸塊結構10g之第二緩衝層19之第四長度L4小於該第一緩衝層14之第三長度L3並大於該凸塊下金屬層15之第二長度L2。

由上述本發明之第七及第八實施例之說明可知，本二實施例之凸塊結構10f及10g係藉由在第一緩衝層14與凸塊下金屬層15之間進一步形成第二緩衝層19，係增加該第一緩衝層14厚度，透過增厚來吸收於接合步驟中所產生之熱應力，可同樣避免凸塊結構10f及10g於接合步驟後產生裂紋；該凸塊結構10f及10g也可應用於半導體封裝元件的覆晶結構中。

綜前諸多實施例說明可知，本發明之凸塊結構主要在該介電層頂面的凸塊下金屬層之部分及第一介電層頂面之間形成第一緩衝層，以增厚該第一介電層來吸收容易集中在凸塊結構與介電層之間產生的熱應力，減少該凸塊結構於接合步驟後因熱應力集中而產生之裂紋；此外，本發明可進一步藉由選擇楊氏係數較第一介電層材質之楊氏係數低的第一緩衝層，令該第一緩衝層的彈性較第一介電層的彈性高，提升熱應力的吸收效果；此外，可再進一步於第一緩衝層上再增加一第二緩衝層，利用厚度或厚度及材質的特性，再提升熱應力的吸收效果，更有效地先前技術之凸塊結構於接合步驟後產生之裂紋。再者，該第一緩衝層係進一步向上形成的凸出部也加強了該第一緩衝層與凸塊下金屬層之間的接合度。

以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

10:凸塊結構

11:金屬層