TWI718655B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI718655B TWI718655B TW108131933A TW108131933A TWI718655B TW I718655 B TWI718655 B TW I718655B TW 108131933 A TW108131933 A TW 108131933A TW 108131933 A TW108131933 A TW 108131933A TW I718655 B TWI718655 B TW I718655B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- metal
- cover structure
- interconnect structure
- cover
- Prior art date
Links
Images
Classifications
-
- H10P52/403—
-
- H10W20/037—
-
- H10W20/038—
-
- H10W20/062—
-
- H10W20/069—
-
- H10W20/0698—
-
- H10W20/074—
-
- H10W20/076—
-
- H10W20/083—
-
- H10W20/088—
-
- H10W20/089—
-
- H10W20/095—
-
- H10W20/20—
-
- H10W20/435—
-
- H10W20/44—
-
- H10W20/4403—
-
- H10W20/4421—
-
- H10W20/4437—
-
- H10W20/4441—
-
- H10W20/47—
-
- H10W20/48—
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- H10W20/056—
-
- H10W20/075—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Geometry (AREA)
Abstract
本揭露的實施例描述保護金屬互連結構免於被用於在此金屬互連結構上形成其他金屬結構之後續的化學機械平坦化製程損壞的技術。凹陷金屬互連結構以在金屬互連結構和周圍的介電層之間形成凹槽。在凹槽內形成金屬蓋結構。應變介電層的上部以包括張應力,此張應力使介電層相對於金屬蓋結構膨脹,以減小或消除金屬蓋結構與介電層之間的界面中的間隙。
Description
本揭露涉及半導體結構與其製造方法。
電晶體是用於積體電路的構建塊。電晶體通常包括半導體基板,在半導體基板之上或之內的通道層,在通道層上方的閘極氧化物層和閘極堆疊,以及在半導體基板的表面上或表面中的源極和汲極擴散區域。對電晶體的閘極堆疊以及源極和汲極擴散區域進行電接觸。在電晶體的頂部,在不同的平面上配置由銅、鋁、鎢或鈷形成的多層金屬線,以在電晶體之間傳輸信號。金屬線所在的平面由金屬間介電層隔開。不同平面上的金屬線透過穿過各別的金屬間介電層而形成的金屬互連結構連接。金屬互連結構通常可以由鎢(W)或鈷(Co)形成。
在形成金屬互連結構時,進行化學機械平坦化(chemical mechanical polishing,CMP)製程以去除金屬間介電層頂部之過量的金屬膜。金屬化學機械平坦化製程利用化學機械平坦化研磨液(CMP slurry),其包括機械磨蝕元件、氧化劑和/或任選的化學金屬蝕刻成分。過量的
金屬膜被氧化劑氧化,從而可以透過機械磨蝕和/或化學蝕刻除去氧化的金屬膜。
使用各種氧化金屬鹽、金屬複合物和非金屬氧化酸作為金屬化學機械平坦化研磨液中的氧化劑。實施例包括高碘酸(periodic acids)、硝酸鹽(nitrates)、硫酸鹽(sulfates)、檸檬酸鹽(citrates)、鐵氰化鉀(potassium ferricyanide)、溴酸鉀(potassium bromate)、碘酸鉀(potassium iodate)、過氧化氫(hydrogen peroxide)、硝酸鐵(ferric nitrate)、次氯酸鈣(calcium hypochlorite)和二鉻酸鹽(dichromate)和其他氧化劑。
依據本揭露的部分實施例,提供一種半導體結構,包含:基板、半導體元件、第一互連結構、第一蓋結構和第二互連結構。半導體元件位於基板上;第一互連結構位於第一介電層內並連接到半導體元件的端子;第一蓋結構位於第一互連結構上並接觸第一互連結構,第一蓋結構至少部分地位於第一介電層內;以及第二互連結構位於第一蓋結構上並接觸第一蓋結構。
依據本揭露的部分實施例,提供一種半導體結構,包含:基板、介電層、導電通孔結構和導電蓋結構。介電層位於基板上;導電通孔結構位於介電層中,此導電通孔結構的上表面低於與導電通孔結構相鄰的介電層的上表面;導電蓋結構位於導電通孔結構的正上方,此導電蓋結構
的上表面和與導電通孔結構相鄰的介電層的上表面相比實質上處於同一水平或更高。
依據本揭露的部分實施例,提供一種方法,包含:形成第一金屬結構於第一介電層內,第一金屬結構的上表面低於與第一金屬結構的上表面相鄰的第一介電層的上表面;形成第二金屬結構於第一金屬結構的上表面上;應變第一介電層的上部,以具有張應力。
100:結構
110:基板
120:元件
122:閘極
124:源極/汲極區域
126:主體
130:第一互連結構
130S:表面
132:第一介電層
132S:上表面
132U:上部
134:凹槽
136:壓縮力
140:金屬蓋結構
140S:上表面
142:界面
150:第二互連結構
152:第二介電層
240:蓋結構
240(A):蓋結構
240(B):蓋結構
240(C):蓋結構
240(D):蓋結構
240S:上表面
242:第三介電層
246:下部
248:上部
300:製造製程
310:操作
320:操作
330:操作
332:化學機械平坦化製程
340:操作
350:操作
352:化學機械平坦化製程
400:晶片
410:基板
420:元件
430:互連結構
430RS:凹陷表面
430S:上表面
432:介電層
432A:附加介電層
432B:附加介電層
432S:表面
432U:上部
433:蝕刻停止層
436:壓縮力
437:壓縮力
438:凹槽部分
439:凹槽
439A:孔洞
439B:孔洞
440:蓋結構
442:界面
450:第二互連結構
452:第二介電層
452U:上部
454:孔洞
456:界面
460:蝕刻停止層
470:蓋結構
480:第三互連結構
D1:深度
D2:深度
L1:直徑
當結合附圖閱讀時,從以下詳細描述中可以最好地理解本揭露的實施例的各方面。在附圖中,除非上下文另有說明,否則相同的附圖標記表示相似的元件或步驟。附圖中元件的尺寸和相對位置不一定按比例繪製。實際上,為了清楚地討論,可以任意增加或減少各種特徵的尺寸。
第1圖繪示根據本揭露的實施例之示例性半導體結構。
第2A圖至第2D圖繪示第1圖的半導體結構的替代實施例。
第3圖繪示根據本揭露的實施例之示例性製造程序。
第4A圖至第4G圖以橫截面圖繪示在第3圖的製造程序之各個階段中的示例性晶片。
本揭露描述的各種實施例係基於若干觀察。其
中一個觀察結果是在半導體結構的後段(back-end-of-line,BEOL)金屬化設計中,接觸結構(例如,接觸矽層的金屬或導電結構)、局部的金屬線、整體的金屬線和接觸插塞(接觸通孔)和/或其他導電連接結構通常由不同的金屬或金屬化合物材料製成。在本揭露的實施例的描述中,術語「金屬互連結構」用於指代在後段製程中形成的任何這種接觸結構、金屬線、接觸插塞或其他連接結構。在半導體工業中,儘管術語「後段(BEOL)」通常用於指代前段(front-end-of-line,FEOL)製程(即,半導體製造製程)之後的任何晶片製程,然而有時會用術語「中段(middle-of-line,MOL)」指代閘極接觸和/或源極/汲極接觸形成的過程。出於描述的目的,在本揭露的實施例的描述中,術語「後段(BEOL)」用於指代前段(FEOL)製程之後的任何晶片製程,其包括「中段(MOL)」製程。化學機械平坦化製程用於平坦化和平面化那些金屬互連結構,以去除金屬互連結構沉積中過量的金屬材料(例如,用於形成金屬互連結構的金屬膜之不需要的或不想要的部分)。在第一互連結構的化學機械平坦化製程中,金屬化學機械平坦化研磨液(包含在化學機械平坦化研磨液中的氧化劑)可能會穿透並穿過第一金屬互連結構和第一金屬互連結構周圍的金屬間介電層之間的界面以到達第二互連結構,其中第二互連結構位於第一金屬互連結構下方並且與第一金屬互連結構連接。因此,下面的第二金屬互連結構可能會被氧化,並且可能會因為與氧化劑和具有酸性(即,pH值<7)
或鹼性(即,pH值>7)的化學溶液直接接觸而腐蝕或衰退。這種氧化、腐蝕或衰退會導致連接失敗和/或製造產量的損失。隨著技術節點變得越來越小並接近或達到次10奈米(sub-10nm)的水平,這個問題變得更加顯著。例如,在次10nm技術中,可能會沒有空間餘量給位於金屬互連結構和周圍的金屬間介電層之間的襯墊層。由於第一金屬互連結構與周圍的介電層之間的界面中的間隙,缺少襯墊層通常意味著下面的第二金屬互連結構將更容易受到氧化劑滲透的負面影響。
此外,下面的第二互連結構可以包括與第一互連結構不同的金屬材料,這使得在氧化劑滲透的情況下更難以既保護第一互連結構又保護第二互連結構。例如,鎢接觸插塞(通孔)結構可以連接兩層鈷或銅金屬線。在另一個示例中,鈷互連結構可以形成在兩層鎢或鋁金屬線之間並且連接兩層鎢或鋁金屬線。銅和鈷在含有氧化劑的酸性化學機械平坦化溶液中更容易遭受溶解或其他降解問題。另一方面,鎢在含有氧化劑的鹼性化學機械平坦化溶液中更容易遭受溶解或其它降解。由於相鄰的互連結構中的金屬不同以及它們對化學機械平坦化研磨液的反應也不同,因此使得要保護下面的金屬互連結構免受用於平坦化上面的金屬互連結構的化學機械平坦化研磨液的影響變得更加困難。
另一個觀察結果是在化學機械平坦化製程中將金屬互連結構與圍繞金屬互連結構的金屬間介電層一起平坦化時,金屬材料和介電材料的平坦化速率是不同的,這可
能會導致在互連結構和介電層的上表面之間形成凹槽(即,互連結構的上表面低於周圍的介電層)。這種凹槽會使得在此互連結構和上面的互連結構之間形成令人滿意的連接變得具有挑戰性。例如,凹槽可能被轉換成下面的互連結構和上面的互連之間的連接界面中的間隙區域。間隙區域使得下面的互連結構更容易受到由上面的互連結構的化學機械平坦化製程的化學機械平坦化化學物質所產生的影響(其中此化學機械平坦化化學物質將穿透到間隙區域),因為化學機械平坦化化學物質將積聚在它們可以與下面的互連結構反應的間隙區域中。
本揭露的技術的各種實施例包括形成金屬蓋結構,以填充由第一互連結構的上表面和周圍的介電層形成的凹槽區域。在形成金屬蓋結構時,採取措施以保護第一互連結構免於與用於平坦化在第一互連結構上形成的層的化學機械平坦化研磨液接觸而受損。在一個實施例中,金屬蓋結構透過剝離製程(lift-off process)形成,因此沒有需要透過化學機械平坦化製程去除之過量的金屬材料。因此,第一互連結構將不會接觸化學機械平坦化研磨液,並且第一互連結構將不會被損壞。替代地和/或另外地,介電層的上表面部分例如透過離子注入而產生應變,使得張應力(tensile stress)被引入到介電層的上表面部分中。更具體地,介電層之擴張的上表面部分的體積增加了。根據特定的情況,增加介電質上表面部分的體積具有若干益處。例如,如果在介電層的上表面部分和金屬蓋結構之間的界面處存在間隙,則
增加上表面部分的體積將導致上表面部分膨脹以使間隙變小或閉合。在另一個實施例中,如果在界面處存在很小的間隙或沒有間隙,則增加上表面部分的體積將導致間隙的閉合並且會透過介電層的上表面部分在金屬蓋結構上施加壓縮力(compressive force)。在另一個實施例中,在界面處不存在間隙的情況下,使上表面部分膨脹導致介電層的上表面部分對金屬蓋結構施加的壓縮力增加。上述的每個皆係由於介電材料上部的應變而引起的,介電材料上部的應變導致上部朝向蓋結構擴張,並且在某些情況下可增加壓縮蓋結構的力,這將減少化學溶液滲透過在介電層和金屬蓋結構之間的界面周圍的材料或並減少化學溶液透過界面滲透到第一互連結構。
在一個實施例中,金屬蓋結構與第二上互連結構是相同的金屬材料,或者當其與用於平坦化第二互連結構之化學機械平坦化研磨液反應時,金屬蓋結構和第二上互連結構是相同類型的金屬材料。因此,當金屬蓋結構與化學機械平坦化研磨液接觸時,金屬蓋結構將不會被第二互連結構的化學機械平坦化研磨液不適當地損壞,或者可以在製程或元件設計中較佳地控制或考慮金屬蓋結構與第二互連結構的化學機械平坦化研磨液之間的反應。也就是說,蓋結構與第二互連結構的化學機械平坦化研磨液之間的反應類似於第二互連結構與化學機械平坦化研磨液之間的反應。因此,可以在相應的化學機械平坦化製程中較佳地控製蓋結構和第二互連結構的化學機械平坦化研磨液之間的反應。金屬蓋
結構防止用於平坦化第二互連結構的化學機械平坦化研磨液到達下面的互連結構。因此,當下面的第一互連結構與用於平坦化上面的第二互連結構的化學機械平坦化研磨液接觸時,將不會受到損壞。此外,金屬蓋結構還填充在第一互連結構上表面之無意形成的凹槽中,這將有助於在下面的第一互連結構和上面的第二互連結構之間形成期望的電連接。
在一個實施例中,半導體結構包括形成在基板上的半導體元件和連接到電晶體的半導體元件的一個端子(例如,源極、汲極、閘極或主體(地))的下層互連結構。在下層互連結構上形成金屬蓋結構。金屬蓋結構的上表面與圍繞下層互連結構的下層金屬間介電層實質上處於同一水平面。摻雜下層金屬間介電層的上部以應變此上部,使得上部具有對其與下層金屬間介電層之間的界面施加力的張應力。具體地,例如,上部的體積增加,並且在一些實施例中,增加由下層金屬間介電質的上部對金屬蓋結構施加的壓縮力(即,朝向金屬蓋結構的方向)。上層互連結構形成在金屬蓋結構上方並被上層金屬間介電層包圍。在一個實施例中,金屬蓋結構包括與上層互連結構相同的金屬材料或相同類型的金屬材料。在一個實施例中,金屬蓋結構包括與下層互連結構不同的金屬材料。
本揭露的實施例的公開內容提供了許多不同的實施例或示例,以用於實現所描述的主題的不同特徵。以下描述元件和配置的具體示例以簡化本揭露的實施例。當然,這些僅僅是示例,並不旨在限制。例如,在以下描述中,在
第二特徵之上或上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例,並且還可以包括可以在第一特徵和第二特徵之間形成附加特徵,使得第一特徵和第二特徵可以不直接接觸的實施例。另外,本揭露的實施例可以在各種示例中重複參考數字和/或文字。此重複是為了簡單和清楚的目的,並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外,在本揭露的實施例中可以使用空間相對術語,諸如「在...下方」、「在...下面」、「低於」、「在...上方」、「在...上面」等,以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外,空間相對術語旨在包括使用或操作中的元件的不同取向。元件可以以其他方式定向(旋轉90度或在其他方向上),並且同樣可以相應地解釋在此使用的空間相對描述符號。
在以下描述中,闡述了某些具體細節以便提供對本揭露的各種實施例的透徹理解。然而,本領域技術人員將理解,可以在沒有這些具體細節的情況下實踐本揭露的實施例。在其他情況下,沒有詳細描述與電子元件和製造技術相關聯的公知結構,以避免不必要地模糊本揭露的實施例的描述。
除非上下文另有要求,否則在整個說明書和隨後的請求項中,詞語「包括」及其變體(例如,「包含」)應以開放的、包含性的含義來解釋,即,作為「包括,但不
限於」。
諸如第一、第二和第三之序數的使用不一定意味著排序的順序感,而是可以僅作為區分步驟或結構的多個實例。
本說明書中對「一個實施例」或「一實施例」的引用意味著結合此實施例描述之特定的特徵、結構或特性包括在至少一個實施例中。因此,貫穿本說明書在各個地方出現的詞語「在一個實施例中」或「在一實施例中」不一定都指的是同一實施例。此外,特定特徵、結構或特性可以在一個或多個實施例中以任何合適的方式組合。
如在本說明書和所附請求項中所使用的,單數形式「一」、「一個」和「該」包括複數指示物,除非本揭露的實施例另有明確說明。還應注意,術語「或」通常以包括「和/或」的含義使用,除非本揭露的實施例另有明確說明。
第1圖繪示示例結構100。參照第1圖,結構100包括基板110(例如,矽基板),以及形成在基板上的元件120。元件120說明性地繪示為具有閘極122、源極/汲極區域124和主體126的電晶體元件。在第一介電層132中形成(例如,透過基板110)與閘極122、源極/汲極124或主體126中的一個接觸的第一互連結構130。第一互連結構130的上表面130S低於第一介電層132的上表面132S。在第一互連結構130的上表面130S和第一介電層132的上表面132S之間形成凹槽134。具體地,凹槽134位於第一介電層
132內並位於第一互連結構130的上表面130S上方。
金屬蓋層140形成在凹槽134內並覆蓋從凹槽134暴露之第一互連結構130的上表面130S。在一個實施例中,金屬蓋結構140具有與第一互連結構130不同的金屬或金屬化合物。應變介電層132的上部132U(例如,透過摻雜),以具有張應力。此張應力使得介電層132的上部132U在蓋結構140的方向上膨脹(擴張)並且體積增加,並且在一些實施例中,當介電層132之應變的上部132U接觸蓋結構140時,會增加上部132U對金屬蓋層140施加的壓縮力(如箭頭136所示)。上部132U增加的體積使得上部132U的介電質材料朝向金屬蓋結構140擴張,使得在第一介電層132(特別是上部132U)和金屬蓋結構140之間的界面142處的間隙(如果有的話)的尺寸減小或消失。在小間隙(即,尺寸小於上部132U在摻雜後膨脹的量)的實施例中,上部132U的膨脹導致間隙閉合並且上部132U會在金屬蓋結構140上施加壓縮力。在其中不存在間隙的其他實施例中,上部132U的膨脹導致由上部132U的介電材料施加在金屬蓋結構140上的壓縮力136增加。閉合的間隙和/或由上部132U的介電材料施加在金屬蓋結構140上之增加的壓縮力降低了物質(例如,將到達下面的第一互連結構之用於平面化上部第二互連結構的化學機械平坦化溶液)對下面的第一互連結構有害的風險。
第二互連結構150形成在蓋結構140上方並且接觸蓋結構140。在一個實施例中,第二互連結構150具有
與蓋結構140相同的導電材料。在另一實施例中,第二互連結構150具有與蓋結構140相同類型的金屬或金屬化合物材料,使得蓋結構140和第二互連結構150與它們接觸的化學機械平坦化化學溶液有類似地反應。例如,銅和鈷是相同類型的金屬材料,因為這兩種材料在酸性化學機械平坦化溶液中都遭受溶解或其它降解問題,並且都能抵抗鹼性化學機械平坦化溶液的溶解或其它降解。另一方面,鈷和鎢是不同類型的金屬材料,因為鎢在鹼性化學機械平坦化溶液中遭受溶解或其它降解問題,並且能抵抗酸性化學機械平坦化溶液的溶解或其它降解。本揭露的實施例不限於銅、鈷和鎢,並且在其他實施例中,金屬材料可以是除了銅、鈷和鎢之外的金屬材料。在說明性示例中,第一互連結構130是鈷,並且蓋結構140和第二互連結構150是鎢。
元件120說明性地繪示為場效應電晶體,然而其並不限製本揭露的實施例的範圍。諸如雙極元件或穿隧式場效應電晶體的其他元件也是可能的並且也包括在本揭露的實施例中。第一互連結構130說明性地繪示為與元件(特別地為源極/汲極區域124)的接觸結構,然而這不是限制性的。第一互連結構可以是位於另一金屬互連結構下方的任何金屬互連結構。
在一個實施例中,如第1圖所示,金屬蓋結構140基本上與第一互連結構130的上表面130S對準。此外,蓋結構140的上表面140S基本上與介電層132的上表面132S處於同一水平。然而,本揭露的實施例不限於蓋結構
140相對於第一互連結構130的上表面130S或介電層132的上表面132S的示例性描繪。
第2A圖至第2D圖繪示蓋結構140的替代實施例。每個替代實施例包括一些與第1圖的結構100類似的結構特徵,因此為簡單起見省略了對其的描述。在第2A圖所示的替代實施例中,蓋結構240(A)完全地覆蓋第一互連結構130並且還至少在一些方向上橫向地延伸超出第一互連結構130的表面130S並且覆蓋蓋結構240(A)周圍的介電層132的一部分。也就是說,蓋結構240(A)至少在一個方向上橫向地延伸超過第一互連結構130。
在第2B圖中所示的替代實施例中,蓋結構240(B)與第一互連結構130沒有對準並且部分地重疊,但是不完全地與第一互連結構130重疊。蓋結構240(B)仍然位於第一互連結構130和第二互連結構150之間,使得用於平坦化第二互連結構150的化學機械平坦化化學溶液將不會到達蓋結構140下方的第一互連結構130。介電層132的上部132U的擴張導致在介電層132和蓋結構240(B)之間的界面處的間隙閉合,和/或使第一介電層132的上部132S施加在第一介電層132(或者具體地,在第一介電層132的上部132U)和金屬蓋結構240(B)之間的界面142處的壓縮力136增加。界面142中間隙的閉合和/或增加的壓縮力使得在第二互連結構150的化學機械平坦化製程中使用的化學溶液不能滲透或穿透界面142到達下面的第一互連結構130。第一介電層132是氧化矽或另一種低介電常數介電質材料
(例如,介電常數低於4)。
在一個實施例中,第一介電層132的上部132U是與第一介電層132的其餘部分分離的層。例如,上層132U是氮化矽,而第一介電層132的其餘部分是氮氧化矽(SiOxNy)或其他低介電常數介電材料。氮化矽的上部132U的厚度相對較小(例如,介於約15埃至約25埃之間),使得包括上部氮化矽部分132U和其餘的層132的氮氧化矽的第一介電層132的組合的總介電常數值仍然相對較低。
透過在多個連續的沉積和/或處理循環中形成之具有多個層的上部132U(例如,氮化矽),以增強上部132U內的張應力。在隨後的輻射固化之前,還可以透過在較低溫度(例如,約400℃至450℃)下沉積氮化矽132U來引入殘餘張應力。透過摻入各種摻雜劑(例如,鋯(Zr)或鎂(Mg)摻雜劑或其他合適的摻雜劑),也可以增強上部132U內的張應力。對於氧化矽上部132U,可以透過摻入諸如鍺(Ge)、矽(Si)、碳(C)、氮(N)、磷(P)或硼(B)中的一種或多種的摻雜劑來增強張應力。
在第2C圖所示的替代實施例中,蓋結構240(C)向上延伸超過第一介電層132。具體地,蓋結構240(C)的上表面240S高於第一介電層132的上表面132S。在一個實施例中,第三介電層242位於第一介電層132和第二介電層152之間。第三介電層242可以包括與第一介電層132或第二介電層152中的一個或多個相同的介電材料,或者可以包括與它們之中的任何一種不同的介電材料。在一個實施例
中,透過形成殘餘張應力或摻雜雜質中的一種或多種來應變第三介電層242,以增強張應力。當改質的(modified)第三介電層242接觸蓋結構240(C)時,第三介電層242內的張應力使得第三介電層242在蓋結構240(C)的方向上擴張並且使在第三介電層242和蓋結構240(C)之間的界面處的間隙閉合和/或增加由第三介電層242施加在蓋結構240(C)上的壓縮力。
例如,第三介電層242是氮化矽。透過在多個連續的沉積和/或處理循環中形成具有多個層的層242氮化物材料,可以增強氮化矽層242內的張應力。在隨後的輻射固化之前,還可以透過在較低溫度(例如,約400℃至450℃)下沉積氮化矽層242來引入殘餘張應力。氮化矽層242內的張應力也可以透過摻入各種摻雜劑(例如,鋯(Zr)或鎂(Mg)摻雜劑或其他合適的摻雜劑)來增強。對於氧化矽層242,可以透過摻入諸如鍺(Ge)、矽(Si)、碳(C)、氮(N)、磷(P)或硼(B)中的一種或多種的摻雜劑來增強張應力。
在另一個實施例中,第三介電層242沒有被改質(例如,透過摻雜),因此沒有出現像第一介電層132的上部132U(其已經例如透過摻雜而被改質)的膨脹。例如,第三介電層242尤其可以作為蝕刻停止層。
在第2D圖所示的替代實施例中,蓋結構240(D)包括第一部分(或下部)246和第二部分(或上部)248。下部246被包圍在凹槽134內,而上部248向上延伸超
出第一介電層132的上表面132S上並且至少在一些方向上橫向地延伸超過凹槽134。例如,可以在鑲嵌製程(damascene process)中透過圖案化沉積在第一介電層132上之過量的金屬材料來形成上部248。上部248和下部246也可以透過雙鑲嵌(dual damascene process)製程一起形成。
基板110可以在晶體結構中包括矽基板和/或其他諸如鍺的元素半導體。可選地或另外地,基板110可以包括化合物半導體(例如,碳化矽、砷化鎵、砷化銦和/或磷化銦)。此外,基板110還可以包括絕緣體上矽(silicon-on-insulator,SOI)結構。基板110可以包括磊晶層和/或可以應變基板110以提高性能。取決於本領域已知的設計要求,基板110還可以包括各種摻雜配置,例如P型基板和/或N型基板以及各種摻雜區域(例如,P型井和/或N型井)。
第3圖繪示示例性製造製程300的流程圖,其可用於製造第1圖和第2圖或其他半導體結構中的一個或多個結構實施例。第4A圖至第4G圖繪示在製造第1圖的結構100的製造過程之各個階段中的晶片400作為一實施例。
參照第3圖,也參照第4A圖,在示例性操作310中,提供晶片400。晶片400包括基板410(例如,矽基板),以及形成在基板410上方的元件420。互連結構430形成在介電層432內並直接或間接地接觸元件420的端子(例如,元件420的主體、源極電極、汲極電極或閘極電極)。第4A
圖繪示作為說明性示例,互連結構430是直接接觸元件420的源極/汲極區域的接觸結構,然而這並不限製本揭露的實施例的範圍。
在第4A圖所示的實施例中,已完成晶片400上的化學機械平坦化製程。化學機械平坦化製程通常是與形成接觸插塞或連接通孔的鑲嵌製程結合的部分。由於化學機械平坦化製程以不同的平坦化速率平坦化互連結構430的金屬材料和第一介電層432的介電材料,互連結構430的上表面與第一介電層432的上表面432S可能不是完全平坦的(例如,在相同的高度上)。在一個實施例中,互連結構430的上表面包括無意形成的凹槽部分438,如虛線所示。凹槽部分438指的是低於第一介電層432的表面432S之互連結構430的表面。在另一實施例中,互連結構430的上表面無意地形成為高於第一介電層432的上表面432S。
對化學機械平坦化研磨液的pH特性的反應而言,第一互連結構430是由第一類型的第一導電材料(例如,鈷(Co))形成。例如,鈷對含有氧化劑的酸性化學機械平坦化溶液更敏感或更容易受到侵蝕。
在示例操作320中,並參考第4B圖所示,透過使第一互連結構430的上表面凹陷來形成凹槽439。凹槽439形成在互連結構430的凹陷的表面430RS和介電層432之間。在一個實施例中,透過蝕刻實現第一互連結構430的凹陷。合適的蝕刻製程包括乾式蝕刻或選擇性濕式蝕刻。乾式蝕刻製程透過離子轟擊(通常是諸如碳氟化合物、氧氣、
氯氣等反應性氣體的電漿)去除材料,以將部分的材料從暴露表面上移走。在乾式蝕刻中可以使用圖案化的光阻層以提高去除材料的準確度。對金屬互連結構430的暴露部分的材料的選擇性濕式蝕刻去除了暴露的互連結構430的一部分,其中介電層432保持基本上完整。本揭露的實施例不限於使用前述的蝕刻製程凹陷第一互連結構430。根據所公開的實施例,可以使用除了濕式蝕刻或乾式蝕刻之外的製程來凹陷第一互連結構430。
在一個實施例中,控制凹槽439的形成,使得凹槽439的深度D1和直徑L1之間的比例相對地較小(例如,小於1.5)。在一些實施例中,D1和L1之間的比例小於1。這種深度對直徑的低比例導致在凹槽439內形成的結構具有低縱橫比(low aspect ratio),因此能夠使用更適合於低縱橫比結構的一些金屬沉積例程。例如,物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)等較適合用於形成低縱橫比結構而不是高縱橫比結構。物理氣相沉積、化學氣相沉積、原子層沉積沉積製程都具有良好的間隙填充特性,其可有利地用於形成如本揭露第1圖所討論的蓋結構140。在一個實施例中,直徑L1在約2nm至約5nm的範圍內,深度D1在約2nm至約4nm的範圍內。本揭露的實施例不限於前述L1和D1的縱橫比。根據本揭露的其他實施例,L1和D1的縱橫比可以不同於上面明確描述的值和範圍。
第4B圖繪示原位(in-situ)之有意地形成凹槽439的一個示例性實施例,然而其並不限製本揭露的實施例的範圍。凹槽439亦可以透過其他製程形成,這些製程都包括在本揭露的實施例中。例如,如第4B(1)圖所示,在介電層432上形成附加介電層432A,並且圖案化附加介電層432A以形成暴露第一互連結構430的孔洞439A。孔洞439A和互連結構430的上表面430S形成凹槽439。
在另一實施例中,不進行示例性操作320並且無意地形成凹槽439。凹槽438(作為在第一互連結構430的上表面和第一介電層432之間自然地或無意地形成的凹槽部分)在沒有進一步被改質的情況下用於後續製造製程。因此,隨後對凹槽439的引用可以指無意形成的凹槽438或有意形成的凹槽439。
在另一個實施例中,如第4B(2)圖所示,使用雙鑲嵌製程以穿過兩個附加介電層432A、432B形成之交錯的孔洞439B。交錯的孔洞439B適合於形成第2D圖的示例性蓋結構。應理解,在相鄰的介電層432、432A、432B之間可以存在蝕刻停止層,以便於形成孔洞439A、439B,然而為了簡單起見在此省略了這些層。
在示例性操作330中並參考第4C圖,蓋結構440形成在凹槽439內。在一個實施例中,蓋結構440的導電材料不同於第一互連結構430的導電材料。在一個示例中,對金屬化學機械平坦化研磨液的pH特性的反應而言,蓋結構440的材料是不同類型(第二類型)的導電材料。例
如,鎢(W)對含有氧化劑的鹼性化學機械平坦化溶液更敏感或更脆弱,這與鈷或銅對鹼性化學機械平坦化溶液的敏感度不同。就其對金屬化學機械平坦化研磨液的pH特性的反應而言,鋁與鎢類似。在一個實施例中,蓋結構440是鎢。
使用鑲嵌製程或剝離製程形成蓋結構440。取決於具體的形成製程,化學機械平坦化製程332可以包括在形成蓋結構440的操作330中。例如,如果使用鑲嵌製程,通常包括化學機械平坦化製程332以去除沉積在介電層432的表面432S上過量的金屬材料。在使用並且良好地控制剝離製程的情況下,化學機械平坦化製程是可選的。透過化學氣相沉積、物理氣相沉積或原子層沉積之一或其他具有良好地間隙填充性質的製程進行蓋結構440的導電材料(例如,鎢)的沉積。化學氣相沉積、物理氣相沉積或原子層沉積製程之良好的間隙填充特性確保在蓋結構440和介電層432之間的界面442基本上無空隙,使得用於平坦化蓋結構440或用於平坦化蓋結構440上方的另一互連結構的化學機械平坦化研磨液將不會滲透或穿透界面442到達第一互連結構430。
在另一實施例中,蓋結構440不會形成在有意形成的凹槽439內。相反地,蓋結構440形成在第一互連結構430上表面上之無意形成的凹槽438內(第4A圖)。
在示例性操作340中,還參考第4D圖,介電層432的上部432U例如透過摻雜而產生應變,以使上部432在橫向方向上膨脹。這種應變是透過離子注入一種或多種摻
雜劑(鍺(Ge)、矽(Si)、碳(C)、氮(N)、磷(P)或硼(B))來實現的。上部432U的這種改質使得介電層432的上部432U朝向介電層432和蓋結構440之間的界面442擴張(參見箭頭436),使得介電層432和蓋結構440之間的界面442中的間隙(如果有的話)減少或最小化。在介電層432和蓋結構440之間的界面442沒有間隙的實施例中,上部432U的這種膨脹導致上部432U施加在蓋結構440上的壓縮力增加。當因摻雜而導致上部432U膨脹的量大於界面442中間隙的尺寸時,也會發生因上部432U的膨脹而由上部432U施加在蓋結構440上的壓縮力。將摻雜劑的離子注入控制為淺摻雜,使得介電層432的上部432U的膨脹特性的改質足以去除位於上部432U和金屬蓋結構440之間的界面442的任何間隙和/或使得當上部432U和金屬蓋結構440彼此接觸時,增加由上部432U施加在金屬蓋結構440上的壓縮力。因此,離子注入的深度或上部432U的深度等於或略大於蓋結構440所在的凹槽439的深度D1。
示例性操作340的改質過程可以在蓋結構440形成之前或蓋形結構440形成之後進行。在一個實施例中,如果在蓋結構440的形成中包括化學機械平坦化製程,則在蓋結構440形成之前改質上部432U,使得界面442間隙減小以防止化學機械平坦化研磨液在平坦化蓋結構440的過量金屬材料期間滲透到第一互連結構430。
如本揭露的實施例所述,上部432U也可以是與介電層432的其餘部分分離的單層或多層。可以直接形成具
有適當的應力(殘餘應力)(例如,合適的張應力)而無需進一步改質之分離的上部432U。
在另一個實施例中,可以形成有合適的張應力的整個介電層432,使得介電材料傾向於膨脹以消除蓋結構440和/或第一互連結構430和介電層432周圍的介電材料之間的間隙(如果有的話)。
第4D(1)圖繪示替代或另外的實施例。如第4D(1)圖所示,在介電層432上形成蝕刻停止層433(例如,氮化矽)。蓋結構440也形成在蝕刻停止層433內。還可以形成有適當的張應力或被改質以結合張應力的蝕刻停止層433。蝕刻停止層433內的張應力提供抵抗蓋結構440的側壁的壓縮力437,以消除或減小蓋結構440的側壁與周圍的蝕刻停止層433之間的間隙(如果有的話)。
在一些實施例中,上部432U或蝕刻停止層433中的一個可以不包括向蓋結構440的側壁提供壓縮力436、437的張應力。即,上部432U或蝕刻停止層433中的一個或多個部分可以包括張應力以提供朝向蓋結構440的側壁的壓縮力。
在示例操作350中,還參考第4E圖,第二互連結構450形成在第一介電層432上方的第二介電層452內並與蓋結構440接觸。在一個實施例中,透過鑲嵌製程形成第二互連結構450。在鑲嵌製程中,第二介電層452形成在第一介電層432上方並被圖案化以形成暴露蓋結構440的孔洞454。第二互連結構450形成在孔洞454內,並透過化學機
械平坦化製程352去除其過量的沉積。可以使用現在已知(例如,化學氣相沉積、物理氣相沉積、電鍍或其他合適的製程)來或未來開發的方法實現第二互連結構450的沉積。
在一個示例中,第二互連結構450由與蓋結構440相同的導電材料或相同類型的導電材料形成。如果兩種導電材料對於化學機械平坦化研磨液的pH特性的反應類似,則它們是相同類型的導電材料。在蓋結構是鎢的情況下,第二互連結構是鎢或鋁(鋁為導電材料,其與化學機械平坦化研磨液的反應與鎢類似)。
例如,在第二互連結構450是鎢的情況下,在化學機械平坦化製程352中使用溫和的酸性(例如,pH值小於4)的化學機械平坦化研磨液以平坦化第二互連結構450。化學機械平坦化研磨液還包括氧化第二互連結構450的金屬材料(例如,鎢)的氧化劑。氧化劑可包括氧化金屬鹽(例如,硝酸鐵、硝酸銅、硝酸氧鋯)、氧化金屬化合物和氧化性酸(例如,氯化鐵、過錳酸鉀、鐵氰化鉀、硝酸、有機過氧化物、無機過氧化物、過氧化氫、過醋酸、氮、過硫酸、過氧醋酸和高碘酸、硫酸鹽、碘酸鉀和過氧化苯)以及其他合適的氧化劑。在一個實施例中,鎢化學機械平坦化研磨液包括含鐵氧化劑(例如,鐵鹽(例如,硝酸鐵))。
化學機械平坦化研磨液還包括多個磨料顆粒。在一個實施例中,磨料顆粒是碳、金剛石和碳化物、氮化物、氧化物或者可以是銻、鋁、硼、鈣、鈰、鉻、銅、釓、鍺、鉿、銦、鐵、鑭、鉛、鎂、錳、釹、鎳、鈧、矽、鋱、錫、
鈦、鎢、釩、釔、鋅和鋯及其混合物的水合氧化物、或其它合適的磨料顆粒中的一種或多種。多個磨粒可包括化學活性金屬氧化物和化學惰性氧化物。
任選地,化學機械平坦化研磨液還包含腐蝕抑製劑。腐蝕抑製劑有助於減少鈷、銅或鎢或其他金屬暴露於化學機械平坦化研磨液的腐蝕。可能的腐蝕抑製劑包括咪唑(imidozoles)、三唑(triazoles)和苯並三唑(benzotriazole)。
任選地,化學機械平坦化研磨液還包括一些表面活性劑,其選於己基硫酸鈉(sodium hexylsulfate)、正庚基硫酸鈉(sodium heptyl sulfate)、辛基硫酸鈉(sodium octyl sulfate)、壬基硫酸鈉(sodium nonyl sulfate)和十二烷基硫酸鈉(sodium lauryl sulfate)、烷基硫酸鈉(sodium alkyl sulfate)、烷基磺酸鹽(alkyl sulfonates)、四級銨鹽(quaternary ammonium salts)和壬基醚(nonyl ethers)中的一種或多種。
用於平坦化互連結構450沉積的過量膜的化學機械平坦化研磨液可能會滲透穿過第二互連結構450和第二介電層452之間的界面456周圍的材料,或者可能會穿過界面456中的間隙。因為第二互連結構450和蓋結構440包括相同或相同類型的導電材料,所以用於平坦化與蓋結構440接觸的第二互連結構450的任何化學機械平坦化研磨液將不會以不受控制的方式損壞蓋結構440。例如,通常選擇在受控的表面條件下可促進第二互連結構450氧化的化學
機械平坦化研磨液,其中受控的表面條件包括表面壓力、表面溫度和氧氣供應。在受控的表面條件被去除的情況下,第二互連結構450或蓋結構440的剩餘部分或殘留部分對於化學機械平坦化研磨液相對地穩定。例如,第二互連結構450相對於第二互連結構450的化學機械平坦化研磨液的pH值(不論酸性或鹼性)是穩定的。此外,蓋結構440防止用於平坦化第二互連結構450的化學機械平坦化研磨液到達第一互連結構430。
不僅介電層432的上部432U的改質減少或消除了蓋結構440與第一介電層432的上部432之間的界面442中的間隙,蓋結構440也改善了第一互連結構430和第二互連結構450之間的電連接。第4F圖繪示蓋結構440改善第一互連結構430與第二互連結構450之間的電連接的各種實施例。第4F圖的實施例A繪示蓋結構440在第二互連結構450與第一互連結構430未對準的情況下有所幫助。第4F圖的實施例B繪示蓋結構440在第二互連結構450具有比第一互連結構430小得多的直徑的情況下有所幫助。第4F圖的實施例C繪示蓋結構440在第二互連結構450具有比第一互連結構430大得多的直徑的情況下有所幫助。在第4圖的所有三個實施例A、B和C中,在沒有蓋結構440的情況下,可能會發生電連接失效,尤其是當第一互連結構430的上表面包括如第4F圖所示之無意形成的凹槽438時。
第一介電層432、第二介電層452或附加介電層432A的材料可包括二氧化矽(SiO2)、氮氧化矽、氮化矽
(Si3N4)、一氧化矽(SiO)、氧氮碳化矽(SiONC)、碳氧化矽(SiOC)、氮化矽(SiN)、氧氮碳化矽(SiONC)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、其組合或其他合適的介電材料。可以透過化學氣相沉積、高密度電漿化學氣相沉積、旋塗、濺射或其他合適的方法形成介電層。
應該理解,上述實施例僅僅是實現這些技術的可能性示例,即這些示例僅是為了清楚地理解本揭露的實施例的原理而提出的。可以對實施例進行許多變化和修改而基本上不脫離本揭露的實施例的精神和原理。實施例及其元件也可以以各種方式組合,而這些方式也都包括在本揭露的實施例中。
例如,如第4G圖所示,在第一介電層432和第二介電層452之間形成蝕刻停止層或化學機械平坦化停止層460。蝕刻停止層460由氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、碳氧化矽(SiOC)或其他合適的介電材料或其組合形成。化學機械平坦化停止層460保護下面的第一介電層432不受形成第二互連結構450的製程的影響。
在第4G圖所示的實施例中,在第二互連結構450上形成另一個蓋結構470。第三互連結構480(繪示為金屬線)形成在蓋結構470上方並透過蓋結構470連接到第二互連結構450。蓋結構470包括與第二互連結構450不同的導電材料。第三互連結構480包括與蓋結構470相同或相
同類型的導電材料。根據本揭露所述的實施例,使第二介電層452的上部452U改質(例如,透過摻雜),使得上部452膨脹以使蓋結構470和第二介電層452之間的界面處的任何間隙的尺寸減小或閉合。
透過以下實施例的描述可以進一步理解本揭露的實施例:半導體結構實施例包括基板,在基板上方的半導體元件,在第一介電層內並連接到半導體元件的端子的第一互連結構,在第一互連結構上方並接觸第一互連結構的第一蓋結構,以及在蓋結構上方並接觸蓋結構的第二互連結構。第一蓋結構至少部分地位在第一介電層內。於一些實施方式中,第一介電層的上部包含抵抗第一介電層和第一蓋結構之間的界面的張應力。
於一些實施方式中,第一蓋結構至少部分地位於第一介電層的上部內。於一些實施方式中,第一介電層的上部包含鍺、矽、碳、氮、磷或硼中的一種或多種。於一些實施方式中,第一蓋結構包含與第二互連結構相同的導電材料。於一些實施方式中,第一蓋結構包含與第一互連結構不同的導電材料。於一些實施方式中,第一蓋結構的導電材料和第一互連結構的導電材料與酸性溶液或鹼性溶液中的至少一個的反應不同。於一些實施方式中,第一蓋結構或第一互連結構中的一個是鎢,並且第一蓋結構或第一互連結構中的另一個是鈷或銅中的一種或多種。於一些實施方式中,第一蓋結構至少在一個方向上橫向地延伸超過第二互連結
構。於一些實施方式中,第一蓋結構包含與第二互連結構不同的直徑。於一些實施方式中,第一蓋結構與第二互連結構未對準。於一些實施方式中,半導體結構更包含在第二互連結構正上方的第二蓋結構和在第二蓋結構正上方的第三互連結構。
另一個實施例涉及半導體結構。半導體結構包括基板和在基板上方的介電層內的導電通孔結構。導電通孔結構的上表面低於與導電通孔結構相鄰的介電層的上表面。半導體結構還包括在導電通孔結構正上方的導電蓋結構。導電蓋結構的上表面和與導電通孔結構相鄰的介電層的上表面實質上處於同一水平或導電蓋結構的上表面高於與導電通孔結構相鄰的介電層的上表面。
於一些實施方式中,導電蓋結構至少在一個方向上橫向地延伸超過導電通孔結構。於一些實施方式中,導電蓋結構與導電通孔結構未對準。
另一個實施例涉及一種方法。在此方法中,在第一介電層內形成第一金屬結構。第一金屬結構的上表面低於與第一金屬結構的上表面相鄰之第一介電層的上表面。在第一金屬結構的上表面上形成第二金屬結構。應變第一介電層的上部以具有張應力。
於一些實施方式中,應變包含將鍺、矽、碳、氮、磷或硼中的一種或多種的離子注入到第一介電層的上部。於一些實施方式中,方法更包含在第二金屬結構正上方形成第三金屬結構,第三金屬結構被第二介電層圍繞。於一
些實施方式中,在第一介電層內形成第一金屬結構包含透過去除第一金屬結構的上部以在第一介電層和第一金屬結構之間形成凹槽部分。於一些實施方式中,應變第一介電層的上部係增加第一介電層的上部的體積。
可以組合上述各種實施例以提供更多的實施例。本說明書中提及和/或申請數據表中列出的所有美國專利、美國專利申請公開、美國專利申請、外國專利、外國專利申請和非專利出版物均透過引用整體併入本揭露的實施例。如果需要,可以修改實施例以採用各種專利、申請和出版物的概念來提供其他實施例。
根據以上詳細描述,可以對實施例進行其他的修改。一般來說,在以下請求項中,所使用的術語不應被解釋為將請求項限制於說明書和請求項中公開的特定實施例,而是應該被解釋為包括所有可能的實施例以及請求項所賦予的等同物的全部範圍。因此,請求項不受本揭露的實施例的限制。
100:結構
110:基板
120:元件
122:閘極
124:源極/汲極區域
126:主體
130:第一互連結構
130S:表面
132:第一介電層
132S:上表面
132U:上部
134:凹槽
136:壓縮力
140:金屬蓋結構
140S:上表面
142:界面
150:第二互連結構
152:第二介電層
Claims (10)
- 一種半導體結構,包含:一基板;一半導體元件,位於該基板上;一第一互連結構,位於一第一介電層內並連接到該半導體元件的一端子;一第一蓋結構,位於該第一互連結構上並接觸該第一互連結構,該第一蓋結構至少部分地位於該第一介電層內;以及一第二互連結構,位於該第一蓋結構上並接觸該第一蓋結構;其中該第一介電層的一上部包含抵抗該第一介電層和該第一蓋結構之間的一界面的一張應力。
- 如請求項1所述的半導體結構,其中該第一蓋結構與該第二互連結構未對準。
- 如請求項1所述的半導體結構,其中該第一蓋結構包含與該第二互連結構相同的一導電材料。
- 如請求項1所述的半導體結構,其中該第一蓋結構包含與該第一互連結構不同的一導電材料。
- 如請求項1所述的半導體結構,其中該第一蓋結構包含與該第二互連結構不同的一直徑。
- 如請求項1所述的半導體結構,更包含在該第二互連結構正上方的一第二蓋結構和在該第二蓋結構正上方的一第三互連結構。
- 一種半導體結構,包含:一基板;一介電層,位於該基板上;一導電通孔結構,位於該介電層中,該導電通孔結構的一上表面低於與該導電通孔結構相鄰的該介電層的一上表面;以及一導電蓋結構,位於該導電通孔結構的正上方,該導電蓋結構的一上表面和與該導電通孔結構相鄰的該介電層的該上表面相比實質上處於同一水平或較高;其中該介電層的一上部包含抵抗該介電層和該導電蓋結構之間的一界面的一張應力。
- 如請求項7所述的半導體結構,其中該導電蓋結構至少在一個方向上橫向地延伸超過該導電通孔結構。
- 一種半導體結構製造方法,包含:形成一第一金屬結構於一第一介電層內,該第一金屬結構的一上表面低於與該第一金屬結構的該上表面相鄰的該第一介電層的一上表面; 形成一第二金屬結構於該第一金屬結構的該上表面上;以及應變該第一介電層的一上部以具有一張應力。
- 如請求項9所述的半導體結構製造方法,其中該應變包含將鍺、矽、碳、氮、磷或硼中的一種或多種的離子注入到該第一介電層的該上部。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862736957P | 2018-09-26 | 2018-09-26 | |
| US62/736,957 | 2018-09-26 | ||
| US16/400,620 | 2019-05-01 | ||
| US16/400,620 US11037799B2 (en) | 2018-09-26 | 2019-05-01 | Metal heterojunction structure with capping metal layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202013537A TW202013537A (zh) | 2020-04-01 |
| TWI718655B true TWI718655B (zh) | 2021-02-11 |
Family
ID=69725330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108131933A TWI718655B (zh) | 2018-09-26 | 2019-09-04 | 半導體結構及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US11037799B2 (zh) |
| KR (1) | KR102354655B1 (zh) |
| CN (1) | CN110957298B (zh) |
| DE (1) | DE102019112264B4 (zh) |
| TW (1) | TWI718655B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11791204B2 (en) * | 2020-04-21 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with connecting structure having a doped layer and method for forming the same |
| TWI784450B (zh) | 2020-04-28 | 2022-11-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
| US11652053B2 (en) * | 2020-04-28 | 2023-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for forming the same |
| US11574841B2 (en) * | 2020-08-27 | 2023-02-07 | Nanya Technology Corporation | Semiconductor device with intervening layer and method for fabricating the same |
| KR102821759B1 (ko) | 2020-10-23 | 2025-06-16 | 삼성전자주식회사 | 반도체 장치 |
| US11615982B2 (en) * | 2021-01-15 | 2023-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reducing spacing between conductive features through implantation |
| CN114765127B (zh) * | 2021-01-15 | 2024-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US11929314B2 (en) * | 2021-03-12 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures including a fin structure and a metal cap |
| US11854868B2 (en) * | 2021-03-30 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scalable patterning through layer expansion process and resulting structures |
| CN115172323B (zh) * | 2021-04-02 | 2025-02-07 | 长鑫存储技术有限公司 | 半导体结构 |
| US20230253327A1 (en) * | 2022-02-10 | 2023-08-10 | Samsung Electronics Co., Ltd. | Hybrid super via structure and method of manufacturing the same |
| US20240030311A1 (en) * | 2022-07-21 | 2024-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including a self-aligned contact layer with enhanced etch resistance |
| US20250105171A1 (en) * | 2023-09-27 | 2025-03-27 | Nxp Usa, Inc. | Integrated circuit with dielectric layer having selectively implanted stress-setting dopants |
| CN118610163B (zh) * | 2024-08-09 | 2024-11-05 | 杭州积海半导体有限公司 | 半导体结构的制备方法及半导体结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110360A (ja) * | 2011-11-24 | 2013-06-06 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置の製造方法および半導体装置 |
| JP2014187378A (ja) * | 2014-05-26 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7727892B2 (en) * | 2002-09-25 | 2010-06-01 | Intel Corporation | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects |
| US7005724B2 (en) * | 2004-02-13 | 2006-02-28 | Agere Systems Inc. | Semiconductor device and a method of manufacture therefor |
| US7271093B2 (en) * | 2004-05-24 | 2007-09-18 | Asm Japan K.K. | Low-carbon-doped silicon oxide film and damascene structure using same |
| JP2006005190A (ja) * | 2004-06-18 | 2006-01-05 | Renesas Technology Corp | 半導体装置 |
| WO2006020565A2 (en) * | 2004-08-09 | 2006-02-23 | Blue29, Llc | Barrier layer configurations and methods for processing microelectronic topographies having barrier layers |
| US7476618B2 (en) * | 2004-10-26 | 2009-01-13 | Asm Japan K.K. | Selective formation of metal layers in an integrated circuit |
| JP5204370B2 (ja) * | 2005-03-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20080054466A1 (en) * | 2006-08-31 | 2008-03-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
| US7576003B2 (en) | 2006-11-29 | 2009-08-18 | International Business Machines Corporation | Dual liner capping layer interconnect structure and method |
| CN100550409C (zh) * | 2007-06-21 | 2009-10-14 | 复旦大学 | 基于二极管单元选通的相变存储器及其制造方法 |
| US20090001591A1 (en) * | 2007-06-29 | 2009-01-01 | Michael Haverty | Reducing resistivity in metal interconnects by compressive straining |
| JP2010258215A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN102024744B (zh) * | 2009-09-16 | 2013-02-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| JP2011228419A (ja) | 2010-04-19 | 2011-11-10 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| US9190316B2 (en) * | 2011-10-26 | 2015-11-17 | Globalfoundries U.S. 2 Llc | Low energy etch process for nitrogen-containing dielectric layer |
| US9269612B2 (en) | 2011-11-22 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of forming damascene interconnect structures |
| JP2014137378A (ja) | 2013-01-15 | 2014-07-28 | Asahi Glass Co Ltd | 撮像装置用液晶素子および光学ローパスフィルタ |
| US10032712B2 (en) * | 2013-03-15 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure |
| US9040421B2 (en) * | 2013-05-03 | 2015-05-26 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits with improved contact structures |
| CN115547924A (zh) | 2014-12-23 | 2022-12-30 | 太浩研究有限公司 | 解耦过孔填充 |
| US10269701B2 (en) * | 2015-10-02 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure with ultra thick metal and manufacturing method thereof |
| KR102217242B1 (ko) * | 2017-03-08 | 2021-02-18 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| US10886225B2 (en) * | 2018-03-05 | 2021-01-05 | International Business Machines Corporation | BEOL alternative metal interconnects: integration and process |
| US10923393B2 (en) * | 2018-09-24 | 2021-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contacts and interconnect structures in field-effect transistors |
-
2019
- 2019-05-01 US US16/400,620 patent/US11037799B2/en active Active
- 2019-05-10 DE DE102019112264.3A patent/DE102019112264B4/de active Active
- 2019-08-01 KR KR1020190093874A patent/KR102354655B1/ko active Active
- 2019-09-04 TW TW108131933A patent/TWI718655B/zh active
- 2019-09-25 CN CN201910909554.6A patent/CN110957298B/zh active Active
-
2021
- 2021-05-18 US US17/323,951 patent/US11637021B2/en active Active
-
2023
- 2023-03-15 US US18/184,438 patent/US12224179B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013110360A (ja) * | 2011-11-24 | 2013-06-06 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置の製造方法および半導体装置 |
| JP2014187378A (ja) * | 2014-05-26 | 2014-10-02 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102019112264A1 (de) | 2020-03-26 |
| US20210272818A1 (en) | 2021-09-02 |
| US20200098591A1 (en) | 2020-03-26 |
| TW202013537A (zh) | 2020-04-01 |
| KR102354655B1 (ko) | 2022-01-24 |
| KR20200035841A (ko) | 2020-04-06 |
| US12224179B2 (en) | 2025-02-11 |
| US20230230846A1 (en) | 2023-07-20 |
| CN110957298A (zh) | 2020-04-03 |
| US11637021B2 (en) | 2023-04-25 |
| DE102019112264B4 (de) | 2023-08-24 |
| US11037799B2 (en) | 2021-06-15 |
| CN110957298B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI718655B (zh) | 半導體結構及其製造方法 | |
| TWI669784B (zh) | 形成接觸插塞的方法 | |
| US10002831B2 (en) | Selective and non-selective barrier layer wet removal | |
| TWI291760B (en) | Method for producing semiconductor device and semiconductor device | |
| US10916473B2 (en) | Method of cleaning wafer after CMP | |
| TW200305953A (en) | Manufacturing method semiconductor device and semiconductor device | |
| JP4987796B2 (ja) | 半導体装置の製造方法 | |
| CN111435639B (zh) | 半导体结构及其形成方法 | |
| TW202127546A (zh) | 半導體裝置及其形成方法 | |
| JP4724146B2 (ja) | 半導体装置 | |
| JP4672697B2 (ja) | 半導体装置の製造方法 | |
| CN100527382C (zh) | 制造半导体存储器件的方法 | |
| TWI772679B (zh) | 半導體裝置的平坦化方法及化學機械研磨漿料組合物 | |
| JP5515808B2 (ja) | 半導体装置の製造方法 | |
| KR100559988B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN120473439B (zh) | 一种金属插塞及其形成方法 | |
| US20250316534A1 (en) | Method for forming semiconductor structure with metal portions made of different materials | |
| KR102867089B1 (ko) | 트랜지스터 접촉부들 및 그 형성 방법들 | |
| US11232981B2 (en) | Semiconductor device and fabrication method thereof | |
| US20230064918A1 (en) | Slurry composition, semiconductor structure and method for forming the same | |
| KR100945867B1 (ko) | 반도체 소자의 다층 배선 형성 방법 | |
| JP2012038898A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW202008508A (zh) | 半導體裝置結構的形成方法 |