[go: up one dir, main page]

TWI718492B - 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

資料儲存方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI718492B
TWI718492B TW108108134A TW108108134A TWI718492B TW I718492 B TWI718492 B TW I718492B TW 108108134 A TW108108134 A TW 108108134A TW 108108134 A TW108108134 A TW 108108134A TW I718492 B TWI718492 B TW I718492B
Authority
TW
Taiwan
Prior art keywords
data
logical address
physical erasing
unit
address group
Prior art date
Application number
TW108108134A
Other languages
English (en)
Other versions
TW202034168A (zh
Inventor
謝佾錩
張哲瑋
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108108134A priority Critical patent/TWI718492B/zh
Priority to US16/395,259 priority patent/US10922021B2/en
Publication of TW202034168A publication Critical patent/TW202034168A/zh
Application granted granted Critical
Publication of TWI718492B publication Critical patent/TWI718492B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本發明提供一種資料儲存方法、記憶體儲存裝置及記憶體控制電路單元。此方法包括：配置多個邏輯位址以映射至多個實體抹除單元的實體程式化單元；將邏輯位址分組為多個邏輯位址群；接收寫入指令與欲儲存至此些邏輯位址的資料；將資料分別地寫入至實體程式化單元中；記錄每一實體抹除單元的資料寫入時戳；記錄每一邏輯位址群的資料散佈數；以及倘若第一邏輯位址群的資料散佈數小於資料散佈門檻值且寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳小於時戳門檻值時，識別屬於第一邏輯位址群的資料是冷資料。

Description

資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種用於可複寫式非揮發性記憶體的資料儲存方法及使用此方法的記憶體儲存裝置與記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，若能辨識所儲存的資料是否不常更新的冷資料，將可更有效地例如執行垃圾收集等操作。基此，要如何識別在可複寫式非揮發性記憶體模組中的冷資料與熱資料，並且有效提升冷資料的存取效率，是本領域人員研究的課題之一。
本發明提供一種資料儲存方法、記憶體儲存裝置及記憶體控制電路單元。
本發明的一範例實施例提出一種資料儲存方法，用於具有多個實體抹除單元的可複寫式非揮發性記憶體模組。此資料儲存方法包括：配置多個邏輯位址以映射至此些實體抹除單元的多個實體程式化單元；將此些邏輯位址分組為多個邏輯位址群；分別地從主機系統接收多個寫入指令與欲儲存至此些邏輯位址的多筆資料；將此些資料分別地寫入至實體抹除單元的實體程式化單元中。此外，此資料儲存方法更包括：依據每一該些實體抹除單元的資料寫入時戳及實體抹除單元在每一該些邏輯位址群的資料散佈數識別該些邏輯位址群中的第一邏輯位址群的實體抹除單元的資料是第一類型資料。
在本發明的一範例實施例中，上述資料儲存方法更包括：倘若此些邏輯位址群中的第一邏輯位址群的資料散佈數小於資料散佈門檻值且寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳小於時戳門檻值時，識別屬於第一邏輯位址群的資料是第一類型資料。
在本發明的一範例實施例中，上述資料儲存方法更包括：記錄每一該些實體抹除單元的資料寫入時戳；記錄實體抹除單元在每一該些邏輯位址群的資料散佈數；以及倘若該些邏輯位 址群中的第一邏輯位址群的資料散佈數小於資料散佈門檻值且該些實體抹除單元中寫入屬於第一邏輯位址群的資料的至少一個實體抹除單元的資料寫入時戳小於時戳門檻值時，識別屬於第一邏輯位址群的實體抹除單元的資料是第一類型資料。
在本發明的一範例實施例中，上述資料儲存方法更包括：根據寫入屬於各邏輯位址群的資料的實體抹除單元的數目設定各邏輯位址群的資料散佈數，其中寫入屬於第一邏輯位址群的資料的實體抹除單元的數目為第一邏輯位址群的資料散佈數。
在本發明的一範例實施例中，上述資料儲存方法更包括：建立邏輯位址群位元地圖，以記錄寫入屬於各邏輯位址群的資料的實體抹除單元，其中各邏輯位址群具有多個寫入標記並且此些寫入標記分別對應此些實體抹除單元。當在實體抹除單元寫入屬於此些邏輯位址群中的對應邏輯位址群的資料時，分別將寫入屬於此對應邏輯位址群的資料的實體抹除單元的寫入標記記錄為1。
在本發明的一範例實施例中，上述記錄每一邏輯位址群的資料散佈數的步驟包括：加總寫入屬於對應邏輯位址群的資料的實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數。
在本發明的一範例實施例中，上述資料儲存方法更包括：在邏輯位址群位元地圖中，依據各邏輯位址群的資料散佈數在第一軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫 入標記，以及在邏輯位址群位元地圖中，依據各實體抹除單元的資料寫入時戳在第二軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫入標記。
在本發明的一範例實施例中，上述資料儲存方法更包括：倘若識別屬於第一邏輯位址群的資料為第一類型資料時，從閒置區提取目標實體抹除單元，將屬於第一邏輯位址群的資料從至少一實體抹除單元中搬移至目標實體抹除單元。
在本發明的一範例實施例中，上述時戳門檻值設置為此些實體抹除單元的數目的二分之一，資料散佈門檻值設置為7。
在本發明的一範例實施例中，上述各邏輯位址群的大小相同於一個實體抹除單元的容量。
本發明的一範例實施例提出一種記憶體控制電路單元，用於可複寫式非揮發性記憶體模組。記憶體控制電路單元包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組具有多個實體抹除單元。記憶體管理電路耦接至主機介面與記憶體介面。在此，記憶體管理電路用以配置多個邏輯位址以映射至該些實體抹除單元的多個實體程式化單元，且將該些邏輯位址分組為多個邏輯位址群。此外，記憶體管理電路用以分別地從主機系統接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料，將此些資料分別地寫入至此些實體抹除單元的實體程式化單元中。再者，記憶體管理電路更用以 依據每一該些實體抹除單元的資料寫入時戳及實體抹除單元在每一該些邏輯位址群的資料散佈數識別該些邏輯位址群中的第一邏輯位址群的實體抹除單元的資料是第一類型資料。
在本發明的一範例實施例中，上述記憶體管理電路更用以記錄每一實體抹除單元的資料寫入時戳，記錄每一邏輯位址群的資料散佈數，倘若此些邏輯位址群中的第一邏輯位址群的資料散佈數小於資料散佈門檻值且寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳小於時戳門檻值時，記憶體管理電路更用以識別屬於第一邏輯位址群的資料是第一類型資料。
在本發明的一範例實施例中，上述記憶體管理電路更用以根據寫入屬於各邏輯位址群的資料的實體抹除單元的數目設定各邏輯位址群的資料散佈數，寫入屬於第一邏輯位址群的資料的實體抹除單元的數目為第一邏輯位址群的資料散佈數。
在本發明的一範例實施例中，上述記憶體管理電路更用以建立邏輯位址群位元地圖，以記錄寫入屬於各邏輯位址群的資料的實體抹除單元，其中各邏輯位址群具有多個寫入標記並且此些寫入標記分別對應此些實體抹除單元。當在此些實體抹除單元寫入屬於此些邏輯位址群中對應邏輯位址群的資料時，記憶體管理電路更用以分別將寫入屬於此對應邏輯位址群的資料的實體抹除單元的寫入標記記錄為1。
在本發明的一範例實施例中，上述在記錄每一邏輯位址群的資料散佈數的操作中，記憶體管理電路更用以加總寫入屬於 對應邏輯位址群的資料的實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數。
在本發明的一範例實施例中，在邏輯位址群位元地圖中，記憶體管理電路更用以依據各邏輯位址群的資料散佈數在第一軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫入標記，記憶體管理電路更用以依據各實體抹除單元的資料寫入時戳在第二軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫入標記。
在本發明的一範例實施例中，其中倘若識別屬於第一邏輯位址群的資料為第一類型資料時，記憶體管理電路更用以從閒置區提取目標實體抹除單元，將屬於第一邏輯位址群的資料從至少一實體抹除單元中搬移至目標實體抹除單元。
本發明的一範例實施例提出一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組以及記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元。記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組。在此，記憶體控制電路單元用以配置多個邏輯位址以映射至此些實體抹除單元的多個實體程式化單元，將此些邏輯位址分組為多個邏輯位址群，分別地從主機系統接收多個寫入指令與欲儲存至此些邏輯位址的多筆資料，將此些資料分別地寫入至此些實體抹除單元的實體程式化單元中。此外，上述記憶體控制電路單元更用以依據每 一該些實體抹除單元的資料寫入時戳及實體抹除單元在每一該些邏輯位址群的資料散佈數識別該些邏輯位址群中的第一邏輯位址群的實體抹除單元的資料是第一類型資料。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以記錄每一實體抹除單元的資料寫入時戳，記錄每一邏輯位址群的資料散佈數，倘若此些邏輯位址群中的第一邏輯位址群的資料散佈數小於資料散佈門檻值且此些實體抹除單元中寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳小於時戳門檻值時，上述記憶體控制電路單元更用以識別屬於第一邏輯位址群的資料是第一類型資料。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以根據寫入屬於各邏輯位址群的資料的實體抹除單元的數目設定各邏輯位址群的資料散佈數，其中寫入屬於第一邏輯位址群的資料的實體抹除單元的數目為第一邏輯位址群的資料散佈數。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以建立邏輯位址群位元地圖，以記錄寫入屬於各邏輯位址群的資料的實體抹除單元，其中各邏輯位址群具有多個寫入標記並且此些寫入標記分別對應此些實體抹除單元。並且，當在此些實體抹除單元寫入屬於此些邏輯位址群中的對應邏輯位址群的資料時，記憶體控制電路單元更用以分別將寫入屬於此對應邏輯位址群的資料的實體抹除單元的寫入標記記錄為1。
在本發明的一範例實施例中，上述在記錄每一邏輯位址 群的資料散佈數的操作中，記憶體控制電路單元更用以加總寫入屬於對應邏輯位址群的資料的實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數。
在本發明的一範例實施例中，在邏輯位址群位元地圖中，記憶體控制電路單元更用以依據各邏輯位址群的資料散佈數在第一軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫入標記，記憶體控制電路單元更用以依據各實體抹除單元的資料寫入時戳在第二軸上排序屬於各邏輯位址群且對應此些實體抹除單元的寫入標記。
在本發明的一範例實施例中，倘若識別屬於第一邏輯位址群的資料為第一類型資料時，記憶體控制電路單元更用以從閒置區提取目標實體抹除單元，將屬於第一邏輯位址群的資料從至少一實體抹除單元中搬移至目標實體抹除單元。
基於上述，本發明提供了一種資料儲存方法、記憶體儲存裝置及記憶體控制電路單元。此方法依據邏輯位址群的資料散佈數及實體抹除單元的資料寫入時戳來識別所儲存的資料是否為第一類型資料，並且對第一類型資料啟動資料重整操作，以將第一類型資料集中，以加速後續的資料讀取操作，有效提升資料的存取效率。
10:記憶體儲存裝置
11:主機系統
110:系統匯流排
111:處理器
112:隨機存取記憶體
113:唯讀記憶體
114:資料傳輸介面
12:輸入/輸出(I/O)裝置
20:主機板
201:隨身碟
202:記憶卡
203:固態硬碟
204:無線記憶體儲存裝置
205:全球定位系統模組
206:網路介面卡
207:無線傳輸裝置
208:鍵盤
209:螢幕
210:喇叭
32:SD卡
33:CF卡
34:嵌入式儲存裝置
341:嵌入式多媒體卡
342:嵌入式多晶片封裝儲存裝置
402:連接介面單元
404:記憶體控制電路單元
406:可複寫式非揮發性記憶體模組
502:記憶體管理電路
504:主機介面
506:記憶體介面
508:錯誤檢查與校正電路
510:緩衝記憶體
512:電源管理電路
601:儲存區
602:閒置區
610(0)~610(B):實體抹除單元
612(0)~612(C):邏輯單元
TRG1、TRG2:目標實體抹除單元
LG(0)~LG(B):邏輯位址群
Bit sum:資料散佈數
S1001~S1017:步驟
S1101~S1111:步驟
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。
圖7是根據本發明的一範例實施例所繪示之建立邏輯位址群位元地圖的示意圖。
圖8是根據本發明的另一範例實施例所繪示之重整邏輯位址群位元地圖的示意圖。
圖9為根據本發明的一範例實施例所繪示之對冷資料啟動資料重整操作的示意圖。
圖10為根據本發明的一範例實施例所繪示之識別冷資料的流程示意圖。
圖11為根據本發明的一範例實施例所繪示之對冷資料啟動資料重整操作的流程示意圖。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路單元)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory,RAM)112、唯讀記憶體(read only memory,ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive,SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System,GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital,SD)卡32、小型快閃(Compact Flash,CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card,eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package,eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用 快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell,TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層 的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit,LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit,MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘 (redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會 由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複 寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組 406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC)及/或錯誤檢查碼(error detecting code,EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢 查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。
須注意的是，在以下的範例實施例中，描述可複寫式非揮發性記憶體模組406之實體抹除單元的管理時，以“選擇”與“分組”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組406之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組406的實體抹除單元進行操作。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體抹除單元610(0)~610(B)分組為儲存區601與閒置(spare)區602。例如，實體抹除單元610(0)~610(A)屬於儲存區601，而實體抹除單元610(A+1)~610(B)屬於閒置區602。在本範例實施例中，實體抹除單元包含一個實體抹除單元。然而，在另一範例實施例中，一個實體抹除單元亦可以包含多個實體抹除單元。此外，記憶體管理電路502可利用標記等方式來將某一個實體抹除單元關聯至儲存區601與閒置區602的其中之一。
在記憶體儲存裝置10的運作過程中，某一個實體抹除單 元與儲存區601或閒置區602的關連關係可能會動態地變動。例如，當接收到來自主機系統11的寫入資料時，記憶體管理電路502會從閒置區602中選擇一個實體抹除單元以儲存此寫入資料的至少一部份資料並且將這個實體抹除單元關連至儲存區601。此外，在將屬於儲存區601的某一個實體抹除單元抹除以清除其中的資料之後，記憶體管理電路502會將這個被抹除的實體抹除單元關聯至閒置區602。
在本範例實施例中，屬於閒置區602的實體抹除單元亦稱為閒置實體抹除單元，而屬於儲存區601的實體抹除單元亦可稱為非閒置(non-spare)實體抹除單元。屬於閒置區602的每一個實體抹除單元皆是被抹除的實體抹除單元並且沒有儲存任何資料，而屬於儲存區601的每一個實體抹除單元皆儲存有資料。更進一步，屬於閒置區602的每一個實體抹除單元皆不會儲存任何有效(valid)資料，而屬於儲存區601的每一個實體抹除單元皆可能儲存有效資料及/或無效(invalid)資料。
在一範例實施例中，記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體抹除單元。在本範例實施例中，主機系統11是透過邏輯位址(logical address,LA)來存取屬於儲存區601之實體抹除單元。因此，邏輯單元612(0)~612(C)中的每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，邏輯單元612(0)~612(C)中的每一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續 的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一個邏輯單元可被映射至一或多個實體抹除單元。
在本範例實施例中，記憶體管理電路502會將邏輯單元與實體抹除單元之間的映射關係(亦稱為邏輯-實體映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取。
在本範例實施例中，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存在儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體抹除單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體抹除單元之間的映射關係會被建立。
圖7是根據本發明的一範例實施例所繪示之建立邏輯位址群位元地圖的示意圖。
請參考圖7，在一範例實施例中，記憶體管理電路502 配置多個邏輯位址以映射至可複寫式非揮發性記憶體模組406的實體抹除單元610(0)至實體抹除單元610(B)的實體程式化單元，並且將邏輯位址分組為邏輯位址群LG(0)、LG(1)、LG(2)...LG(B)，其中邏輯位址群LG(0)至邏輯位址群LG(B)之中的每一邏輯位址群的大小是相同於一個實體抹除單元的容量。舉例而言，倘若一個實體抹除單元的容量為72MB，則邏輯位址0-72MB屬於邏輯位址群LG(0)，邏輯位址72MB-144MB屬於邏輯位址群LG(1)，邏輯位址144MB-216MB屬於邏輯位址群LG(2)，以此類推。
記憶體管理電路502分別地從主機系統11接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料，將該些資料分別地寫入至實體抹除單元610(0)至實體抹除單元610(B)的多個實體程式化單元中。
記憶體管理電路502對實體抹除單元610(0)至實體抹除單元610(B)中的每一實體抹除單元的資料寫入時戳進行記錄，並且記憶體管理電路502記錄每一該些邏輯位址群的資料散佈數。記憶體管理電路502計算寫入屬於各該些邏輯位址群的資料的實體抹除單元的數目，且將寫入屬於各該些邏輯位址群的資料的實體抹除單元的數目設定為各該些邏輯位址群的資料散佈數。在一範例實施例中，寫入屬於邏輯位址群LG(0)的資料的至少一個實體抹除單元的數目為邏輯位址群LG(0)的資料散佈數，其中，寫入屬於邏輯位址群LG(0)的資料的實體抹除單元的數目為4，則邏輯位址群LG(0)的資料散佈數為4。
在一範例實施例中，當在實體抹除單元610(0)至實體抹除單元610(B)中的每一實體抹除單元寫入屬於該些邏輯位址群中的對應邏輯位址群的資料時，分別將寫入屬於對應邏輯位址群的資料的至少一實體抹除單元的寫入標記記錄為1。
例如，當在實體抹除單元610(0)中寫入屬於邏輯位址群LG(2)及LG(7)的資料時，記憶體管理電路502分別將寫入屬於邏輯位址群LG(2)及LG(7)的資料的實體抹除單元610(0)的寫入標記記錄為1。也就是說，寫入實體抹除單元610(0)的資料是寫入邏輯位址144MB-216MB及邏輯位址503MB-576MB中。在此，記憶體管理電路502將寫入除屬於邏輯位址群LG(2)及LG(7)以外的邏輯位址群的實體抹除單元610(0)的寫入標記記錄為0。
又例如，當在實體抹除單元610(2)中寫入屬於邏輯位址群LG(1)、LG(3)以及LG(500)的資料時，記憶體管理電路502分別將寫入屬於邏輯位址群LG(1)、LG(3)以及LG(500)的資料的實體抹除單元610(2)的寫入標記記錄為1。也就是說，寫入實體抹除單元610(2)的資料是寫入邏輯位址72MB-144MB、邏輯位址216MB-288MB及邏輯位址72*500MB-72*501MB中。在此，記憶體管理電路502將寫入除屬於邏輯位址群LG(1)、LG(3)以及LG(500)以外的邏輯位址群的實體抹除單元610(2)的寫入標記記錄為0。
以此類推，當在實體抹除單元610(0)至實體抹除單元610(B)中分別寫入屬於邏輯位址群LG(0)至LG(B)的資料時，記憶 體管理電路502分別將寫入屬於邏輯位址群LG(0)至LG(B)的資料的實體抹除單元的寫入標記進行記錄。以建立如圖7所示的邏輯位址群位元地圖。特別是，依據圖7所示的邏輯位址群位元地圖，可以獲知在實體抹除單元610(0)至610(B)中分別寫入屬於邏輯位址群LG(0)至LG(B)的資料的實體抹除單元的寫入標記。
在一範例實施例中，記憶體管理電路502加總寫入屬於對應邏輯位址群的資料的至少一實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數(bit sum)。以加總寫入屬於邏輯位址群LG(1)的資料的實體抹除單元為例。記憶體管理電路502分別將寫入屬於邏輯位址群LG(1)的資料的實體抹除單元610(2)及610(7)的寫入標記記錄為1，加總寫入屬於邏輯位址群LG(1)的資料的實體抹除單元610(2)及610(7)的寫入標記的值，以作為邏輯位址群LG(1)的資料散佈數。因此，邏輯位址群LG(1)的資料散佈數為2。也就是說，此資料散佈數是指示寫入至此邏輯位址群LG(1)的資料散佈在實體抹除單元610(2)及610(7)上。
同樣地，以加總寫入屬於邏輯位址群LG(4)的資料的實體抹除單元為例。記憶體管理電路502將寫入屬於邏輯位址群LG(4)的資料的實體抹除單元610(6)的寫入標記記錄為1，加總寫入屬於邏輯位址群LG(4)的資料的實體抹除單元610(6)的寫入標記的值，以作為邏輯位址群LG(4)的資料散佈數。因此，邏輯位址群LG(4)的資料散佈數為1。也就是說，此資料散佈數是指示寫入至此邏輯位址群LG(4)的資料僅散佈在實體抹除單元610(6)上。以此 類推，記憶體管理電路502將加總寫入屬於對應邏輯位址群的資料的至少一實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數。
圖8是根據本發明的另一範例實施例所繪示之重整邏輯位址群位元地圖的示意圖。
請參考圖8，在此邏輯位址群位元地圖中，記憶體管理電路502會依據各該些邏輯位址群的資料散佈數在第一軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。並且，記憶體管理電路502還會依據各該些實體抹除單元的資料寫入時戳在第二軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。在一範例實施例中，將第一軸設置為X軸，將第二軸設置為Y軸。
在一範例實施例中，記憶體管理電路502在X軸方向上依據各該些邏輯位址群的資料散佈數按從小到大的順序，排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。
此外，記憶體管理電路502還會依據各實體抹除單元的資料寫入時戳的先後順序在Y軸方向上排序屬於各邏輯位址群且對應實體抹除單元的寫入標記。也就是說，資料寫入時戳在先(old)的屬於各邏輯位址群且對應實體抹除單元的寫入標記會被排在Y軸的下半部分，資料寫入時戳在後(new)的屬於各邏輯位址群且對應實體抹除單元的寫入標記會被排在Y軸的上半部分。
如此，記憶體管理電路502會依據各邏輯位址群的資料 散佈數以及各實體抹除單元的資料寫入時戳排序屬於各邏輯位址群且對應實體抹除單元的寫入標記，以對邏輯位址群位元地圖進行重整。在重整後的邏輯位址群位元地圖中，資料寫入時戳在先(old)且寫入至屬於同一邏輯位址群中的資料散佈在較少的實體抹除單元(也即是各邏輯位址群的資料散佈數較少)的資料識別為第一類型資料，於本範例實施例中，此第一類型資料為冷資料(old and cold data)。相反地，記憶體管理電路502將資料寫入時戳在後(也即是資料寫入時戳較新)且寫入至同一邏輯位址群中的資料散佈在較多的實體抹除單元(也即是各該些邏輯位址群的資料散佈數較多)中的資料識別為非冷資料。其中，記憶體管理電路502依據各邏輯位址群的資料散佈數以及各實體抹除單元的資料寫入時戳可以將此非冷資料分為屬於第二類型資料的新冷資料(new and cold data)、屬於第三類型資料的新熱資料(new and hot data)以及屬於第四類型資料的老熱資料(old and hot data)，然而對此本發明並不作限制。
在一範例實施例中，倘若邏輯位址群LG(1)的資料散佈數小於資料散佈門檻值且該些實體抹除單元中寫入屬於邏輯位址群LG(1)的資料的至少一個實體抹除單元的資料寫入時戳小於時戳門檻值時，記憶體管理電路502識別屬於邏輯位址群LG(1)中的資料為冷資料。在本範例實施例中，資料散佈門檻值可設置為7，時戳門檻值可設置為實體抹除單元的數目的二分之一。當記憶體管理電路502判斷邏輯位址群LG(1)的資料散佈數為2且此資料散佈 數小於資料散佈門檻值，並且實體抹除單元610(2)及610(7)的資料寫入時戳小於時戳門檻值時，記憶體管理電路502會識別屬於邏輯位址群LG(1)的資料為冷資料，並且記憶體管理電路502會對此冷資料啟動資料重整操作。
圖9為根據本發明的一範例實施例所繪示之對冷資料啟動資料重整操作的示意圖。
請參考圖9。在一範例實施例中，記憶體管理電路502識別出屬於邏輯位址群LG(1)中的資料屬於冷資料時，記憶體管理電路502從閒置區602提取目標實體抹除單元TRG1，將屬於邏輯位址群LG(1)的資料從實體抹除單元610(2)及實體抹除單元610(7)中搬移至目標實體抹除單元TRG1。
在另一範例實施例中，記憶體管理電路502從閒置區602提取目標實體抹除單元TRG2，將非屬於邏輯位址群LG(1)的資料從實體抹除單元610(2)及610(7)中搬移至目標實體抹除單元TRG2。其中目標實體抹除單元TRG1及TRG2是從閒置區602中提取的用以輪替的空的實體抹除單元。
圖10為根據本發明的一範例實施例所繪示之識別冷資料的流程示意圖。
請參考圖10。在步驟S1001中，記憶體管理電路502配置多個邏輯位址以映射至多個實體抹除單元中的多個實體程式化單元。
在步驟S1003中，記憶體管理電路502將該些邏輯位址 分組為多個邏輯位址群。在一範例實施例中，記憶體管理電路502將該些邏輯位址分組為邏輯位址群LG(0)、LG(1)、LG(2)...LG(B)，其中各該些邏輯位址群的大小相同於一個實體抹除單元的容量。
在步驟S1005中，記憶體管理電路502分別地從主機系統11接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料。
在步驟S1007中，記憶體管理電路502將該些資料分別地寫入至實體抹除單元610(0)至實體抹除單元610(B)中的實體程式化單元中。
在步驟S1009中，記憶體管理電路502記錄每一該些實體抹除單元的資料寫入時戳。
在步驟S1011中，記憶體管理電路502記錄每一該些邏輯位址群的資料散佈數。在一範例實施例中，記憶體管理電路502計算寫入屬於各邏輯位址群的資料的實體抹除單元的數目，且將寫入屬於各邏輯位址群的資料的實體抹除單元的數目設定為各邏輯位址群的資料散佈數。
在步驟S1013中，記憶體管理電路502判斷邏輯位址群中的第一邏輯位址群的資料散佈數是否小於資料散佈門檻值且實體抹除單元中寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳是否小於時戳門檻值。在一範例實施例中，時戳門檻值設置為實體抹除單元的數目的二分之一。
在步驟S1015中，倘若第一邏輯位址群的資料散佈數小於資料散佈門檻值且寫入屬於第一邏輯位址群的資料的實體抹除 單元的資料寫入時戳小於時戳門檻值時，記憶體管理電路502會識別屬於第一邏輯位址群的資料是冷資料。
在步驟S1017中，倘若第一邏輯位址群的資料散佈數非小於資料散佈門檻值且寫入屬於第一邏輯位址群的資料的實體抹除單元的資料寫入時戳非小於時戳門檻值時，記憶體管理電路502會識別屬於第一邏輯位址群的資料是非冷資料。
圖11為根據本發明的一範例實施例所繪示之對冷資料啟動資料重整操作的流程示意圖。
請參考圖11，在步驟S1101中，當在實體抹除單元寫入屬於邏輯位址群中的對應邏輯位址群的資料時，記憶體管理電路502分別將寫入屬於對應邏輯位址群的資料的實體抹除單元的寫入標記記錄為1。
在步驟S1103中，記憶體管理電路502加總寫入屬於對應邏輯位址群的資料的實體抹除單元的寫入標記的值以作為對應邏輯位址群的資料散佈數。
在步驟S1105中，在邏輯位址群位元地圖中，記憶體管理電路502依據各邏輯位址群的資料散佈數在第一軸上排序屬於各邏輯位址群且對應實體抹除單元的寫入標記。
在步驟S1107中，在邏輯位址群位元地圖中，記憶體管理電路502依據各實體抹除單元的資料寫入時戳在第二軸上排序屬於各邏輯位址群且對應實體抹除單元的寫入標記。
在步驟S1109中，當記憶體管理電路502識別屬於第一 邏輯位址群的資料為冷資料時，從閒置區602提取目標實體抹除單元，將屬於第一邏輯位址群的資料從實體抹除單元中搬移至目標實體抹除單元。
在步驟S1111中，記憶體管理電路502繼續從閒置區602提取另一目標實體抹除單元，將非屬於第一邏輯位址群的資料從實體抹除單元中搬移至此目標實體抹除單元。如此，以於後續的資料處理過程中，可以於一個實體抹除單元上讀取此冷資料，由此提升存取的速度。
綜上所述，本發明提供了一種資料儲存方法、記憶體儲存裝置及記憶體控制電路單元。此方法依據邏輯位址群的資料散佈數與寫入屬於邏輯位址群的資料的實體抹除單元的資料寫入時戳，來識別資料是否為冷資料，並且對冷資料啟動資料重整操作，以將冷資料搬移至一個實體抹除單元，以於在後續的資料處理過程中，可以直接於此實體抹除單元上讀取冷資料，有效提升冷資料的存取效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S1001~S1017:步驟

Claims (23)

  1. 一種資料儲存方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元，該資料儲存方法包括：配置多個邏輯位址以映射至該些實體抹除單元的多個實體程式化單元；將該些邏輯位址分組為多個邏輯位址群；分別地從一主機系統接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料；將該些資料分別地寫入至該些實體抹除單元的實體程式化單元中；以及依據每一該些實體抹除單元的一資料寫入時戳及實體抹除單元在每一該些邏輯位址群的一資料散佈數識別該些邏輯位址群中的一第一邏輯位址群的實體抹除單元的資料是一第一類型資料，其中該資料散佈數為寫入屬於每一該些邏輯位址群的資料的該至少一個實體抹除單元的數目。
  2. 如申請專利範圍第1項所述的資料儲存方法，更包括：記錄每一該些實體抹除單元的該資料寫入時戳；記錄實體抹除單元在每一該些邏輯位址群的該資料散佈數；以及倘若該些邏輯位址群中的該第一邏輯位址群的資料散佈數小於一資料散佈門檻值且該些實體抹除單元中寫入屬於該第一邏輯 位址群的資料的至少一個實體抹除單元的資料寫入時戳小於一時戳門檻值時，識別屬於該第一邏輯位址群的實體抹除單元的資料是該第一類型資料。
  3. 如申請專利範圍第1項所述的資料儲存方法，更包括：根據寫入屬於各該些邏輯位址群的資料的實體抹除單元的數目設定各該些邏輯位址群的資料散佈數，其中寫入屬於該第一邏輯位址群的資料的該至少一個實體抹除單元的數目為該第一邏輯位址群的資料散佈數。
  4. 如申請專利範圍第3項所述的資料儲存方法，更包括：建立一邏輯位址群位元地圖，以記錄寫入屬於各該些邏輯位址群的資料的實體抹除單元，其中各該些邏輯位址群具有多個寫入標記並且該些寫入標記分別對應該些實體抹除單元；以及當在該些實體抹除單元寫入屬於該些邏輯位址群中的一對應邏輯位址群的資料時，分別將寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記記錄為1。
  5. 如申請專利範圍第4項所述的資料儲存方法，其中記錄每一該些邏輯位址群的資料散佈數的步驟包括：加總寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記的值以作為該對應邏輯位址群的資料散佈數。
  6. 如申請專利範圍第5項所述的資料儲存方法，更包括： 在該邏輯位址群位元地圖中，依據各該些邏輯位址群的資料散佈數在一第一軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記；以及依據各該些實體抹除單元的資料寫入時戳在一第二軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。
  7. 如申請專利範圍第6項所述的資料儲存方法資料儲存方法更包括：倘若識別屬於該第一邏輯位址群的資料為該第一類型資料時，從一閒置區提取一目標實體抹除單元，將屬於該第一邏輯位址群的資料從該至少一實體抹除單元中搬移至該目標實體抹除單元。
  8. 如申請專利範圍第2項所述的資料儲存方法，其中該時戳門檻值設置為該些實體抹除單元的數目的二分之一，該資料散佈門檻值設置為7。
  9. 如申請專利範圍第1項所述的資料儲存方法，其中各該些邏輯位址群的大小相同於一個實體抹除單元的容量。
  10. 一種記憶體控制電路單元，用於一可複寫式非揮發性記憶體模組，所述記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元；以及 一記憶體管理電路，耦接至所述主機介面與所述記憶體介面，其中所述記憶體管理電路用以配置多個邏輯位址以映射至該些實體抹除單元的多個實體程式化單元，其中所述記憶體管理電路用以將該些邏輯位址分組為多個邏輯位址群，其中所述記憶體管理電路用以分別地從一主機系統接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料，其中所述記憶體管理電路用以將該些資料分別地寫入至該些實體抹除單元的實體程式化單元中，以及其中所述記憶體管理電路用以將依據每一該些實體抹除單元的一資料寫入時戳及實體抹除單元在每一該些邏輯位址群的一資料散佈數識別該些邏輯位址群中的一第一邏輯位址群的實體抹除單元的資料是一第一類型資料，其中該資料散佈數為寫入屬於每一該些邏輯位址群的資料的該至少一個實體抹除單元的數目。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中，所述記憶體管理電路更用以記錄每一該些實體抹除單元的一資料寫入時戳，所述記憶體管理電路更用以記錄每一該些邏輯位址群的一資料散佈數，以及 倘若該些邏輯位址群中的該第一邏輯位址群的資料散佈數小於一資料散佈門檻值且該些實體抹除單元中寫入屬於該第一邏輯位址群的資料的至少一個實體抹除單元的資料寫入時戳小於一時戳門檻值時，所述記憶體管理電路更用以識別屬於該第一邏輯位址群的實體抹除單元的資料是該第一類型資料。
  12. 如申請專利範圍第10項所述的記憶體控制電路單元，其中，所述記憶體管理電路更用以根據寫入屬於各該些邏輯位址群的資料的實體抹除單元的數目設定各該些邏輯位址群的資料散佈數，其中寫入屬於該第一邏輯位址群的資料的該至少一個實體抹除單元的數目為該第一邏輯位址群的資料散佈數。
  13. 如申請專利範圍第12項所述的記憶體控制電路單元，其中，所述記憶體管理電路更用以建立一邏輯位址群位元地圖，以記錄寫入屬於各該些邏輯位址群的資料的實體抹除單元，其中各該些邏輯位址群具有多個寫入標記並且該些寫入標記分別對應該些實體抹除單元，當在該些實體抹除單元寫入屬於該些邏輯位址群中的一對應邏輯位址群的資料時，所述記憶體管理電路更用以分別將寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記記錄為1。
  14. 如申請專利範圍第13項所述的記憶體控制電路單元，其中，所述記憶體管理電路記錄每一該些邏輯位址群的資料散佈數的操作包括：所述記憶體管理電路更用以加總寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記的值以作為該對應邏輯位址群的資料散佈數。
  15. 如申請專利範圍第14項所述的記憶體控制電路單元，其中，在該邏輯位址群位元地圖中，所述記憶體管理電路更用以依據各該些邏輯位址群的資料散佈數在一第一軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記，以及所述記憶體管理電路更用以依據各該些實體抹除單元的資料寫入時戳在一第二軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中，倘若識別屬於該第一邏輯位址群的資料為該第一類型資料時，所述記憶體管理電路更用以從一閒置區提取一目標實體抹除單元，將屬於該第一邏輯位址群的資料從該至少一實體抹除單元中搬移至該目標實體抹除單元。
  17. 一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元；以及一記憶體控制電路單元，耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以配置多個邏輯位址以映射至該些實體抹除單元的多個實體程式化單元，其中所述記憶體控制電路單元用以將該些邏輯位址分組為多個邏輯位址群，其中所述記憶體控制電路單元用以分別地從一主機系統接收多個寫入指令與欲儲存至該些邏輯位址的多筆資料，其中所述記憶體控制電路單元用以將該些資料分別地寫入至該些實體抹除單元的實體程式化單元中，其中所述記憶體控制電路單元用以依據每一該些實體抹除單元的一資料寫入時戳及實體抹除單元在每一該些邏輯位址群的一資料散佈數識別該些邏輯位址群中的一第一邏輯位址群的實體抹除單元的資料是一第一類型資料，其中該資料散佈數為寫入屬於每一該些邏輯位址群的資料的該至少一個實體抹除單元的數目。
  18. 如申請專利範圍第17項所述的記憶體儲存裝置，更包括：其中所述記憶體控制電路單元更用以記錄每一該些實體抹除單元的一資料寫入時戳， 其中所述記憶體控制電路單元更用以記錄每一該些邏輯位址群的一資料散佈數，倘若該些邏輯位址群中的一第一邏輯位址群的資料散佈數小於一資料散佈門檻值且該些實體抹除單元中寫入屬於該第一邏輯位址群的資料的至少一個實體抹除單元的資料寫入時戳小於一時戳門檻值時，所述記憶體控制電路單元更用以識別屬於該第一邏輯位址群的資料是該第一類型資料。
  19. 如申請專利範圍第17項所述的記憶體儲存裝置，更包括：所述記憶體控制電路單元更用以根據寫入屬於各該些邏輯位址群的資料的實體抹除單元的數目設定各該些邏輯位址群的資料散佈數，其中寫入屬於該第一邏輯位址群的資料的該至少一個實體抹除單元的數目為該第一邏輯位址群的資料散佈數。
  20. 如申請專利範圍第19項所述的記憶體儲存裝置，更包括：所述記憶體控制電路單元更用以建立一邏輯位址群位元地圖，以記錄寫入屬於各該些邏輯位址群的資料的實體抹除單元，其中各該些邏輯位址群具有多個寫入標記並且該些寫入標記分別對應該些實體抹除單元，當在該些實體抹除單元寫入屬於該些邏輯位址群中的一對應邏輯位址群的資料時，所述記憶體控制電路單元更用以分別將 寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記記錄為1。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中所述記憶體控制電路單元用以記錄每一該些邏輯位址群的資料散佈數的操作包括：所述記憶體控制電路單元更用以加總寫入屬於該對應邏輯位址群的資料的至少一實體抹除單元的寫入標記的值以作為該對應邏輯位址群的資料散佈數。
  22. 如申請專利範圍第21項所述的記憶體儲存裝置，更包括：在該邏輯位址群位元地圖中，所述記憶體控制電路單元更用以依據各該些邏輯位址群的資料散佈數在一第一軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記，以及所述記憶體控制電路單元更用以依據各該些實體抹除單元的資料寫入時戳在一第二軸上排序屬於各該些邏輯位址群且對應該些實體抹除單元的寫入標記。
  23. 如申請專利範圍第22項所述的記憶體儲存裝置，更包括：倘若識別屬於該第一邏輯位址群的資料為該第一類型資料時，所述記憶體控制電路單元更用以從一閒置區提取一目標實體抹除單元，將屬於該第一邏輯位址群的資料從該至少一實體抹除單元中搬移至該目標實體抹除單元。
TW108108134A 2019-03-12 2019-03-12 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元 TWI718492B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108108134A TWI718492B (zh) 2019-03-12 2019-03-12 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
US16/395,259 US10922021B2 (en) 2019-03-12 2019-04-26 Data storage method based on data type identification, memory storage apparatus and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108108134A TWI718492B (zh) 2019-03-12 2019-03-12 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TW202034168A TW202034168A (zh) 2020-09-16
TWI718492B true TWI718492B (zh) 2021-02-11

Family

ID=72423456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108134A TWI718492B (zh) 2019-03-12 2019-03-12 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US10922021B2 (zh)
TW (1) TWI718492B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12461683B2 (en) 2022-07-06 2025-11-04 Samsung Electronics Co., Ltd. Systems, methods, and devices for reclaim unit formation and selection in a storage device
US20240012579A1 (en) * 2022-07-06 2024-01-11 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for data placement in a storage device
CN119987663A (zh) * 2025-01-15 2025-05-13 合肥开梦科技有限责任公司 存储器控制方法以及存储器存储装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140089564A1 (en) * 2012-09-27 2014-03-27 Skymedi Corporation Method of data collection in a non-volatile memory
TWI454916B (zh) * 2012-05-08 2014-10-01 Phison Electronics Corp 儲存單元管理方法、記憶體控制器與記憶體儲存裝置
CN105068938A (zh) * 2015-08-12 2015-11-18 华中科技大学 一种基于多层单元的非易失内存的磨损均衡方法
US20170139825A1 (en) * 2015-11-17 2017-05-18 HGST Netherlands B.V. Method of improving garbage collection efficiency of flash-oriented file systems using a journaling approach
TWI597605B (zh) * 2016-07-11 2017-09-01 慧榮科技股份有限公司 用於資料儲存裝置的損耗平均方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015001908A (ja) * 2013-06-17 2015-01-05 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法
US9619155B2 (en) * 2014-02-07 2017-04-11 Coho Data Inc. Methods, systems and devices relating to data storage interfaces for managing data address spaces in data storage devices
US10146448B2 (en) * 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10223029B2 (en) * 2014-12-22 2019-03-05 Sandisk Technologies Llc Dynamic programming adjustments based on memory wear, health, and endurance
US10120793B2 (en) * 2014-12-29 2018-11-06 Toshiba Memory Corporation Memory device and non-transitory computer readable recording medium
US9921956B2 (en) * 2016-07-20 2018-03-20 Sandisk Technologies Llc System and method for tracking block level mapping overhead in a non-volatile memory
US10445230B2 (en) * 2017-12-08 2019-10-15 Macronix International Co., Ltd. Managing block arrangement of super blocks
JP2019169101A (ja) * 2018-03-26 2019-10-03 東芝メモリ株式会社 電子機器、コンピュータシステム、および制御方法
KR102585883B1 (ko) * 2018-09-18 2023-10-10 에스케이하이닉스 주식회사 메모리 시스템의 동작 방법 및 메모리 시스템
US10838859B2 (en) * 2018-09-25 2020-11-17 Western Digital Technologies, Inc. Recency based victim block selection for garbage collection in a solid state device (SSD)

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI454916B (zh) * 2012-05-08 2014-10-01 Phison Electronics Corp 儲存單元管理方法、記憶體控制器與記憶體儲存裝置
US20140089564A1 (en) * 2012-09-27 2014-03-27 Skymedi Corporation Method of data collection in a non-volatile memory
TW201413451A (zh) * 2012-09-27 2014-04-01 Skymedi Corp 非揮發性記憶體的資料收集方法
CN105068938A (zh) * 2015-08-12 2015-11-18 华中科技大学 一种基于多层单元的非易失内存的磨损均衡方法
US20170139825A1 (en) * 2015-11-17 2017-05-18 HGST Netherlands B.V. Method of improving garbage collection efficiency of flash-oriented file systems using a journaling approach
TWI597605B (zh) * 2016-07-11 2017-09-01 慧榮科技股份有限公司 用於資料儲存裝置的損耗平均方法

Also Published As

Publication number Publication date
US20200293225A1 (en) 2020-09-17
US10922021B2 (en) 2021-02-16
TW202034168A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
TWI688953B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN103514096A (zh) 数据储存方法、存储器控制器与存储器储存装置
TWI718492B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI760697B (zh) 記憶體之資料整理方法、記憶體儲存裝置及記憶體控制電路單元
US11803331B2 (en) Method for recording unit management information, memory storage device and memory control circuit unit
TWI766582B (zh) 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元
TW202109536A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN107122308A (zh) 平均磨损方法、内存控制电路单元及内存储存装置
CN107103930A (zh) 数据写入方法、内存控制电路单元与内存储存装置
CN106445397A (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN112799601B (zh) 有效数据合并方法、存储器存储装置及控制电路单元
TWI730600B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TWI727203B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN111723022B (zh) 数据存储方法、存储器存储装置及存储器控制电路单元
TW202145017A (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI780003B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI867977B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI804236B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN111414128B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元