[go: up one dir, main page]

TWI718192B - 模擬方法、電路設計以及示例工具 - Google Patents

模擬方法、電路設計以及示例工具 Download PDF

Info

Publication number
TWI718192B
TWI718192B TW105132964A TW105132964A TWI718192B TW I718192 B TWI718192 B TW I718192B TW 105132964 A TW105132964 A TW 105132964A TW 105132964 A TW105132964 A TW 105132964A TW I718192 B TWI718192 B TW I718192B
Authority
TW
Taiwan
Prior art keywords
telegraph signal
random telegraph
model
netlist
devices
Prior art date
Application number
TW105132964A
Other languages
English (en)
Other versions
TW201729131A (zh
Inventor
全倧旭
朴孝恩
李根浩
權義熙
金宗哲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201729131A publication Critical patent/TW201729131A/zh
Application granted granted Critical
Publication of TWI718192B publication Critical patent/TWI718192B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種模擬方法包括：接收描述多個裝置的網表；利用分 別與所述多個裝置對應的隨機電報訊號雜訊因數的值來實行算術運算；基於所述算術運算的結果而產生與各所述裝置對應的隨機電報訊號模型；以及產生其中反映所述隨機電報訊號模型的網表。此外，亦提供一種電路設計方法及示例工具。

Description

模擬方法、電路設計以及示例工具 [相關申請案的交叉參考]
本申請案主張於2015年10月13日在韓國智慧財產局提出申請的韓國專利申請案第10-2015-0143047號的權利，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明是有關於一種模擬方法、電路設計方法、以及示例工具，且更具體而言，是有關於一種準確地反映電路的實際特性的模擬方法、電路設計方法、以及示例工具。
一種用於設計及模擬積體電路(integrated circuit，IC)的工具得以廣泛使用。一般而言，藉由以電路示例工具(以下被稱為示例工具)對多個電路進行排列而實作積體電路(IC)，且可使用模擬工具來驗證以示例工具實作的積體電路的運作。模擬工具的例子包括被稱為以積體電路為重點的模擬程式(simulation program with integrated circuit emphasis，SPICE)的程式。
示例工具提供與設計的積體電路相對應的網表(netlist)。在所述積體電路中連接至彼此的電路元件的連接關係 可利用所述網表來闡釋。此外，所述示例工具可提供包含各種裝置模型的模型庫(model library)作為模擬工具，所述各種裝置模型具有在設計的積體電路中所包含的電路元件(例如，裝置)的特性。
例如在積體電路中所包含的場效電晶體(field effect transistor，FET)及/或類似元件等裝置可產生由隨機電報訊號(random telegraph signal，RTS)所造成的雜訊(以下稱為RTS雜訊)。在積體電路中所包含的多個場效電晶體可隨機地產生RTS雜訊，但對於通用電路模擬而言難以考量由場效電晶體隨機產生的RTS雜訊。出於此種原因，在模擬設計的電路時，難以反映例如場效電晶體等裝置的實際特性。
本發明提供一種更準確地反映電路的實際特性的模擬方法、電路設計方法、以及示例工具。
根據本發明的態樣，提供一種模擬方法，所述模擬方法包括：接收描述多個裝置的網表；利用分別與所述多個裝置對應的隨機電報訊號(RTS)雜訊因數的值來實行算術運算；基於所述算術運算的結果而產生與各所述裝置對應的RTS模型；以及產生其中反映所述RTS模型的網表。
根據本發明的另一態樣，提供一種電路設計方法，所述電路設計方法包括：接收其中不反映隨機電報訊號(RTS)雜訊的網表及模型庫；判斷與所述網表中所描述的多個裝置各自對應的 RTS雜訊資訊；基於判斷所述RTS雜訊資訊的結果而產生與各所述裝置對應的RTS模型；以及基於所產生的所述RTS模型而輸出其中反映所述RTS雜訊的網表及模型庫。
根據本發明的再一態樣，提供一種模擬方法，所述模擬方法包括：接收描述多個裝置的網表；利用所述網表實行第一模擬，在所述第一模擬中不反映隨機電報訊號(RTS)雜訊；基於所述第一模擬的結果而產生與各所述裝置對應的RTS雜訊資訊；基於所述RTS雜訊資訊而產生與各所述多個裝置對應的RTS模型；以及基於產生所述RTS模型的結果，利用修改後網表實行第二模擬，在所述第二模擬中反映RTS雜訊。
根據本發明的又一態樣，提供一種示例工具，所述示例工具包括：接收器，用以接收其中不反映隨機電報訊號(RTS)雜訊的網表、以及RTS雜訊資訊；計算器，用以對與所述網表中所包含的多個裝置各自對應的RTS雜訊資訊實行算術運算而產生與各所述裝置對應的RTS模型；以及產生器，用以產生其中反映所述RTS模型的網表。
為使本發明的前述及其他特徵及優點可理解，以下詳細闡述附有圖的若干示例性實施例。
10:模擬裝置
11:輸入單元
12:記憶體
13:輸出單元
14:控制器
15、222:計算器
100A、100B、200:模擬系統
110A、110B、210:示例工具
111A、311:電路設計單元
112A、121B、312:雜訊模型應用單元
120A、120B、230、300:模擬工具
122B:模擬單元
220:雜訊模型應用工具
221:接收器
223:網表產生器
310:設計器
320:模擬器
400:計算系統
410:系統匯流排
420:處理器
430:主記憶體
440:輸入/輸出(I/O)裝置
450:顯示單元
460:儲存單元
BL、BL:位元線
C:電容器
D1、D2~Dk:元件
E1、E2、E3:電子
#E:電子的數目
G:閘極
I:電流源
I1~In:電流源
Id:汲極電流
Irtn:電流源
M1:第一電晶體
M2:第二電晶體
S:源極
S11~S14、S21~S25、S31~S35、S41~S46、S51~S54、S61~S65:操作
T1、T2、T3:時間常數
Vds:汲極-源極電壓
Vgs:閘極-源極電壓
WL:字元線
y1、y2、y3:水平位置及垂直位置
△Id:差值
圖1是說明根據各實施例的模擬裝置的實作例子的方塊圖。
圖2A、圖2B、圖3及圖4是說明將根據各實施例的功能以各 子的圖。
圖7及圖8是說明根據一實施例的一種模擬方法的流程圖。
圖9是說明其中反映RTS雜訊的網表中所包含的電路的等效模型的電路圖。
圖10A~圖10C是示出基於電晶體結構的電子陷阱特性及由此造成的RTS雜訊的訊號特性的曲線圖。
圖11是說明根據一實施例的一種模擬方法的流程圖。
圖12是說明根據各實施例的RTS雜訊應用工具的輸入/輸出資訊的例子的圖。
圖13A及圖13B是說明根據另一實施例的一種模擬方法的流程圖。
圖14是說明根據另一實施例的一種模擬方法的流程圖。
圖15是說明用於實行根據一實施例的模擬方法的計算系統的方塊圖。
圖16是說明在軟體中實作根據各實施例的功能的例子的方塊圖。
[相關申請案的交叉參考]
本申請案主張於2015年10月13日在韓國智慧財產局提出申請的韓國專利申請案第10-2015-0143047號的權利，所述韓國專利申請案的揭露內容全文併入本案供參考。 提供本發明的各實施例是為了使此揭露內容將透徹及完整，且將向此項技術中具有通常知識者充分傳達本發明的概念。由於本發明可具有各種各樣的經過修改的實施例，因此在圖式中說明較佳實施例，且在本發明的詳細說明中進行闡述。然而，此並非將本發明限制於具體實施例內，且應理解，本發明涵蓋處於本發明的思想及技術範圍內的所有潤飾、等效形式及替代形式。通篇中相同參考編號指代相同元件。在圖式中，為方便說明及清晰起見，每一結構的尺寸及大小被誇大、減小、或進行示意性地說明。
圖1是說明根據各實施例的模擬裝置10的實作例子的方塊圖。根據一實施例，圖1所示模擬裝置10可被定義為用於實行各種功能的系統。舉例而言，模擬裝置10可為利用包含多個裝置模型(device model)的模型庫來排列及連接多個電路元件，且提供與所述排列及連接對應的網表的裝置。作為另外一種選擇，模擬裝置10可為產生與電路元件的排列及連接對應的網表且利用所產生的網表及模型庫來模擬電路的裝置。此外，模擬裝置10可為接收網表及模型庫且實行算數運算以提供其特性已經過改變的網表及模型庫的裝置。此外，模擬裝置10可被定義為各種形式。
所述網表可表示設計的電路中所包含的多個電路元件之間的連接關係、配置有電路元件的多個功能區塊之間的連接關係、以及基於電路元件的連接的節點資訊。電路的結構可藉由所述網表來獲得。以下，在闡述各實施例時，電路(或設計的電路)可表示積體電路，且電路中所包含的裝置可被定義為積體電路中 所包含的電路元件。
模擬裝置10可包括輸入單元11、記憶體12、輸出單元13及控制器14。此外，控制器14可包括計算器15。輸入單元11、記憶體12、輸出單元13及控制器14可經由匯流排而連接至彼此。 控制器14可控制輸入單元11、記憶體12及輸出單元13。
輸入單元11可配置有例如鍵盤、操縱面板、或各種資料讀取裝置。記憶體12可配置有各種半導體記憶體、硬碟、及/或類似裝置。輸出單元13可配置有監視器、印表機、記錄裝置、及/或類似裝置。控制器14可實行與模擬相關聯的各種處理操作。舉例而言，根據一實施例，控制器14可產生其中反映RTS雜訊的網表及模型庫，抑或可實行容許實行其中反映RTS雜訊的模擬的控制操作。
計算器15可基於記憶體12中所儲存的各條資訊來實行算術運算，且與其中不反映RTS雜訊的網表中所包含的各裝置連接。舉例而言，計算器15可利用每一裝置的RTS雜訊的因數的值來實行算術運算。每一裝置的RTS雜訊的因數可表示代表所述RTS雜訊(或基於所述RTS雜訊的電流)的分量(component)。 舉例而言，參照例如金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)等電晶體作為裝置的例子，在MOSFET中出現的RTS雜訊可具有某種訊號波形，且用於代表RTS雜訊的因數可包括由介電質捕獲(trap)的電子數目、指示所述介電質捕獲所述電子的時間的捕獲時間常數、流過 電晶體的電流差值「△Id」、及/或類似者。
考量到RTS雜訊的特性，RTS雜訊可針對設計的電路中所包含的多個電晶體而隨機出現。亦即，電子陷阱特性針對多個電晶體以隨機圖案顯現，因此，針對所述電晶體而計算的RTS雜訊因數的值可具有隨機特性。
計算器15可利用RTS雜訊的因數的值來實行算術運算。 作為所述算術運算的結果，可產生與RTS雜訊對應的RTS模型。 舉例而言，RTS模型可對應於具有某一功率位準的電壓源或電流源。控制器14可基於所產生的RTS模型而針對各裝置(例如，電晶體)產生其中反映RTS雜訊的網表。與各裝置對應的RTS模型可被反映作為所產生的網表中的實例參數。
在一實施例中，可基於算術運算結果而為多個裝置各自產生具有與RTS雜訊相關聯的不同參數的多個裝置模型。舉例而言，各裝置模型可包含指示裝置的運算特性的各種參數，且與RTS雜訊相關聯的參數可針對每一裝置而具有不同值。
舉例而言，與第一電晶體對應的第一裝置模型及與第二電晶體對應的第二裝置模型可自與多個電晶體共同對應的裝置模型產生，且所述第一裝置模型及所述第二裝置模型可具有含有與RTS雜訊相關聯的不同值的參數。具有不同值的參數可對應於與RTS雜訊相關聯的各條資訊。舉例而言，可產生向其中新增添與基於RTS模型的電壓源或電流源相關聯的參數的多個裝置模型，抑或可產生向其中新增添與用於代表RTS雜訊的各種RTS雜訊因 數的值相關聯的參數的多個裝置模型。
此外，當藉由上述方法新產生包含多個裝置模型的模型庫時，具有改變前的階層式結構(hierarchical structure)的網表的狀態可變成平化狀態(flattened state)。舉例而言，多個裝置可根據階層式結構而共享一個裝置模型，因此，改變前的網表可具有其中偏差資訊由所述多個\裝置共享的特性。另一方面，當根據一實施例而新產生模型庫時，網表的裝置的狀態可變成平化狀態而非階層，因此，可對所述多個裝置應用不同的裝置模型，藉此可對所述多個裝置應用不同的RTS模型。
記憶體12可儲存RTS雜訊資訊作為應用於根據一實施例的算術運算的各條資訊。所述RTS雜訊資訊可包括RTS雜訊的因數的值，且RTS雜訊的因數的值可根據各種方法來計算(或預測)。舉例而言，RTS雜訊可與多個電晶體各自的結構(例如，電晶體的通道的寬度及長度)相關，且可計算與每一電晶體的所述結構對應的RTS雜訊因數的值。作為另外一種選擇，可基於所述電晶體的運作來量測在具有某種結構的電晶體中出現的RTS雜訊訊號，且可基於所述量測的結果來計算RTS雜訊因數的值。
此外，可藉由對RTS雜訊因數實行算術運算而產生RTS模型，且可將所述算術運算的方程式資訊儲存於記憶體12中。此外，可將利用根據各實施例產生的網表及模型庫而實行的模擬的結果儲存於記憶體12中。此外，記憶體12可儲存被控制器14用來控制輸入單元11、記憶體12及輸出單元13的控制程式。
此外，RTS雜訊可在每一個裝置中隨機出現，且RTS雜訊的訊號波形可藉由基於各裝置的結構(例如，通道的寬度及長度)的模擬結果或實作各裝置的電路的量測操作來偵測。RTS雜訊可在各裝置中隨機出現。因此，基於各裝置而計算的RTS雜訊因數的值可具有某一變化，且可基於各裝置來計算所述RTS雜訊因數的平均值及偏差(例如，西格瑪(sigma)「σ」)。
RTS模型的平均值及偏差可基於RTS雜訊因數的值的平均值/偏差來定義。舉例而言，當RTS模型為電流源時，所述電流源的電流位準可被定義為具有某一平均值及偏差。亦即，針對各裝置所產生的RTS模型可具有與在各裝置中隨機出現的RTS雜訊對應的偏差。可藉由反映RTS模型而實行模擬，所述RTS模型是根據一實施例如上所述而產生，因此，可獲得基於在每一裝置中隨機出現的RTS雜訊的模擬結果。
裝置的RTS雜訊特性可視各裝置的運作環境(例如，偏壓(bias)條件及/或類似條件)而不同。舉例而言，RTS雜訊在各裝置中隨機地出現，但某些裝置可被設定為視每一裝置的運作環境而具有相同RTS雜訊特性。
參照圖2A、圖2B、圖3、及圖4來闡述在圖1中所說明的根據各實施例的詳細運作。圖2A、圖2B、圖3、及圖4是說明將根據各實施例的功能以各種形式增添至電路示例工具或模擬工具中的例子的方塊圖。以下，在闡述各實施例時，假設其中隨機出現RTS雜訊的裝置是電晶體。
參照圖2A，模擬系統100A可包括根據各實施例的示例工具110A及模擬工具120A。示例工具110A及模擬工具120A可分別以可由電腦執行的程式來實作。示例工具110A可依據其功能而以各種方式進行定義。舉例而言，示例工具110A可為根據使用者輸入來設計電路且基於所述電路設計的結果而供應網表及模型庫至模擬工具120A的工具。作為另外一種選擇，根據各實施例的示例工具110A可為接收正常網表(例如，其中不反映RTS雜訊的網表)及正常模型庫，且輸出用於實行其中反映RTS雜訊的模擬的網表及模型庫的工具。
供應至模擬工具120A的所述網表及模型庫可分別為根據各實施例的其中反映RTS雜訊的網表及模型庫。舉例而言，供應至模擬工具120A的所述網表可為其中反映因裝置而不同的RTS模型的網表(具有RTS雜訊的網表)，且供應至模擬工具120A的所述模型庫可為包含多個裝置模型的模型庫(具有RTS雜訊的模型庫)，所述多個裝置模型具有含有與RTS雜訊相關聯的不同值的參數。
示例工具110A可包括電路設計單元111A及雜訊模型應用單元112A。所述雜訊模型可為藉由將各裝置的RTS雜訊模型化而產生的RTS模型。此外，所述RTS模型可為連接至電晶體的至少一個節點的電流源或電壓源。電路設計單元111A可基於使用者輸入而產生指示電路設計(例如，裝置的排列及所述裝置之間的連接狀態)的網表，且可供應所述網表至雜訊模型應用單元112A。 所述使用者輸入可包括用於裝置的選擇及連接的資訊。
RTS雜訊資訊可供應至雜訊模型應用單元112A。RTS雜訊資訊可包括RTS雜訊因數的值。RTS雜訊因數的值可基於藉由模擬具有某種結構的電晶體所獲得的模擬結果而預先產生，且可儲存於示例工具110A中。作為另外一種選擇，RTS雜訊因數的值可基於藉由量測包括電晶體的電路的訊號波形所獲得的結果而預先產生，且可儲存於示例工具110A中。作為另外一種選擇，其中不反映RTS雜訊的網表及模型庫可供應至模擬工具120A且由模擬工具120A來模擬，且基於所述模擬的結果而產生的RTS雜訊資訊可供應至雜訊模型應用單元112A。
雜訊模型應用單元112A可產生與來自於電路設計單元111A的所述網表中所包含的多個電晶體各自對應的RTS模型。舉例而言，雜訊模型應用單元112A可參照來自於電路設計單元111A的所述網表來檢查電路的電晶體，且可基於使用所述電晶體及與所述各電晶體對應的RTS雜訊資訊的算術運算而產生與所述各電晶體對應的RTS模型。舉例而言，在所述網表中所包含的第一電晶體及第二電晶體可分別對應於具有不同值的RTS雜訊因數，因此，可產生與第一電晶體及第二電晶體對應的不同RTS模型。舉例而言，與第一電晶體的RTS模型對應的電流源的電流波形可不同於與第二電晶體的RTS模型對應的電流源的電流波形。舉例而言，與第一電晶體的RTS模型對應的電流源的電流位準平均值及偏差可不同於與第二電晶體的RTS模型對應的電流源的電流位準 平均值及偏差。
根據上述實施例，網表及模型庫可取決於針對所述各電晶體所產生的RTS模型而改變。藉由所述改變而產生的網表可供應至模擬工具120A，且藉由所述改變而產生的模型庫可儲存於示例工具110A中，且可供應至模擬工具120A。
模擬工具120A可利用來自於示例工具110A的網表及模型庫來實行模擬。舉例而言，以積體電路為重點的模擬程式可用作用於預測電路特性的模擬工具120A。舉例而言，當設計的電路不能根據設計者的意圖而準確地運作時，可對所述電路進行校正並再次進行模擬，因此，可在製造積體電路之前檢查積體電路的運作是否合適。
參照圖2B，模擬系統100B可包括根據各實施例的示例工具110B及模擬工具120B。模擬工具120B可包括利用網表及模型庫來實行模擬的模擬單元122B，且根據上述實施例可更包括用於將RTS模型應用於各電晶體的雜訊模型應用單元121B。圖2B所示模擬系統100B的詳細運作相同於或相似於以上參照圖2A所述的運作，因此，不再重複詳細說明。
雜訊模型應用單元121B可自示例工具110B接收其中不反映RTS雜訊的網表及模型庫。此外，雜訊模型應用單元121B可接收與設計的電路對應的RTS雜訊資訊，並且舉例而言，RTS雜訊資訊可自示例工具110B供應至模擬工具120B。雜訊模型應用單元121B可利用所接收的資訊來改變所述網表及/或模型庫， 且可供應藉由所述改變而產生的修改後網表及/或改變後模型庫至模擬單元122B。修改後網表可為其中反映RTS模型的網表。作為另外一種選擇，新裝置模型可藉由反映RTS模型來產生，且在修改後網表中，多個裝置可分別對應於具有不同RTS模型的裝置模型。
參照圖3，根據各實施例，模擬系統200可包括示例工具210、雜訊模型應用工具220及模擬工具230。示例工具210、雜訊模型應用工具220及模擬工具230可分別以可由電腦執行的程式來實作。根據一實施例的雜訊模型應用工具220可提供應用於模擬的網表，因此可被稱為示例工具。在闡述模擬系統200的詳細運作的例子時，不再提供對相同於或相似於上述實施例的運作的詳細說明。
示例工具210可輸出指示基於使用者輸入而設計的電路的網表，且亦可輸出包含分別與所述網表中所包含的裝置對應的參數的模型庫。自示例工具210輸出的所述網表及模型庫可分別具有其中不反映各裝置的RTS雜訊的資訊。此外，RTS雜訊資訊可預先儲存於雜訊模型應用工具220中，抑或可自示例工具210供應至雜訊模型應用工具220。
雜訊模型應用單元220可包括接收器221及計算器222，接收器221接收網表、模型庫及RTS雜訊資訊，計算器222根據上述實施例針對多個裝置各自產生RTS模型。此外，雜訊模型應用工具220可更包括網表產生器223，網表產生器223基於為產生 RTS模型而實行的算術運算的結果來產生其中反映RTS模型的網表。
雜訊模型應用工具220可藉由基於RTS雜訊資訊來實行算術運算而輸出其中反映RTS雜訊的網表及模型庫。舉例而言，雜訊模型應用工具220可利用與每一裝置對應的RTS雜訊因數(例如，捕獲電子的數目、電流值的差、時間常數、及/或類似者)的值來產生與各裝置對應的RTS模型，且可在網表及模型庫中反映所產生的RTS模型。此外，其中反映RTS模型的所述網表及模型庫可供應至模擬工具230。
參照圖4，模擬系統可以模擬工具300來實作。亦即，根據上述實施例的電路設計功能、雜訊模型應用功能及模擬功能可由模擬工具300來實行。在闡述模擬工具300的詳細運作例子時，不再對相同於或相似於上述實施例的運作予以贅述。
模擬工具300可包括設計器310及模擬器320。此外，設計器310可包括以相同於或相似於上述實施例的方式而運作的電路設計單元311及雜訊模型應用單元312。電路設計單元311可提供根據使用者輸入而設計的電路，且雜訊模型應用單元312可基於利用RTS雜訊資訊而實行的算術運算來產生其中反映RTS模型的網表及模型庫。模擬器320可利用其中反映RTS模型的網表及模型庫來實行模擬運作，以產生設計的電路的分析結果。
根據上述實施例，提供一種基於在各裝置中隨機出現的RTS雜訊的設計解決方案。亦即，可為每一裝置預測由RTS雜訊 造成的運作的改變，且可進行用於代表所預測運作改變的電路設計。因此，可根據雜訊開發出穩健的電路。
圖5是對電晶體造成RTS雜訊的電子陷阱的概念圖。圖6A至圖6D是說明RTS雜訊的訊號波形及RTS模型的例子的圖。 以下，在闡述各實施例時，假設應用RTS雜訊的裝置是電晶體。
如在圖5中所說明，在形成於半導體基板上的電晶體中，電子可移動穿過形成於源極與汲極之間的通道，所述通道的電子數目可為隨機的，且所述通道的電子可由介電質捕獲。此外，在一實施例中，由所述介電質捕獲的電子E1、E2及E3可位於所述介電質中不同的水平位置及垂直位置y1、y2及y3。此外，RTS雜訊可依據由所述介電質捕獲的電子的數目及位置而表現出不同的訊號波形。舉例而言，在所述介電質中靠近所述通道捕獲的電子(或以垂直短距離捕獲的電子E1)很可能再次移動至所述通道，且由電子E1造成的RTS雜訊可相對地具有訊號寬度。
圖6A是示出RTS雜訊的訊號波形的例子的圖。如在圖6A中所示，流過電晶體的電流(例如，汲極電流「Id」)可能隨著時間而不為恆定的，且可包含根據由介電質隨機捕獲的電子而具有隨機波形的RTS雜訊。
在RTS雜訊的訊號波形中，可基於各種RTS雜訊因數的值來代表RTS雜訊，因此，可藉由分析所述RTS雜訊的訊號波形來計算所述各種RTS雜訊因數的值。舉例而言，在RTS雜訊的訊號波形中，當所述訊號波形的位準在各個階段處改變時，所述訊 號波形的位準可與由介電質捕獲的電子的數目「#E」相關，所述訊號波形的寬度可與時間常數T1、T2、及T3相關，且RTS雜訊的訊號位準可與不存在RTS雜訊時的電流(例如，汲極電流)的位準與所述電流包含RTS雜訊時的電流的位準之間的差值「△Id」相關。時間常數T1、T2、及T3可包括指示其中電子被捕獲的區段的因數以及指示其中所述電子被釋放的區段的因數。
可基於對RTS雜訊因數實行的算術運算來產生與多個電晶體各自對應的RTS模型，並且舉例而言，RTS模型可包括用於改變流過每一電晶體的電流的各種元件。舉例而言，RTS模型可被定義為電流源或電壓源，抑或可被定義為一或多個元件，所述一或多個元件連接至電晶體的至少一個節點以改變所述電晶體的特性(例如，電壓及/或電流)。
參照圖6B，RTS模型可被定義為連接於電晶體的源極與汲極之間的一或多個電流源I1至In。舉例而言，在所述RTS模型中所包含的電流源I1至In的數目可對應於由所述電晶體的介電質捕獲的電子的數目。此外，如上所述，電流源I1至In中的每一個的位準可被定義為具有基於RTS雜訊因數的值的平均值及偏差。
如在圖6C中所說明，RTS模型可被定義為連接於電晶體的源極S與閘極G之間的一或多個電流源I。舉例而言，電流源I可沿自源極S至閘極G的方向供應電流，且閘極G處的電壓可根據電流源I而改變，藉此可改變流過所述電晶體的電流的位準。 此外，舉例而言，RTS模型可更包括具有連接至閘極G的一個節 點的電容器C，且閘極G處的電壓可由所述一或多個電流源I及電容器C改變。亦即，可產生包括所述一或多個電流源I及電容器C的RTS模型。
此外，作為另一例子，如在圖6D中所說明，RTS模型可被定義為包括連接至電晶體的閘極G的一或多個元件D1、D2至Dk。舉例而言，在圖6D中所說明的一或多個元件可為造成壓降(voltage drop)的元件，且舉例而言，所述RTS模型可包括連接至所述電晶體的閘極G的一或多個電阻器。此外，舉例而言，連接至所述電晶體的閘極G的元件D1、D2至Dk的數目可對應於與所述RTS模型的因數對應的捕獲電子的數目。
在圖6A至圖6D中各自所說明的RTS模型對應於各實施例，且除所說明的方法外，RTS模型可根據各種方法來定義。
圖7及圖8是說明根據一實施例的一種模擬方法的流程圖。所述模擬方法可由在圖1至圖4中所說明的上述各種模擬系統來實行。
圖7說明接收RTS雜訊資訊以產生其中反映RTS雜訊的網表及/或模型庫的示例工具(例如，雜訊模型應用工具)的運作例子，且例如說明將捕獲電子的數目、捕獲時間常數、及電流差值用作RTS雜訊因數的例子。參照圖7，當接收到其中不反映RTS雜訊的網表及RTS雜訊資訊時，在操作S11中，可將捕獲電子數目「Ntrap」、捕獲時間常數「Ttrap」、及電流差值「△I」隨機應用於所述網表中所包含的多個電晶體中的每一個，且在操作S12中， 可藉由基於應用於每一電晶體的所述RTS雜訊資訊來實行算術運算而產生與每一電晶體對應的RTS模型。
在操作S13中，可利用所產生的RTS模型來改變所接收的網表及/或模型庫。舉例而言，可將與對應於電晶體的RTS模型對應的電流源增添至網表中作為實例參數，抑或可與所述各電晶體的RTS雜訊相關聯地新產生具有含有不同值的參數的多個裝置模型。此外，當改變所述網表及模型庫時，在操作S14中，雜訊模型應用工具可輸出其中反映RTS雜訊的網表及模型庫。
圖8說明產生其中反映RTS雜訊的網表且計算RTS雜訊因數的值的示例工具的運作例子。參照圖8，可利用與基於使用者輸入而設計的電路對應的網表及模型庫來實行模擬，因此，在操作S21中，可實行其中不反映RTS雜訊的模擬。在操作S22中，可藉由基於所述模擬的結果來分析訊號波形而計算多個裝置各自的RTS雜訊因數的值，且舉例而言，可依據各裝置的結構或運作條件而計算所述裝置的RTS雜訊因數的不同值。
隨後，相似於上述實施例，在操作S23中，可藉由基於RTS雜訊因數的值來實行算術運算而產生與每一裝置對應的RTS模型，且在操作S24中，可基於所產生的RTS模型來改變所述網表及/或模型庫。在操作S25中，可利用藉由所述改變而產生的網表及/或模型庫來實行其中反映RST雜訊的模擬。
表1是列出應用於各實施例的RTS雜訊資訊的例子的表。
Figure 105132964-A0305-02-0021-1
如上所述，可計算多個電晶體的RTS雜訊因數的值以用於產生RTS模型，且可將所述計算的結果作為RTS雜訊資訊而供應至根據各實施例的示例工具(或雜訊模型應用工具)。可將所述各電晶體的每一RTS雜訊因數的平均值及偏差作為RTS雜訊資訊而供應。此外，舉例而言，所述RTS雜訊因數可包括捕獲電子的數目、電流差值、及每一個電子的捕獲位置，但根據一實施例，用於產生RTS模型的因數可藉由各種因數的組合來設定。
舉例而言，所述電晶體可根據各種方法而被分類為多種類型「類型(Type)1至類型M」。舉例而言，電路中所包含的多個區可被分類為單獨的類型，因此，同一區中所包含的多個裝置可被分類為同一類型。作為另外一種選擇，具有相同或相似結構的多個電晶體可被分類為同種類型。可針對所述電晶體中的每一 類型來計算RTS雜訊資訊。因此，可藉由將具有相同值的RTS雜訊因數應用於具有相同類型的電晶體而產生RTS模型，且可藉由將具有不同值的RTS雜訊因數應用於具有不同類型的電晶體而產生RTS模型。舉例而言，可利用RTS雜訊因數的相同值而對具有第一類型「類型1」的各電晶體產生RTS模型，因此，可對具有第一類型「類型1」的各電晶體定義相同的RTS模型。
其中不反映RTS雜訊的網表及模型庫可包含與每一裝置的結構(例如，通道的寬度及長度)相關聯的資訊以及與每一裝置的運作條件(例如，閘極-源極電壓及/或類似條件)相關聯的資訊。此外，如表1中所列出，RTS雜訊資訊可包括關於可以各種類型來實作的各裝置的多條資訊。在產生與各裝置對應的RTS模型時，可基於每一裝置的結構及/或運作條件而自多條RTS雜訊資訊中選擇與每一裝置對應的RTS雜訊資訊。亦即，可利用基於每一裝置的所述結構及/或運作條件而選擇的RTS雜訊資訊來產生與每一裝置對應的RTS模型。
圖9是說明其中反映RTS雜訊的網表中所包含的電路的等效模型的電路圖。在圖9中，將靜態隨機存取記憶體(static random access memory，SRAM)作為模擬目標電路的例子進行說明。
如在圖9中所說明，所述靜態隨機存取記憶體可包括用於儲存資料的鎖存器(latch)及用於供應所述資料至所述鎖存器或自所述鎖存器輸出所述資料的多個電晶體。舉例而言，所述靜 態隨機存取記憶體可包括連接於字元線WL與位元線BL之間的第一電晶體M1及第二電晶體M2。所述靜態隨機存取記憶體中所包含的第一電晶體M1與第二電晶體M2可具有不同的RTS雜訊特性。在圖9中，說明其中在第一電晶體M1中出現RTS雜訊的例子。
可藉由基於包含第一電晶體M1的網表(例如，其中不反映RTS雜訊的網表)及/或與具有對應於第一電晶體M1的結構的電晶體相關聯的量測操作來實行模擬而計算與第一電晶體M1對應的RTS雜訊因數的值。可將包含靜態隨機存取記憶體的網表、模型庫、及RTS雜訊因數的值供應至根據各實施例的示例工具。 所述示例工具可利用與第一電晶體M1對應的RTS雜訊因數的值來實行算術運算，且作為所述算術運算的結果，可產生與在第一電晶體M1中出現的RTS雜訊對應的RTS模型(例如，電流源Irtn)。舉例而言，當藉由反映所述RTS模型而改變網表時，可將連接於第一電晶體M1的源極與汲極之間的電流源Irtn作為實例參數而增添至藉由所述改變而產生的網表中。作為另外一種選擇，當產生其中反映所述RTS模型的裝置模型時，第一電晶體M1可對應於包括所述電流源Irtn作為參數的電晶體模型。
圖10A至圖10C是示出基於電晶體的結構的電子陷阱特性及由此造成的RTS雜訊的訊號特性的曲線圖。
參照圖10A，對RTS雜訊的特性產生影響的電晶體的結構可基於所述電晶體的通道的長度「L」及寬度「W」的大小。此 外，可考量所述電晶體的閘極-源極電壓「Vgs」作為對RTS雜訊的特性產生影響的電晶體的運作條件的例子。在圖10A至圖10C中，假設汲極-源極電壓「Vds」在所述電晶體的運作條件中具有固定位準。舉例而言，座標軸指示基於所述電晶體的結構及運作條件的捕獲電子的產生機率，且如曲線圖中所示，具有高閘極-源極電壓「Vgs」的電晶體具有捕獲電子的數目為大的機率。此外，隨著電晶體的通道的寬度「W」的大小增大，存在其中所捕獲電子的數目減小的特性，且隨著電晶體的通道的長度「L」的增大，存在其中所捕獲電子的數目增加的特性。
參照圖10B及圖10C，電子被捕獲的機率可依據電晶體的通道的長度「L」及寬度「W」的大小以及所述電晶體的閘極-源極電壓「Vgs」而改變，因此，由在各電晶體中出現的RTS雜訊造成的電流訊號的平均值及偏差可被改變。舉例而言，在流過電晶體的電流(例如，汲極電流「Id」)中，由RTS雜訊造成的電流的位準(例如，平均位準)的比率可依據電子被捕獲的機率而改變，且此外，由所述RTS雜訊造成的所述電流的位準的變動可被改變。
用於一實施例的RTS雜訊因數的值可利用基於例如在圖10A至圖10C中所示的電晶體的結構等特性的各種模擬結果或量測結果來計算，且如上所述，所述RTS雜訊因數的值可預先產生，且可儲存於示例工具中。作為另外一種選擇，所述RTS雜訊因數的值可藉由基於其中不反映RTS雜訊的網表及模型庫來實行模擬 而計算，因此，可用於產生其中反映所述RTS雜訊的修改後網表及/或經過改變的模型庫。
圖11是說明根據一實施例的一種模擬方法的流程圖。在圖11中，說明改變網表以用於實行其中反映RTS雜訊的模擬的例子。舉例而言，圖11說明一種運作RTS雜訊應用工具的方法，所述RTS雜訊應用工具產生其中反映RTS雜訊的網表及/或模型庫。
參照圖11，在操作S31中，可接收其中不反映RTS雜訊的網表，且在操作S32中，可接收所述網表中所包含的各裝置的RTS雜訊因數資訊。此外，如上所述，在操作S33中，可將具有不同值的RTS雜訊因數應用於所述網表中所包含的裝置，且在操作S34中，可藉由基於所述RTS雜訊因數資訊來實行算術運算而為所述網表中所包含的每一裝置產生與電流源或電壓源對應的RTS模型。
RTS雜訊應用工具可在所述網表中反映所產生的RTS模型，且可根據所述反映的結果來改變並輸出所述網表。舉例而言，在操作S35中，RTS雜訊應用工具可輸出包含所產生的RTS模型作為實例參數的網表。
圖12是說明根據各實施例的RTS雜訊應用工具的輸入/輸出資訊的例子的圖。在圖12中，將不應用輸入至根據一實施例的RTS雜訊應用工具的RTS雜訊的網表以及應用自RTS雜訊應用工具輸出的RTS雜訊的網表作為例子進行說明。
如在圖12中所說明，輸入至RTS雜訊應用工具的網表可 具有某種階層式結構，但自RTS雜訊應用工具輸出的網表的結構可自階層式狀態變為平化狀態。此外，在自RTS雜訊應用工具輸出的網表中，可將實例參數分別增添至某一下層結構「層階(level)1」中所包含的裝置xm1及xm2中。舉例而言，可將關於基於第一裝置xm1及第二裝置xm2而產生的RTS模型的資訊作為實例參數增添至藉由所述改變而產生的網表中。
圖13A及圖13B是說明根據另一實施例的一種模擬方法的流程圖。
參照圖13A，在操作S41中，可接收其中不反映RTS雜訊的網表，且在操作S42中，可接收所述網表中所包含的各裝置的RTS雜訊因數資訊。此外，在操作S43中，可將具有不同值的一或多個RTS雜訊因數應用於所述網表中所包含的裝置，且在操作S44中，可藉由基於所述RTS雜訊因數資訊來實行算術運算而產生每一裝置的RTS模型。
RTS雜訊應用工具可在網表及模型庫中反映所產生的RTS模型。舉例而言，在操作S45中，RTS雜訊應用工具可產生並輸出與具有不同RTS模型的多個裝置對應的其中反映所產生的RTS模型的多個新裝置模型。所述新裝置模型可包含具有與RTS雜訊相關聯的不同值的參數。此外，在操作S46中，RTS雜訊應用工具可輸出其中反映所述新裝置模型的網表，且舉例而言，修改後網表中所包含的多個裝置可分別對應於新產生的所述多個裝置模型。
圖13B是說明在模型庫中反映RTS雜訊的另一例子的流程圖。參照圖13B，在操作S51中，可實行第一模擬，且在操作S52中，可根據第一模擬來提取與各裝置相關聯的偏壓。所述第一模擬可以相同於或相似於上述實施例的方式來實行，且舉例而言，可藉由基於其中不反映RTS雜訊的網表來實行模擬而提取施加至每一裝置的偏壓。
在操作S53中，可基於所述第一模擬的結果及所述偏壓提取的結果而重新計算與每一裝置對應的例如遷移率(mobility)及/或臨限電壓等各種參數。重新計算後的每一個參數可對應於用於改變流過電晶體的電流(例如，汲極電流)的位準的參數。重新計算後的參數可具有與原始裝置模型中所包含的參數的值不同的值，且舉例而言，可對每一裝置產生具有重新計算後的不同參數的裝置模型。此外，在各裝置模型中，重新計算後的參數的值可隨著時間而改變。在操作S54中，可利用可如上所述產生的裝置模型來實行第二模擬。所述第二模擬可對應於其中反映根據上述實施例的RTS雜訊的模擬。
圖14是說明根據另一實施例的一種模擬方法的流程圖。 圖14說明蒙特卡羅(Monte Carlo)模擬在隨機改變裝置的某一值的同時獲得電路響應的例子。
根據各實施例，RTS模型可基於為各裝置計算的RTS雜訊因數的值來定義，且在操作S61中，模擬工具可接收其中反映RTS模型的網表及模型庫。所述其中反映RTS模型的網表或模型 庫可包含與對應於每一裝置的RTS模型相關聯的資訊，且舉例而言，與RTS模型相關聯的資訊可包括用於代表RTS雜訊的電流源的電流位準的平均值及偏差。
為實行其中反映RTS模型的模擬，在操作S62中，模擬工具可檢查所述網表或模型庫中所包含的RTS模型，且在操作S63中，可基於在RTS模型中定義的值(例如，電流位準)的平均值及偏差而隨機地改變RTS模型的值。在操作S64中，可實行其中反映藉由隨機改變而獲得的RTS模型的值的蒙特卡羅模擬，且在操作S65中，可輸出所述模擬的結果。
根據各實施例的電路模擬可提供與用於對雜訊靈敏或在訊號的時序特性中非常重要的半導體裝置(例如，靜態隨機存取記憶體、CIS等)的實際電路的運作相似的模擬結果。因此，可在電路設計階段判斷每一裝置的RTS雜訊特性，因此，可對設計進行校正，藉此降低電路的開發成本。
圖15是說明用於實行根據一實施例的模擬方法的計算系統400的方塊圖。參照圖15，計算系統400可包括系統匯流排410、處理器420、主記憶體430、輸入/輸出(input/output，I/O)裝置440、顯示單元450及儲存單元460。處理器420可配置有單核心或多核心。輸入/輸出裝置440可包括鍵盤、滑鼠、印表機及/或類似元件。主記憶體430可為例如動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態隨機存取記憶體或類似元件等揮發性記憶體。顯示單元450可包括例如液晶顯示器(liquid crystal display，LCD)、發光二極體(light-emitting diode，LED)顯示器、有機發光顯示(organic light-emitting display，OLED)顯示器等顯示裝置。儲存單元460可包括例如硬碟驅動器(hard disc driver，HDD)、固態驅動機(solid state drive，SSD)等非揮發性記憶體。
儲存單元460可儲存用於實行根據上述實施例的模擬方法的程式碼(例如，電腦可讀取程式碼)。所述程式碼可加載至主記憶體430且可由處理器420執行，且作為所述執行的結果的模擬結果可輸出至輸入/輸出裝置440或顯示單元450。根據一實施例，儲存單元460可儲存算術運算資訊以利用所輸入的RTS雜訊因數資訊來產生RTS模型，且此外，所述程式碼可包括用於產生其中反映RTS雜訊的網表及/或模型庫的碼。
圖16是說明其中在軟體中實作根據各實施例的功能的例子的方塊圖。
參照圖16，中央處理單元(central processing unit，CPU)可執行在工作記憶體中所儲存的程式。所述程式可依據其功能而包括運算模組、網表修改模組、及模型庫修改模組。根據上述實施例的其中反映RTS雜訊的網表及/或模型庫可藉由執行所述程式來實行。
舉例而言，基於RTS雜訊因數的值的算術運算可藉由執行所述運算模組來實行，且RTS模型可基於所述算術運算的結果來產生。舉例而言，與各裝置對應的RTS模型的平均值及偏差值 可藉由執行所述運算模組來計算。
此外，藉由執行網表修改模組，可對網表進行修改，以在其中反映RTS模型的所述計算的結果。此外，其中反映RTS模型的計算結果的裝置模型可藉由執行模型庫修改模組來產生。亦即，作為藉由執行在工作記憶體中所儲存的程式而獲得的結果，可對各裝置產生其中反映RTS雜訊的網表及/或模型庫。
在圖16中所說明的實施例中，CPU及工作記憶體可構成雜訊模型應用工具，抑或儲存CPU可讀取程式的儲存媒體可構成雜訊模型應用工具。
如上所述，在根據所述實施例的基於RTS雜訊的所述電路設計方法及所述模擬方法中，可實行其中在積體電路所包含的裝置中反映RTS雜訊的模擬，因此，更準確地驗證電路的特性。
作為所述領域中的慣例，各實施例可根據實施所述一或多個功能的區塊來闡述及說明。在本文中可被稱為單元或模組等的這些區塊在實體上由例如邏輯閘、積體電路、微處理器、微控制器、記憶體電路、被動電子組件、主動電子組件、光學組件、硬接線電路等類比及/或數位電路來實作，且可視需要由韌體及/或軟體來驅動。所述電路可例如實施於一或多個半導體晶片中或實施於例如印刷電路板等基板支撐件上。構成區塊的電路可由專用硬體或由處理器(例如，一或多個程式化微處理器及相關聯電路系統)、抑或由用以實行所述區塊的某些功能的專用硬體與用以實行所述區塊的其他功能的處理器的組合來實作。在不背離本發 明的範圍的條件下，所述實施例的每一區塊可在實體上分成兩個或更多個交互作用及分立的區塊。同樣地，在不背離本發明的範圍的條件下，所述實施例的區塊可在實體上組合成更多複雜區塊。
對於熟習此項技術者而言，將顯而易見的是，在不背離本發明的範圍或精神的條件下，可對本發明的結構做出各種潤飾及變型。鑒於上述內容，意欲使本發明涵蓋本發明的潤飾及變型，只要所述潤飾及變型落於以下申請專利範圍及其等效範圍的範圍內即可。

Claims (20)

  1. 一種模擬方法，包括：接收描述多個裝置的網表；利用分別與所述多個裝置對應的隨機電報訊號雜訊因數的值來實行算術運算；基於所述算術運算的結果而產生與各所述裝置對應的隨機電報訊號模型；以及取決於所述隨機電報訊號模型，修改所述網表；接收與所接收的所述網表對應的模型庫；以及將所述模型庫及修改後的所述網表輸出至模擬工具。
  2. 如申請專利範圍第1項所述的模擬方法，更包括：接收與所接收的所述網表對應的模型庫；以及產生其中反映所述隨機電報訊號模型的模型庫。
  3. 如申請專利範圍第2項所述的模擬方法，其中：所述其中反映所述隨機電報訊號模型的模型庫的產生包括產生分別與所述多個裝置對應的多個裝置模型，所產生的各所述裝置模型包括與所述隨機電報訊號模型相關聯的參數，且所述其中反映所述隨機電報訊號模型的網表中所包含的所述多個裝置分別對應於所產生的所述多個裝置模型。
  4. 如申請專利範圍第1項所述的模擬方法，其中：所述隨機電報訊號模型是連接至所述裝置的至少一個節點的電流源或電壓源，且 其中反映所述隨機電報訊號模型的所述網表包括與所述電流源或所述電壓源相關聯的資訊作為實例參數。
  5. 如申請專利範圍第1項所述的模擬方法，其中：各所述多個裝置為電晶體，且與所述電晶體對應的所述隨機電報訊號雜訊因數包括所述電晶體的捕獲電子數目、捕獲時間常數、電子陷阱位置、及電流差值中的至少一個。
  6. 如申請專利範圍第1項所述的模擬方法，更包括：接收所述隨機電報訊號雜訊因數的值，所述隨機電報訊號雜訊因數的值是基於藉由對其中不反映隨機電報訊號雜訊的網表進行模擬而獲得的結果來計算，其中所述隨機電報訊號模型是藉由基於所述隨機電報訊號雜訊因數的值實行所述算術運算來產生。
  7. 如申請專利範圍第1項所述的模擬方法，其中所述隨機電報訊號雜訊因數的值是藉由量測與所述裝置的結構對應的電路的運作而計算並被預先儲存於實行所述模擬的工具中。
  8. 如申請專利範圍第1項所述的模擬方法，其中：與各所述裝置對應的所述隨機電報訊號模型對應於電流源，且與各所述裝置對應的所述隨機電報訊號模型包括所述電流源的電流位準的平均值及偏差。
  9. 如申請專利範圍第8項所述的模擬方法，更包括在所述偏差的範圍以內隨機改變所述隨機電報訊號模型的電流位準的同時實行蒙特卡羅模擬。
  10. 一種電路設計方法，包括：接收其中不反映隨機電報訊號雜訊的網表及模型庫；判斷與所述網表中所包含的多個裝置各自對應的隨機電報訊號雜訊資訊；基於判斷所述隨機電報訊號雜訊資訊的結果而產生與各所述多個裝置對應的隨機電報訊號模型；以及基於所產生的所述隨機電報訊號模型而輸出其中反映所述隨機電報訊號雜訊的網表及模型庫，其中各所述多個裝置為電晶體，且所述隨機電報訊號模型包括連接於所述電晶體的源極與汲極之間的一或多個電流源，與所述電晶體對應的所述隨機電報訊號模型包括所述電流源的電流位準的平均值及偏差。
  11. 如申請專利範圍第10項所述的電路設計方法，其中：所述其中不反映所述隨機電報訊號雜訊的網表包括階層式結構，在所述階層式結構中所述多個裝置由一個裝置模型代表，且所述其中反映所述隨機電報訊號雜訊的網表包括平化結構，在所述平化結構中，將不同的實例參數應用於所述多個裝置。
  12. 如申請專利範圍第11項所述的電路設計方法，其中： 所述其中反映所述隨機電報訊號雜訊的網表包括與針對所述多個裝置所產生的多個隨機電報訊號模型相關聯的資訊作為所述實例參數。
  13. 如申請專利範圍第10項所述的電路設計方法，更包括：接收所述隨機電報訊號雜訊資訊，其中所述隨機電報訊號雜訊資訊包括代表在各所述多個裝置中出現的隨機電報訊號雜訊訊號的波形的多個隨機電報訊號雜訊因數的值。
  14. 如申請專利範圍第13項所述的電路設計方法，其中所述隨機電報訊號雜訊因數的值基於各所述多個裝置的結構及運作條件中的至少一個而不同。
  15. 如申請專利範圍第14項所述的電路設計方法，其中：所接收的所述其中不反映隨機電報訊號雜訊的網表及模型庫各自包括指示各所述多個裝置的所述結構及所述運作中的至少一個的資訊，且所述隨機電報訊號雜訊資訊的判斷包括判斷與各所述多個裝置的所述結構及所述運作中的至少一個對應的所述隨機電報訊號雜訊因數的值。
  16. 一種模擬方法，包括：接收描述多個裝置的網表；利用所述網表實行第一模擬，在所述第一模擬中不反映隨機 電報訊號雜訊；基於所述第一模擬的結果而產生與各所述多個裝置對應的隨機電報訊號雜訊資訊；基於所述隨機電報訊號雜訊資訊而產生與各所述多個裝置對應的隨機電報訊號模型，其中基於各所述多個裝置的結構或運作條件而為各所述多個裝置產生不同的隨機電報訊號模型；取決於所述隨機電報訊號模型，修改所述網表；以及基於產生所述隨機電報訊號模型的結果，利用修改後的所述網表實行第二模擬，在所述第二模擬中反映隨機電報訊號雜訊。
  17. 如申請專利範圍第16項所述的模擬方法，其中所述隨機電報訊號雜訊資訊包括代表在各所述多個裝置中出現的隨機電報訊號雜訊訊號的波形的多個隨機電報訊號雜訊因數的值。
  18. 如申請專利範圍第17項所述的模擬方法，其中：各所述多個裝置為電晶體，且所述多個隨機電報訊號雜訊因數包括選自捕獲電子數目、捕獲時間常數、電流差值、及電子陷阱位置中的一或多個因數。
  19. 一種示例工具，包括：接收器，用以接收其中不反映隨機電報訊號雜訊的網表、以及隨機電報訊號雜訊資訊；計算器，用以藉由對與所述其中不反映隨機電報訊號雜訊的網表中所包含的多個裝置各自對應的隨機電報訊號雜訊資訊實行算術運算而產生與各所述多個裝置對應的隨機電報訊號模型；以 及產生器，用以產生其中反映所述隨機電報訊號模型的網表，其中所述其中不反映所述隨機電報訊號雜訊的網表包括階層式結構，在所述階層式結構中所述多個裝置由一個裝置模型代表，且所述其中反映所述隨機電報訊號雜訊的網表包括平化結構，在所述平化結構中，將不同的實例參數應用於所述多個裝置。
  20. 如申請專利範圍第19項所述的示例工具，其中所述隨機電報訊號雜訊資訊包括代表在各所述多個裝置中出現的隨機電報訊號雜訊訊號的波形的多個隨機電報訊號雜訊因數的值。
TW105132964A 2015-10-13 2016-10-13 模擬方法、電路設計以及示例工具 TWI718192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0143047 2015-10-13
KR1020150143047A KR102400557B1 (ko) 2015-10-13 2015-10-13 알티에스(rts) 노이즈를 고려한 회로 설계 방법 및 시뮬레이션 방법

Publications (2)

Publication Number Publication Date
TW201729131A TW201729131A (zh) 2017-08-16
TWI718192B true TWI718192B (zh) 2021-02-11

Family

ID=58499617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132964A TWI718192B (zh) 2015-10-13 2016-10-13 模擬方法、電路設計以及示例工具

Country Status (4)

Country Link
US (1) US10311187B2 (zh)
KR (1) KR102400557B1 (zh)
CN (1) CN106570212B (zh)
TW (1) TWI718192B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308253B2 (en) * 2017-07-27 2022-04-19 Synopsys, Inc. Partitioning in post-layout circuit simulation
US11282695B2 (en) * 2017-09-26 2022-03-22 Samsung Electronics Co., Ltd. Systems and methods for wafer map analysis
TWI824233B (zh) * 2020-02-12 2023-12-01 美商新思科技股份有限公司 具有漏電流中的統計變化之動態隨機存取記憶體通路電晶體的設計
TWI759817B (zh) * 2020-08-11 2022-04-01 大陸商昆山吉崴微電子科技有限公司 系統單晶片級電源完整性模擬系統及其方法
CN114091387B (zh) * 2021-11-22 2025-05-30 海光信息技术股份有限公司 电路的检查方法、装置、电子设备、存储介质
US12536355B2 (en) * 2023-01-09 2026-01-27 Synopsys, Inc. Using surrogate netlists for variation analysis of process variations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177427A1 (en) * 2002-03-13 2003-09-18 Farag Fattouh Circuit modeling
US20070067747A1 (en) * 2005-09-19 2007-03-22 Massachusetts Institute Of Technology Substrate noise tool
US20120065920A1 (en) * 2010-09-10 2012-03-15 Renesas Electronics Corporation Evaluation method, evaluation apparatus, and simulation method of semiconductor device
US20130132920A1 (en) * 2011-11-17 2013-05-23 Renesas Electronics Corporation Noise analysis model and noise analysis method
US20150205904A1 (en) * 2009-04-24 2015-07-23 Synopsys, Inc. Placing transistors in proximity to through-silicon vias

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701785B2 (ja) 1995-04-17 1998-01-21 日本電気株式会社 トラップ測定装置及びトラップ測定方法
JP2001265848A (ja) * 2000-03-22 2001-09-28 Murata Mfg Co Ltd デジタル回路のノイズ解析方法およびノイズ解析装置および記録媒体
FR2897178B1 (fr) * 2006-02-07 2008-09-05 Coupling Wave Solutions Cws Sa Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe
US8085596B2 (en) 2007-09-11 2011-12-27 Micron Technology, Inc. Reducing noise in semiconductor devices
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
CN101593224B (zh) * 2008-05-29 2011-10-05 中芯国际集成电路制造(北京)有限公司 Mos晶体管噪声模型形成方法、装置和电路模拟方法
US8615034B2 (en) 2008-10-19 2013-12-24 Agilent Technologies, Inc. Method for analyzing random telegraph signal and threshold level determination method therefor
US8155905B2 (en) 2009-07-21 2012-04-10 Hitachi, Ltd. Method of extracting a time constant from complex random telegraph signals
KR20110013987A (ko) 2009-08-04 2011-02-10 고려대학교 산학협력단 반도체 트랜지스터의 공정 효용성을 분석하는 방법 및 분석 장치
CN101957883A (zh) * 2010-10-12 2011-01-26 上海宏力半导体制造有限公司 建立场效晶体管噪声模型的方法
US8513102B2 (en) 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
US8850277B2 (en) 2011-07-15 2014-09-30 Synopsys, Inc. Detecting random telegraph noise induced failures in an electronic memory
US8994082B2 (en) 2011-09-30 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, methods of manufacturing thereof, and image sensor circuits with reduced RTS noise
WO2013094430A1 (ja) 2011-12-19 2013-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102017713B1 (ko) 2012-05-31 2019-09-03 삼성전자주식회사 시모스 이미지 센서
US8707234B1 (en) * 2012-11-09 2014-04-22 Lsi Corporation Circuit noise extraction using forced input noise waveform
KR20140065244A (ko) 2012-11-21 2014-05-29 서울대학교산학협력단 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법
US9304741B2 (en) 2013-04-22 2016-04-05 Omnivision Technologies, Inc. Apparatus, method and system for random number generation
US9723578B2 (en) * 2015-06-09 2017-08-01 Cirrus Logic, Inc. Random telegraph signal identification and measurement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030177427A1 (en) * 2002-03-13 2003-09-18 Farag Fattouh Circuit modeling
US20070067747A1 (en) * 2005-09-19 2007-03-22 Massachusetts Institute Of Technology Substrate noise tool
US20150205904A1 (en) * 2009-04-24 2015-07-23 Synopsys, Inc. Placing transistors in proximity to through-silicon vias
US20120065920A1 (en) * 2010-09-10 2012-03-15 Renesas Electronics Corporation Evaluation method, evaluation apparatus, and simulation method of semiconductor device
US20130132920A1 (en) * 2011-11-17 2013-05-23 Renesas Electronics Corporation Noise analysis model and noise analysis method

Also Published As

Publication number Publication date
KR102400557B1 (ko) 2022-05-20
CN106570212B (zh) 2021-11-12
US20170103155A1 (en) 2017-04-13
US10311187B2 (en) 2019-06-04
KR20170043370A (ko) 2017-04-21
TW201729131A (zh) 2017-08-16
CN106570212A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
TWI718192B (zh) 模擬方法、電路設計以及示例工具
US10902173B2 (en) System for designing integrated circuit using extracted model parameter and method of manufacturing integrated circuit using the same
US9372946B2 (en) Defect injection for transistor-level fault simulation
US20170103154A1 (en) Circuit design method and simulation method based on process variation caused by aging
TWI689833B (zh) 調整用於靜態時序分析的時序降額的方法與電腦設備
JP2010160787A (ja) パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US20150220678A1 (en) Selective power state table composition
US20080209375A1 (en) Variable Threshold System and Method For Multi-Corner Static Timing Analysis
Patel et al. Rethinking the Producer-Consumer Relationship in Modern DRAM-Based Systems
US20220277120A1 (en) Systems and methods for machine learning based fast static thermal solver
KR102419645B1 (ko) 집적 회로를 설계하기 위한 컴퓨터 구현 방법, 컴퓨팅 시스템, 및 집적 회로의 제조 방법
KR100887508B1 (ko) 모스 트랜지스터의 모델링 방법 및 장치
CN108647533B (zh) 用于检测硬件木马的安全断言自动生成方法
TW202016739A (zh) 分段記憶體實體
US8091052B2 (en) Optimization of post-layout arrays of cells for accelerated transistor level simulation
US8832635B2 (en) Simulation of circuits with repetitive elements
US20230305734A1 (en) Platform for non-volatile memory storage devices simulation
KR100967488B1 (ko) 모스 트랜지스터의 모델링 방법 및 장치
US8301431B2 (en) Apparatus and method for accelerating simulations and designing integrated circuits and other systems
US20190384868A1 (en) Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design
JPWO2010050188A1 (ja) 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム
Rodopoulos et al. Understanding timing impact of BTI/RTN with massively threaded atomistic transient simulations
US20230196545A1 (en) Computing device for predicting a profile using deep learning and operating method thereof
CN116894417A (zh) 用于设计集成电路的单元库和计算系统