[go: up one dir, main page]

TWI715895B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI715895B
TWI715895B TW107144206A TW107144206A TWI715895B TW I715895 B TWI715895 B TW I715895B TW 107144206 A TW107144206 A TW 107144206A TW 107144206 A TW107144206 A TW 107144206A TW I715895 B TWI715895 B TW I715895B
Authority
TW
Taiwan
Prior art keywords
conductor
conductive portion
layer
conductive
semiconductor structure
Prior art date
Application number
TW107144206A
Other languages
English (en)
Other versions
TW202017146A (zh
Inventor
許平
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202017146A publication Critical patent/TW202017146A/zh
Application granted granted Critical
Publication of TWI715895B publication Critical patent/TWI715895B/zh

Links

Images

Classifications

    • H10W42/80
    • H10W20/493
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05Component parts thereof
    • H01H85/055Fusible members
    • H01H85/08Fusible members characterised by the shape or form of the fusible member
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10P14/3244
    • H10W20/031
    • H10W20/083
    • H10W99/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一種半導體結構及其製造方法。該半導體結構包含一半導體層、一第一導體、一第二導體以及一熔絲。該第一導體設置於該半導體層之上。該第二導體設置於該第一導體之上。該熔絲設置於該第一導體以及該第二導體之間,其中該熔絲包含一導電部以及由該導電部所圍繞的一不導電部,該導電部接觸該第一導體以及該第二導體,且該不導電部接觸該第二導體。

Description

半導體結構及其製造方法
本申請案主張2018/10/26申請之美國正式申請案第16/171,700號的優先權及益處,該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構及其製造方法,特別是關於一種具有熔絲的半導體結構及其製造方法。
在半導體產業中,熔絲在許多應用中是不可或缺的。在半導體裝置封裝之後,熔絲可用來斷開缺陷電路並以晶片上的其他者取代之。
熔絲可藉由兩種不同程序斷開。在一種程序中,一種熔絲可藉由雷射光束斷開,這種熔絲稱為以雷射燒斷之熔絲。在另一種程序中,兩個導體之間的一種熔絲可藉由導通過量電流通過該熔絲造成過熱而斷開,這種熔絲稱為電熔絲或e熔絲。
在兩個電路之間的電熔絲經編程、加熱並藉由施加高壓而融化後,電熔絲及其鄰近的其他元件中可能還留有餘熱。餘熱可能會導致電熔絲的一部分在半導體裝置中的兩個不同電路之間產生不需要的重新連結。此外,由熔絲所產生的熱可能會導致其他鄰近的熔絲融化或受影響。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露實施例提供一種半導體結構。該半導體結構包括包括:一半導體層;一第一導體,設置於該半導體層之上;一第二導體,設置於該第一導體之上;以及一熔絲,設置於該第一導體以及該第二導體之間,其中該熔絲包含一導電部以及由該導電部所圍繞的一不導電部,該導電部接觸該第一導體以及該第二導體,且該不導電部接觸該第二導體。
本揭露另一實施例提供一種半導體結構之製造方法。該製造方法包括:形成一第一導體於一半導體層之上;形成一介電層於該半導體層之上;形成一第一接觸孔,其貫穿該介電層至該第一導體;形成一導電部以填充該第一接觸孔;形成一第二接觸孔,其貫穿該導電部;形成一第二導體於該導電部之上而接觸該導電部。
在一些實施例中,該不導電部接觸該第一導體的上表面以及該第二導體的底表面。
在一些實施例中,該導電部從該第一導體的上表面垂直延伸至該第二導體的底表面。
在一些實施例中,該導電部由設置於該半導體層之上的一介電層所圍繞。
在一些實施例中,該不導電部包含一氣隙,該氣隙接觸該第二導體。
在一些實施例中,該氣隙接觸該第一導體之上表面。
在一些實施例中,該不導電部包含處於固態之一不導電層,該氣隙設置於該不導電層之上,且該不導電層設置於該氣隙以及該第一導體之間。
在一些實施例中,該不導電部包含一不導電層,該不導電層接觸該第二導體之底表面,且該不導電層為固態。
在一些實施例中,該不導電層接觸該第一導體之上表面。
在一些實施例中,該不導電層之材料與圍繞該導電部之介電層的材料不同。
在一些實施例中,該不導電層之至少一部份已融化。
在一些實施例中,該第一導體包括一陽極圖案,且該第二導體包括一陰極圖案。
在一些實施例中,該半導體層包含半導體基板以及設置於該半導體基板之上的底層。
在一些實施例中,該導電部具有一外表面,且該外表面從該第一導體連續地延伸至該第二導體。
在一些實施例中,該第二接觸孔係形成而貫穿該導電部至該第一導體之上表面。
在一些實施例中,該第二接觸孔包含一氣隙,該氣隙接觸該第二導體以及該第一導體。
在一些實施例中,該第二接觸孔中形成一不導電層以及設置於該不導電層之上的一氣隙,其中該不導電層接觸該第一導體之上表面,且該氣隙接觸該第二導體以及該不導電層。
在一些實施例中,係形成不導電層以填充該第二接觸孔,其中該不導電層接觸該第一導體以及該第二導體。
在一些實施例中,該第一接觸孔具有一內表面,且該內表面從該第一導體連續地延伸至該第二導體。
有了上述半導體中熔絲之設計,熔絲可包含例如氣隙或其他低k介電材料之不導電部,使得導電部對應於該不導電部之部分具有低電容以及高電阻抗。由於可以將熔絲的電容最小化,用於加熱並使熔絲融化的電力也可因此減少。
此外,熔絲可包含具有連續內表面之第一接觸孔。因此,可簡化介電層的形狀,而不需包含具有複雜形狀的多個介電層。如此一來,在本設計中製造半導體結構之熔絲的流程相較於先前設計可更加簡化。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式,說明本揭露實施例,然而本揭露並不受限於該實施例。此外,以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性,然而並非每一實施例必須包含該特定特徵、結構或是特性。再者,重複使用「在實施例中」一語並非必須指相同實施例,然而可為相同實施例。
為了使得本揭露可被完全理解,以下說明提供詳細的步驟與結構。顯然,本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外,已知的結構與步驟不再詳述,以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而,除了實施方式之外,本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容,而是由申請專利範圍定義。
圖1是剖面示意圖,例示本揭露一些實施例之半導體結構100。參考圖1,在一些實施例中,半導體結構100包含半導體層106、第一導體108、第二導體110以及熔絲112。
在一些實施例中,半導體層106包含半導體基板102以及設置在半導體基板102之上的底層104。在一些實施例中,半導體基板102為矽基板或矽晶圓。在一些實施例中,底層104可包含複數個複數個電路層(圖未示)以及絕緣層(圖未示)。
在一些實施例中,第一導體108設置於半導體層106之上,且第二導體110設置於第一導體108之上。在一些實施例中,第一導體108可藉由適當操作(例如光刻、蝕刻或類似者)被圖案化為陽極圖案。在一些實施例中,第二導體110可藉由適當操作(例如光刻、蝕刻或類似者)被圖案化為陰極圖案。
在一些實施例中,熔絲112設置於第一導體108以及第二導體110之間以將半導體裝置中一電路之第一導體108電性連接至另一電路之第二導體110。在一些實施例中,熔絲112包含導電部114以及不導電部116,其中不導電部116被導電部114圍繞。
在一些實施例中,導電部114接觸第一導體108以及第二導體110。在一些實施例中,導電部114係從第一導體108之上表面109垂直地延伸至第二導體110之底表面。在一些實施例中,導電部114具有外表面,該外表面從第一導體108之上表面109連續地延伸至第二導體110之底表面111。在一些實施例中,導電部114為中空圓柱之配置。在一些實施例中,導電部114包含金屬,例如鋁或類似者。
在一些實施例中,導電部114被設置於半導體層106之上的介電層120圍繞。在一些實施例中,介電層120包含二氧化矽或類似者。
在一些實施例中,不導電部116接觸第二導體110。在一些實施例中,不導電部116還接觸第一導體108。在一些實施例中,不導電部116接觸第一導體108之上表面109以及第二導體110之底表面111。在一些實施例中,不導電部116包含低k介電材料,例如空氣、氧氣或類似者,使得熔絲112具有低電容而只需較少的電力就可被融化或停用。
在一些實施例中,不導電部116包含氣隙117。氣隙117接觸第二導體110。在一些實施例中,氣隙117還接觸第一導體108。在一些實施例中,氣隙117接觸第一導體108之上表面109以及第二導體110之底表面111。
圖2是剖面示意圖,例示本揭露一些實施例之半導體結構200。參考圖2,在一些實施例中,半導體結構200與圖1所示之半導體結構100本質上相同,差別在於半導體結構200包括另一種不導電部216,該不導電部216具有處於固態之不導電層218。在一些實施例中,氣隙217設置於不導電層218之上,且不導電層218設置於氣隙217以及第一導體108之間。在一些實施例中,氣隙217接觸第二導體110之底表面111,且不導電層218接觸第一導體108之上表面109。在一些實施例中,不導電層218包含二氧化矽、氧氣或類似者。
圖3是剖面示意圖,例示本揭露一些實施例之半導體結構300。參考圖3,在一些實施例中,半導體結構300與圖2所示之半導體結構200本質上相同,差別在於半導體結構300包括另一種不導電部316,該不導電部316具有與第二導體110之底表面111接觸之不導電層318。在一些實施例中,不導電層318處於固態。在一些實施例中,不導電層318接觸第一導體108之上表面109以及第二導體110之底表面111。在一些實施例中,不導電層318之材料不同於圍繞導電部114之介電層120的材料。在一些實施例中,不導電層318之至少一部分融化而產生融化之熔絲的間隔。在一些實施例中,不導電層318包含低K介電材料,例如氧或類似者。因此,熔絲312可具有低電容且只需要較少的電力即可加熱。
圖4是流程圖,例示本揭露一些實施例之半導體結構的製造方法400。圖5至圖8是剖面示意圖,例示本揭露一些實施例(例如圖4)之半導體結構100的製造方法400的步驟。在一些實施例中,製造方法400包含數個操作(402、404、406、408、410及412),而如下之說明及圖示並不用於限定這些操作的先後順序。
在操作402中,如圖5所示,形成第一導體108於半導體層106之上。在一些實施例中,半導體層106包含半導體基板102以及底部層104。底部層104設置於半導體基板102之上。半導體基板102包含矽基板或矽晶圓。在一些實施例中,第一導體108藉由適當操作(例如光刻、蝕刻或類似者)被圖案化為陽極圖案。在一些實施例中,底層104包含複數個複數個電路層(圖未示)以及絕緣層(圖未示)。
在操作404中,形成介電層120於半導體層106之上。在一些實施例中,介電層120之形成係藉由適當之沉積操作,例如化學氣相沉積(CVD)或類似者。在一些實施例中,介電層120包含氧。
在操作406中,如圖6所示,形成第一接觸孔622,其貫穿介電層120至第一導體108。在一些實施例中,介電層120之至少一部分被移除,直到第一導體108之上表面109暴露出來,以形成第一接觸孔622。第一接觸孔622之形成係藉由適當之操作,例如濕蝕刻或類似者。
在操作408中,如圖7所示,形成導電部114以填充第一接觸孔。在一些實施例中,導電部114之形成係藉由適當之沉積操作,例如化學氣相沉積(CVD)或類似者。在一些實施例中,導電部114包含金屬,例如鋁或類似者。
在操作410中,如圖8所示,形成第二接觸孔824,其貫穿導電部114。在一些實施例中,形成貫穿導電部114至第一導體108之上表面109的第二接觸孔824。在一些實施例中,導電部114之至少一部分被移除,直到第一導體108之上表面109暴露出來,以形成第二接觸孔824。
在操作412中,如圖1所示,形成第二導體110於導電部114之上以接觸導電部114。在一些實施例中,導電部114電性連接於第一導體108以及第二導體110之間。在一些實施例中,導電部114接觸第二導體110之底表面111以及第一導體108之上表面109。
在一些實施例中,第二接觸孔824包含氣隙117。氣隙117形成於第一導體108以及第二導體110之間。氣隙117接觸第二導體110以及第一導體108。在一些實施例中,第二導體110藉由適當操作(例如光刻、蝕刻或類似者)被圖案化為陰極圖案。
在一些實施例中,如圖6所示,第一接觸孔622具有內表面121。內表面121係從第一導體108連續地延伸至第二導體110。內表面121與導電部114之外表面115接合。
在一些實施例中,如圖9所示,在操作410及412之間,不導電層218以及設置於不導電層218之上的氣隙217形成於第二接觸孔中。在形成第二導體110之後,提供如圖2所示之半導體結構200。
不導電層218接觸第一導體108之上表面109。在一些實施例中,氣隙217接觸第二導體110以及不導電層218。在一些實施例中,氣隙217接觸第二導體110之底表面111,且不導電層218接觸第一導體108之上表面109。在一些實施例中,不導電層218之形成係藉由適當之沉積操作,例如化學氣相沉積(CVD)或類似者。
在一些實施例中,如圖10所示,在操作410及412之間,形成不導電層318以填充第二接觸孔。在形成第二導體110之後,提供如圖3所示之半導體結構300。
在一些實施例中,不導電部318接觸第一導體108以及第二導體110。在一些實施例中,不導電層318包含二氧化矽、氧或類似者。不導電層318之形成係藉由適當之沉積操作,例如化學氣相沉積(CVD)或類似者。
總結來說,藉由半導體結構之配置,熔絲可具有例如氣隙或低K介電材料之不導電部,所以導電部對應於不導電部之一部分具有低電容以及該電阻抗。由於可以將熔絲的電容最小化,用於加熱並使熔絲融化的電力也可因此減少。
此外,熔絲可包含具有連續內表面之第一接觸孔。因此,可簡化介電層的形狀,而不需包含具有複雜形狀的多個介電層。如此一來,在本設計中製造半導體結構之熔絲的流程相較於先前設計可更加簡化。
本揭露實施例提供一種半導體結構。該半導體結構包括包括:一半導體層;一第一導體,設置於該半導體層之上;一第二導體,設置於該第一導體之上;以及一熔絲,設置於該第一導體以及該第二導體之間,其中該熔絲包含一導電部以及由該導電部所圍繞的一不導電部,該導電部接觸該第一導體以及該第二導體,且該不導電部接觸該第二導體。
本揭露另一實施例提供一種半導體結構之製造方法。該製造方法包括:形成一第一導體於一半導體層之上;形成一介電層於該半導體層之上;形成一第一接觸孔,其貫穿該介電層至該第一導體;形成一導電部以填充該第一接觸孔;形成一第二接觸孔,其貫穿該導電部;形成一第二導體於該導電部之上而接觸該導電部。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:半導體結構102:半導體基板104:底層106:半導體層108:第一導體110:第二導體111:底表面112:熔絲114:導電部115:外表面116:不導電部117:氣隙:120:介電層200:半導體結構216:不導電部217:氣隙218:不導電層300:半導體結構316:不導電部317:氣隙318:不導電層400:方法402:操作404:操作406:操作408:操作410:操作412:操作622:第一接觸孔824:第二接觸孔
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。    圖1是剖面示意圖,例示本揭露一些實施例之半導體結構;    圖2是剖面示意圖,例示本揭露一些實施例之半導體結構;    圖3是剖面示意圖,例示本揭露一些實施例之半導體結構;    圖4是流程圖,例示本揭露一些實施例之半導體結構的製造方法;    圖5至圖8是剖面示意圖,例示本揭露一些實施例(例如圖4)之半導體結構的製造方法的步驟;    圖9是剖面示意圖,例示本揭露一些實施例之半導體結構的製造方法的步驟;以及    圖10是剖面示意圖,例示本揭露一些實施例之半導體結構的製造方法的步驟。
100:半導體結構
102:半導體基板
104:底層
106:半導體層
108:第一導體
110:第二導體
111:底表面
112:熔絲
114:導電部
115:外表面
116:不導電部
117:氣隙
120:介電層

Claims (12)

  1. 一種半導體結構,包括:一半導體層;一第一導體,設置於該半導體層之上;一第二導體,設置於該第一導體之上;以及一熔絲,設置於該第一導體以及該第二導體之間,其中該熔絲包含一導電部以及由該導電部所圍繞的一不導電部,該導電部接觸該第一導體以及該第二導體,且該不導電部接觸該第二導體,該不導電部包含一氣隙及處於固態之一不導電層,該氣隙接觸該第二導體,該氣隙設置於該不導電層之上,且該不導電層設置於該氣隙以及該第一導體之間;其中該不導電層之材料與圍繞該導電部之介電層的材料不同,該不導電層之至少一部份已融化。
  2. 如請求項1所述之半導體結構,其中該不導電部接觸該第一導體的上表面以及該第二導體的底表面。
  3. 如請求項1所述之半導體結構,其中該導電部從該第一導體的上表面垂直延伸至該第二導體的底表面。
  4. 如請求項1所述之半導體結構,其中該導電部由設置於該半導體層之上的一介電層所圍繞。
  5. 如請求項1所述之半導體結構,其中該氣隙接觸該第一導體之上表面。
  6. 如請求項1所述之半導體結構,其中該不導電層接觸該第二導體之底表面。
  7. 如請求項1所述之半導體結構,其中該第一導體包括一陽極圖案,且該第二導體包括一陰極圖案。
  8. 如請求項1所述之半導體結構,其中該半導體層包含半導體基板以及設置於該半導體基板之上的底層。
  9. 如請求項1所述之半導體結構,其中該導電部具有一外表面,且該外表面從該第一導體連續地延伸至該第二導體。
  10. 一種半導體結構之製造方法,包括:形成一第一導體於一半導體層之上;形成一介電層於該半導體層之上;形成貫穿該介電層至該第一導體之第一接觸孔;形成一導電部以填充該第一接觸孔;形成貫穿該導電部之第二接觸孔;形成一第二導體於該導電部之上而接觸該導電部, 於該第二接觸孔中形成一不導電層以及設置於該不導電層之上的一氣隙,其中該不導電層接觸該第一導體之上表面,且該氣隙接觸該第二導體以及該不導電層。
  11. 如請求項10所述之製造方法,其中該第二接觸孔係形成而貫穿該導電部至該第一導體之上表面。
  12. 如請求項10所述之製造方法,其中該第一接觸孔具有一內表面,且該內表面從該第一導體連續地延伸至該第二導體。
TW107144206A 2018-10-26 2018-12-07 半導體結構及其製造方法 TWI715895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/171,700 2018-10-26
US16/171,700 US10483201B1 (en) 2018-10-26 2018-10-26 Semiconductor structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
TW202017146A TW202017146A (zh) 2020-05-01
TWI715895B true TWI715895B (zh) 2021-01-11

Family

ID=68536436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144206A TWI715895B (zh) 2018-10-26 2018-12-07 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US10483201B1 (zh)
CN (1) CN111106094B (zh)
TW (1) TWI715895B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218279B1 (en) * 1999-02-23 2001-04-17 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
TW559915B (en) * 2001-09-07 2003-11-01 Intel Corp Phase change material memory device
US20090085152A1 (en) * 2007-10-01 2009-04-02 Kerry Bernstein Three dimensional vertical e-fuse structures and methods of manufacturing the same
US20120068136A1 (en) * 2010-09-17 2012-03-22 Samsung Electronics Co., Ltd. Phase Change Memory Device, Storage System Having the Same and Fabricating Method Thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963316B2 (en) * 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
KR102573736B1 (ko) 2016-09-19 2023-09-04 에스케이하이닉스 주식회사 퓨즈 구조체 및 그것의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218279B1 (en) * 1999-02-23 2001-04-17 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
TW559915B (en) * 2001-09-07 2003-11-01 Intel Corp Phase change material memory device
US20090085152A1 (en) * 2007-10-01 2009-04-02 Kerry Bernstein Three dimensional vertical e-fuse structures and methods of manufacturing the same
US20120068136A1 (en) * 2010-09-17 2012-03-22 Samsung Electronics Co., Ltd. Phase Change Memory Device, Storage System Having the Same and Fabricating Method Thereof

Also Published As

Publication number Publication date
US10483201B1 (en) 2019-11-19
TW202017146A (zh) 2020-05-01
CN111106094A (zh) 2020-05-05
CN111106094B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
TW457685B (en) Manufacturing of cavity fuses on gate conductor level
US5469981A (en) Electrically blowable fuse structure manufacturing for organic insulators
US3771026A (en) Conductive region for semiconductor device and method for making the same
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
US7911025B2 (en) Fuse/anti-fuse structure and methods of making and programming same
TWI449156B (zh) 半導體裝置及其形成方法
JP2020205307A (ja) 記憶装置
JP2006514786A (ja) マイクロヒューズ
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
TWI680566B (zh) 反熔絲結構
TWI715895B (zh) 半導體結構及其製造方法
US10607934B2 (en) Fuse of semiconductor device and method for forming the same
TWI714713B (zh) 半導體裝置
JP6377507B2 (ja) 半導体ウエーハ
CN106531695B (zh) 具有自绝缘单元的电子结构元件
TWI767850B (zh) 反熔絲元件及其製造方法
TW201729231A (zh) 熔絲結構
KR19980020481A (ko) 안티퓨즈의 구조 및 제조방법
CN108807344A (zh) 电熔丝装置及其形成方法
KR100260521B1 (ko) 반도체 소자의 제조 방법
CN113451263A (zh) 电熔丝结构及其形成方法
KR100337928B1 (ko) 반도체소자의리페어퓨즈형성방법
KR100312863B1 (ko) 안티퓨즈 구조 및 그 제조 방법
KR20020073891A (ko) 반도체장치의 안티퓨즈소자 제조방법
CN114334902A (zh) 熔丝结构及形成方法