TWI713192B

TWI713192B - 控制電路

Info

Publication number: TWI713192B
Application number: TW109103792A
Authority: TW
Inventors: 李建興; 黃曄仁; 林文新; 邱俊榕; 邱華琦
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2020-02-07
Filing date: 2020-02-07
Publication date: 2020-12-11
Also published as: TW202131475A

Abstract

一種控制電路，應用於一特定元件中。特定元件具有三五族半導體材料，並包括一控制電極、一第一電極以及一第二電極。控制電路包括一第一電晶體以及一靜電放電保護電路。第一電晶體耦接於第一及第二電極之間，並具有三五族半導體材料。靜電放電保護電路耦接控制電極、第一電晶體及第二電極。當一靜電放電事件發生時，靜電放電保護電路提供一放電路徑，用以將一靜電放電電流由控制電極釋放至第二電極。

Description

控制電路

本發明係有關於一種高電子遷移率元件，特別是有關於一種靜電放電(Electrostatic Discharge；ESD)保護電路的高電子遷移率元件。

高電子移動率電晶體(High Electron Mobility Transistor，HEMT)因具有高輸出電壓優點，廣泛應用於高功率半導體裝置當中，以滿足消費電子產品、通訊硬體、電動車、或家電市場需求。然而，當一靜電放電事件發生時，高電子移動率電晶體很有可能受到靜電放電電流的影響。

本發明提供一種控制電路，應用於一特定元件中。特定元件具有三五族半導體材料，並包括一控制電極、一第一電極以及一第二電極。控制電路包括一第一電晶體以及一靜電放電保護電路。第一電晶體耦接於第一及第二電極之間，並具有三五族半導體材料。靜電放電保護電路耦接控制電極、第一電晶體及第二電極。當一靜電放電事件發生時，靜電放電保護電路提供一放電路徑，用以將一靜電放電電流由控制電極釋放至第二電極。

本發明更提供一種高電子遷移率元件，包括一基底、一控制電極、一第一電極、一第二電極以及一控制電路。基底具有三五族半導體材料。控制電極、第一電極及第二電極形成於基底之上。控制電路包括一第一電晶體以及一靜電放電保護電路。第一電晶體耦接於第一及第二電極之間，並具有三五族半導體材料。靜電放電保護電路耦接控制電極、第一電晶體及第二電極。當一靜電放電事件發生時，靜電放電保護電路提供一放電路徑，用以將一靜電放電電流由控制電極釋放至第二電極。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之高電子遷移率元件的示意圖。如圖所示，高電子遷移率元件100包括一基底(substrate)110、一控制電極120、電極130、140以及一控制電路150。在一可能實施例中，高電子遷移率元件100係為一高電子遷移率電晶體(HEMT)。在本實施例中，基底110具有三五族半導體材料，如砷化鎵(gallium arsenide；GaAs)、磷化銦(indium phosphide；InP)、氮化鎵(gallium nitride；GaN)或是矽鍺合金(SiGe)。

控制電極120、電極130及140均形成於基底110之上。在一可能實施例中，當高電子遷移率元件100係為一高電子遷移率電晶體時，控制電極120作為高電子遷移率電晶體的閘極(gate)。在此例中，電極130作為高電子遷移率電晶體的汲極(drain)，並且電極140作為高電子遷移率電晶體的源極(source)。

控制電路150形成於基底110之上。在本實施例中，控制電路150係整合於高電子遷移率元件100之中，用以避免高電子遷移率元件100受到一靜電放電電流的影響。如圖所示，控制電路150包括一靜電放電保護電路(ESD protection circuit)151以及一電晶體152。

電晶體152耦接於電極130與140之間。在一可能實施例中，電晶體152具有三五族半導體材料。本發明並不限定電晶體152的結構。在本實施例中，電晶體152也是一高電子遷移率電晶體。如圖所示，電晶體152的汲極耦接電極130，其源極耦接電極140，其閘極耦接靜電放電保護電路151。

當一靜電放電事件發生在電極130與140之一者，並且電極130與140之另一者耦接至地時，藉由電晶體152的閘極與汲極之間的一寄生電容(未顯示)，電晶體152的閘極電壓逐漸升高。當電晶體152的閘極與源極之間的電壓大於電晶體152的臨界電壓(threshold voltage)時，電晶體152導通。因此，一靜電放電電流由電極130被釋放至電極140，或是由電極140被釋放至電極130。

在本實施例中，靜電放電保護電路151耦接控制電極120、電晶體152及電極140，用以避免一靜電放電電流由控制電極120進入電晶體152的閘極。舉例而言，當一靜電放電事件發生於控制電極120並且電極140耦接至地時，靜電放電保護電路151提供一放電路徑(未顯示)，用以將一靜電放電電流由控制電極120釋放至電極140。因此，電晶體152的閘極不會受到靜電放電應力(ESD stress)的傷害。然而，當靜電放電事件未發生時，靜電放電保護電路151切斷放電路徑。此時，高電子遷移率元件100根據控制電極120、電極130及140的電壓位準而動作。

第2圖為本發明靜電放電保護電路的一可能示意圖。在本實施例中，靜電放電保護電路200包括阻抗元件210、220以及一電晶體230。阻抗元件210耦接於控制電極120與電晶體152之間。在一可能實施例中，阻抗元件210係為一電阻元件R1。電阻元件R1耦接於控制電極120與電晶體152的閘極之間。電阻元件R1的阻值可能在100Ω~200Ω之間。本發明並不限定阻抗元件210的結構。在其它實施例中，阻抗元件210係為一電晶體。在此例中，構成阻抗元件210的電晶體可能也是一高電子遷移率電晶體。

阻抗元件220耦接電晶體230及電極140。本發明並不限定阻抗元件220的結構。在一可能實施例中，阻抗元件220係為一電阻元件R2。在此例中，電阻元件R2耦接於電晶體230的閘極與電極140之間。本發明並不限定阻抗元件220的結構。在其它實施例中，阻抗元件220係為一電晶體。在此例中，構成阻抗元件220的電晶體可能是一高電子遷移率電晶體。

電晶體230耦接於控制電極120與電極140之間。在一可能實施例中，電晶體230具有三五族半導體材料。在此例中，電晶體230與高電子遷移率元件100形成於同一基底(如110)上。本發明並不限定電晶體230的結構。在本實施例中，電晶體230也是一高電子遷移率電晶體，其汲極耦接控制電極120，其源極耦接電極140，其閘極耦接阻抗元件220。

當一靜電放電事件發生在控制電極120並且電極140耦接至地時，藉由電晶體230的閘-汲極間的一寄生電容(未顯示)，電晶體230的閘極電壓逐漸上升。當電晶體230的閘極與源極之間的電壓大於電晶體230的臨界電壓時，電晶體230導通，用以將一靜電放電電流由控制電極120釋放至電極140。因此，靜電放電電流不會進入電晶體152的閘極。當靜電放電事件未發生時，阻抗元件220拉低電晶體230的閘極電壓，以避免電晶體230被導通。

另外，當一靜電放電事件發生在電極130並且控制電極120耦接至地時，藉由電晶體152及230各自的閘-汲極間的寄生電容，電晶體152及230的閘極電壓逐漸上升。當電晶體152及230的閘極與源極之間的電壓大於各自的臨界電壓時，電晶體152及230導通。因此，靜電放電電流由電極130開始，流經電晶體152、電極140、電晶體230，流入控制電極120。

同樣地，當一靜電放電事件發生在控制電極120並且電極130耦接至地時，藉由電晶體230的閘-汲極間的寄生電容，電晶體230的閘極電壓逐漸上升。當電晶體230的閘極與源極之間的電壓大於電晶體230的臨界電壓時，電晶體230導通。此時，由於部分電流流過阻抗元件210，故電晶體152的閘極電壓也會逐漸上升。當電晶體152的閘極與源極之間的電壓大於電晶體152的臨界電壓時，電晶體152導通。因此，靜電放電電流由控制電極120開始，流經電晶體230、電極140、電晶體152，流入電極130。

在其它實施例中，藉由調整電晶體230的通道尺寸或是阻抗元件220的阻值，便可在靜電放電事件發生時，快速地導通電晶體230，以避免電晶體152的閘極受到靜電放電電流的破壞。另外，藉由增加電晶體230的面積或減少電晶體230的導通阻抗(Ron)，便可調整ESD保護電路320的效能。

第3圖為本發明之靜電放電保護電路的另一示意圖。在本實施例中，靜電放電保護電路300包括阻抗元件310、320、一電晶體330以及一背對背二極體對340。阻抗元件310耦接於控制電極120與電晶體152之間。阻抗元件320耦接電晶體330及電極140。由於阻抗元件310及320的特性與第2圖的阻抗元件210及220的特性相似，故不再贅述。

電晶體330耦接於控制電極120與電極140之間。在一可能實施例中，電晶體330具有三五族半導體材料。在本實施例中，電晶體230也是一高電子遷移率電晶體，其閘極耦接阻抗元件320的一端，其汲極耦接控制電極120，其源極耦接阻抗元件320的另一端及電極140。

背對背二極體對340耦接於控制電極120與電晶體330之間。在本實施例中，背對背二極體對340包括二極體D1及D2。二極體D1的陰極(cathode)耦接控制電極120，其陽極(anode)耦接二極體D2的陽極。二極體D2的陰極耦接電晶體330的閘極及阻抗元件320。本發明並不限定二極體D1及D2的種類。在一可能實施例中，二極體D1係為一簫特基二極體(schottky diode)，二極體D2係為一PN接面二極體。

當一靜電放電事件發生在控制電極120並且電極140耦接至地時，藉由電晶體330的閘-汲極間的一寄生電容(未顯示)，電晶體330的閘極電壓逐漸上升。在本實施例中，由於部分電流流經背對背二極體對340，故可快加電晶體330的閘極電壓上升的速度。由於電晶體330快速地被導通，故可將一靜電放電電流由控制電極120釋放至電極140。因此，電晶體152的閘極不會受到靜電放電電流的破壞。當靜電放電事件未發生時，阻抗元件320拉低電晶體330的閘極電壓，以避免電晶體330被導通。

另外，當一靜電放電事件發生在電極130並且控制電極120耦接至地時，藉由電晶體152及330的閘-汲極的寄生電容，電晶體152及330的閘極電壓逐漸上升。在本實施例中，由於部分電流流經背對背二極體對340，故可快加電晶體330的閘極電壓上升的速度。當電晶體152及330的閘極與源極之間的電壓大於各自的臨界電壓時，電晶體152及330導通。因此，靜電放電電流由電極130開始，流經電晶體152、電極140、電晶體330，流入控制電極120。

同樣地，當一靜電放電事件發生在控制電極120並且電極130耦接至地時，藉由電晶體330的閘-汲極的寄生電容及背對背二極體對340，電晶體330的閘極電壓逐漸上升。當電晶體330的閘極與源極之間的電壓大於電晶體330的臨界電壓時，電晶體330導通。此時，由於部分電流流過阻抗元件310，故電晶體152的閘極電壓也會逐漸上升。當電晶體152的閘極與源極間的電壓大於電晶體152的臨界電壓時，電晶體152導通。因此，靜電放電電流由控制電極120開始，流經電晶體330、電極140、電晶體152，流入電極130。

在其它實施例中，藉由調整電晶體330的通道尺寸或是阻抗元件320的阻值，便可在靜電放電事件發生時，快速地導通電晶體330，以避免電晶體152的閘極受到靜電放電電流的破壞。另外，藉由增加電晶體330的面積或減少電晶體330的導通阻抗，便可調整ESD保護電路300的效能。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例而言，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:高電子遷移率元件 110:基底 120:控制電極 130、140:電極 150:控制電路 151、200、300:靜電放電保護電路 152、230、330:電晶體 R1、R2:電阻元件 210、220、310、320:阻抗元件 340:背對背二極體對 D1、D2:二極體

第1圖為本發明之高電子遷移率元件的示意圖。第2圖為本發明之靜電放電保護電路的一示意圖。第3圖為本發明之靜電放電保護電路的另一示意圖。

100:高電子遷移率元件

110:基底

120:控制電極

130、140:電極

150:控制電路

151:靜電放電保護電路

152:電晶體

Claims

一種控制電路，應用於一特定元件中，該特定元件具有三五族半導體材料，並包括一控制電極、一第一電極以及一第二電極，該控制電路包括：一第一電晶體，耦接於該第一及第二電極之間，並具有三五族半導體材料，以及具有一第一閘極、一第一汲極以及一第一源極；以及一靜電放電保護電路，耦接該控制電極、該第一電晶體及該第二電極，並包括：一第二電晶體，耦接於該控制電極與該第二電極之間，並具有一第二閘極、一第二汲極以及一第二源極；一第一阻抗元件，具有一第一端以及一第二端，其中該第一端直接連接該第一閘極，該第二端直接連接該控制電極以及該第二汲極；以及一第二阻抗元件，耦接該第二電晶體及該第二電極，其中，當一靜電放電事件發生時，該靜電放電保護電路提供一放電路徑，用以將一靜電放電電流由該控制電極釋放至該第二電極，當該靜電放電事件於該第一電極並且該控制電極耦接至地時，該第一電晶體及該第二電晶體導通。
如申請專利範圍第1項所述之控制電路，更包括：一背對背二極體對，耦接於該控制電極與該第二電晶體之間。
如申請專利範圍第2項所述之控制電路，其中該背對背二極體對包括：一第一二極體，具有一第一陰極以及一第一陽極，該第一陰極耦接該控制電極；以及一第二二極體，具有一第二陰極以及一第二陽極，該第二陰極耦接該第二電晶體，該第二陽極耦接該第一陽極。
如申請專利範圍第3項所述之控制電路，其中該第一二極體係為一簫特基二極體，該第二二極體係為一PN接面二極體。
如申請專利範圍第1項所述之控制電路，其中該第一及第二電晶體具有三五族半導體材料。
如申請專利範圍第1項所述之控制電路，其中該第一及第二阻抗元件係為電阻元件。
如申請專利範圍第1項所述之控制電路，其中該第一汲極耦接該第一電極，該第一源極耦接該第二電極。
如申請專利範圍第7項所述之控制電路，其中該第二閘極耦接該第二阻抗元件，該第二源極耦接該第二電極。
如申請專利範圍第1項所述之控制電路，其中當該靜電放電事件未發生時，該靜電放電保護電路切斷該放電路徑。