TWI713010B

TWI713010B - 源極驅動器

Info

Publication number: TWI713010B
Application number: TW108140716A
Authority: TW
Inventors: 吳漢崑; 洪邦楨
Original assignee: 聯詠科技股份有限公司
Priority date: 2019-01-19
Filing date: 2019-11-08
Publication date: 2020-12-11
Also published as: CN111462669B; CN111462669A; US10644695B1; TW202030712A

Abstract

一種源極驅動器被提出。源極驅動器包括N個輸出緩衝器、N-1個開關、第一輔助開關、第二輔助開關以及第三輔助開關。N-1個開關分別耦接在N個輸出緩衝器的N個輸出端間。第一輔助開關耦接在N個輸出緩衝器的N個輸出端的其中之第一輸出端以及第一端點間。第二輔助開關耦接在第一輸出端以及第二端點間。第三輔助開關耦接在第一輸出端以及第三端點間。其中，第一端點、第二端點以及第三端點接收第一固定電壓、第二固定電壓、第三固定電壓或為浮接的狀態。

Description

源極驅動器

本發明是有關於一種源極驅動器，且特別是有關於一種通用型的源極驅動器。 [相關申請的交叉引用] 本案要求於2019年1月19日提交的美國臨時申請案序號62 / 794,557的優先權，以及於2019年7月31日提交的美國申請案序號16/527,030的優先權。上述專利申請的全部內容在此引入作為參考，並成為本說明書的一部分。

在開啟或關閉顯示器的電源時，由於電荷還殘留在顯示電路的電容內，因此顯示器畫面常出現殘影而影響畫質。在現有技術中，通常會在開機、關機時使顯示器的源極驅動器的所有輸出端短接在一起，或是短接在一起並耦接至一個固定電壓，使顯示電路的電容的電位穩定並且相同，以消除顯示畫面的殘影問題。

但是，不同類型顯示器所採取的消除殘影的方法不同。有的類型的顯示器需要在關機時使源極驅動器的所有輸出端耦接共同電壓。有的類型的顯示器則需要在開機時使源極驅動器的所有輸出端耦接共同電壓。又，有的類型的顯示器則需要在開機時使源極驅動器的所有輸出端耦接接地電壓。因此，本領域之技術人員需要針對不同類型的顯示器去設計不同版本的源極驅動器。也就是說，目前沒有一種源極驅動器可以通用於所有類型的顯示器。

本發明提供一種源極驅動器，可有效消除顯示器在開機、關機時的殘影問題。並且本發明的源極驅動器可以通用於不同類型的顯示器。

本發明的源極驅動器包括N個輸出緩衝器、N-1個開關、第一輔助開關、第二輔助開關以及第三輔助開關。N-1個開關分別耦接在N個輸出緩衝器的N個輸出端間。第一輔助開關耦接在N個輸出緩衝器的N個輸出端的其中之第一輸出端以及第一端點間。第二輔助開關耦接在第一輸出端以及第二端點間。第三輔助開關耦接在第一輸出端以及第三端點間。其中，第一端點、第二端點以及第三端點接收第一固定電壓、第二固定電壓、第三固定電壓或為浮接的狀態。

本發明的源極驅動器包括N個輸出緩衝器、N-1個開關、第一輔助開關以及第二輔助開關。N-1個開關分別耦接在N個輸出緩衝器的N個輸出端間。第一輔助開關耦接在N個輸出緩衝器的N個輸出端的其中之第一輸出端以及第一端點間。第二輔助開關耦接在第一輸出端以及第二端點間。其中，第一端點以及第二端點接收第一固定電壓、第二固定電壓或為浮接的狀態。

基於上述，本發明的源極驅動器至少設置了第一輔助開關、第二輔助開關、第一端點以及第二端點，並使第一端點以及第二端點接收第一固定電壓、第二固定電壓或為浮接的狀態。如此一來，在開機、關機時源極驅動器的所有輸出端可以短接在一起，或是短接在一起並耦接第一固定電壓或第二固定電壓，以避免顯示器的畫面殘影問題。並且，本發明的源極驅動器可以通用於各類型的顯示器。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示為本發明一實施例的源極驅動器100的示意圖。本發明的源極驅動器100可以積體電路（integrated circuit，IC）的形式應用於顯示器（圖未示）。請參考圖1，源極驅動器100包括N個輸出緩衝器Buf、N-1個開關SW、第一輔助開關ASW1、第二輔助開關ASW2以及第三輔助開關ASW3。其中，N為大於1的正整數。

源極驅動器100的N個輸出緩衝器Buf的N個輸出端Sout向顯示器的像素電路（圖未示）輸出資料電壓。N個輸出端Sout間具有N-1個開關SW。第一輔助開關ASW1耦接在一個輸出緩衝器Buf的輸出端（以下記為第一輸出端）以及第一端點T1間。舉例來說，第一輸出端可以是第N個輸出緩衝器Buf的輸出端。第一端點T1用以接收一固定電壓（以下記為第一固定電壓）或為浮接（floating）的狀態。第二輔助開關ASW2耦接在第一輸出端以及第二端點T2間，第二端點T2用以接收一固定電壓（以下記為第二固定電壓）或為浮接的狀態。第三輔助開關ASW3耦接在第一輸出端以及第三端點T3間，第三端點T3用以接收一固定電壓（以下記為第三固定電壓）或為浮接的狀態。

第一固定電壓、第二固定電壓、第三固定電壓可依據設計需求選自半工作電壓、共同電壓以及接地電壓。其中，半工作電壓的電壓值為源極驅動器100的工作電壓的電壓值的一半，共同電壓則是介在半工作電壓與接地電壓之間。第一固定電壓、第二固定電壓、第三固定電壓可以由源極驅動器100的內部電壓源來提供，或是由源極驅動器100的外部電壓源（圖未示）提供。

在內部電壓源開啟後的一小段時間內，N-1個開關SW與第一輔助開關ASW1導通，使得N個輸出端Sout短接在一起並透過第一端點T1浮接或接收第一固定電壓。類似地，在內部電壓源關閉後的一小段時間內，N-1個開關SW、第二輔助開關ASW2以及第三輔助開關ASW3導通，使得N個輸出端Sout短接在一起並同時接收第二固定電壓與第三固定電壓。或者，使得N個輸出端Sout短接在一起並接收第二固定電壓（此時第三端點T3浮接）。又或者，使得N個輸出端Sout短接在一起並接收第三固定電壓（此時第二端點T2浮接）。如此一來，可以在內部電壓源變化的過渡期間使N個輸出端Sout的電位彼此相同且穩定，以消除顯示電路（圖未示）的電容的殘留電荷或使顯示電路的電容的電荷量一致，藉此避免顯示器開機、關機時的殘影問題。

在本實施例中，源極驅動器100設置在積體電路上，並且源極驅動器100的第一端點T1、第二端點T2以及第三端點T3分別設置在積體電路上的三個焊墊。這三個焊墊可以經由電路板上的佈線接收源極驅動器100的外部電壓源。並且，本領域之技術人員可以依據設計需求來設定第一固定電壓、第二固定電壓以及第三固定電壓的電壓值，或者使第一端點T1、第二端點T2以及第三端點T3浮接。

在一實施例中，第一端點T1所接收的第一固定電壓與第二端點T2所接收的第二固定電壓可以是半工作電壓，而第三端點T3浮接。

在一實施例中，第一端點T1所接收的第一固定電壓可以是半工作電壓，第二端點T2所接收的第二固定電壓可以是接地電壓，而第三端點T3可以浮接或為接收接地電壓。

在一實施例中，第一端點T1所接收的第一固定電壓與第二端點T2所接收的第二固定電壓皆為共同電壓，而第三端點T3所接收的第三固定電壓為接地電壓。

在一實施例中，第一端點T1所接收的第一固定電壓可以是接地電壓，第二端點T2所接收的第二固定電壓可以是共同電壓，而第三端點T3所接收的第三固定電壓可以是接地電壓。

在一實施例中，第一端點T1為浮接，第二端點T2所接收的第二固定電壓可以是共同電壓，而第三端點T3所接收的第三固定電壓可以是接地電壓。

在一實施例中，第一端點T1以及第二端點T2皆接收接地電壓，而第三端點T3可以浮接或接收接地電壓。

在一實施例中，第一端點T1可以浮接，第二端點T2接收接地電壓，而第三端點T3可以浮接或接收接地電壓。

在一實施例中，第一端點T1、第二端點T2以及第三端點T3皆為浮接。

在上述多個實施例中，當第一固定電壓與第二固定電壓相同時，第一端點T1可以經由電路板上的線路耦接至第二端點T2。當第二固定電壓與第三固定電壓相同時，第二端點T2可以經由電路板上的線路耦接至第三端點T3。

請繼續參照圖1，第一輔助開關ASW1的導通或斷開由第一信號S1控制，第二輔助開關ASW2以及第三輔助開關ASW3的導通或斷開由第二信號S2控制。電源開啟重置電路SC1用以在內部電壓源開啟時發出第一信號S1（即重置信號），以將源極驅動器100的多個電子元件的電位重置。電源關閉偵測電路SC2用以在內部電壓源關閉時發出第二信號S2，以導通第二輔助開關ASW2以及第三輔助開關ASW3。在一實施例中，第一輔助開關ASW1、第二輔助開關ASW2以及第三輔助開關ASW3皆為電晶體建構的開關。另外，電源開啟重置電路SC1以及電源關閉偵測電路SC2的實施細節將留待後面說明。

圖2繪示為本發明一實施例的源極驅動器100在內部電壓源開啟後的波形示意圖。請參照圖2，為了能夠突顯時間點t1前後的輸出端Sout的波形變化，輸出端Sout的波形在時間點t1前被繪製為低電位，但是實際上，在時間點t1之前輸出端Sout的電位處於未知狀態（unknown）。在時間點t1時，電源開啟重置電路SC1偵測到內部電壓源P開啟，電源開啟重置電路SC1的輸出（第一信號S1）由低電位轉為高電位。此時，第一端點T1接收第一固定電壓（或浮接），使得N個輸出緩衝器Buf的N個輸出端Sout被接在一起並固定在第一固定電壓（或是第一端點T1浮接所導致的另一電壓）。第一信號S1在時間點t1被發出，並維持至時間點t2，因此在時間點t1至時間點t2之間，輸出端Sout與第一端點T1的電位相同。在時間點t2之後，輸出端Sout之間的開關SW斷開，輸出端Sout開始正常地輸出資料電壓（在圖2中以斜線表示），而第一端點T1的電位仍維持在第一固定電壓（或是第一端點T1浮接所導致的另一電壓）。

圖3繪示為本發明一實施例的源極驅動器100在內部電壓源關閉後的波形示意圖。請參照圖3，在時間點t3之前，輸出端Sout正常地輸出資料電壓（在圖3中以斜線表示）。在時間點t3時，電源關閉偵測電路SC2偵測到內部電壓源P關閉，電源關閉偵測電路SC2的輸出（第二信號S2）由高電位轉為低電位。在第二信號S2轉為低電位時，第三端點T3的接地電壓將第二端點T2的共同電壓下拉至接地電壓，使得N個輸出緩衝器Buf的N個輸出端Sout由共同電壓下拉至接地電壓。因此在時間點t3之後，輸出端Sout維持在接地電壓。

圖4繪示為本發明一實施例的電源開啟重置電路SC1的電路示意圖。請參照圖4，電源開啟重置電路400包括第一電容C1、第二電容C2、二極體串D、第一電晶體M1以及第二電晶體M2。其中，第一電容C1的第一端耦接操作電壓VDD，第一電容C1的第二端耦接二極體串D的第一端，二極體串D的第二端耦接第一參考接地電壓。在一實施例中，二極體串D可以包括二極體D1與二極體D2。二極體D1與二極體D2皆為順向偏壓並串接在一起。在其他實施例中，二極體串D所包含的二極體的數量可以是一個或大於兩個。第一電晶體M1的第一端耦接操作電壓VDD，第一電晶體M1的第二端耦接第二電晶體M2的第一端，第二電晶體M2的第二端耦接至第一參考接地電壓。第一電晶體M1與第二電晶體M2的控制端接耦接至節點N1。節點N1位於第一電容C1的第二端與二極體串D的第一端之間。比較器T的輸入端耦接於節點N2。節點N2位於第一電晶體M1的第二端與第二電晶體M2的第一端之間。比較器T的輸出端輸出第一信號S1。第二電容C2的第一端耦接比較器T的輸入端，第二電容C2的第一端耦接至第一參考接地電壓。在本實施例中，第一電容C1與第二電容C2皆為電晶體電容，二極體D1與二極體D2可由多個電晶體建構。

當操作電壓VDD開始升高時，第一電晶體M1斷開並且第二電晶體M2導通。此時，節點N2為低電位，導致比較器T輸出為低電位。當操作電壓VDD繼續升高時，第一電晶體M1也導通了，使得第二電容器C2開始充電。此時，節點N2為高電位，導致比較器T輸出為高電位。如此一來，隨著操作電壓VDD逐漸升高，電源開啟重置電路400的輸出（即第一信號S1）會先維持在低電位一段時間後，才逐漸轉為高電位，而達成跟隨操作電壓VDD開啟並發出重置信號的目的。在本實施例中，比較器T可以是施密特觸發器（Schmitt trigger）。施密特觸發器的結構以及應用已為該發明所屬領域中具有通常知識者所熟知，故在此不再詳述。

圖5繪示為本發明一實施例的電源關閉偵測電路SC2的電路示意圖。請參照圖5，電源關閉偵測電路500包括第一電阻R1、第三電晶體M3、第三電容C3以及第一反向器In1。第一電阻R1的第一端耦接參考電壓VDD，第一電阻R1的第二端耦接第三電晶體M3的第一端，第三電晶體M3的第二端耦接第二參考接地電壓，第三電晶體M3的控制端耦接內部電壓源偵測電壓S_VCC 。內部電壓源偵測電壓S_VCC 由內部電壓源偵測電路提供。第三電容C3的第一端耦接節點N3，第三電容C3的第二端耦接第一參考接地電壓。其中，節點N3位於第一電阻R1的第二端與第三電晶體M3的第一端之間。第一反向器In1的輸入端耦接節點N3，第一反向器In1的輸出端輸出第二信號S2。在本實施例中，第一電阻R1為電晶體電阻，第三電容C3為電晶體電容。

當內部電壓源偵測電壓S_VCC 為高電位時（偵測到內部電壓源），第三電晶體M3導通，使得節點N3的電位被拉至第二參考接地電壓。因此第一反向器In1依據節點N3的電位輸出高電位。相反地，當內部電壓源偵測電壓S_VCC 為低電位時（未偵測到內部電壓源），第三電晶體M3不導通，第三電容C3開始儲存電能，使得節點N3的電位被拉至高電位。因此第一反向器In1依據節點N3的電位輸出低電位。如此一來，電源關閉偵測電路SC2可以達成偵測內部電壓源是否關閉的目的。

圖6繪示為本發明一實施例的內部電壓源偵測電路的電路示意圖。請參照圖6，內部電壓源偵測電路600用以提供內部電壓源偵測電壓S_VCC 。內部電壓源偵測電路600包括第二電阻R2、第四電晶體M4、第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8、第二反向器In2以及第三反向器In3。第二電阻R2的第一端耦接參考電壓，第二電阻R2的第二端耦接第四電晶體M4的汲極端，第四電晶體M4的源極端耦接第二參考接地電壓。第五電晶體M5的源極端耦接參考電壓，第五電晶體M5的汲極端耦接第六電晶體M6的汲極端，第六電晶體M6的源極端耦接第二參考接地電壓。第八電晶體M8的汲極端耦接節點N5，第八電晶體M8的源極端耦接第七電晶體M7的汲極端，第七電晶體M7的源極端耦接第二參考接地電壓。其中，節點N5位於第五電晶體M5的汲極端與第六電晶體M6的汲極端之間。第四電晶體M4、第五電晶體M5、第六電晶體M6以及第七電晶體M7的閘極端耦接至節點N4。其中，節點N4耦接至第四電晶體M4的汲極端。第二反向器In2的輸入端耦接節點N5，第二反向器In2的輸出端耦接節點N6。其中，節點N6耦接第八電晶體M8的控制端。第三反向器In3的輸入端耦接節點N6，第三反向器In3的輸出端輸出內部電壓源偵測電壓S_VCC 。

其中，第四電晶體M4與第六電晶體M6構成電流鏡（Current Mirror），使鏡電流流經節點N5。第五電晶體M5與第六電晶體M6構成反向器，以使節點N5的電位與節點N4的電位相反。當參考電壓VDD為高時，第四電晶體M4導通。此時，節點N4的準位為低，節點N5的準位反向為高，節點N6的準位反向為低，使得內部電壓源偵測電壓S_VCC 的準位反向為高。相反地，當參考電壓VDD為低時，第四電晶體M4斷開。此時，節點N4的準位為高，節點N5的準位反向為低，節點N6的準位反向為高，使得內部電壓源偵測電壓S_VCC 的準位反向為低。另外，第八電晶體M8與第七電晶體M7在節點N6的準位為高時發揮箝制的作用。當節點N6的準位為高時，第八電晶體M8與第七電晶體M7皆導通，故而將節點N5箝制在低電位。當節點N6的準位為低時，第八電晶體M8則斷開。如此一來，內部電壓源偵測電路600可以提供內部電壓源偵測電壓S_VCC ，達到偵測內部電壓源的目的。

在前述實施例中，第二輔助開關ASW2以及第三輔助開關ASW3都由指示內部電壓源關閉的第二信號S2控制。舉例來說，電源關閉偵測電路SC2在偵測到內部電壓源關閉時發出第二信號S2，以同時導通第二輔助開關ASW2以及第三輔助開關ASW3。

在另一實施例中，第二輔助開關ASW2可以由指示內部電壓源關閉的第二信號S2控制，而第三輔助開關ASW3可以由指示內部電壓源關閉並且N個輸出端降至共同電壓的第三信號S3來控制。具體來說，第二端點T2連接共同電壓並且第三端點T3連接接地電壓，當第二輔助開關ASW2經第二信號S2導通而使得輸出端Sout的電位降至共同電壓時，第三輔助開關ASW3可以經由共同電壓偵測電路發出的第三信號S3而導通，使得輸出端Sout的電位由共同電壓再拉低到接地電壓。其中，第二信號S2產生的細節已在前面說明過，故在此不再贅述。在此實施例中，源極驅動器可進一步包括共同電壓偵測電路，用以在顯示器關機時偵測輸出端Sout是否已經降至共同電壓。具體來說，共同電壓偵測電路可由第二信號S2致能。另外，共同電壓偵測電路可以合併在電源關閉偵測電路當中，也可以獨立於電源關閉偵測電路之外。

圖7繪示為本發明一實施例的共同電壓偵測電路的電路示意圖。請參照圖7，共同電壓偵測電路700包括第九電晶體M9、第三電阻R3以及第四反向器In4。第九電晶體M9的第一端耦接半工作電壓HVDD，第九電晶體M9的第二端耦接第三電阻R3的第一端，並且第九電晶體M9受輸出端Sout的電壓控制。具體來說，第九電晶體M9的控制端可以接收一輸入電壓，此輸入電壓可以是N個輸出端的其中之一第二輸出端的電壓。第三電阻R3的第二端耦接第二參考接地電壓。第四反向器In4的輸入端耦接在第九電晶體M9的第二端（節點N7），第四反向器In4的輸出端輸出一輸出電壓。

當輸入電壓為高時（例如半工作電壓），第九電晶體M9斷開，節點N7為低準位，輸出電壓Vout反向為高準位。相反地，當輸入電壓降低時（例如降低至共同電壓），第九電晶體M9導通，節點N7為高準位，輸出電壓Vout反向為低準位。在輸出電壓Vout為低準位時，第三輔助開關ASW3會接收第三信號S3並導通，使得輸出端Sout的電位由共同電壓拉低到接地電壓。如此一來，共同電壓偵測電路700可以達到偵測輸出端Sout的電位是否降至共同電壓，以發出第三信號S3導通第三輔助開關ASW3的目的。

在本實施例中，圖4的電容、二極體串以及比較器都可以由電晶體構成。類似地，圖5的電阻、電容以及反向器都可以由電晶體構成，圖6的電阻以及反向器都可以由電晶體構成，圖7的電阻以及反向器都可以由電晶體構成。

圖8A繪示為本發明一實施例的源極驅動器200的示意圖。圖8A是圖1的變型例。圖8A與圖1的差異在於以共同電壓偵測電路SC4以及第四輔助開關ASW4來替代圖1的第三端點T3以及第三輔助開關ASW3的功能。簡單來說，圖8A中的源極驅動器200省略了第三端點T3。

請見圖8A，第四輔助開關ASW4耦接在第二輔助開關ASW2以及參考接地電壓之間，並且第四輔助開關ASW4由一第三信號控制。與圖1類似的是，在內部電壓源關閉後的一小段時間內，N-1個開關SW以及第二輔助開關ASW2導通，使得N個輸出端Sout短接在一起並同時接收第二固定電壓。與圖1不同的是，共同電壓偵測電路SC4可以偵測到第二端點T2的電壓。共同電壓偵測電路SC4在偵測到第二端點T2為共同電壓時，通過第四信號S4來導通第四輔助開關ASW4，使得在內部電壓源關閉後，輸出端Sout的電壓可以由共同電壓下拉至參考接地電壓。

另外，關於圖8A中的N個輸出緩衝器Buf、開關SW、第一端點T1、第二端點T2、第一輔助開關ASW1、第二輔助開關ASW2、輸出端Sout、電源開啟重置電路SC1、電源關閉偵測電路SC2，可以參考圖1至圖6中的同名元件的相關說明，此處不再贅述。圖8A的共同電壓偵測電路SC4與圖7的共同電壓偵測電路SC3的名稱雖然相同，但在兩者的電路結構略有差異，下面將以圖8B進行說明。

圖8B繪示為本發明一實施例的共同電壓偵測電路的電路示意圖。圖8B與圖7的差異僅在於，圖7的第九電晶體M9的控制端是接收輸出端Sout的電壓，而圖8B的第九電晶體M9的控制端是接收第二端點T2的電壓。當第二端點T2的電壓為共同電壓時，第九第九電晶體M9導通，節點N7為高準位，輸出電壓Vout反向為低準位。在輸出電壓Vout為低準位時，第四輔助開關ASW4會接收第四信號S4並導通，使得在內部電壓源關閉後，輸出端Sout的電壓可以由共同電壓下拉至參考接地電壓。如此一來，共同電壓偵測電路800可以達到偵測第二端點T2的電壓是否為共同電壓，以發出第四信號S4導通第四輔助開關ASW4的目的。

另外，關於圖8B中的半工作電壓HVDD、第九第九電晶體M9、節點N7、第三電阻R3以及第四反向器In4，可以參考圖7中的同名元件的相關說明，此處不再贅述。

綜上所述，本發明的源極驅動器至少設置了第一輔助開關、第二輔助開關、第一端點以及第二端點，使源極驅動器的多個輸出緩衝器的多個輸出端可以在開機、關機時依據設計需求短接在一起並浮接，或是短接在一起並連接一個固定電壓，以消除顯示器的畫面殘影的問題。並且，本發明的源極驅動器可以通用於各種類型的顯示器。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200:源極驅動器 400:電源開啟重置電路 500:電源關閉偵測電路 600:內部電壓源偵測電路 700、800:共同電壓偵測電路ASW1~ASW4:第一輔助開關~第四輔助開關 Buf:輸出緩衝器 C1~C3:第一電容~第三電容 D:二極體串 D1、D2:二極體 HVDD:半工作電壓 In1~In3:第一反向器~第三反向器 M1~M9:第一電晶體~第九電晶體 N1~N7:節點 P:內部電壓源 R1:第一電阻 R2:第二電阻 S1~S4:第一信號~第三信號 SC1:電源開啟重置電路 SC2:電源關閉偵測電路 SC4:共同電壓偵測電路 Sout:輸出端 S_VCC:內部電壓源偵測電壓 SW:開關 T:比較器 T1~T3:第一端點~第三端點 t1~t3:時間點 VCC:內部電壓源 VDD:參考電壓

圖1繪示為本發明一實施例的源極驅動器的示意圖。圖2繪示為本發明一實施例的源極驅動器在內部電壓源開啟後的波形示意圖。圖3繪示為本發明一實施例的源極驅動器在內部電壓源關閉後的波形示意圖。圖4繪示為本發明一實施例的電源開啟重置電路的電路示意圖。圖5繪示為本發明一實施例的電源關閉偵測電路的電路示意圖。圖6繪示為本發明一實施例的內部電壓源偵測電路的電路示意圖。圖7繪示為本發明一實施例的共同電壓偵測電路的電路示意圖。圖8A繪示為本發明一實施例的源極驅動器的示意圖。圖8B繪示為本發明一實施例的共同電壓偵測電路的電路示意圖。

100:源極驅動器

ASW1~ASW3:第一輔助開關~第三輔助開關

Buf:輸出緩衝器

S1~S3:第一信號~第三信號

SC1:電源開啟重置電路

SC2:電源關閉偵測電路

Sout:輸出端

SW:開關

T1~T3:第一端點~第三端點

Claims

一種源極驅動器，包括：N個輸出緩衝器，其中N為大於1的正整數；N-1個開關，分別耦接在該N個輸出緩衝器的N個輸出端間；一第一輔助開關，耦接在該些輸出緩衝器的該N個輸出端的其中之一第一輸出端以及一第一端點間；一第二輔助開關，耦接在該第一輸出端以及一第二端點間；以及一第三輔助開關，耦接在該第一輸出端以及一第三端點間，其中，該第一端點、該第二端點以及該第三端點接收一第一固定電壓、一第二固定電壓、一第三固定電壓或為浮接的狀態，其中，該N-1個開關和該第一輔助開關由指示所述源極驅動器的一內部電壓源開啟的一第一信號控制，該N-1個開關和該第二輔助開關由指示該源極驅動器的該內部電壓源關閉的一第二信號控制。
如申請專利範圍第1項所述的源極驅動器，其中該源極驅動器設置在一積體電路上，該第一端點、該第二端點以及該第三端點分別設置在該積體電路上的多個焊墊。
如申請專利範圍第1項所述的源極驅動器，其中該第一固定電壓、該第二固定電壓以及該第三固定電壓由該源極驅動器的該內部電壓源提供或由該源極驅動器的一外部電壓源提供。
如申請專利範圍第1項所述的源極驅動器，其中該第一固定電壓、該第二固定電壓以及該第三固定電壓選自一半工作電壓、一共同電壓以及一接地電壓，其中該半工作電壓的電壓值為該源極驅動器的一工作電壓的電壓值的一半。
如申請專利範圍第1項所述的源極驅動器，其中，該N-1個開關、該第二輔助開關以及該第三輔助開關由該第二信號控制，該第二信號指示該內部電壓源關閉。
如申請專利範圍第1項所述的源極驅動器，其中該N-1個開關以及該第三輔助開關由一第三信號控制，該第三信號指示該內部電壓源關閉並且該N個輸出端降至一共同電壓。
如申請專利範圍第5項或第6項所述的源極驅動器，更包含：一電源開啟重置電路，用以在該內部電壓源開啟時發出一重置信號，其中該重置信號作為該第一信號。
如申請專利範圍第7項所述的源極驅動器，其中該電源開啟重置電路包括：一第一電容，其中該第一電容的第一端接收該內部電壓源；一二極體串，其中該二極體串的第一端耦接該第一電容的第二端，該二極體串的第二端耦接一參考接地電壓；一第一電晶體，其中該第一電晶體的第一端接收該內部電壓源，該第一電晶體的控制端耦接該第一電容的第二端；一第二電晶體，其中該第二電晶體的第一端耦接該第一電晶體的第二端，該第二電晶體的第二端耦接該參考接地電壓，該第二電晶體的控制端耦接該第一電容的第二端；一比較器，其中該比較器的輸入端耦接該第一電晶體的該第二端，該比較器的輸出端輸出該重置信號；以及一第二電容，其中該第二電容的第一端耦接該比較器的輸入端，該第二電容的第二端偶接該參考接地電壓。
如申請專利範圍第8項所述的源極驅動器，其中該二極體串包括由多個電晶體建構的多個二極體，並且該些二極體相互串聯耦接。
如申請專利範圍第5項或第6項所述的源極驅動器，更包含：一電源關閉偵測電路，用以在該內部電壓源關閉時發出該第二信號。
如申請專利範圍第10項所述的源極驅動器，其中該電源關閉偵測電路包括：一第一電阻，其中該第一電阻的第一端耦接一參考電壓；一第一電晶體，其中該第一電晶體的第一端耦接該第一電阻的第二端，該第一電晶體的第二端耦接一第一參考接地電壓，該第一電晶體的控制端耦接一內部電壓源偵測電壓；一電容，其中該電容的第一端耦接該第一電阻的第二端，該電容的第二端耦接該第二參考接地電壓；以及一第一反向器，其中該第一反向器的第一端耦接該電容的第一端，該第一反向器的第二端提供該第二信號。
如申請專利範圍第11項所述的源極驅動器，其中該內部電壓源偵測電壓由一電源電壓偵測電路產生，該電源電壓偵測電路包括：一第二電阻，其中該第二電阻的第一端耦接該參考電壓；一第二電晶體，其中該第二電晶體的第一端耦接至該第二電阻的第二端，該第二電晶體的第二端接收該第一參考接地電壓，該第二電晶體的控制端耦接至該第二電晶體的第一端；一第三電晶體，其中該第三電晶體的第一端耦接該內部電源電壓，該第三電晶體的控制端耦接該第二電晶體的控制端；一第四電晶體，其中該第四電晶體的第一端耦接該第三電晶體的第二端，該第四電晶體的第二端耦接該第一參考接地電壓，該第四電晶體的控制端耦接該第二電晶體的控制端；一第五電晶體，其中該第五電晶體的第二端耦接該第一參考接地電壓，該第五電晶體的控制端耦接該第二電晶體的控制端；一第六電晶體，其中該第六電晶體的第一端耦接該第三電晶體的第二端，該第六電晶體的第二端耦接該第五電晶體的第一端；一第二反向器，其中該第二反向器的第一端耦接該第六電晶體的第一端，該第二反向器的第二端耦接該第六電晶體的控制端；以及一第三反向器，其中該第三反向器的第一端耦接該第二反向器的第二端，該第三反向器的第二端提供該內部電壓源偵測電壓。
如申請專利範圍第6項所述的源極驅動器，更包括：一共同電壓偵測電路，用以在該內部電壓源關閉並且該N個輸出端的電壓降至該共同電壓時發出該第三信號，其中該共同電壓偵測電路包括：一電晶體，其中該電晶體的第一端耦接一參考電壓，該電晶體的控制端接收該N個輸出端的其中之一第二輸出端的電壓；一電阻，其中該電阻的第一端耦接該電晶體的第二端，該電阻的第二端耦接一參考接地電壓；以及一反向器，其中該反向器的輸入端耦接在該電晶體的第二端，該反向器的輸出端輸出該第三信號。
一種源極驅動器，包括：N個輸出緩衝器，其中N為大於1的正整數；N-1個開關，分別耦接在該N個輸出緩衝器的N個輸出端間；一第一輔助開關，耦接在該些輸出緩衝器的該N個輸出端的其中之一第一輸出端以及一第一端點間；以及一第二輔助開關，耦接在該第一輸出端以及一第二端點間，其中，該第一端點以及該第二端點接收一第一固定電壓、一第二固定電壓或為浮接的狀態，其中，該N-1個開關和該第一輔助開關由指示所述源極驅動器的一內部電壓源開啟的一第一信號控制，該N-1個開關和該第二輔助開關由指示該源極驅動器的該內部電壓源關閉的一第二信號控制。
如申請專利範圍第14項所述的源極驅動器，其中該源極驅動器設置在一積體電路上，該第一端點以及該第二端點分別設置在該積體電路上的多個焊墊。
如申請專利範圍第14項所述的源極驅動器，其中該第一固定電壓以及該第二固定電壓由該源極驅動器的該內部電壓源提供或由該源極驅動器的一外部電壓源提供。
如申請專利範圍第14項所述的源極驅動器，其中該第一固定電壓以及該第二固定電壓選自一半工作電壓、一共同電壓以及一接地電壓，其中該半工作電壓的電壓值為該源極驅動器的一工作電壓的電壓值的一半。
如申請專利範圍第14項所述的源極驅動器，更包含：一電源開啟重置電路，用以在該內部電壓源開啟時發出一重置信號，其中該重置信號作為該第一信號。
如申請專利範圍第18項所述的源極驅動器，其中該電源開啟重置電路包括：一第一電容，其中該第一電容的第一端接收該內部電壓源；一二極體串，其中該二極體串的第一端耦接該第一電容的第二端，該二極體串的第二端耦接一參考接地電壓；一第一電晶體，其中該第一電晶體的第一端接收該內部電壓源，該第一電晶體的控制端耦接該第一電容的第二端；一第二電晶體，其中該第二電晶體的第一端耦接該第一電晶體的第二端，該第二電晶體的第二端耦接該參考接地電壓，該第二電晶體的控制端耦接該第一電容的第二端；一比較器，其中該比較器的輸入端耦接該第一電晶體的該第二端，該比較器的輸出端輸出該重置信號；以及一第二電容，其中該第二電容的第一端耦接該比較器的輸入端，該第二電容的第二端偶接該參考接地電壓。
如申請專利範圍第19項所述的源極驅動器，其中該二極體串包括由多個電晶體建構的多個二極體，並且該些二極體相互串聯耦接。
如申請專利範圍第14項所述的源極驅動器，更包含：一電源關閉偵測電路，用以在該內部電壓源關閉時發出該第二信號。
如申請專利範圍第21項所述的源極驅動器，其中該電源關閉偵測電路包括：一第一電阻，其中該第一電阻的第一端耦接一參考電壓；一第一電晶體，其中該第一電晶體的第一端耦接該第一電阻的第二端，該第一電晶體的第二端耦接一第一參考接地電壓，該第一電晶體的控制端耦接一內部電壓源偵測電壓；一電容，其中該電容的第一端耦接該第一電阻的第二端，該電容的第二端耦接該第二參考接地電壓；以及一第一反向器，其中該第一反向器的第一端耦接該電容的第一端，該第一反向器的第二端提供該第二信號。
如申請專利範圍第22項所述的源極驅動器，其中該內部電壓源偵測電壓由一電源電壓偵測電路產生，該電源電壓偵測電路包括：一第二電阻，其中該第二電阻的第一端耦接該參考電壓；一第二電晶體，其中該第二電晶體的第一端耦接至該第二電阻的第二端，該第二電晶體的第二端接收該第一參考接地電壓，該第二電晶體的控制端耦接至該第二電晶體的第一端；一第三電晶體，其中該第三電晶體的第一端耦接該內部電源電壓，該第三電晶體的控制端耦接該第二電晶體的控制端；一第四電晶體，其中該第四電晶體的第一端耦接該第三電晶體的第二端，該第四電晶體的第二端耦接該第一參考接地電壓，該第六電晶體的控制端耦接該第二電晶體的控制端；一第五電晶體，其中該第五電晶體的第二端耦接該第一參考接地電壓，該第五電晶體的控制端耦接該第二電晶體的控制端；一第六電晶體，其中該第六電晶體的第一端耦接該第三電晶體的第二端，該第六電晶體的第二端耦接該第五電晶體的第一端；一第二反向器，其中該第二反向器的第一端耦接該第六電晶體的第一端，該第二反向器的第二端耦接該第六電晶體的控制端；以及一第三反向器，其中該第三反向器的第一端耦接該第二反向器的第二端，該第三反向器的第二端提供該內部電壓源偵測電壓。
如申請專利範圍第14項所述的源極驅動器，更包括：一第三輔助開關，耦接在該第二輔助開關以及一參考接地電壓之間，其中該第三輔助開關由一第三信號控制；以及一共同電壓偵測電路，用以在偵測到該第二端點為一共同電壓時通過該第三信號來導通該第三輔助開關，其中該共同電壓偵測電路包括：一電晶體，其中該電晶體的第一端耦接一參考電壓，該電晶體的控制端接收該第二端點的電壓；一電阻，其中該電阻的第一端耦接該電晶體的第二端，該電阻的第二端耦接該參考接地電壓；以及一反向器，其中該反向器的輸入端耦接在該電晶體的第二端，該反向器的輸出端輸出該第三信號。