[go: up one dir, main page]

TWI712125B - 固態裝置微型化之技術 - Google Patents

固態裝置微型化之技術 Download PDF

Info

Publication number
TWI712125B
TWI712125B TW105137841A TW105137841A TWI712125B TW I712125 B TWI712125 B TW I712125B TW 105137841 A TW105137841 A TW 105137841A TW 105137841 A TW105137841 A TW 105137841A TW I712125 B TWI712125 B TW I712125B
Authority
TW
Taiwan
Prior art keywords
base layer
thin
thin base
components
solid
Prior art date
Application number
TW105137841A
Other languages
English (en)
Other versions
TW201729370A (zh
Inventor
馬克 梅洛尼
塞德 索傑伊
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201729370A publication Critical patent/TW201729370A/zh
Application granted granted Critical
Publication of TWI712125B publication Critical patent/TWI712125B/zh

Links

Images

Classifications

    • H10W90/00—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • H10W20/056—
    • H10W20/081—
    • H10W20/20—
    • H10W70/65—
    • H10W74/016—
    • H10W74/111—
    • H10W90/401—
    • H10W72/884—
    • H10W74/114—
    • H10W90/724—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Geometry (AREA)

Abstract

揭示微型電氣裝置之一或多個具體實施例。於若干具體實施例中，該電氣裝置包括一第一薄基體層及位在該第一薄基體層上方的一第二薄基體層。該電氣裝置進一步包括電氣式耦合至該第一薄基體層的一或多個組件。一包覆模塑化合物係沈積覆蓋在該第一薄基體與該第二薄基體間之該等一或多個組件。該電氣裝置進一步包括一或多個貫穿塑模通孔其電氣式及通訊式連接該第一薄基體層與該第二薄基體層。

Description

固態裝置微型化之技術
發明領域 本文描述的實施例大致上係有關於微電子裝置中之電氣互連。
發明背景 電子裝置逐漸地變小型及更有功率效率。因此，在電子裝置(例如，智慧型電話、膝上型電腦、平板、或其它尺寸相依性裝置)內部的各個組件必須發展更小型尺寸。致力於縮小各種電氣組件的大小，已經採用各式各樣的策略。由此，能讓尺寸進一步縮小的任何策略皆要緊。
舉例言之，已經以更小型形狀因數發展固態驅動裝置(SSD)來使用在超筆電、平板、二合一電腦等。發展標準1.8吋及2.5吋形狀因數以滿足更小型形狀因數的需要。更為晚近，已經發展不分大小的形狀因數。
依據本發明之一實施例，係特地提出一種電氣裝置，其包含：一第一薄基體層；位在該第一薄基體層上方的一第二薄基體層；電氣式耦合至該第一薄基體層的一或多個組件；覆蓋在該第一薄基體與該第二薄基體間之該等一或多個組件的一包覆模塑化合物；以及電氣式及通訊式連接該第一薄基體層與該第二薄基體層之一或多個貫穿塑模通孔。
較佳實施例之詳細說明 後文詳細說明部分及附圖充分地例示特定實施例以使得熟諳技藝人士能實施該等實施例。其它實施例可結合結構、邏輯、電氣、處理、及其它變化。若干實施例的部分及特徵可被涵括於或取代其它實施例的部分及特徵。申請專利範圍各項中陳述的實施例涵蓋該等申請專利範圍各項的全部可用相當例。
將電氣裝置製作成小形狀因數來使得有更方便的消費性裝置有顯著誘因。固態驅動裝置乃一型電氣裝置其尺寸具有更具重要性的因素。此等裝置使用在多種電子裝置包括個人電腦、智慧型電話、平板、膝上型電腦、個人音樂播放器等。
於此實例中，固態驅動裝置已經前進到不分大小的形狀因數，因而能縮小總體輪廓大小(z高度)。此種電氣裝置包括兩個薄基體。該等薄基體經設計成比典型基體更薄，且取決於設計需求，厚度薄抵0.3毫米或甚至更薄。該第一薄基體係位在裝置之底部。該第二薄基體係位在裝置之頂上。於若干具體實施例中，該等薄基體為印刷電路板(PCB)。
一或多個組件係實體式、電氣式、及通訊式耦合至該第一薄基體。於若干具體實施例中，該等組件包括一或多個主動組件諸如電晶體、二極體、場效電晶體(FET)、其它分開的半導體、積體電路等。於若干具體實施例中，該等組件包括一或多個被動組件諸如電阻器。
該第一薄基體(一或多個組件附接其上)與該第二薄基體(其係位在該第一薄基體上方)間之空間係以模塑化合物填充。如此，此模塑化合物填充該下(第一)薄基體與該上(第二)薄基體間之空白空間。
於若干具體實施例中，貫穿塑模通孔(TMV)鑽通塑模。於若干具體實施例中，然後，所鑽孔TMV以導電材料填充以電子式及通訊式連接該第二薄基體與該第一薄基體(例如，將頂基體連接至底基體用於通訊)。
貫穿塑模通孔可置放於電氣裝置中的任何位置。具有在電氣裝置內部客製化TMV的位置之自由度，在該第一薄基體與該第二薄基體間可供組件利用的空間量增加。兩個基體間之可用的空間量增加，電氣裝置可被組建成更小型且更有效的形狀因數。
如此，藉著在上與下基體間涵括一或多個組件使得電氣塊的總體尺寸縮小。確實，於某些情況下，全部組件可嵌在兩個基體間，使得電氣裝置的總體輪廓(或z高度)類似先前技術中單獨基體的厚度。如此尺寸大減，允許此等電氣裝置被使用在及以更創新的方式用在更小型裝置。
於若干具體實施例中，整個系統置於單一封裝內以產生系統級封裝(SiP)。然後，SiP連接至基體允許其被使用在更大型裝置中。如此，SiP能匹配不同的形狀因數。能夠將一個SiP裝置採用到多個形狀因數，及因而採用到多個市場區隔，增加了SiP的用途。
於若干具體實施例中，高度(z高度)可藉使用兩個薄基體加以縮小。該第一薄基體係置於底部，及通過焊接連接而連接至置放於該第一薄基體上方的該第二薄基體。該第二薄基體包括至少一個間隙或孔隙，使得其不會完全覆蓋該第一薄基體(下基體)。取而代之，當從上方觀看時，該第一薄基體的至少一個區段通過該第二薄基體為目測可見。
然後，SiP在匹配該第二薄基體中的該間隙的位置之一位置連接至該第一薄基體(例如，實體式及通訊式)，使得SiP貫穿該第二薄基體中的該間隙突起。藉此方式，SiP封裝的總高度降至該第一薄基體的高度加該SiP的高度。如此，若該第一薄基體為0.3毫米厚及該SiP為0.6毫米厚，則總高度為0.9毫米。先前的SiP組件可能遠更厚，例如，具有0.8毫米基體及1.2毫米SiP。
圖1A顯示電氣裝置100的剖面代表圖。於若干具體實施例中，電氣裝置100為提供記憶體服務的固態裝置。電氣裝置100包括兩個薄基體。第一薄基體102係位在電氣裝置100底部。第二薄基體104係位在第一薄基體102上方。各個基體係由電氣絕緣體或半導體的薄截割片組成，諸如，矽、二氧化矽、氧化鋁、藍寶石、鍺、砷化鎵、矽與鍺的合金、磷化銦、或其它適當基體材料。
於若干具體實施例中，薄基體(第一102及第二104兩者)係比電氣裝置100中的典型基體更薄。舉例言之，典型基體的厚度可以是0.8毫米。第一薄基體102及第二薄基體104可薄抵0.3毫米。
然後，一或多個組件(106-1至106-3)附接到第一薄基體102。於若干具體實施例中，組件106-1至106-3係電氣式、實體式、及通訊式連接到第一薄基體102，使得組件106-1至106-3能與電氣裝置100的其它組件106-1至106-3通訊。於若干具體實施例中，組件106-1至106-3係透過一或多個打線接合108-1至108-2電氣式連接到第一薄基體102。於若干具體實施例中，組件106-1至106-3可藉其它方法，諸如覆晶互連而連結到第一薄基體。
於若干具體實施例中，第二薄基體104包括間隙或孔隙，於該處其不與第一薄基體102垂直重疊。舉例言之，當從上方觀看時，第二薄基體包括間隙或孔隙其允許第一薄基體為目視可見。
於其它具體實施例中，第二薄基體104包括兩個分開的薄基體104及105，其各自覆蓋第一薄基體102的一部分但不相連接。於又其它實例中，可能有間隙或孔隙在第二薄基體的中央，但仍然有基體(本例中為104及105)的兩端環繞著孔隙連接。
於若干具體實施例中，模塑化合物120係使用來填補第一薄基體102與第二薄基體104間之空間。
於若干具體實施例中，一或多個貫穿塑模通孔(TMV)係鑽孔貫穿模塑化合物120。TMV可以導電材料(例如，焊料)填充，使得第一薄基體102係通訊式耦合至第二薄基體104。
各個TMV可被置放於模塑化合物120內部的客製化位置。藉此方式，第一薄基體102上的組件106-1至106-3(例如，106-1至106-3、116及依此類推)可視需要地置放，及每當需要時，貫穿塑模通孔可通過塑模120置放。於若干具體實施例中，貫穿塑模通孔係基於組件106-1至106-3的佈局及需要的通訊層級製成。
於若干具體實施例中，電氣裝置100包括連接電氣裝置100至外部裝置的一或多個邊緣連接器(114-1至114-2)。舉例言之，電氣裝置100運用邊緣連接器114-1、114-2(例如，由導電材料諸如銅製成)來通訊到其插入其中作為記憶體儲存裝置的智慧型電話。
於若干具體實施例中，電氣裝置100包括接地連接器其連接122-1及122-2電氣裝置100的電氣組件106-1至106-3接地。
於若干具體實施例中，電氣裝置100也包括附接到第一薄基體102的被動裝置116(例如，諸如電阻器)。
圖1B顯示電氣裝置100的剖面代表圖，其為圖1A顯示的電氣裝置100的變化例。於若干具體實施例中，電氣裝置100為提供記憶體服務的固態驅動裝置。
電氣裝置100包括兩個薄基體。第一薄基體102係位在電氣裝置100的底部。第二薄基體104係位在第一薄基體102上方。如前文參考圖1A討論，薄基體(第一102及第二104兩者)係比電氣裝置100中的典型基體更薄。舉例言之，典型基體的厚度可以是0.8毫米。第一薄基體102及第二薄基體104可薄至0.3毫米。
如前述，然後，一或多個組件(106-1至106-3)附接到第一薄基體102，及組件106-1至106-3係透過一或多個打線接合108-1至108-2電氣式連接到第一薄基體102。於若干具體實施例中，模塑化合物120被使用來填充第一薄基體102與第二薄基體104間之空間。
於若干具體實施例中，一或多個貫穿塑模通孔(TMV)係鑽孔貫穿模塑化合物120。電氣裝置100包括連接電氣裝置100至外部裝置的一或多個邊緣連接器(114-1至114-2)。舉例言之，電氣裝置100運用邊緣連接器114-1、114-2(例如，由導電材料諸如銅製成)來通訊到其插入其中作為記憶體儲存裝置的智慧型電話。於若干具體實施例中，電氣裝置100也包括附接到第一薄基體102的被動裝置116(例如，諸如電阻器)。
於此具體實施例中，一或多個組件112-1至112-3係連接到第二薄基體104。此等組件112-1至112-3包括一或多個表面安裝裝置(SMD)包括電晶體、二極體、場效電晶體(FET)、其它分開的半導體、積體電路等。
於若干具體實施例中，一或多個被動組件118也連接到第二薄基體104。於若干具體實施例中，被動組件118包括電阻器、電容器、及電感器。
於若干具體實施例中，主動組件(112-1至112-3)係利用焊接機械式地固定及電氣式連接到第二薄基體104。於若干具體實施例中，可使用多種焊接技術來將組件112-1至112-3附接到第二薄基體104。舉例言之，貫穿孔技術被使用來將組件引線插入PCB中之孔隙或間隙內，其然後以焊料填充。
於其它具體實施例中，運用表面安裝技術(SMT)，及組件112-1至112-3被黏貼至PCB表面上的襯墊或引線上。
於本實例中，主動組件112-1至112-3已使用球柵陣列附接到第二薄基體104。球柵陣列為將組件(例如，記憶體、ASIC)連接至PCB的一串列規則間隔的焊接點。如此許可主動組件112-1至112-3透過邊緣連接器114-1及114-2而與第一薄基體102及與外部電氣裝置兩者通訊。
圖2顯示電氣裝置200的剖面代表圖。於此實例中，所描繪的電氣裝置200為系統級封裝(SIP)。SIP發揮電氣裝置200的全部或大部分功能。於SIP中，積體電路晶粒係垂直堆疊(與沿基體水平地隔開相反)用以保留空間及改良通訊效率。
SIP包括晶粒堆疊208。晶粒堆疊208包括特定應用積體電路210，含一或多個被動組件118(例如，電阻器、電容器、電感器等)或主動組件112-1至112-3(例如，二極體等)的一或多個組件212-1至212-3。
於若干具體實施例中，晶粒堆疊208包括一或多個不同晶粒，包括NAND記憶體、DRAM、或其它積體電路。
於若干具體實施例中，SIP 206也包括服務SIP 206的各種目的之多種其它組件(216-1及216-2)，諸如，電阻器、電感器、電容器、電壓調節器、溫度感測器、中介件(帶有主動/被動組件的另一片PCB或基體)等。
於若干具體實施例中，SIP 206係連接至第一薄基體202。各個基體係由電氣絕緣體或半導體的薄截割片組成，諸如，矽、二氧化矽、氧化鋁、藍寶石、鍺、砷化鎵、矽與鍺的合金、磷化銦、或其它適當基體材料。於若干具體實施例中，晶粒堆疊208係藉以電氣式及通訊式連接晶粒堆疊208到第一薄基體202的打線接合218而連接至第一薄基體202。
於若干具體實施例中，第一薄基體202係連接至位在其上方的第二薄基體(204-1及204-2)。兩個基體係以一串列的焊料接點220連接，該等接點以實體式、電氣式、及通訊式將第一薄基體202與第二薄基體204連接在一起。藉此方式，連接至第一薄基體202的組件212-1至212-3可與附接到第二薄基體(204-1至204-2)的組件通訊。
於若干具體實施例中，第一薄基體202及第二薄基體204兩者連接到邊緣連接器222-1及222-2。邊緣連接器222-1及222-2允許電氣裝置200在電氣裝置及組件外部。
圖3為流程圖例示依據若干具體實施例用於產生微型固態裝置的方法。圖3中顯示的各項操作可對應電氣裝置100之產生期間進行的製造步驟。
於若干具體實施例中，一或多個組件106-1至106-3及116係附接(302)到第一薄基體102。於若干具體實施例中，組件包括組件106-1至106-3諸如二極體、FET、IC，及被動裝置116兩者，諸如電阻器、電容器、及電感器。
各個組件係使用貫穿孔技術、表面安裝技術、焊接、黏著劑附接或此等方法的組合而附接到薄基體。於若干具體實施例中，組件106-1至106-3係透過打線接合108-1電氣式連接至基體。
一旦組件106-1至106-3附接到第一薄基體102，模塑化合物120層合(304)至一或多個組件106-1至106-3頂上，使得模塑化合物120覆蓋一或多個組件106-1至106-3。上方模塑化合物為聚合化合物。
一旦上方模塑化合物已經層合其上，基於一或多個組件106-1至106-3的位置，判定(306)客製化貫穿塑模通孔(TMV)計畫。藉此方式，TMV可置放於任何需要之處，只要目前並無組件106-1至106-3及116置放於該位置即可。於若干具體實施例中，組件106-1至106-3的位置及TMV的位置係同時計畫以獲得最大效率。
使用客製化TMV置放允許組件106-1至106-3被置放在比以其它方式正常可利用的空間更大的總空間內部。藉此方式，組件106-1至106-3可被視需要置放，TMV可被置放於未由組件106-1至106-3占用的部分，無論組件位在何處皆係如此。
基於客製化貫穿塑模通孔計畫產生了一或多個貫穿塑模通孔(110-1至110-5)(308)。於若干具體實施例中，TMV係藉使用雷射鑽孔貫穿模製件到下方的薄基體而產生。薄基體係經設計為在基體上有接點，於該處將藉雷射鑽孔。
於若干具體實施例中，藉雷射鑽孔所產生的孔隙係以焊料化合物(或任何導電材料)填充。然後，整合電氣裝置100經加熱來再流焊料化合物。
然後，第二薄基體104附接(310)到模塑化合物120上方，使得第二薄基體104通過一或多個貫穿塑模通孔(110-1至110-5)而電氣式連接至第一薄基體102。
圖4為流程圖例示依據若干具體實施例用於產生具有縮減的z高度之系統級封裝的方法。圖4中顯示的各個操作可對應電氣裝置200的產生期間進行的製造步驟。
於若干具體實施例中，積體電路堆疊(圖2之堆疊214係附接(402)到第一薄基體(例如，圖2中之基體202)。於若干具體實施例中，IC堆疊係使用多種焊接技術中之一者機械式固定及電氣式連接至薄基體204。於其它具體實施例中，使用其它連接方法諸如貫穿孔技術或表面安裝技術來將IC堆疊214固定至第一薄基體。
一旦IC堆疊已附接到基體，一或多個其它組件(諸如216-1、216-2、212-1、212-3、210等如參考圖2中所見)視需要連接(404)到第一薄基體202或基體208。
於若干具體實施例中，IC封裝體(例如，如圖2中所見的封裝體214)係透過打線接合(例如，圖2中之打線接合218)或電氣連接方法而電氣式連接(406)到第一薄基體(例如，圖2中之基體202)。
於若干具體實施例中，舖設(408)一層塑模來形成SiP裝置206。一旦已完全形成SiP，第二薄基體(例如，圖2中之薄基體204-1)藉導電焊料或其它連接材料或技術而附接到第一薄基體(例如，圖2中之薄基體202)。
於若干具體實施例中，第三薄基體(例如，圖2中之薄基體204-2)連接至第一薄基體(例如，圖2中之薄基體202)，因而在薄基體上層留下間隙或孔隙。
一或多個組件(例如，圖2中之組件222-1及222-2)係附接到第二薄基體(例如，圖2中之薄基體204-1)。該等一或多個組件(例如，圖2中之組件222-1及222-2)為連接SiP 206至一或多個外部裝置的邊緣連接器。
圖5為流程圖500例示依據若干具體實施例用於產生微型固態裝置的方法。選擇性操作藉虛線(例如，帶有虛線邊界的框)指示。於若干實施例中，圖5中描述的方法係於電氣裝置100之製造期間進行。所描述的方法也可藉任何其它合宜的硬體組態進行。
於若干具體實施例中，計畫(502)與電氣裝置(例如，圖1B之裝置100)的組件106-1至106-3相關聯的佈局。如此，欲加到電氣裝置(例如，圖1B之裝置100)的特定組件106-1至106-3以及其個別佈局係基於電氣裝置(例如，圖1B之裝置100)的預期用途及需要決定。於若干具體實施例中，佈局係自動基於一或多個組件佈局演算法決定。
於若干具體實施例中，與製造電氣裝置(例如，圖1B之裝置100)相關聯的製造裝置或系統附接(504)一或多個組件106-1至106-3至第一基體層102。
各個組件係使用貫穿孔技術、表面安裝技術、焊接、黏著附接或此等方法的組合而附接到薄基體。於若干具體實施例中，組件106-1至106-3係透過打線接合108-1至108-2電氣式連接至基體。
於若干具體實施例中，組件106-1至106-3係使用焊接而機械式固定及電氣式連接至第二薄基體104。於若干具體實施例中，多種焊接技術可用來將組件106-1至106-3附接到第二薄基體104。舉例言之，貫穿孔技術係用來將組件引線插入PCB中的孔隙或間隙內及然後以焊料填補。
於其它具體實施例中，使用表面安裝技術(SMT)及組件106-1至106-3被膠黏在PCB表面上的襯墊或引線上。於又其它實例中，組件106-1至106-3可以球柵陣列附接到第二薄基體104。球柵陣列為將一組件(例如，固態記憶體)連接至PCB的一串列規則間隔的焊接點。
於若干具體實施例中，第一薄基體層及第二薄基體層為薄印刷電路板。於若干具體實施例中，第一薄基體層及第二薄基體層的厚度少於0.5毫米。
於若干具體實施例中，與製造電氣裝置(例如，圖1B之裝置100)相關聯的製造裝置或系統層疊(506)模塑化合物120來覆蓋一或多個附接的組件106-1至106-3。於若干具體實施例中，模塑組件為聚合化合物且為非導電性。
於若干具體實施例中，製造裝置或系統基於一或多個附接的組件106-1至106-3的所在位置決定(508)客製化貫穿塑模佈局。於若干具體實施例中，客製化貫穿塑模通孔佈局係與計畫一或多個組件106-1至106-3的佈局同時產生。如此，當電氣裝置(例如，圖1B之裝置100)被佈局時(例如，組件106-1至106-3的置放經決定時)，TMV的置放同時被決定以確保TMV係適當置放。
於若干具體實施例中，一或多個TMV係基於客製化貫穿塑模通孔佈局產生(510)。於若干具體實施例中，產生一或多個TMV包括基於客製化貫穿塑模通孔佈局，使用雷射在模塑化合物中鑽孔到第一薄基體102(512)。於若干具體實施例中，TMV的孔隙係藉機械鑽機或其它方法鑽孔。
一旦貫穿塑模通孔已藉雷射鑽孔，所鑽的孔隙以焊料成分填補來電氣式連接至第一薄基體102(514)。如此，焊料係以實體及電氣方式兩者直接接觸第一薄基體102。於若干具體實施例中，焊料化合物經再流(藉加熱)來確保良好填補。
第二薄基體104附接(516)到模塑化合物120上方，使得第一薄基體102係透過一或多個貫穿塑模通孔而電氣式連接至第二薄基體104。於若干具體實施例中，第二薄基體104只部分覆蓋第一薄基體102。於又其它具體實施例中，第二薄基體104實際上係其間有一間隙的兩個分開基體。
使用如於本文揭示中描述的半導體晶片總成及焊料的電子裝置之實例係經涵括以顯示針對所述實施例的高階裝置應用實例。圖6為依據至少一個所揭示具體實施例，結合至少一個裝置及/或方法的電子裝置600之方塊圖。電子裝置600只是其它可使用具體實施例的電子系統的一個實例。電子裝置600之實例包括，但非限制性，個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其它數位音樂播放器等。於此實例中，電子裝置600包含資料處理系統其包括系統匯流排602以耦合系統的各種組件。系統匯流排602提供電子裝置600的各種組件間之通訊鏈路，及可實施為單一匯流排、匯流排組合、或呈任何其它合宜的方式。
電子總成610係耦合至系統匯流排602。電子總成610可包括任何電路或電路組合。於一個實施例中，電子總成610包括可屬任何類型的處理器612。如於本文中使用，「處理器」表示任何類型的計算電路，諸如但非僅限於微處理器、微控制器、複雜指令集電腦(CISC)微處理器、精簡指令集電腦(RISC)微處理器、極長指令字(VLIW)微處理器、圖形處理器、數位信號處理器(DSP)、多核心處理器、或任何其它類型的處理器或處理單元。
可被涵括於電子總成610的其它類型的電路為客製電路、特定應用積體電路(ASIC)等，諸如，使用於無線裝置，諸如行動電話、個人數位助理器、可攜式電腦、雙向無線電、及相似的電子系統的一或多個電路(諸如通訊電路614)。IC可進行任何其它類型的功能。
電子裝置600也可包括外部記憶體620，其轉而可包括適合特殊應用的一或多個記憶體元件，諸如呈隨機存取記憶體(RAM)形式的主記憶體622，一或多個硬碟驅動裝置624，及/或處理活動式媒體626諸如光碟(CD)、快閃記憶卡、數位影音碟(DVD)等的一或多個驅動裝置。
於若干具體實施例中，硬碟驅動裝置624及/或活動式媒體626包括類似圖1A及1B中討論的裝置100之固態記憶體裝置。
此外，電子總成610可包括類似圖2中描述為SiP 200的系統級封裝(SiP)。
電子裝置600也可包括顯示裝置616、一或多個揚聲器618、及鍵盤及/或控制器630，其可包括滑鼠、軌跡球、觸控螢幕、語音辨識裝置、或准許系統用戶輸入資訊至電子裝置600及自其接收資訊的任何其它裝置。 術語使用
全文說明書中，多個案例可實施被描述為單一案例的組件、操作、或結構。雖然一或多個方法之個別操作係例示且描述為分開操作，個別操作中之一或多者可同時進行，不要求操作以例示的排序進行。於組態實例中呈現為分開組件的結構及功能可實施為組合結構或組件。同理，呈現為單一組件的結構及功能可實施為分開組件。此等及其它變化、修改、添加、及改良落入於本文主旨的範圍內。
雖然已經參考特定具體實施例描述本發明主旨的綜論，但不背離本文揭示之實施例的廣義範圍可對此等實施例作出各種修改及變化。本發明主旨的此等實施例於本文中可個別地或集合地以術語「發明」稱呼，僅為求方便而非意圖若實際上揭示多於一者，即自願地限制本案之範圍於任何單一揭示內容或發明概念。
本文例示之實施例係以足夠細節描述以使得熟諳技藝人士能實施所揭示的教示。可使用且自其中衍生其它實施例，使得不背離本文揭示之範圍可做出結構及邏輯取代與變化。因此，詳細說明部分絕非取為限制性意義，及各種實施例之範圍係僅由隨附之申請專利範圍界定，連同此等申請專利範圍各項所享有權利的完整相當範圍。
如於本文中使用，術語「或」可以涵括或排它意義解譯。再者，針對本文描述的資源、操作、或結構可將多個案例提供為單一案例。此外，各種資源、操作、模組、引擎、及資料儲存裝置間之邊界略為任意，及特定操作係以特定例示組態的脈絡例示。其它功能的配置係經涵蓋及可落入於本文揭示之各種實施例之範圍內。一般而言，以組態實例呈現為分開資源的結構及功能可被實施為組合結構或資源。同理，呈現為單一資源的結構及功能可被實施為分開資源。此等及其它變化、修改、添加、及改良落入於如由隨附之申請專利範圍表示的本文揭示實施例的範圍內。據此，說明書及附圖須視為例示性而非限制性意義。
為了解說目的，已經參考特定具體實施例描述前文詳細說明部分。然而，如上例示性討論非意圖為互斥或限制可能的具體實施例於所揭示的精確形式。鑑於前文教示，許多修改及變化係屬可能。具體實施例係經選擇及描述以便更明白地解釋涉及的原理及其實際應用，以藉此使得其它熟諳技藝人士能最佳地利用各種具體實施例帶有適合預期特定用途的各種修改。
也須瞭解雖然術語「第一」、「第二」、及依此類推可於本文中使用來描述各種元件，但此等元件不應受此等術語所限。此等術語只使用來區別不同的元件。舉例言之，不背離本具體實施例之範圍，第一接點可定名為第二接點，及同理，第二接點可定名為第一接點。第一接點及第二接點兩者皆為接點，但非相同接點。
本文具體實施例的描述中使用的術語係只用於描述特定具體實施例之目的而非意圖為限制性。如於具體實施例的描述及隨附之申請專利範圍中使用，除非上下文另行明確地指示，否則單數形「一(a)」、「一(an)」、及「該」意圖也包括複數形。也將瞭解如於本文中使用，術語「及/或」係指及涵蓋相關列舉術語中之一或多者的任何及全部可能的組合。進一步須瞭解當於本說明書中使用時，術語「包含」及/或「包含有」載明所陳述的特徵、整數、步驟、操作、元件、及/或組件的存在，但不排除一或多個其它特徵、整數、步驟、操作、元件、組件、及/或群組的存在或添加。
如於本文中使用，取決於情境，術語「若」可被解譯為表示「當」或「於」或「回應於判定」或「回應於檢測」。同理，取決於情境，術語「若經判定」或「若[所述情況或事件]經檢測」可被解譯為表示「當判定時」或「回應於判定」或「當檢測[所述情況或事件]時」或「回應於檢測[所述情況或事件]」。
100、200‧‧‧電氣裝置102、202‧‧‧第一薄基體104、204、204-1~3‧‧‧第二薄基體105‧‧‧薄基體106-1~3、212-1~3、222-1~2‧‧‧組件108-1~2、218‧‧‧打線接合110-1~5‧‧‧貫穿塑模通孔(TMV)112-1~3‧‧‧主動組件114-1~2‧‧‧邊緣連接器116‧‧‧被動裝置118‧‧‧被動組件122-1~2‧‧‧接地連接器120‧‧‧模塑化合物206‧‧‧系統級封裝(SiP)208‧‧‧晶粒堆疊210‧‧‧特定應用積體電路214‧‧‧封裝體、IC堆疊216-1~2‧‧‧其它組件220‧‧‧焊料接點302-310、402-412、502-516‧‧‧操作500‧‧‧流程圖600‧‧‧電子裝置602‧‧‧系統匯流排610‧‧‧電子總成612‧‧‧處理器614‧‧‧通訊電路616‧‧‧顯示器618‧‧‧揚聲器620‧‧‧外部記憶體622‧‧‧主記憶體624‧‧‧硬碟驅動裝置626‧‧‧活動式媒體630‧‧‧鍵盤/控制器
圖1A-1B顯示電氣裝置的一剖面代表圖。
圖2顯示電氣裝置200的一剖面代表圖。
圖3為流程圖例示依據若干具體實施例用於產生微型固態裝置的方法。
圖4為流程圖例示依據若干具體實施例用於產生具有縮減的z高度之系統級封裝的方法。
圖5為流程圖例示依據若干具體實施例用於產生微型固態裝置的方法。
圖6為依據若干具體實施例一電子系統的方塊圖。
100‧‧‧電氣裝置
102‧‧‧第一薄基體
104‧‧‧第二薄基體
105‧‧‧薄基體
106-1~3‧‧‧組件
108-1~2‧‧‧打線接合
110-1~5‧‧‧模塑通孔
114-1~2‧‧‧邊緣連接器
116‧‧‧被動裝置
120‧‧‧模塑化合物
122-1~2‧‧‧接地連接器

Claims (19)

  1. 一種固態驅動裝置，其包含：一第一薄基體層；位在該第一薄基體層上方的一第二薄基體層；電氣式耦合至該第一薄基體層的一或多個組件；覆蓋在該第一薄基體與該第二薄基體間之該等一或多個組件的一包覆模塑化合物；電氣式及通訊式連接該第一薄基體層與該第二薄基體層之一或多個貫穿塑模通孔；以及一或多個邊緣連接器，其等設置於該固態驅動裝置之一第一端之一外表面上，其中該一或多個邊緣連接器經組配以與該等一或多個組件電氣通訊並與該第一薄基體層與該第二薄基體層之邊緣共平面。
  2. 如請求項1之固態驅動裝置，其中該第一薄基體層及該第二薄基體層為薄印刷電路板。
  3. 如請求項1之固態驅動裝置，其中該第一薄基體層及該第二薄基體層係少於0.5毫米厚。
  4. 如請求項1之固態驅動裝置，其中該第二薄基體只部分地覆蓋該第一薄基體。
  5. 如請求項1之固態驅動裝置，其中該等一或多個組件係連接至該第二薄基體。
  6. 如請求項1之固態驅動裝置，其中該等一或多個組件包括至少一個主動組件。
  7. 如請求項1之固態驅動裝置，其中該等一 或多個組件包括NAND記憶體。
  8. 如請求項1之固態驅動裝置，其中該等一或多個組件包括至少一個被動組件。
  9. 一種用於製造固態驅動裝置之方法，其包含：將一或多個組件附接到一第一薄基體層；施加一模塑化合物以覆蓋經附接之該等一或多個組件；基於經附接之該等一或多個組件的位置而決定一客製化貫穿塑模通孔佈局；基於該客製化貫穿塑模通孔佈局而產生一或多個貫穿塑模通孔；將一第二薄基體層附接到該模塑化合物上方使得該第一薄基體層係通過一或多個貫穿塑模通孔而電氣式連接至該第二薄基體層；以及附接一或多個邊緣連接器至該固態驅動裝置之一第一端之外表面，其中該一或多個邊緣連接器經組配以與該等一或多個組件電氣通訊並與該第一薄基體層與該第二薄基體層之邊緣共平面。
  10. 如請求項9之方法，其中該等第一薄基體層及該等第二薄基體層為薄印刷電路板。
  11. 如請求項9之方法，其中該等第一薄基體層及該等第二薄基體層係少於0.5毫米厚。
  12. 如請求項9之方法，其中該第二薄基體層 只部分地覆蓋該第一薄基體層。
  13. 如請求項9之方法，其中基於該客製化貫穿塑模通孔佈局而產生一或多個貫穿塑模通孔進一步包含：基於該客製化貫穿塑模通孔佈局，使用一雷射在該模塑化合物中鑽一孔到該第一薄基體層；以及以焊料成分填充該鑽孔以電氣式連接至該第一薄基體層。
  14. 如請求項9之方法，其進一步包含：計畫該等一或多個組件的一佈局。
  15. 如請求項14之方法，其中該客製化貫穿塑模通孔佈局係與計畫該等一或多個組件的該佈局同時產生。
  16. 一種固態驅動裝置，其包括：一第一薄基體層；一第二薄基體層，其藉由一系列焊接點中之一或多者連接至該第一薄基體層，且其中該第二薄基體層具有間隙使得其不會完全地重疊該第一薄基體層；一系統級封裝，其在一位置通訊式耦合至該第一薄基體層使得該系統級封裝向上延伸高於該第二薄基體層；以及一或多個邊緣連接器，其等設置於該固態驅動裝置之一第一端之一外表面上，其中該等一或多個邊緣連接器經組配以與該系統級封裝電氣通訊並與該第一薄基體層與 該第二薄基體層之邊緣共平面。
  17. 如請求項16之固態驅動裝置，其中該等第一薄基體層及該等第二薄基體層為薄印刷電路板。
  18. 如請求項16之固態驅動裝置，其中該等第一薄基體層及該等第二薄基體層係少於0.5毫米厚。
  19. 如請求項16之固態驅動裝置，其中該第二薄基體層包括兩個個別的基體塊而非具有一間隙的一單一基體塊。
TW105137841A 2015-12-22 2016-11-18 固態裝置微型化之技術 TWI712125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/978,315 2015-12-22
US14/978,315 US9773764B2 (en) 2015-12-22 2015-12-22 Solid state device miniaturization

Publications (2)

Publication Number Publication Date
TW201729370A TW201729370A (zh) 2017-08-16
TWI712125B true TWI712125B (zh) 2020-12-01

Family

ID=59065205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137841A TWI712125B (zh) 2015-12-22 2016-11-18 固態裝置微型化之技術

Country Status (4)

Country Link
US (2) US9773764B2 (zh)
EP (1) EP3394887A4 (zh)
TW (1) TWI712125B (zh)
WO (1) WO2017112245A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12096566B2 (en) * 2018-10-11 2024-09-17 Intel Corporation Reciprocal PCB manufacturing process
CN112071811A (zh) * 2020-09-18 2020-12-11 环维电子(上海)有限公司 半导体封装件及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522380A (en) * 2003-09-15 2005-07-01 Rohm & Haas Elect Mat Device package and methods for the fabrication and testing thereof
US20060175695A1 (en) * 2005-02-10 2006-08-10 Stats Chippac Ltd. Integrated circuit package system using interposer
US20090243065A1 (en) * 2006-04-27 2009-10-01 Mitsuo Sugino Semiconductor Device and Method for Manufacturing Semiconductor Device
TW200952573A (en) * 2008-03-05 2009-12-16 Univ Illinois Stretchable and foldable electronic devices
US20100072598A1 (en) * 2008-09-19 2010-03-25 Oh Jae Sung Semiconductor package and stacked semiconductor package having the same
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US20150069637A1 (en) * 2013-09-11 2015-03-12 Broadcom Corporation Interposer package-on-package structure
TW201545246A (zh) * 2014-05-28 2015-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
DE10348620A1 (de) 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
TWI442520B (zh) * 2005-03-31 2014-06-21 史達特司奇帕克有限公司 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US9130905B2 (en) * 2006-09-18 2015-09-08 Adobe Systems Incorporated Content review with proxy comment management
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US20090140408A1 (en) * 2007-11-30 2009-06-04 Taewoo Lee Integrated circuit package-on-package system with stacking via interconnect
JP2010079445A (ja) * 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
US8303831B2 (en) * 2009-07-20 2012-11-06 GlobalFoundries, Inc. Methods for fabricating semiconductor devices
US8511951B2 (en) * 2009-07-20 2013-08-20 Dean Kelly Yacucha Strap hook retainer
KR101119348B1 (ko) 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR20130123958A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102076044B1 (ko) * 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
US9324680B2 (en) 2013-09-19 2016-04-26 Intel Corporation Solder attach apparatus and method
TWI541966B (zh) * 2014-03-05 2016-07-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US9831206B2 (en) * 2014-03-28 2017-11-28 Intel Corporation LPS solder paste based low cost fine pitch pop interconnect solutions
US20150295098A1 (en) 2014-04-11 2015-10-15 Fujitsu Limited Chip package
US9936582B2 (en) * 2014-04-30 2018-04-03 Intel Corporation Integrated circuit assemblies with molding compound

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522380A (en) * 2003-09-15 2005-07-01 Rohm & Haas Elect Mat Device package and methods for the fabrication and testing thereof
US20060175695A1 (en) * 2005-02-10 2006-08-10 Stats Chippac Ltd. Integrated circuit package system using interposer
US20090243065A1 (en) * 2006-04-27 2009-10-01 Mitsuo Sugino Semiconductor Device and Method for Manufacturing Semiconductor Device
TW200952573A (en) * 2008-03-05 2009-12-16 Univ Illinois Stretchable and foldable electronic devices
TW201536126A (zh) * 2008-03-05 2015-09-16 美國伊利諾大學理事會 可延展且可折疊的電子裝置
US20100072598A1 (en) * 2008-09-19 2010-03-25 Oh Jae Sung Semiconductor package and stacked semiconductor package having the same
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US20150069637A1 (en) * 2013-09-11 2015-03-12 Broadcom Corporation Interposer package-on-package structure
TW201545246A (zh) * 2014-05-28 2015-12-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US20180138159A1 (en) 2018-05-17
TW201729370A (zh) 2017-08-16
US20170179090A1 (en) 2017-06-22
US9773764B2 (en) 2017-09-26
EP3394887A1 (en) 2018-10-31
EP3394887A4 (en) 2019-07-10
WO2017112245A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
TWI502717B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
TWI593081B (zh) 在封裝相疊設備中之堆疊晶片封裝、其組裝方法及包含該封裝的系統
US9472243B2 (en) Systems and methods for stacked semiconductor memory devices
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
CN205621714U (zh) 半导体封装
KR20140080136A (ko) 반도체 패키지
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
KR20100087115A (ko) 적층형 듀얼-다이 패키지들, 상기 패키지들의 제조 방법 및 상기 패키지들과 결합된 시스템들
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
KR101840447B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
KR102041502B1 (ko) 관통 전극 및 접착 층을 갖는 반도체 패키지
CN205248255U (zh) 封装叠加型堆叠封装
TWI712125B (zh) 固態裝置微型化之技術
CN104244579A (zh) 封装基板及其制造方法
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
US20190181093A1 (en) Active package substrate having embedded interposer
TWI720068B (zh) 用於系統級封裝(sip)裝置的類似覆晶之整合式被動預封裝體
US20200388587A1 (en) Active package substrate having anisotropic conductive layer
CN112614830A (zh) 一种封装模组及电子设备
CN205319148U (zh) 半导体封装体
TWI712347B (zh) 混合式微電子基板及其製造方法
US9543205B2 (en) Method of fabricating semiconductor device
KR20140115021A (ko) 반도체 패키지 및 그 제조방법