TWI711084B - 電漿處理裝置及電漿處理方法 - Google Patents

Abstract

兼顧電漿處理中的良好的蝕刻均一性及重現性之技術。

電漿處理裝置(100)中，載置用電極(108)係具備使晶圓(110)靜電吸附之內周部電極(111)與配置於內周部電極(111)的外側而使晶圓(110)靜電吸附之外周部電極(112)，供晶圓(110)載置之直流電源部(155)係透過內周部傳送路徑(115)對內周部電極(111)供給第一電力。直流電源部(156)，透過外周部傳送路徑(116)對外周部電極(112)供給和第一電力的頻率為相同頻率的第二電力。電磁波產生用電源(106)，供給用來生成電漿的第三高頻電力。控制部(127)，以施加於內周部電極(111)之電壓的相位和施加於外周部電極(112)之電壓的相位成為大致同等之方式，控制第一電力的相位與第二電力的相位之相位差。

Description

電漿處理裝置及電漿處理方法

本發明有關電漿處理裝置及電漿處理方法，特別是有關對適於半導體元件基板等的被處理材的加工之電漿蝕刻而言有效之技術。

半導體製造工程中，一般會進行運用了電漿之乾蝕刻。用來進行乾蝕刻之電漿處理裝置，以各式各樣的方式被使用。一般而言電漿處理裝置，是藉由在真空處理室內使電漿產生之電漿產生部，將從噴淋板等供給至真空處理室內之處理氣體做成電漿狀態，藉此進行被保持於晶圓載置用電極之晶圓的蝕刻處理。

近年來，伴隨半導體元件的積體度的提升，微細加工即加工精度的提升受到要求，特別是蝕刻速率的面內均一性或是蝕刻圖樣形狀中的CD值(Critical Dimension)的晶圓面內均一性的提升受到要求。

蝕刻處理的面內均一性，會受到電漿密度分布、氣體反應生成物分布、晶圓面內溫度分布、及入射離子能量的面內分布之影響。作為改善或控制晶圓面內蝕刻速率或CD的不均一之技術，有人提出一種藉由控制晶圓周邊的電性問題特別是離子能量的晶圓面內分布，藉此改善之方法。

專利文獻1中，記載一種使用以同心圓狀被2分割而成之電極亦即試料台來將試料加工之電漿處理裝置，其中，對於電極亦即試料台的中心側的試料台塊體及對於外周側的試料台塊體，各自獨立地控制從2個高頻偏壓電源施加之偏壓電力。

此外，專利文獻2中，記載一種使用供試料載置之以同心圓狀被2分割成中心側的內側平台、及供試料載置之圓周區域的更外周側的外側平台而成之電極台來將試料加工之電漿處理裝置，其中，從2個高頻偏壓電源供給而將各自的高頻電力的相位設為同一或加以控制而施加至電極台的內側平台及外側平台之構成。

將各自的高頻電力的相位設為同一或加以控制而施加，來對內側平台與外側平台之各者的電力做出差異，藉此，在電極台施加於試料之高頻RF偏壓的峰至峰電壓(peak-to-peak voltage；以下稱Vpp)會在試料的概略內側部及外側部出現差異，而能夠改變離子能量的晶圓面內分布。 [先前技術文獻] [專利文獻]

[專利文獻1]日本特開2007-67037號公報 　　[專利文獻2]日本特開2004-22822號公報

[發明所欲解決之問題]

控制施加於上述的電極面內的複數個區域之高頻RF偏壓，特別是Vpp的大小，來提升蝕刻面內均一性之技術的情形中，若微細化為現行水準雖不會有問題，但若微細化的水準更加進化，則會導致對於施加於複數個區域之各高頻RF偏壓間的相位差而言之蝕刻速率的靈敏度提升，而有高頻RF偏壓的相位差變得無法忽視之問題。

其結果，恐有不會成為意圖的蝕刻速率分布、或無法做重現性良好的蝕刻之虞，甚至還會發生性能依每一裝置而變化之問題等。

本發明之目的，在於提供一種能夠兼顧電漿處理中的良好的蝕刻均一性及重現性之技術。

有關本發明之前述以及其他目的及新穎特徵，將由本說明書之記述及所附圖面而明瞭。 [解決問題之技術手段]

本案揭示之發明當中，若要簡單說明具代表性者之概要，則如下所述。

也就是說，代表性的電漿處理裝置，具備真空處理室、試料台、第一高頻電源、第二高頻電源、第三高頻電源、及控制部。真空處理室，供試料受到電漿處理。試料台，供試料載置，具備用來使該試料靜電吸附之第一電極與配置於該第一電極的外側而用來使試料靜電吸附之第二電極。

第一高頻電源，透過第一傳送路徑對第一電極供給第一高頻電力。第二高頻電源，透過第二傳送路徑對第二電極供給和第一高頻電力的頻率為相同頻率的第二高頻電力。第三高頻電源，供給用來生成電漿的第三高頻電力。

控制部，以施加於第一電極之高頻電壓的相位和施加於第二電極之高頻電壓的相位成為大致同等之方式，控制第一高頻電力的相位與第二高頻電力的相位之相位差。

此外，電漿處理裝置，具備串擾抑制部。串擾抑制部，配置於第一傳送路徑與第二傳送路徑之間，抑制一方的傳送路徑對另一方的傳送路徑造成影響之串擾。

特別是，串擾抑制部具備電感，該電感的值，為第一傳送路徑與第二傳送路徑之間的串擾會受到抑制之值。 [發明之效果]

本案揭示之發明當中，若要簡單說明藉由具代表性者所獲得之效果，則如下所述。

能夠進行重現性佳、均一性高的蝕刻處理。

在用來說明實施形態的全部圖式中，對同一構件原則上標註同一符號，並省略其反覆說明。

(實施形態1) 　　以下，詳細說明實施形態。

〈電漿處理裝置的構成例〉 　　圖1為依本實施形態1之電漿處理裝置100中的構成的一例示意說明圖。

電漿處理裝置100，例如由微波ECR (Electron Cyclotron Resonance)蝕刻裝置等所成，如圖1所示具有真空處理室亦即處理室104。處理室104，由真空容器101、石英噴淋板102、及介電體窗103所構成。

介電體窗103，設於真空容器101的上部，藉由此介電體窗103而蝕刻氣體被封入於該真空容器101內。介電體窗103，例如由石英等所成。在介電體窗103的下方，設有石英噴淋板102。此外，在真空容器101，透過排氣口125連接有未圖示之真空排氣裝置。

在介電體窗103的上方，設有傳送電磁波之導波管105。藉由此導波管105，生成電漿之電力會被傳送至處理室104。以電磁波產生用電源106生成的電磁波，透過導波管105被輸入至處理室104。

電磁波的頻率，例如使用2.45GHz程度的微波。在處理室104的外周部，設有形成磁場之磁場產生線圈107。藉由電磁波產生用電源106而被振盪的電力，藉由與因磁場產生線圈107而形成的磁場之相互作用，而在處理室104內生成高密度的電漿126。

藉由該些導波管105、電磁波產生用電源106、及磁場產生線圈107等來構成電漿生成部。

於真空容器101的內部，以和介電體窗103相向之方式設有載置用電極108。載置用電極108，載置試料亦即半導體元件基板等的晶圓110。

在載置用電極108的上部，形成有具有氧化鋁、陶瓷等的熱噴塗膜之介電體膜109。在介電體膜109內部，各自設有第一電極亦即內周部電極111及第二電極亦即外周部電極112。

內周部電極111，為由膜狀的圓盤形狀所成之電極，配置於介電體膜109的中心。外周部電極112，為由膜狀的環形狀所成之電極，以圍繞內周部電極111之方式配置於外周側。

在內周部電極111及外周部電極112，透過高頻截止濾波器153、高頻截止濾波器154各自連接有第一電源亦即直流電源部155、第二電源亦即直流電源部156，將晶圓110藉由靜電力予以吸附。內周部電極111及外周部電極112的面積，為了實現均等的晶圓吸附，各自被做成相同程度。

在內周部電極111，透過內周部電容器151連接有內周部匹配電路113。在外周部電極112，透過外周部電容器152連接有外周部匹配電路114。

內周部偏壓電源部117被內周部匹配電路113連接，外周部偏壓電源部118被外周部匹配電路114連接。內周部電容器151及外周部電容器152，將晶圓吸附用的直流DC電壓予以截止。

此處，將內周部電極111與內周部匹配電路113之間的線訂為內周部傳送路徑115，將外周部電極112與外周部匹配電路114之間的線訂為外周部傳送路徑116。內周部傳送路徑115為第一傳送路徑，外周部傳送路徑116為第二傳送路徑。

一旦開始蝕刻處理，則晶圓110被搬送至處理室104內。藉由載置用電極108令晶圓110吸附後，導入蝕刻氣體。蝕刻氣體，從氣體供給系統124透過未圖示之質量流量控制器，而通過介電體窗103與石英噴淋板102之間。然後，藉由石英噴淋板102的氣體孔而被導入至處理室104。

一旦真空容器101內成為規定的壓力，則第三高頻電源亦即電磁波產生用電源106施加微波，藉此在處理室104內使電漿產生。從內周部偏壓電源部117及外周部偏壓電源部118振盪高頻偏壓而施加於內周部電極111及外周部電極112。如此一來，便從電漿126將離子拉往晶圓110而進行蝕刻。蝕刻氣體或藉由蝕刻而產生的反應生成物會從排氣口125被排氣。

在內周部傳送路徑115連接有Vi電壓監控器121，在外周部傳送路徑116連接有Vo電壓監控器122。Vi電壓監控器121及Vo電壓監控器122，各自檢測、測定內周部傳送路徑115及外周部傳送路徑116的電壓。

Vi電壓監控器121及Vo電壓監控器122，凡為能夠測定峰值間電壓Vpp者皆可，但若為藉由A／D變換器等所構成之能夠以高時間解析度監控者則更佳。

當為藉由A／D變換器等所構成之高時間解析度的監控器的情形下，即使高頻偏壓是間歇性地施加或是受到時間調變，仍可做Vpp測定。此外，即使高頻偏壓的電壓伴隨著失真時，仍能高精度地測定高頻偏壓的Vpp、各傳送路徑相位及傳送路徑間的相位差。

此外，在內周部傳送路徑115與外周部傳送路徑116之間，各自連接有串擾防止電路120及相位差測定器123。串擾抑制部亦即串擾防止電路120，係抑制串擾。相位差測定器123，係測定內周部電極111與外周部電極112之相位差。

控制部127，基於Vi電壓監控器121、Vo電壓監控器122、及相位差測定器123等的測定結果，來控制串擾防止電路120、內周部偏壓電源部117、及外周部偏壓電源部118等的動作。

此外，藉由內周部匹配電路113、外周部匹配電路114、內周部偏壓電源部117、外周部偏壓電源部118、串擾防止電路120、Vi電壓監控器121、Vo電壓監控器122、相位差測定器123、內周部電容器151、外周部電容器152、及控制部127而構成高頻偏壓電力控制施加部。

〈高頻偏壓的施加例〉 　　圖2為圖1的電漿處理裝置100中施加高頻偏壓時的一例示意說明圖。

圖2揭示對內周部電極111及外周部電極112以同相位施加高頻偏壓之技術的細節。此外，圖2係矚目於圖1的載置用電極108、內周部匹配電路113、外周部匹配電路114、內周部偏壓電源部117、外周部偏壓電源部118、串擾防止電路120、Vi電壓監控器121、Vo電壓監控器122、相位差測定器123、內周部電容器151、外周部電容器152、高頻截止濾波器153，154、及直流電源部155，156等。

內周部偏壓電源部117及外周部偏壓電源部118，能夠將高頻偏壓設定成任意。此處，假設高頻偏壓的頻率為400KHz程度。

內周部偏壓電源部117及外周部偏壓電源部118，必須以同一頻率振盪出高頻偏壓。理由在於，只要稍微有頻率的差異便會產生拍頻訊號，欲防止因其引起的反射波所致之偏壓電源部117，118的故障或匹配電路113，114的匹配不諧調等問題。就另一個理由而言，是為了防止因拍頻訊號而偏壓電源部117，118施加非呈一定之高頻偏壓。

為了藉由同一頻率振盪出，較佳是不使內周部偏壓電源部117及外周部偏壓電源部118各自振盪出400KHz程度的高頻偏壓，而是基於同一基準時鐘訊號150來使其振盪。

內周部匹配電路113及外周部匹配電路114，各自獨立地動作。亦即內周部匹配電路113及外周部匹配電路114，會偵測高頻偏壓的入射波與反射波之電力。

如上述般，在內周部匹配電路113及外周部匹配電路114的各輸出部，各自連接有內周部電容器151及外周部電容器152。

此外，於內周部電容器151與內周部電極111之間及於外周部電容器152與外周部電極112之間，在內周部傳送路徑115及外周部傳送路徑116，透過高頻截止濾波器153，154各自連接有直流電源部155，156。也就是說，對於內周部電極111及外周部電極112，係各自有400KHz程度的高頻偏壓與晶圓吸附用的直流(DC)電壓重疊施加。

若要嚴謹地測定高頻偏壓的電壓，特別是相位，Vi電壓監控器121、Vo電壓監控器122、及相位差測定器123於內周部傳送路徑115或外周部傳送路徑116必須儘可能設置於靠近晶圓110、或是內周部電極111、外周部電極112之位置。

此外，還必須將Vi電壓監控器121及Vo電壓監控器122所做的監控測定位置與內周部電極111、外周部電極112之距離設為皆相同。若非如此，可能有無法正確測定相位差，或是Vpp的測定變得不正確之情形。

連接於內周部傳送路徑115與外周部傳送路徑116之間的串擾防止電路120，如上述般係抑制串擾。串擾，是被施加於單側的高頻偏壓傳播至另一方的對象側，藉此對對象側而言成為反射波。

若不抑制它，則因反射波的作用，會有偏壓電源部117，118的故障或匹配電路113，114的匹配不諧調、反射波增加、或是高頻偏壓的施加不穩定等問題。

串擾防止電路120，例如由電感電路亦即電感157及電流計158所構成。電感157，例如藉由控制部127而電感值受到調整。藉由改變電感值，來調整串擾。此處，當從內周部電極111觀看外周部電極112時，就電性上被視為近乎電容成分。

此外，蝕刻處理中的電漿亦被視為電容與電阻成分，又晶圓110其本身、載置著晶圓110之狀態的載置用電極108、內周部電容器151、及外周部電容器152等全部被視為電容成分，因此將它們全部合成而成者，可視為近乎合成電容。

藉由串擾防止電路120中的電感157的電感值及內周部傳送路徑115與外周部傳送路徑116之間的電容，是被設定成成為LC共振，來提高從內周部電極111或外周部電極112的任一方的電極觀看之另一方的電極的阻抗而設計成就電子電路而言不干涉。

〈串擾的抑制例〉 　　圖3為圖1的電漿處理裝置100所具有的串擾防止電路120所致之串擾的抑制動作示意說明圖。另，以下所示處理，訂為以控制部127作為主體來進行。

有關串擾的抑制控制，如圖3所示，是於藉由電磁波產生用電源106設為ON而生成了電漿後，將高頻偏壓施加於內周部偏壓電源部117或外周部偏壓電源部118的其中一方。此處，圖3中揭示藉由內周部偏壓電源部117來施加高頻偏壓的例子。

此時，藉由Vi電壓監控器121及Vo電壓監控器122各自測定內周部傳送路徑115及外周部傳送路徑116的電壓，亦即圖3的曲線701之Vi電壓監控器Vpp值及圖3的曲線702之Vo電壓監控器Vpp值。

調整串擾防止電路120中的電感157，使得示意串擾獲得多少抑制的程度之Vpp的Vo／Vi亦即圖3的曲線703成為最小，則串擾為最小。

例如假設Vo／Vi為1／10，則串擾以電力換算會成為1／100。當Vo／Vi為其以下的情形下，則視為近乎無串擾亦無妨。

理想而言是盼望控制成使得串擾為最小，亦即Vo／Vi會取最小值，但亦可設定某一基準值，若為其以下則視為無串擾。

實際上當將複數個高頻偏壓施加於同一的載置用電極時，串擾不可能為零。在該情況下，是由無串擾防止電路下的串擾程度、防止串擾所致之偏壓電源部的問題、及能夠抑制後述的因串擾所致之相位差的發生的範圍這3個觀點來設定基準值。

按此，可設定一示意串擾獲得多少抑制的程度之Vpp的Vo／Vi會滿足1.5／10=15(％)=-16.4(dB)以下之電感157，該電感值的範圍約為100微亨利±20％。

另，當調查內周部傳送路徑115與外周部傳送路徑116之間的串擾的情形下，只要施加其中一方的偏壓電源部，例如本例中為內周部偏壓電源部117所致之高頻偏壓來做電感調整即足夠，而相反側亦即外周部偏壓電源部118單獨施加的工作則能夠省略。

充分抑制上述的串擾後，施加事先設定好的高頻偏壓。本例是為了抑制串擾而內周部偏壓電源部117單獨施加，其後外周部偏壓電源部118的高頻偏壓亦施加。也就是說，在此時間點會對內周部電極111及外周部電極112的雙方施加期望的高頻偏壓。

〈高頻偏壓的相位差控制例〉 　　圖4為依圖1的電漿處理裝置100之抑制高頻偏壓中的相位差的一例示意說明圖。有關此圖4之處理，亦訂為以控制部127作為主體來進行。

緊接著抑制串擾之處理，調整施加於晶圓110之高頻偏壓的相位。高頻偏壓的相位調整，如圖4所示，是使供給至內周部偏壓電源部117或外周部偏壓電源部118當中的單側的偏壓電源部之400KHz程度的基準時鐘訊號150變化恰好電源相位差θRF，而基於其振盪高頻偏壓，藉此控制相位差。

圖4中，電源相位差θRF，表示內周部偏壓電源部117及外周部偏壓電源部118所生成的高頻偏壓的相位差。θi為內周部偏壓電源部117使高頻偏壓各自振盪之時鐘訊號，θo為外周部偏壓電源部118使高頻偏壓各自振盪之時鐘訊號。

控制部127，是以內周部偏壓電源部117及外周部偏壓電源部118所生成的高頻偏壓的相位差會成為電源相位差θRF之方式，來輸出控制時鐘訊號θi及時鐘訊號θo的相位差之控制訊號。

內周部偏壓電源部117及外周部偏壓電源部118，具有未圖示的時鐘生成部，基於從控制部127輸出的控制訊號，各自生成時鐘訊號θi，θo。

另，作為偏壓電源部117，118的另一方式，可設想同一振盪器所致之振盪，也就是說在內周部傳送路徑115或外周部傳送路徑116的任一方的傳送路徑上設置延遲電路，而以1個偏壓電源部來控制相位。在該情形下，必須充分考量因延遲電路而額外產生的串擾。

此外，還必須將1個偏壓電源部的電力各自分配至內周部電極111及外周部電極112，但此時針對分配電力之電力分配電路也必須充分考量串擾。

假設內周部偏壓電源部117及外周部偏壓電源部118的電力為相同，而以該些偏壓電源部117，118所振盪的初始相位差為零來施加時，若碰巧依相位差測定器123之相位差為零，則Vi電壓監控器121的Vpp值及Vo電壓監控器122的Vpp值，也有可能內周部匹配電路113及外周部匹配電路114的匹配位置成為相同。在此情形下，不需要相位差的調整。

但，通常的蝕刻條件中，所設定之偏壓電源部117，118的電力多半為有差異。當接收基準訊號亦即基準時鐘訊號150而振盪高頻偏壓時若有大電力與小電力的差異則會發生高頻偏壓的振盪時間的偏差，亦即相位偏差。

或是會發生內周部匹配電路113與外周部匹配電路114之匹配位置的差異所致之相位偏差、電漿鞘等的電漿負載的影響所致之相位偏差等。

由於這些情事，電源相位差的調整，依每一蝕刻條件基本上是必要的，但例外而言若蝕刻條件或處理晶圓的電阻值為固定或反覆，而已將電感位置訂為A、將2個高頻偏壓的相位差訂為B度作為資料，則當已知施加於晶圓之高頻偏壓的相位差為零的情形下便能省略控制。

〈相位差測定器的動作例〉 　　圖5為圖1的電漿處理裝置100所具有的相位差測定器123中的相位測定的一例示意說明圖。

此圖5及圖6所示處理，亦訂為以控制部127作為主體來進行。如上述般針對內周部電極111與外周部電極112之相位差，是以相位差測定器123來測定。圖5的下方所示之相位差測定器123，理想是能夠以數度的水準來檢測高頻偏壓的相位差為同相位、相位領先、或相位落後。

有關在哪個相位點測定相位差電壓，如圖5上方的測定相位差901，902，903所示，相位差會因點而變化，但高頻偏壓的最小值對蝕刻速率之影響最大，因此若相位差測定點為1點，則理想是採用電壓最小點測定相位差903。

或是如圖5的曲線905，906般亦能夠藉由能以高時間解析度來監控電壓之Vi電壓監控器121及Vo電壓監控器122，來測定各自的測定結果的相位差。

相位差測定器123，是於Vi電壓監控器121及Vo電壓監控器122所測定出的1周期的電壓波形的所有取樣點，測定各自的相位差。然後，算出測定出的所有相位差的平均值，將其算出結果作為相位差而輸出至控制部127。

在此情形下，判定雖會耗費時間，但有著即使RF偏壓波形有一定程度的失真仍能偵測相位差之優點。此外，即使所有點的相位仍能測定相位差故有著能夠更嚴謹地做相位差的判定之優點。

〈相位測定的另一例〉 　　圖6為圖5的相位測定中的另一例示意說明圖。

此圖6，揭示藉由電感電流來控制相位的例子。

作為不使用相位差測定器123來控制相位差之技術，例如如圖6(a)所示，控制部127調整電源相位差θRF，而使得測定流至串擾防止電路120的電感157的電流之電流計158的值成為最小。

就具體的方法而言，將電源相位差θRF從負到正，例如從內周部側的相位為領先5度的狀態到外周部側的相位為領先5度的狀態為止，掃描電源相位差。流至電感157的電流，會因其相位差而如圖6(b)的曲線1002所示般變化。

以該電流值成為最小之方式，來控制高頻偏壓的振盪相位差，最終決定為圖6的圓印1003的相位差。依此技術，電感電流，會正確地反映表現高頻偏壓的1周期全體的相位差，故能夠高精度地判定。

此外，當於內周部偏壓電源部117與外周部偏壓電源部118之電力有極端差異的組合中無法依相位差測定器123做相位差檢測時，仍能檢測相位差。故，也能不需在意高頻偏壓的波形的失真而可檢測相位差。

此處，使用了電流計158與相位差測定器123這2者。最初以相位差測定器123測定概略的相位差，基於其來決定欲掃描的電源相位差範圍，而控制以使得流至電感157的電流值成為最小。

此外，亦可設計成不使流至電感157的電流值成為最小，而是把於從高頻偏壓的電源相位差0度至360度為止的所有範圍內將流至電感157的電流予以繪圖時的電流值的下位數％，例如下位3％程度的電流值視為最小的電流值。

〈相位控制的處理例〉 　　圖7為依圖1的電漿處理裝置100之高頻偏壓中的同相位控制的處理例示意流程圖。圖8為圖7的同相位控制的另一處理例示意流程圖。

圖7揭示使用了依圖5之相位控制的處理例，圖8揭示使用了依電感電流之相位控制的處理例。有關此圖7及圖8所示處理，亦訂為以控制部127作為主體來進行。

圖7及圖8的無論哪一情形中，將晶圓的內周部與外周部以同相位的高頻偏壓予以施加之控制順序，理想是首先做串擾防止(圖7的步驟S101，S102及圖8的步驟S201，S202)、接著施加設定好的複數RF偏壓(圖7的步驟S103及圖8的步驟S203)、最後做電源相位差調整(圖7的步驟S104，S105及圖8的步驟S204，S205)這樣的處理順序。

原因是若不抑制串擾就做相位調整則RF偏壓的電壓波形會失真，相位測定的調整會變得困難，此外若於相位調整後使高頻偏壓變化，則相位差會相應地變化。

在此，詳細說明有關先前技術中講述的控制施加於電極之高頻偏壓，特別是Vpp的大小來提升蝕刻面內均一性之技術的問題點。

如先前技術中講述般，若微細化為現行水準則依此不會有問題，但若微細化的水準更加進化，則對於施加於複數個區域之各高頻偏壓間的相位差而言之蝕刻速率的靈敏度會提升，高頻偏壓的相位差會變得無法忽視。

〈依本發明者之探討例〉 　　圖9為依本發明者探討之相位差的有無所致之施加高頻偏壓時的蝕刻速率分布的一例示意說明圖。圖10為依本發明者探討之晶圓的面內之Vpp分布內的一例示意說明圖。

即使假設對電極上的試料亦即晶圓面的2個區域，例如晶圓的內周部與外周部施加之高頻偏壓的Vpp為相同，在該些高頻偏壓有相位差的情形下及沒有的情形下，如圖9(a)的曲線201及圖9(b)的曲線202所示般，會發生蝕刻速率分布相異之現象。

此處，圖9(a)揭示當對晶圓的內周部施加之高頻偏壓與對該晶圓的外周部施加之高頻偏壓沒有相位差的情形下之蝕刻速率分布例，圖9(b)揭示當對晶圓的內周部施加之高頻偏壓與對該晶圓的外周部施加之高頻偏壓有相位差的情形下之蝕刻速率分布例。

具體而言，在有相位差及沒有相位差之下，晶圓面內的Vpp分布會相異。圖10(a)揭示當沒有相位差的情形下之晶圓110的內周部、外周部、及中間部的電壓，圖10(b)揭示當有相位差的情形下之晶圓110的內周部、外周部、及中間部的電壓。

原因是當有相位差的情形下，晶圓110的各自被施加高頻偏壓之內周部與外周部之間亦即晶圓110的中間部之高頻偏壓的電壓，如圖10(b)中的曲線203所示般，不僅受到晶圓內周部與外周部之Vpp，還受到如曲線204及曲線205所示般晶圓110的內周部與外周部之相位差的影響。

圖11為依本發明者探討之串擾所致之相位差的發生的一例示意說明圖。

相位差的發生因素，如圖11所示般可舉出串擾3001。所謂串擾，如前述般是指被施加於某一方的高頻偏壓傳播至另一方的對象側傳送路徑，藉此，傳播至對象側的高頻偏壓對對象側而言會被視為反射波。

此反射波的大小，是對所施加的高頻偏壓的入射波乘上比例係數而得，由以下所示式1來表示，依施加於晶圓的內周部及晶圓的外周部之高頻偏壓的設定而定而各自相異。

“被施加於一方的高頻偏壓的大小”ד串擾程度” (式1) 　　此反射波的相位，還會經由電漿3003及電漿鞘3004而傳播，故若以晶圓的內周部為例，則如圖11的右側下方的圖表的曲線3005所示之高頻偏壓的入射波、及圖11的右側下方的圖表的曲線3006所示之高頻偏壓的反射波之圖表般，高頻偏壓的入射波與反射波之相位約有90度程度的相異。

若將入射波與反射波之合成波亦即傳送線路的電壓，也就是實際施加的高頻偏壓的電壓示意於圖11的右側下方的圖表的曲線3007，則會和曲線3005中所示原本的高頻偏壓的相位相異。若晶圓1100的內周部與外周部之高頻偏壓電力為相同，則晶圓的內周部與外周部，其各自藉由串擾而傳播的高頻偏壓的電力量亦為相同，晶圓的內周部與外周部會成為同相位因此沒有問題。

但，多半情形下，為了控制蝕刻速率，晶圓的內周部與外周部之高頻偏壓的設定會相異，圖11的以上側的箭頭308示意之晶圓內周部的高頻偏壓電力與以箭頭309示意之晶圓外周部的高頻偏壓電力不會相同。

晶圓的內周部及外周部的反射波的大小，遵照前述式1，各自成為圖11的上側的箭頭3001、箭頭3002般。實際施加的晶圓內周部的電壓圖表成為如圖11的左側下方所示，晶圓外周部的電壓圖表成為如圖11的右側下方所示，每當晶圓的內周部與外周部之高頻偏壓的電力差變化，也就是所設定之高頻偏壓電力的組合變化，則以曲線307示意之晶圓內周部與以曲線3100示意之晶圓外周部之相位差就會變化。此為串擾引起的相位差，愈是抑制串擾愈能減低此相位差。

圖12為依本發明者探討之設置了防止串擾的電感4001時之Vpp差的發生例示意說明圖。

此圖12中，揭示了在防止串擾的目的之下，在對晶圓的內周部與外周部施加高頻偏壓之傳送路徑間設置了電感4001的例子。

當在防止串擾的目的之下設置了電感4001之情形下，若在對晶圓的內周部施加之高頻偏壓4002與對晶圓的外周部施加之高頻偏壓4003之間有相位差，則電流會流至電感4001。此電流，會使電感4001的兩端產生電壓差，因此結果在2個傳送路徑間會發生Vpp差。

即使對內周部與外周部施加了同一高頻偏壓，當在電感4001的兩端有相位差的情形下，光是這樣就會在晶圓的內周部與外周部發生Vpp差。

圖13為依本發明者探討之當有相位差及Vpp差時之蝕刻速率分布的變化例示意說明圖。

如圖13(a)所示，若電源相位差θRF為落後則Vpp會變得更大，反之當相位領先的情形下Vpp會變得更小。此外，如圖13(b)所示，依據晶圓的內周部及外周部的Vpp的大小，蝕刻速率分布亦會變化。

藉由該些3個因素，當對複數個區域施加高頻偏壓的情形下，若不考量施加於晶圓之時間點的面內的高頻偏壓的相位差，則不會成為預想的蝕刻速率分布。

此外，因施加高頻偏壓之偏壓電源部的個體差異、電漿、高頻偏壓電力的組合等之條件，可能會無法重現性良好地蝕刻。甚至還會發生性能依每一裝置而變化這樣的機械誤差問題。

另一方面，按照本實施形態之電漿處理裝置100，如上述般藉由圖7等所示之相位控制處理，無需在意蝕刻條件、裝置的個體差異等，而能對晶圓110的內周部及外周部以同相位施加高頻偏壓。

如此一來，便能抑制因相位差所致之Vpp不一致及蝕刻速率分布的不一致。其結果，能夠進行重現性佳、均一性高的蝕刻處理。

(實施形態2) 　　本實施形態2中，說明僅藉由內周部偏壓電源部117或外周部偏壓電源部118的其中一方來施加高頻偏壓，藉此消弭相位差因素之技術。

〈高頻偏壓的施加例〉 　　圖14為依本實施形態2之施加高頻偏壓時的一例示意說明圖。

另，有關電漿處理裝置100的構成，係如同前述實施形態1的圖1，但該電漿處理裝置100所具有之內周部偏壓電源部117及外周部偏壓電源部118，如圖14的脈波訊號1101所示般，是設為能夠間歇性地做高頻偏壓之施加，也就是做時間調變。

此外，內周部偏壓電源部117及外周部偏壓電源部118，是設為能夠各自個別任意地調整對晶圓110的內周部施加之高頻偏壓及對晶圓110的外周部施加之高頻偏壓的施加時間點。該些控制是由控制部127進行。

藉由內周部偏壓電源部117或外周部偏壓電源部118的其中一方來施加高頻偏壓，調整串擾防止電路120的電感157而使得串擾成為最小，到此為止如同前述實施形態1，但接下來設計成如圖14的下方的訊號時序圖的電壓波形1102，1103所示，於晶圓110的處理中，內周部偏壓電源部117及外周部偏壓電源部118交互地各自施加高頻偏壓。

此處，圖14中，電壓波形1102係揭示內周部偏壓電源部117對內周部電極111施加之高頻偏壓的電壓波形，電壓波形1103係揭示外周部偏壓電源部118對外周部電極112施加之高頻偏壓的電壓波形。

當僅對這樣的單側施加高頻偏壓時，串擾已是最小，因此在另一方的未被施加高頻偏壓之晶圓110的區域側，幾乎不會被施加高頻偏壓，因此相位差幾乎沒有。

此外，即使在串擾未徹底抑制而有稍微傳播之高頻偏壓與被施加的入射波之間有相位差，其也總是為一定的相位差，因此不會依蝕刻條件而變化。故，Vpp差及蝕刻速率分布為一定而保有蝕刻速率的重現性。

另，決定蝕刻速率分布之平均的Vpp的大小之設定，能夠藉由受到時間調變之偏壓時間的ON工作比或是電力的大小來調整。

從蝕刻形狀改善的觀點看來，雖在無論如何都必須同時施加複數個高頻偏壓的情形下無法使用，但在除此以外的情形下則可適用。

例如蝕刻處理中，於初期的不穩定時或是於前述實施形態1中的電源相位差的調整前半，同時施加最低限度的高頻偏壓之時間點調整了相位差後，將各自的高頻偏壓時間調變的ON時間延長，藉此比起前述實施形態1能夠進行更加減輕相位差的影響之蝕刻處理。如此一來，能夠使蝕刻速率分布的重現性提升。

另前述實施形態1及本實施形態2，皆揭示了將載置用電極108的電極做成內周部電極111與外周部電極112這2者的例子，但電極數並不限定於此，亦可做成3個以上的電極。

〈載置電極的另一例〉 　　圖15為圖14的載置用電極108中的電極分割的一例示意說明圖。圖16為圖15的電極分割的另一例示意說明圖。

圖15揭示將載置用電極108分割成4個電極的例子。在此情形下，載置用電極108，由具有電極111a～111d的構成所成。電極111a，由同心圓狀的電極所成，設於載置用電極108的中心部。

電極111b～111d，各自由甜甜圈狀的電極所成，電極111b以圍繞電極111a之方式設置。電極111c以圍繞電極111b之方式設置。電極111d以圍繞電極111c之方式設置。

圖16揭示載置用電極108具有5個電極的例子。在此情形下，載置用電極108，具有電極111a～111e。電極111a，為同心圓狀，設於載置用電極108的中心部。藉由剩餘的電極111b～111e，形成墊圈形狀的電極。藉由該些電極111b～111e而形成之墊圈狀的電極，以圍繞電極111a之方式設置。

但，若將載置用電極108分割成2個至3個、或是分割成4個，則串擾抑制與相位差控制之組合數會單純地從1種變為3種、甚至6種，控制的複雜度也會增大而控制也會花費時間。

在此情形下，如圖15及圖16的下方各自所示，針對串擾抑制，亦可設計成僅控制晶圓110中的鄰接的區域，或是電源相位差僅將最有影響的區域的相位差設為零。針對其他區域，能夠將各高頻偏壓的相位設為其平均或補足，或是設為同一相位等來做省略。

其結果，無論將載置用電極108做成怎樣的分割數，仍能將載置用電極108的各相位差的要素設為近乎零。

於載置用電極108，蝕刻速率低的區域將Vpp增大，反之蝕刻速率高的區域將Vpp減小，藉此能夠達成更加高精度的蝕刻速率，能夠使設計變得容易。

以上的實施形態1，2中，是將被蝕刻材料例如設為氧化矽膜，但於多晶矽膜、光阻劑膜、反射防止有機膜、氮化矽氧化膜、氮化矽膜、Low-k材料、High-k材料、非晶質碳膜、或是Si(矽)基板等中亦可獲得同等的效果。

作為實施蝕刻之氣體，例如能夠使用氯、溴化氫、四氟化甲烷、三氟化甲烷、二氟化甲烷、氬、氦、氧、氮、二氧化碳、一氧化碳、氫、氨、八氟化丙烷、三氟化氮、六氟化硫、甲烷、四氟化矽、或是四氯化矽等。

針對蝕刻裝置的放電方式，不僅於利用了微波ECR放電之蝕刻裝置，例如於利用了有磁場UHF(Ultra High Frequency)放電、電容耦合型放電、感應耦合型放電、或是磁控管放電等之乾蝕刻裝置中亦有同樣的效果。

基本上針對於電漿蝕刻裝置中，具備離子曳引用高頻偏壓電源，遵照藉由施加該高頻偏壓電源而發生之Vpp而蝕刻速率出現差異，也就是離子能量與蝕刻速率有相關性之製程均能廣泛適用。

以上，雖已基於實施例具體地說明了藉由本發明者而創作之發明，但本發明並非限定於前述實施例，在不脫離其要旨的範圍內當然可做各種變更。例如，上述的實施例是為了簡單明瞭地敍述本發明而詳細說明，未必限定於具備上開說明之所有構成者。此外，針對各實施例的構成的一部分，可追加其他構成、刪除、置換。

100‧‧‧電漿處理裝置101‧‧‧真空容器102‧‧‧石英噴淋板103‧‧‧介電體窗104‧‧‧處理室105‧‧‧導波管106‧‧‧電磁波產生用電源107‧‧‧磁場產生線圈108‧‧‧載置用電極109‧‧‧介電體膜110‧‧‧晶圓111‧‧‧內周部電極112‧‧‧外周部電極113‧‧‧內周部匹配電路114‧‧‧外周部匹配電路115‧‧‧內周部傳送路徑116‧‧‧外周部傳送路徑117‧‧‧內周部偏壓電源部118‧‧‧外周部偏壓電源部120‧‧‧串擾防止電路121‧‧‧Vi電壓監控器122‧‧‧Vo電壓監控器123‧‧‧相位差測定器124‧‧‧氣體供給系統125‧‧‧排氣口127‧‧‧控制部151‧‧‧內周部電容器152‧‧‧外周部電容器153‧‧‧高頻截止濾波器154‧‧‧高頻截止濾波器155‧‧‧直流電源部156‧‧‧直流電源部157‧‧‧電感158‧‧‧電流計

[圖1]依實施形態1之微波ECR蝕刻裝置中的構成的一例示意說明圖。 　　[圖2]圖1的微波ECR蝕刻裝置中施加高頻RF偏壓時的一例示意說明圖。 　　[圖3]圖1的微波ECR蝕刻裝置所具有的串擾防止電路所致之串擾的抑制動作示意說明圖。 　　[圖4]依圖1的微波ECR蝕刻裝置之控制高頻RF偏壓中的相位差的一例示意說明圖。 　　[圖5]圖1的微波ECR蝕刻裝置所具有的相位差測定器中的相位測定的一例示意說明圖。 　　[圖6]圖5的相位測定中的另一例示意說明圖。 　　[圖7]依圖1的微波ECR蝕刻裝置之高頻RF偏壓中的同相位控制的處理例示意流程圖。 　　[圖8]圖7的同相位控制的另一處理例示意流程圖。 　　[圖9]依本發明者探討之相位差的有無所致之施加高頻RF偏壓時的蝕刻速率分布的一例示意說明圖。 　　[圖10]依本發明者探討之晶圓的面內之Vpp分布內的一例示意說明圖。 　　[圖11]依本發明者探討之串擾所致之相位差的發生的一例示意說明圖。 　　[圖12]依本發明者探討之設置了防止串擾的電感時之Vpp差的發生例示意說明圖。 　　[圖13]依本發明者探討之當有相位差及Vpp差時之蝕刻速率分布的變化例示意說明圖。 　　[圖14]依實施形態2之施加高頻RF偏壓時的一例示意說明圖。 　　[圖15]圖14的載置用電極中的電極分割的一例示意說明圖。 　　[圖16]圖15的電極分割的另一例示意說明圖。

100:電漿處理裝置

101:真空容器

102:石英噴淋板

103:介電體窗

104:處理室

105:導波管

106:電磁波產生用電源

107:磁場產生線圈

108:載置用電極

109:介電體膜

110:晶圓

111:內周部電極

112:外周部電極

113:內周部匹配電路

114:外周部匹配電路

115:內周部傳送路徑

116:外周部傳送路徑

117:內周部偏壓電源部

118:外周部偏壓電源部

120:串擾防止電路

121:Vi電壓監控器

122:Vo電壓監控器

123:相位差測定器

124:氣體供給系統

125:排氣口

126:電漿

127:控制部

151:內周部電容器

152:外周部電容器

153:高頻截止濾波器

154:高頻截止濾波器

155:直流電源部

156:直流電源部

Claims (4)

1. 一種電漿處理裝置，其特徵為，具備：真空處理室，供試料受到電漿處理；及試料台，供前述試料載置，具備用來使前述試料靜電吸附之第一電極與配置於前述第一電極的外側而用來使前述試料靜電吸附之第二電極；及第一高頻電源，透過第一傳送路徑對前述第一電極供給第一高頻電力；及第二高頻電源，透過第二傳送路徑對前述第二電極供給和前述第一高頻電力的頻率為相同頻率的第二高頻電力；及第三高頻電源，供給用來生成電漿的第三高頻電力；及串擾抑制部，配置於前述第一傳送路徑與前述第二傳送路徑之間，抑制一方的傳送路徑對另一方的傳送路徑造成影響之串擾；及控制部，以施加於前述第一電極之高頻電壓的相位和施加於前述第二電極之高頻電壓的相位成為大致同等之方式，控制前述第一高頻電力的相位與前述第二高頻電力的相位之相位差；前述串擾抑制部，具備電感，前述電感的值，為基於將前述第二傳送路徑的電位以前述第一傳送路徑的電位予以除算而成之值的最小值而求 出之值。
2. 一種電漿處理裝置，其特徵為，具備：真空處理室，供試料受到電漿處理；及試料台，供前述試料載置，具備用來使前述試料靜電吸附之第一電極與配置於前述第一電極的外側而用來使前述試料靜電吸附之第二電極；及第一高頻電源，透過第一傳送路徑對前述第一電極供給第一高頻電力；及第二高頻電源，透過第二傳送路徑對前述第二電極供給和前述第一高頻電力的頻率為相同頻率的第二高頻電力；及第三高頻電源，供給用來生成電漿的第三高頻電力；及串擾抑制部，配置於前述第一傳送路徑與前述第二傳送路徑之間，抑制一方的傳送路徑對另一方的傳送路徑造成影響之串擾；及控制部，基於流至前述串擾抑制部的電流之最小值來控制前述第一高頻電力的相位與前述第二高頻電力的相位之相位差；前述串擾抑制部，具備電感，前述電感的值，為基於將前述第二傳送路徑的電位以前述第一傳送路徑的電位予以除算而成之值的最小值而求出之值。
3. 一種電漿處理方法，係使用了電漿處理裝置的電漿處理方法，該電漿處理裝置具備：真空處理室，供試料受到電漿處理；及試料台，供前述試料載置，具備用來使前述試料靜電吸附之第一電極與配置於前述第一電極的外側而用來使前述試料靜電吸附之第二電極；及第一高頻電源，透過第一傳送路徑對前述第一電極供給第一高頻電力；及第二高頻電源，透過第二傳送路徑對前述第二電極供給和前述第一高頻電力的頻率為相同頻率的第二高頻電力；及第三高頻電源，供給用來生成電漿的第三高頻電力；該電漿處理方法，其特徵為：具有：以施加於前述第一電極之高頻電壓的相位和施加於前述第二電極之高頻電壓的相位成為大致同等之方式，控制前述第一高頻電力的相位與前述第二高頻電力的相位之相位差之工程；及基於將前述第二傳送路徑的電位以前述第一傳送路徑的電位予以除算而成之值的最小值來抑制於前述第一傳送路徑與前述第二傳送路徑之間一方的傳送路徑對另一方的傳送路徑造成影響之串擾之工程。
4. 一種電漿處理方法，係使用了電漿處理裝置的電漿處理方法，該電漿處理裝置具備：真空處理室，供試料受到電漿處理；及試料台，供前述試料載置，具備用來使前述試料靜電吸附之第一電極與配置於前述第一電極的外側而 用來使前述試料靜電吸附之第二電極；及第一高頻電源，透過第一傳送路徑對前述第一電極供給第一高頻電力；及第二高頻電源，透過第二傳送路徑對前述第二電極供給和前述第一高頻電力的頻率為相同頻率的第二高頻電力；及第三高頻電源，供給用來生成電漿的第三高頻電力；及串擾抑制部，配置於前述第一傳送路徑與前述第二傳送路徑之間，抑制一方的傳送路徑對另一方的傳送路徑造成影響之串擾；該電漿處理方法，其特徵為：具有：基於流至前述串擾抑制部的電流之最小值來控制前述第一高頻電力的相位與前述第二高頻電力的相位之相位差之工程；及基於將前述第二傳送路徑的電位以前述第一傳送路徑的電位予以除算而成之值的最小值來抑制前述第一傳送路徑與前述第二傳送路徑之間的串擾之工程。

Images