[go: up one dir, main page]

TWI709195B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI709195B
TWI709195B TW108121348A TW108121348A TWI709195B TW I709195 B TWI709195 B TW I709195B TW 108121348 A TW108121348 A TW 108121348A TW 108121348 A TW108121348 A TW 108121348A TW I709195 B TWI709195 B TW I709195B
Authority
TW
Taiwan
Prior art keywords
opening
layer
source
gate
dielectric layer
Prior art date
Application number
TW108121348A
Other languages
English (en)
Other versions
TW202008503A (zh
Inventor
張博欽
林立德
林斌彥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202008503A publication Critical patent/TW202008503A/zh
Application granted granted Critical
Publication of TWI709195B publication Critical patent/TWI709195B/zh

Links

Images

Classifications

    • H10W20/085—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/6328—
    • H10P14/6336—
    • H10P14/683—
    • H10P50/00—
    • H10P50/73—
    • H10P76/4085—
    • H10W20/069—
    • H10W20/0698—
    • H10W20/081—
    • H10W20/089—
    • H10W20/40—
    • H10W20/42—
    • H10W20/0765—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種方法包括以下步驟。在基板上形成沿第一方向延伸的半導體鰭片。在半導體鰭片上形成源極/汲極區域，在源極/汲極區域上方形成第一層間介電層。形成橫跨半導體鰭片並且在實質上垂直於第一方向的第二方向上延伸的閘極堆疊。在第一層間介電層上形成具有第一開口的圖案化遮罩。使用在第一方向上比在第二方向上具有更快沉積速率的沉積製程在第一開口中形成保護層。在形成保護層之後，第一開口在第二方向上延伸。第二開口形成在第一層間介電層中並且在延伸的第一開口下方。在第二開口中形成導電材料。

Description

半導體裝置及其製造方法
本揭露有關於半導體裝置及其製造方法。
積體電路的製造受驅使於半導體裝置中積體電路(integrated circuit,IC)密度的增加。其實現是透過建置更積極的設計規則以允許形成更大密度的積體電路裝置。儘管如此，積體電路裝置(例如，電晶體)的密度增加也增加了處理具有減小的特徵尺寸的半導體裝置的複雜性。
本揭露的一實施例包括一種半導體裝置的製造方法，包括以下步驟。形成半導體鰭片於基板上。半導體鰭片沿第一方向延伸。形成源極/汲極區域於半導體鰭片上並且形成第一層間介電層於源極/汲極區域上。形成閘極堆疊橫跨於半導體鰭片上，閘極堆疊在實質上垂直於第一方向的第二方向上延伸。形成圖案化遮罩，圖案化遮罩在第一層間介電層上具有第一開口。使用在第一方向上比在第二方向上具有更快沉積速率的沉積製程在第一開口中形成保護層。在 形成保護層之後，在第二方向延伸第一開口。形成第二開口於第一層間介電層中和延伸的第一開口下方。形成導電材料於第二開口中。
本揭露的另一實施例包括一種半導體裝置的製造方法，包括以下步驟。形成鰭片，鰭片從基板突出並沿第一方向延伸。形成第一閘極堆疊橫跨於鰭片上並沿實質上垂直於第一方向的第二方向延伸。形成圖案化遮罩，圖案化遮罩在第一閘極堆疊上具有開口。使用在第二方向上比在第一方向上具有更快沉積速率的沉積製程在圖案化遮罩的開口中形成保護層。在形成保護層之後，在第一方向上延伸開口。蝕刻延伸的開口下方的第一閘極堆疊，以將第一閘極堆疊分成複數個第二閘極堆疊。在第二閘極堆疊之間形成介電質結構。
本揭露的又一實施例包括一種半導體裝置包括半導體基板、源極/汲極區域、源極/汲極接觸、導電通孔和第一聚合物層。源極/汲極區域位於半導體基板中。源極/汲極接觸位於源極/汲極區域上。導電通孔位於源極/汲極接觸上。第一聚合物層沿導電通孔的第一側壁延伸，並與實質上垂直於導電通孔的第一側壁之導電通孔的第二側壁分開。
102:基板
104:半導體鰭片
105:隔離絕緣層
106:閘極堆疊
108:閘極間隔物
110:源極/汲極區域
112:第一層間介電層
114:第一蝕刻停止層
116:第二層間介電層
118:第二蝕刻停止層
118':第二蝕刻停止層
120:硬遮罩層
120':硬遮罩層
122:三層光阻遮罩
124:保護層
126:導電材料
128:源極/汲極接觸
202:基板
204:半導體鰭片
205:淺溝槽隔離
206:閘極堆疊
208:閘極間隔物
210:源極/汲極區域
212:第一層間介電層
214:第一蝕刻停止層
216:第二層間介電層
228:源極/汲極接觸
230:蝕刻停止層
232:第三層間介電層
232':第三層間介電層
232":第三層間介電層
234:光阻遮罩
236:保護層
238:第二三層光阻遮罩
240:保護層
242:閘極接觸
244:源極/汲極通孔
302:基板
304:半導體鰭片
305:淺溝槽隔離
306:閘極堆疊
308:閘極間隔物
310:源極/汲極區域
312:第一層間介電層
314:第一蝕刻停止層
316:第二層間介電層
328:源極/汲極接觸
330:蝕刻停止層
332:第三層間介電層
332':第三層間介電層
336:保護層
340:三層光阻遮罩
342:保護層
344:導電通孔
402:基板
404:半導體鰭片
405:淺溝槽隔離
406:閘極堆疊
406':短閘極堆疊
408:閘極間隔物
410:源極/汲極區域
412:層間介電層
414:蝕刻停止層
416:硬遮罩層
416':硬遮罩層
418:三層光阻遮罩
420:保護層
422:介電質結構
900:電漿工具
902:電漿源
904:電漿腔體
906:電漿
908:電源
910:外殼
912:射頻電感器
914:氣體源
916:製程腔體
917:垂直線
920:提取板
921:離子分佈
922a:離子
922b:離子
923:峰
925:峰
926:平臺
927:驅動機構
929:軸
930:提取孔
932:電漿鞘邊界
936:平面
938:直流電偏壓源
1062:閘極介電層
1064:金屬層
1222:底層
1222':圖案化的底層
1224:中間層
1226:頂層
1226':圖案化的頂層
2062:閘極介電層
2064:閘極金屬層
2342:底層
2342':圖案化的底層
2344:中間層
2346:頂層
2382:底層
2382':圖案化的底層
2384:中間層
2386:頂層
2421:第一側壁
2422:第二側壁
2441:第一側壁
2442:第二側壁
3062:閘極介電層
3064:金屬層
3402:底層
3402':圖案化的底層
3404:中間層
3406:頂層
4062:閘極介電層
4062':閘極介電層
4064:金屬層
4064':閘極金屬層
4182:底層
4182':圖案化的底層
4184:中間層
4186:頂層
4186':圖案化的頂層
L11:長度
L12:長度
L12':長度
L12":長度
L13:長度
L14:長度
L21:長度
L22:長度
L22':長度
L22":長度
L23:長度
L24:長度
L31:長度
L32:長度
L32':長度
L32":長度
L33:長度
L34:長度
L51:長度
L52:長度
L52':長度
L52":長度
L53:長度
L61:長度
L62:長度
L62':長度
L62":長度
L63:長度
L64:長度
M1:方法
M2:方法
M3:方法
M4:方法
O11:第一開口
O12:第二開口
O12':第二開口
O12":延長的開口
O121:第一側壁
O122:第二側壁
O13:源極/汲極接觸開口
O21:第一開口
O22:第二開口
O22':第二開口
O22":延長的開口
O221:第一側壁
O222:第二側壁
O23:閘極接觸開口
O231:第一側壁
O232:第二側壁
O31:第三開口
O32:第四開口
O32':第四開口
O32":延長的開口
O321:第一側壁
O322:第二側壁
O33:源極/汲極通孔開口
O331:第一側壁
O332:第二側壁
O41:閘極接觸開口
O51:第一開口
O52:第二開口
O52':第二開口
O52":延長的開口
O521:第一側壁
O522:第二側壁
O53:通孔開口
O531:第一側壁
O532:第二側壁
O61:第一開口
O61':第二開口
O62:第二開口
O62':第二開口
O62":延長的開口
O621:第一側壁
O622:第二側壁
O63:切割開口
O64:開口
S101:方框
S102:方框
S103:方框
S104:方框
S105:方框
S106:方框
S107:方框
S108:方框
S109:方框
S201:方框
S202:方框
S203:方框
S204:方框
S205:方框
S206:方框
S207:方框
S208:方框
S209:方框
S210:方框
S211:方框
S212:方框
S213:方框
S214:方框
S301:方框
S302:方框
S303:方框
S304:方框
S305:方框
S306:方框
S307:方框
S401:方框
S402:方框
S403:方框
S404:方框
S405:方框
S406:方框
S407:方框
W11:寬度
W12:寬度
W12':寬度
W12":寬度
W13:寬度
W14:寬度
W21:寬度
W22:寬度
W22':寬度
W22":寬度
W23:寬度
W24:寬度
W31:寬度
W32:寬度
W32':寬度
W32":寬度
W33:寬度
W34:寬度
W51:寬度
W52:寬度
W52':寬度
W52":寬度
W53:寬度
W61:寬度
W62:寬度
W62':寬度
W62":寬度
W63:寬度
W64:寬度
WA:晶圓
WA2:晶圓
WA3:晶圓
WA4:晶圓
WAP:平面
B-B:線
C-C:線
D-D:線
θ:入射角
X:方向
Y:方向
Z:方向
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應注意，根據工業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚討論，可以任意增加 或減少各種特徵的尺寸。
第1圖是根據本揭露的一些實施例之形成半導體裝置的方法的流程圖；第2A圖和第3A圖繪示根據本揭露的一些實施例之處於第1圖之方法的各個階段中的半導體裝置的立體圖；第4A圖、第5A圖、第6A圖、第7A圖、第8A圖、第9A圖和第10A圖繪示根據本揭露的一些實施例之以第1圖之方法製作的各個階段中的半導體裝置的俯視圖；第2B圖、第3B圖、第4B圖、第5B圖、第6B圖、第7B圖、第8B圖、第9B圖和第10B圖繪示根據本揭露的一些實施例之以第1圖之方法的各個階段中的半導體裝置的剖面圖；第2C圖、第3C圖、第4C圖、第5C圖、第6C圖、第7C圖、第8C圖、第9C圖和第10C圖繪示根據本揭露的一些實施例之以第1圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第11A圖和第11B圖是根據本揭露的一些實施例中形成半導體裝置的方法的流程圖；第12A圖、第13A圖、第14A圖、第15A圖、第16A圖、第17A圖、第18A圖、第19A圖、第20A圖、第21A圖和第22A圖繪示根據本揭露的一些實施例之以第11A圖和第11B圖之方法製作的各個階段中的半導體裝置的俯視圖；第12B圖、第13B圖、第14B圖、第15B圖、第16B圖、第17B圖、第18B圖、第19B圖、第20B圖、第21B圖和第22B圖繪示根據本揭露的一些實施例之以第11A圖和第11B圖之方法製作的各個階段中的半導體裝置的剖面圖； 第12C圖、第13C圖、第14C圖、第15C圖、第16C圖、第17C圖、第18C圖、第19C圖、第20C圖、第21C圖和第22C圖繪示根據本揭露的一些實施例之以第11A圖和第11B圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第17D圖、第21D圖和第22D圖繪示根據本揭露的一些實施例之以第11A圖和第11B圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第23圖是根據本揭露的一些實施例之形成半導體裝置的方法的流程圖；第24A圖、第25A圖、第26A圖、第27A圖、第28A圖和第29A圖繪示根據本揭露的一些實施例以第23圖之方法製作的各個階段中的半導體裝置的剖面圖；第24B圖、第25B圖、第26B圖、第27B圖、第28B圖和第29B圖繪示根據本揭露的一些實施例之以第23圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第30圖是根據本揭露的一些實施例中形成半導體裝置的方法的流程圖；第31A圖繪示根據本揭露的一些實施例中處於第30圖之方法的各個階段中的半導體裝置的立體圖；第32A圖、第33A圖、第34A圖、第35A圖、第36A圖和第37A圖繪示根據本揭露的一些實施例中以於第30圖之方法製作的各個階段中的半導體裝置的俯視圖；第31B圖、第32B圖、第33B圖、第34B圖、第35B圖、第36B圖和第37B圖繪示根據本揭露的一些實施例之以第30圖之 方法製作的各個階段中的半導體裝置的剖面圖；第31C圖、第32C圖、第33C圖、第34C圖、第35C圖、第36C圖和第37C圖繪示根據本揭露的一些實施例之以第30圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第36D圖和第37D圖繪示根據本揭露的一些實施例之以第30圖之方法製作的各個階段中的半導體裝置的另一剖面圖；第38圖繪示根據本揭露的一些實施例中電漿工具的示意性側視圖的；以及第39圖繪示與第38圖的電漿工具產生的離子相關聯之示例性離子分佈圖。
以下公開內容提供了用於實現所提供主題的不同特徵的許多不同實施例或示例。以下描述元件和配置的具體示例以簡化本揭露。當然，這些僅僅是示例，而不是限制性的。例如，在以下描述中在第二特徵之上或上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括可以在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種示例中重複參考數字及/或文字。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例及/或配置之間的關係。
此外，本文可以使用空間相對術語，例如「在...下方」、「在...下面」、「低於」、「在...上方」、「高於」 等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在涵蓋使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
如下所討論的鰭式場效應電晶體的鰭片可以透過任何合適的方法圖案化。例如，可以使用一個或多個光微影製程(包括雙圖案化或多圖案化製程)來圖案化鰭片。通常，雙圖案化或多圖案化製程組合光微影和自對準製程，以允許形成具有例如比使用單個、直接光微影製程可獲得的間距更小的間距的圖案。例如，在部分實施例中，在基板上形成犧牲層並使用光微影製程圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。接著去除犧牲層，然後便可以使用剩餘的間隔物來圖案化鰭片。
第1圖繪示根據本揭露的一些實施例中形成半導體裝置的方法M1。第2A圖至第10C圖繪示根據本揭露的一些實施例之第1圖的方法M1的各個階段的各種製程。在各種視圖和說明性實施例中，相同的附圖標記用於表示相同的元件。在第2A圖至第3C圖中，「A」圖(例如，第2A圖和第3A圖)繪示立體圖，「B」圖(例如，第2B圖和第3B圖)繪示沿著與「A」圖中所示的線B-B對應的方向X的剖面圖，「C」圖(例如，第2C圖和第3C圖)繪示沿著與「A」圖中所示的線C-C對應的方向Y的剖面圖。在第4A圖至第10C圖中，「A」圖(例如，第4A圖、第5A圖等)繪示俯視圖，「B」圖(例如，第4B圖和 第5B圖)繪示沿著與「A」圖中所示的線B-B對應的方向X的剖面圖，並且「C」圖(例如，第4C圖和第5C圖)繪示沿著與「A」圖中所示的線C-C對應的方向Y的剖面圖。應當理解，可以在第2A圖至第10C圖所示的製程之前、期間和之後提供額外的步驟，以作為此方法的其他實施例，並且可以替換或消除下面描述的一些步驟。步驟/製程的順序可以是可互換的。
在方法M1的方框S101中，在基板上形成電晶體(例如，鰭式場效應電晶體)和第一層間介電(interlayer dielectric,ILD)層。例如，如第2A圖至第2C所示，示出了具有基板102的半導體晶圓WA，基板102具有一個或多個半導體鰭片104和一個或多個閘極堆疊106。應當理解，出於說明的目的繪示四個半導體鰭片，然而其他實施例可以包括任意數量的半導體鰭片。半導體鰭片104在方向X上延伸並且在方向Z上從基板102突出，而閘極堆疊106在方向Y上延伸。閘極堆疊106延伸跨越半導體鰭片104，從而在基板102上形成鰭式場效應電晶體。
基板102可以包括各種摻雜區域。在一些實施例中，摻雜區域可以摻雜有p型或n型摻雜物。例如，摻雜區域可以摻雜有p型摻雜物(例如，硼或二氟化硼(BF2))；n型摻雜物(例如，磷或砷)；及/或以上之組合。摻雜區域可以用於n型鰭式場效應電晶體，或者可用於p型鰭式場效應電晶體。
在一些實施例中，基板102可以由合適的元素半導體製成，例如矽、鑽石或鍺；合適的合金或化合物半導體，如IV族化合物半導體(矽鍺(SiGe)、碳化矽(SiC)、碳化 矽鍺(SiGeC)、鍺錫(GeSn)、矽錫(SiSn)、矽鍺錫(SiGeSn))、III-V族化合物半導體(如，砷化鎵、砷化鎵銦(InGaAs)、砷化銦、磷化銦、銻化銦、砷磷化鎵或磷化鎵銦)或類似物。此外，基板102可以包括磊晶層(epi-layer)，其可以是應變的以提高性能，及/或可以包括絕緣體上矽(silicon-on-insulator,SOI)結構。
可以使用例如圖案化製程來形成半導體鰭片104，以在基板102中形成溝槽，使得在相鄰的半導體鰭片104之間形成溝槽。隔離區域(例如，淺溝槽隔離(shallow trench isolations,STI)105)設置在基板102上方的溝槽中。在一些實施例中，隔離區域可以相當於隔離絕緣層。隔離絕緣層105可以由合適的介電材料製成，例如氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluorine-doped silicate glass,FSG)、低介電常數介電質(例如，摻雜碳的氧化物)、極低介電常數介電質(例如，摻雜多孔碳的二氧化矽)、聚合物(例如，聚醯亞胺)、以上之組合或類似物。在一些實施例中，隔離絕緣層105透過諸如化學氣相沉積(chemical vapor deposition,CVD)、可流動式化學氣相沉積(flowable chemical vapor deposition,FCVD)或旋塗玻璃製程的製程形成，然而亦可以使用任何可接受的製程。隨後，使用例如回蝕刻製程、化學機械平坦化(chemical mechanical polishing,CMP)等去除在半導體鰭片104的頂面上延伸之部分的隔離絕緣層105。
在一些實施例中，凹陷隔離絕緣層105以暴露半導體鰭片104的頂部，如第2A圖至第2C圖所示。在一些實施例 中，使用單蝕刻製程或多蝕刻製程來使隔離絕緣層105凹陷。在隔離絕緣層105由氧化矽製成的一些實施例中，蝕刻製程可以是例如乾式蝕刻、化學蝕刻或濕式清潔製程。例如，化學蝕刻可以使用含氟化學品，例如稀釋的氫氟酸。
在形成半導體鰭片104之後，形成橫跨在半導體鰭片104上的虛設閘極結構(例如，多晶矽閘極結構)，並且如下面進一步而言描述的將用閘極堆疊106替換虛設閘極結構。在形成虛設閘極結構之後，沿著虛設閘極結構的側壁形成閘極間隔物108。接下來，在半導體鰭片104中形成源極/汲極區域110。源極/汲極區域110的形成包括例如使用合適的蝕刻技術使未被虛設閘極結構和閘極間隔物108覆蓋之部分的半導體鰭片104凹陷，並且從半導體鰭片104的凹陷部分磊晶生長源極/汲極區域110。
在一些實施例中，使半導體鰭片104凹陷可包括乾式蝕刻製程、濕式蝕刻製程或乾式和濕式蝕刻製程的組合。此蝕刻製程可以包括使用虛設閘極結構和閘極間隔物108作為遮罩的反應離子蝕刻(reactive ion etch,RIE)，或者透過任何其他合適的去除製程。在蝕刻製程之後，在一些實施例中，可以執行預清潔製程以用氫氟酸或其他合適的溶液清潔半導體鰭片104中的凹槽。
在一些實施例中，源極/汲極區域110可以使用一個或多個磊晶製程形成，使得矽(Si)特徵、矽鍺(SiGe)特徵、磷酸矽(SiP)特徵、碳化矽(SiC)特徵及/或其他合適的特徵可以在半導體鰭片104上以結晶態形成。在一些實施例 中，源極/汲極區域110的晶格常數不同於半導體鰭片104的晶格常數，因此源極/汲極區域110之間的通道區域可以被源極/汲極區域110應變或應力，以提升半導體裝置的載流子遷移率並增強裝置性能。
形成源極/汲極區域110的磊晶製程包括化學氣相沉積技術(例如，氣相磊晶(vapor-phase epitaxy,VPE)及/或超高真空化學氣相沉積(ultra-high vacuum chemical vapor deposition,UHV-CVD))、分子束磊晶及/或其他合適的製程。磊晶製程可以使用氣態及/或液態前驅物，其與半導體鰭片104的成分(例如，矽、矽鍺、磷酸矽或類似物)相互作用。磊晶源極/汲極區域110可以是原位(in-situ)摻雜的。摻雜物質包括p型摻雜物(例如，硼或二氟化硼(BF2))；n型摻雜物(例如，磷或砷)；及/或其他包括其組合的合適的摻雜物。如果磊晶源極/汲極區域110並未原位摻雜，則執行植入製程以摻雜磊晶源極/汲極區域110。可以執行一個或多個退火製程以活化磊晶源極/汲極區域110。退火製程包括快速熱退火(rapid thermal annealing,RTA)及/或雷射退火製程。
在形成源極/汲極區域110之後，在源極/汲極區域110、虛設閘極結構和閘極間隔物108上方形成第一層間介電層112，然後執行化學機械平坦化製程以去除第一層間介電層112多餘的材料，以暴露虛設閘極結構。在一些實施例中，第一層間介電層112包括氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數介電材料 及/或其他合適的介電材料。低介電常數介電材料的實例包括但不限於氟化二氧化矽玻璃(fluorinated silica glass,FSG)、摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯並環丁烯(bis-benzocyclobutenes,BCB)或聚醯亞胺。可以使用例如化學氣相沉積、原子層沉積、旋塗玻璃(spin-on-glass,SOG)或其他合適的技術來形成第一層間介電層112。在一些實施例中，在形成第一層間介電層112之前，可選地在源極/汲極區域110上形成接觸蝕刻停止層(contact etch stop layer,CESL)，然後在接觸蝕刻停止層上形成第一層間介電層112。接觸蝕刻停止層具有與第一層間介電層112不同的材料。舉例來說，接觸蝕刻停止層包括氮化矽、氮氧化矽或其他合適的材料。可以使用例如電漿增強化學氣相沉積、低壓化學氣相沉積、原子層沉積或其他合適的技術形成接觸蝕刻停止層。
此後，用閘極堆疊106替換虛設閘極結構。閘極替換製程包括例如移除虛設閘極結構以在閘極間隔物108之間形成閘極溝槽，以及在閘極溝槽中形成閘極堆疊106。形成閘極堆疊106的示例性方法可以包括在晶圓WA上方毯覆式形成閘極介電層1062，在毯覆式的閘極介電層1062上方形成一個或多個金屬層1064，以及執行化學機械平坦化製程以去除位於閘極溝槽外部的一個或多個金屬層1064和閘極介電層1062的多餘材料。閘極替換製程的結果為每個閘極堆疊106皆包括閘極介電層1062和由閘極介電層1062環繞的一個或多個金屬層1064。
在一些實施例中，閘極介電層1062可包括例如高 介電常數介電材料，例如金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氧氮化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯或以上之組合。在一些實施例中，閘極介電層1062可以包括二氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鑭(LaO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3,STO)、氧化鋇鈦(BaTiO3,BTO)、氧化鋇鋯(BaZrO)、氧化鉿鑭(HfLaO)、氧化鑭矽(LaSiO)、氧化鋁矽(AlSiO)、氧化鋁(Al2O3)、氮化矽(Si3N4)、氧氮化物(SiON)及以上之組合。在一些實施例中，閘極介電層1062可以具有多層結構，例如一層氧化矽(例如，界面層)和另一層高介電常數材料。
在一些實施例中，金屬層1064是多層結構，包括一個或多個功函數金屬層和由一個或多個功函數金屬層環繞的填充金屬。一個或多個功函數金屬層可包括一種或多種n型功函數金屬及/或一種或多種p型功函數金屬。n型功函數金屬可示例性地包括，但不限於，鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、碳氮化鉭(TaCN)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁(Al)、金屬碳化物(例如，碳化鉿(HfC)、碳化鋯(ZrC)、碳化鈦(TiC)、碳化鋁(AlC))、鋁化物及/或其他合適的材料。p型功函數金屬可示例性地包括但不限於氮化鈦(TiN)、氮化鎢(WN)、鎢(W)、釕(Ru)、鈀(Pd)、鉑(Pt)、鈷(Co)、鎳(Ni)、導電金屬氧化物及/或其他合適的材料。 填充金屬可以示例性地包括，但不限於，鎢、鋁、銅、鎳、鈷、鈦、鉭、氮化鈦、氮化鉭、矽化鎳、矽化鈷、碳化鉭(TaC)、氮矽化鉭(TaSiN)、氮碳化鉭(TaCN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)或其他合適的材料。
返回第1圖，方法M1接著進行到方框S102，在電晶體和第一層間介電層上形成第一蝕刻停止層(etch stop layer,ESL)、第二層間介電層、第二蝕刻停止層、硬遮罩層和三層光罩。參考第3A圖至第3C圖，在方框S102的一些實施例中，在第一層間介電層112和閘極堆疊106上依序形成第一蝕刻停止層114、第二層間介電層116、第二蝕刻停止層118、硬遮罩層120和三層光阻遮罩122。在一些實施例中，第一蝕刻停止層114可以包括氮化物材料，例如氮化矽、氮化鈦或類似物，並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。在一些實施例中，第二層間介電層116可以包括與第一層間介電層112相同的材料，並且可以使用例如化學氣相沉積、原子層沉積、旋塗玻璃或其他合適的技術形成。例如，第二層間介電層116可以包括氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、低介電常數介電材料及/或其他合適的介電材料。低介電常數介電材料的實例包括，但不限於，氟化二氧化矽玻璃(fluorinated silica glass,FSG)、碳摻雜氧化矽、非晶氟化碳、聚對二甲苯、雙苯並環丁烯(bis-benzocyclobutenes,BCB)或聚醯亞胺。第二層間介電層116具有比第一蝕刻停止層114更快的蝕刻速率，使得第 一蝕刻停止層114可以減慢或甚至停止在第二層間介電層116上執行的蝕刻製程。
在一些實施例中，第二蝕刻停止層118可以包括碳化物材料(例如，碳化鎢)並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。在一些實施例中，硬遮罩層120可以包括氧化物材料(例如，氧化矽)，並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。三層光阻遮罩122包括位於硬遮罩層120上方的底層1222，位於底層1222上方的中間層1224，以及位於中間層1224上方的頂層1226。在一些實施例中，底層1222可包括有機材料(例如，旋塗碳(spin-on carbon,SOC)材料或類似物)並且可以使用旋轉塗佈(spin-on coating)、化學氣相沉積、原子層沉積或類似方法形成。中間層1224可以包括無機材料，其可以是氮化物(例如，氮化矽(SiN)、氮化鈦(TiN)、氮化鉭(TaN)或類似物)、氮氧化物(例如，氮氧化矽(SiON))、氧化物(例如，氧化矽)或類似物，且可以使用化學氣相沉積、原子層沉積或類似方法形成。頂層1226可以包括有機材料(例如，光阻材料)並且可以使用旋轉塗佈或類似方法形成。在一些實施例中，中間層1224具有比頂層1226更快的蝕刻速率，並且頂層1226可以做為用於圖案化中間層1224的蝕刻遮罩。在一些實施例中，底層1222具有比中間層1224更快的蝕刻速率，並且中間層1224可以做為用於圖案化底層1222的蝕刻遮罩。
返回第1圖，方法M1接著進行到方框S103，在三 層光阻遮罩的頂層中並且在相應的源極/汲極區域上方形成第一開口。參考第4A圖至第4C圖，在方框S103的一些實施例中，使用合適的光微影技術將三層光阻遮罩122的頂層1226圖案化，以在圖案化的頂層1226'中並且在相應的源極/汲極區域110的垂直上方形成第一開口O11。在頂層1226包括光阻材料的一些實施例中，光阻材料被照射(曝光)並顯影以去除部分的光阻材料。例如，光罩或倍縮式光罩(reticle)(未示出)可以設置在頂部光阻層1226上，然後可以將其暴露於輻射束，其可以是紫外線(ultraviolet,UV)或準分子雷射(excimer laser)(例如，氪氟化物(Krypton Fluoride,KrF)準分子雷射或氬氟化物(Argon Fluoride,ArF)準分子雷射)。可以使用浸潤式微影(immersion lithography)系統來執行頂部光阻層1226的曝光，以增加解析度並降低可實現的最小間距。可以執行烘烤或固化操作以硬化頂部光阻層1226，並且可以使用顯影劑並根據是使用正型或負型光阻來去除頂部光阻層1226的曝光或未曝光的部分。因此，可以在圖案化的頂部光阻層1226'中形成如第4A圖至第4C圖中所示的第一開口O11。
圖案化的頂層1226'中的這些第一開口O11用於限定源極/汲極接觸開口的圖案，其將在以下步驟中形成在第一層間介電層112中。如第4A圖所示，每個第一開口O11在方向Y上具有長度L11並且在方向X上具有寬度W11，並且長度L11大於寬度W11。因此，隨後形成的源極/汲極接觸開口在方向Y上的長度將大於在方向X上的寬度，這將導致源極/汲極接觸面積增加，同時防止源極/汲極接觸接觸閘極堆疊106，其將在下 面進一步而言討論。在一些實施例中，寬度W11大於約10奈米(nm)。如果寬度W11小於約10奈米，則後續使用定向離子的定向沉積及/或定向蝕刻的結果可能會不令人滿意。
返回第1圖，方法M1接著進行到方框S104，使用三層光阻遮罩作為蝕刻遮罩來圖案化硬遮罩層，以形成穿過硬遮罩層和三層光阻遮罩的底層的第二開口。參考第5A圖至第5C圖，在方框S104的一些實施例中，對硬遮罩層120執行圖案化製程，以將圖案化的頂部光阻層1226'中的第一開口O11的圖案轉移到硬遮罩層120，從而產生在硬遮罩層120'中的第二開口O12。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中三層光阻遮罩122用作蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗三層光阻遮罩122之圖案化的頂層1226'和中間層1224，並且在圖案化製程之後可以保留部分的底層1222。如此一來，圖案化製程亦在圖案化的硬遮罩層120'上方產生圖案化的底層1222'。在一些實施例中，圖案化的底層1222'和圖案化的硬遮罩層120'的組合的厚度在約20奈米至約150奈米的範圍內。如果圖案化的底層1222'和圖案化的硬遮罩層120'的組合的厚度在此範圍之外，則後續使用定向沉積及/或定向蝕刻的結果可能會不令人滿意。
因為使用圖案化的頂部光阻層1226'(如第4A圖所示)作為蝕刻遮罩執行圖案化製程，所以圖案化的底層1222'和圖案化的硬遮罩層120'繼承頂部光阻層1226中的圖案。如此一來，延伸穿過圖案化的底層1222'和圖案化的硬遮罩層120 的第二開口O12可以具有與相應之圖案化的頂部光阻層1226'中的第一開口O11實質上相同的形狀、尺寸和間隔。例如，每個第二開口O12在方向Y上具有長度L12並且在方向X上具有寬度W12，並且長度L12大於寬度W12。垂直地在相應的源極/汲極區域110上方的第二開口O12的圖案可以在以下步驟中轉移到下面的第一層間介電層112，因此第二開口O12可以用於限定在第一層間介電層112中的源極/汲極接觸開口的圖案。如此一來，隨後形成的源極/汲極接觸開口在方向Y上的長度將大於在方向X上的寬度。
第二開口O12在方向Y上的長度L12與源極/汲極接觸面積正相關。換句話說，第二開口O12的長度L12越長，源極/汲極接觸面積越大。因此，可以使用一個或多個橫向蝕刻製程來在方向Y上延長第二開口O12。然而，如果圖案化的底層1222'和圖案化的硬遮罩層120'經歷一個或多個橫向蝕刻製程，則第二開口O12將在方向X和方向Y上不可避免地延長，這將導致第二開口O12的寬度W12增加，也可能在將延長的第二開口O12的圖案轉移到第一層間介電層112期間對沿方向X配置的閘極堆疊106造成損壞。因此，在本揭露的一些實施例中，在晶圓WA上進行在方向X上比在方向Y上具有更快沉積速率的定向沉積製程(方法M1的方框S105)，接著是進行在方向Y上比在方向X上具有更快蝕刻速率的定向蝕刻製程(方法M1的方框S106)。以這種方式，第二開口O12可以在方向Y上延長但實質上不在方向X上延長(請參考以下更詳細的描述)。
返回第1圖，方法M1接著進行到方框S105，在第 二開口的第一側壁上形成保護層。參考第6A圖至第6C圖，在方框S105的一些實施例中，執行定向沉積製程以在沿方向Y上延伸之第二開口O12'的第一側壁O121上形成保護層124，並且實質上不在沿方向X延伸之第二開口O12'的第二側壁O122上形成保護層124。使用從電漿提取的定向離子執行定向沉積製程，並且相對於晶片表面的垂線以非零角度引導到晶圓WA(請參考以下更詳細的描述)。
第38圖繪示根據本揭露的一些實施例中能夠執行定向沉積製程和定向蝕刻製程的電漿工具900的示意性側視圖的。電漿工具900包括電漿源902，電漿源902包括電漿腔體904以容納電漿906。電漿腔體904可以產生電漿906，然而應當理解，當提供給電漿腔體904電源和適當的氣態物質時，會產生電漿906。氣體源914連接到電漿源902，更具體地連接到電漿腔體904，以提供用於產生電漿906的氣態物質。在一些實施例中，氣體源914可代表多個獨立的氣體源。
電漿源902或電漿工具900的其他元件也可以連接到幫浦(未示出)，例如渦輪幫浦。產生電漿906的電漿源902可以是例如射頻電漿源、感應耦合電漿(inductively-coupled plasma,ICP)源、電容耦合電漿(capacitively-coupled plasma,CCP)源、間接加熱陰極(indirectly heated cathode,IHC)或其他合適的電漿源。在一些實施例中，電漿源902是射頻電漿源，其具有電源908和射頻電感器912以產生感應耦合電漿。在一些實施例中，外殼910包圍電漿源902。
與電漿腔體904相鄰的是製程腔體916，其在基板處理期間容納晶圓WA。提供提取板920以從電漿906提取離子922a和離子922b並將離子922a和離子922b引導到晶圓WA，其中離子922a和離子922b具有不同的軌跡。進一步而言，提取板920具有提取孔930，其產生相對於晶圓WA的平面WAP(即，晶圓WA的頂面)的垂直線917形成入射角θ的離子922a和離子922b。以這種方式，提取板920可以產生離子分佈921(如第39圖所示)，其具有以零度為中心的入射角的雙峰分佈(bimodal distribution)，其中兩個峰(峰923和峰925)位於零度之相對的兩側。製程腔體916包括平臺926，平臺926被配置為支撐晶圓WA。平臺926可以連接到驅動機構927，使得平臺926可以沿方向X、方向Y和方向Z中的一個或多個方向移動，並且繞支撐平臺926的在方向Z上延伸的軸929旋轉。在一些實施例中，平臺926可以在方向X及/或方向Y上移動，使得晶圓WA相對於提取孔930進行掃描。在一些實施例中，提取孔930可以是延伸的提取孔，其在相對於方向X的方向Y上具有較長的尺寸。在此配置中，可以沿著方向X掃描晶圓WA，以便將整個晶圓WA暴露於從電漿906提取的離子922a和離子922b。在其他實施例中，提取孔可以具有不同的形狀，或者提取板可包括多個提取孔。
如第38圖所示，提取板920與提取孔930的定位可以產生具有曲率的電漿鞘邊界(plasma sheath boundary)932。在所描繪的實施例中，電漿鞘邊界932具有相對於晶圓WA的平面WAP(即，晶圓WA的頂面)與相對於提取板920的 平面936的凹形形狀。此曲率導致在電漿鞘邊界932處從電漿906提取離子922a和離子922b，其中離子軌跡可能偏離相對於晶圓WA的平面WAP之垂直入射。透過改變電漿工具900的電漿製程條件，可以改變電漿鞘邊界932的形狀和曲率，從而導致對離子軌跡的控制。這可以允許控制離子相對於待處理之晶圓WA上的特徵(例如，第5A圖至第5C圖所示之圖案化的硬遮罩層120'和圖案化的底層1222'中的第二開口O12)的方向性或入射角。
如第38圖所示，可以向從電漿906提取的離子922a和離子922b提供特定的離子方向。離子922a和離子922b的方向性(例如，離子922a和離子922b相對於參考方向(例如，晶圓WA的垂直線)的入射角)可以透過使用諸如提取孔930的寬度、來自電漿源的射頻功率(即，電源908和射頻電感器912的組合)、來自氣體源914之氣體的氣體壓力、在電漿腔體904和晶圓WA之間施加的擷取電壓(例如，來自脈衝直流電偏壓源938的電壓)等等的參數來控制。離子可以以這樣的方式控制，使得離子軌跡在第38圖的方向X和方向Z上延伸，而實質上不在方向Y上延伸。這種離子方向性的控制因此有助於選擇性地處理(例如，形成聚合物或者蝕刻)晶圓WA上所需處理的表面，而實質上不處理其他表面。
返回到第6A圖至第6C圖，可以使用定向離子(例如，如第38圖中所示的離子922a和離子922b)來執行定向沉積製程，從而導致在方向X上比在方向Y上具有更快的沉積速率，使得如第6A圖所示，方向Y側壁O121可以比方向X側壁 O122有更多的聚合物沉積。進一步而言，離子可以被引導到第二開口O12'的第一側壁O121，而實質上不被引導到第二開口O12'的第二側壁O122。例如，方向X上的沉積速率與方向Y上的沉積速率的比例在約10：1至約30：1的範圍內。在一些實施例中，選擇製程條件使得由離子產生的聚合現象較由離子引起的蝕刻現象佔主導性，使得離子922a和離子922b指向第二開口O12'的第一側壁O121但實質上不指向第二開口O12'的第二側壁O122處，這將導致聚合物沉積在第一側壁O121上，但實質上不沉積在第二側壁O122上。這些沉積的聚合物可稱為保護層(或聚合物層)124。
在一些實施例中，定向沉積製程的執行可以使用包括甲烷(CH4)、四氯化矽(SiCl4)、氧氣(O2)、氮氣(N2)、溴化氫(HBr)、三氯化硼(BCl3)或以上之組合的氣體，其中使用的製程氣體其壓力在約0.1mTorr至約20mTorr的範圍內，射頻功率在約100W至約2000W的範圍內，偏壓為約0至約5kV，體積流速在約1sccm至約100sccm範圍內。如果製程條件超出上述選定範圍，則定向沉積現象可能會不令人滿意。在使用包括甲烷(CH4)的氣體進行定向沉積製程的一些實施例中，所得的保護層124包括含碳聚合物。在使用包括四氯化矽(SiCl4)、三氯化硼(BCl3)或以上之組合的氣體進行定向沉積製程的一些實施例中，所得的保護層124包括含氯聚合物。在使用包括溴化氫(HBr)的氣體進行定向沉積製程的一些實施例中，所得的保護層124包括含溴聚合物。
由於定向沉積，第二開口O12'在方向Y上的長度 L12'保持與第二開口O12的長度L12實質上相同(如第5A圖所示)，但第二開口O12'在方向X上的寬度W12'小於第二開口O12的寬度W12。定向沉積之後第二開口O12'的寬度W12'與定向沉積之前第二開口O12的寬度W12之間的差異實質上是保護層124的厚度的兩倍。在一些實施例中，定向沉積導致在圖案化的底層1222'的頂面上方沉積聚合物，使得保護層124在圖案化的底層1222'的頂面上延伸。在一些實施例中，由於定向離子的傾斜軌跡造成的遮蔽效應(shadowing effect)，第二開口O12'底部的第二蝕刻停止層118可能不受保護層124(即，聚合物)的覆蓋。
返回第1圖，方法M1然後進行到方框S106，蝕刻第二開口的第二側壁以延長第二開口。在方框S106的一些實施例中，在第二開口O12'的第二側壁O122上執行定向蝕刻製程，從而產生如第7A圖至第7C圖所示之延長的開口O12"。使用定向離子執行定向蝕刻製程。例如，可以使用如第38圖所示的電漿工具900來執行定向蝕刻製程(請參考下面詳細的描述)。
在電漿工具900中對晶圓WA執行定向沉積製程之後，晶圓WA可繞方向Z軸929旋轉約88度至約92度(例如，約90度)。以這種方式，第二開口O12'的第二側壁O122可以在第38圖中的方向X上排列。在旋轉晶圓WA之後，可以提取離子922a和離子922b並將其引導到晶圓WA。因為離子922a和離子922b的軌跡在第38圖中沿方向X和方向Z延伸但實質上不沿方向Y延伸，所以離子922a和離子922b可以指向第二開口 O12'的第二側壁O122，而實質上不指向沿著第二開口O12'的第一側壁O121的保護層124。在一些實施例中，選擇製程條件使得由離子引起的蝕刻現象較由離子引起的聚合現象佔主導性。因此，離子922a和離子922b可用於執行定向蝕刻製程，此定向蝕刻製程在第38圖中在方向X上具有比在方向Y上更快的蝕刻速率。例如，在方向X上的蝕刻速率與在方向Y上的蝕刻速率的比例在約10：1至約30：1的範圍內。因此，離子922a和離子922b可以指向第二開口O12'的第二側壁O122，但實質上不指向第二開口O12'的第一側壁O121，因此導致蝕刻第二側壁O122，但實質上不蝕刻沿著第一側壁O121的保護層124。以這種方式，定向蝕刻製程可以透過蝕刻第二側壁O122而實質上不蝕刻第一側壁O121來延長第二開口O12'，從而產生如第7A圖至第7C圖所示之延長的開口O12"。
在一些實施例中，保護層124對定向蝕刻製程的抗蝕刻性高於圖案化的底層1222'和圖案化的硬遮罩層120'的抗蝕刻性，使得保護層124可以保護第一側壁O121免受定向蝕刻製程。在一些實施例中，可以使用包括氟甲烷(CH3F)、三氟甲烷(CHF3)、甲烷(CH4)、四氟化碳(CF4)、二氟乙炔(C2F2)、二氧化硫(SO2)、六氟化硫(SF6)、氧氣(O2)、氮氣(N2)、三氟化氮(NF3)、氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、溴化氫(HBr)、氦(He)、氬(Ar)、氪(Kr)或以上之組合的氣體來執行定向蝕刻製程，其中使用的製程氣體其壓力在約0.1mTorr至約10mTorr的範圍內，射頻功率在約100W至約2000W的範圍 內，偏壓在約0至約10kV的範圍內，氣體流速在約1sccm至約100sccm的範圍內。如果製程條件超出所選範圍，則定向蝕刻現象可能會不令人滿意。定向蝕刻製程的製程氣體及/或其他製程條件不同於定向沉積製程的製程氣體及/或其他製程條件。
參照第7A圖，由於定向蝕刻，延長的開口O12'的長度L12"大於第二開口O12'的長度L12'(如第6A圖所示)，但是延長的開口O12"的寬度W12"保持與第二開口O12'的寬度W12'實質上相同。因為延長的開口O12"具有增加的長度，所以隨後形成之繼承延長的開口O12"的圖案的源極/汲極接觸可以在方向Y上具有增加的長度，從而導致提升的源極/汲極接觸面積。此外，因為延長製程不會增加開口O12'的寬度，所以隨後形成之繼承延長的開口O12"的圖案的源極/汲極接觸將與閘極堆疊106分離，從而防止源極/汲極接觸和閘極堆疊106之間不想要的短路。所得的長度L12"與所得的寬度W12"的示例性比例在約2.7：1至約4.6：1的範圍內，其高於第4A圖所示之圖案化的光阻層1226'的長度L11和寬度W11的比例。
在一些實施例中，可以利用方框S105的定向沉積製程原位執行方框S106的定向蝕刻製程，這將防止晶圓WA的污染。如本文所用，術語「原位」用於描述在裝置或基板仍保留在製程系統(例如，包括晶片裝載/卸載腔體(load lock chamber)、晶片傳送腔體(transfer chamber)、處理腔體或任何其他流體耦合腔體(fluidly coupled chamber))內時執行的製程，例如，製程系統允許基板保持在真空條件下。因此，術語「原位」通常也可用於表示在不暴露於外部環境(例 如，製程系統外部)的情況下處理裝置或基板的製程。例如，如第38圖所示，在電漿工具900中進行方框S105的定向沉積製成，然後使用驅動機構927使電漿工具900中的晶圓WA繞軸929旋轉。之後，在電漿工具900中執行方框S106的定向蝕刻製程。以這種方式，從方框S105到方框S106便不會發生破真空。
返回第1圖，方法M1然後進行到方框S107，將延長的第二開口的圖案轉移到下面的層以形成源極/汲極接觸開口。參考第8A圖至第8C圖，在方框S104的一些實施例中，對在第二蝕刻停止層118、第二層間介電層116、第一蝕刻停止層114和第一層間介電層112執行圖案化製程，以將延長的開口O12"的圖案轉移到這些層，以在這些層中形成源極/汲極接觸開口O13並暴露源極/汲極區域110。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中保護層124、圖案化的底層1222'和圖案化的硬遮罩層120'的組合作為蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能會消耗保護層124、圖案化的底層1222'和圖案化的硬遮罩層120'。在一些實施例中，可以使用合適的蝕刻劑去除保護層124、圖案化的底層1222'和圖案化的硬遮罩層120'的剩餘部分。
由於圖案化製程，源極/汲極接觸開口O13繼承了延長的開口O12"的圖案(如第7A圖至第7C圖所示)。進一步而言，源極/汲極接觸開口O13的長度L13與延長的開口O12的長度L12"實質上相同，並且源極/汲極接觸開口O13的寬度 W13與延長的開口O12"的寬度W12"實質上相同。如第8B圖所示，控制源極/汲極接觸開口O13的寬度W13，使得沿著方向X配置在源極/汲極接觸開口O13的相對側上的閘極堆疊106不會被源極/汲極接觸開口O13暴露。這將有利於防止由圖案化製程中使用的蝕刻劑造成的閘極堆疊106的損壞。
返回第1圖，方法M1然後進行到方框S108，其中使用導電材料填滿源極/汲極接觸開口。參考第9A圖至第9C圖，在方框S108的一些實施例中，一個或多個導電材料126沉積在晶圓WA上並且過填充源極/汲極接觸開口O13。一種或多種導電材料126包括，例如，任何合適的金屬(例如，鈷(Co)、鎢(W)、鈦(Ti)、鉭(Ta)、銅(Cu)、鋁(Al)及/或鎳(Ni)及/或鈦(Ti)或鉭(Ta)的氮化物)。
返回第1圖，方法M1然後進行到方框S109，其中平坦化導電材料以形成源極/汲極接觸。參考第10A圖至第10C圖，在方框S109的一些實施例中，執行化學機械平坦化製程以去除源極/汲極接觸開口O13外部的多餘導電材料126，直到到達第二層間介電層116。源極/汲極接觸開口O13中剩餘的導電材料126可以作為與相應的源極/汲極區域110接觸的源極/汲極接觸128。
因為源極/汲極接觸開口O13填充有源極/汲極接觸128，所以源極/汲極接觸128繼承源極/汲極接觸開口O13的圖案(如第8A圖至第8C圖所示)。進一步而言，源極/汲極接觸128的長度L14與源極/汲極接觸開口O13的長度L13實質上相同，並且源極/汲極接觸128的寬度W14與源極/汲極接觸開 口O13的寬度W13實質上相同。控制源極/汲極接觸128的寬度W14，使得源極/汲極接觸128與閘極堆疊106分離，並且控制源極/汲極接觸128的長度L14，使得源極/汲極接觸128和源極/汲極區域110之間的接觸面積可以增加。
用於形成延長的源極/汲極接觸所使用之如上所述的定向沉積製程和定向蝕刻製程亦可用於形成其他延長的特徵。例如，請參考第11A圖和第11B圖，其繪示方法M2，其中包括使用如上所述的定向沉積製程和定向蝕刻製程形成延長的閘極接觸和延長的源極/汲極通孔。第12A圖至第22D圖繪示根據本揭露的一些實施例之第11A圖和第11B圖的方法M2的各個階段的各種製程。在各種視圖和說明性實施例中，相同的附圖標記用於表示相同的元件。在第12A圖至第22D圖中，「A」圖(例如，第12A圖、第13A圖等)繪示俯視圖，「B」圖(例如，第12B圖、第13B圖等)繪示沿著對應於「A」圖中所示的線B-B的方向X的剖面圖，「C」圖(例如，第12C圖、第13C圖等)繪示沿著對應於「A」中所示的線C-C的方向Y的剖面圖，「D」圖(例如，第17D圖、第21D圖等)繪示沿著對應於「A」圖中所示的線D-D的方向Y的剖面圖。應當理解，可以在第12A圖至第22D圖所示的製程之前、期間和之後提供額外的步驟，並且可以替換或消除下面描述的一些步驟以作為對於此方法的其他實施例。步驟/製程的順序可以是可互換的。
如第12A圖至第12C圖所示，半導體晶圓WA2在許多方面實質上類似於半導體晶圓WA，並且包括基板202、半導體鰭片204、淺溝槽隔離205、具有閘極介電層2062和金屬 層2064的閘極堆疊206、閘極間隔物208、源極/汲極區域210、第一層間介電層212、第一蝕刻停止層214和第二層間介電層216，每個實質上如上所述相對於基板102、半導體鰭片104、淺溝槽隔離105、具有閘極介電層1062和金屬層1064的閘極堆疊106、閘極間隔物108、源極/汲極區域110、第一層間介電層112、第一蝕刻停止層114和第二層間介電層116。半導體晶圓WA2還包括源極/汲極接觸228。在一些實施例中，使用如上關於源極/汲極接觸128所述之涉及定向沉積製程和定向蝕刻製程的延長製程形成源極/汲極接觸228。在一些其他實施例中，在不使用定向沉積製程和定向蝕刻製程的情況下形成源極/汲極接觸228，因此可以具有與源極/汲極接觸128不同的形狀。
在方框S201中，使用合適的沉積技術依序在源極/汲極接觸228和第二層間介電層216上形成蝕刻停止層230和第三層間介電層232以及第一三層光阻遮罩234。在一些實施例中，蝕刻停止層230可以包括氮化物材料(例如，氮化矽、氮化鈦或類似物)並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。第三層間介電層232可以使用例如化學氣相沉積、原子層沉積、旋塗玻璃(spin-on-glass,SOG)或其他合適的技術形成，並且包括與第一層間介電層212及/或第二層間介電層216相同的材料，因此，為簡潔起見，在此不再重複關於第三層間介電層232的描述。第一三層光阻遮罩234包括底層2342、中間層2344和頂層2346，分別類似於先前關於第3A圖至第3C圖討論之三層光阻遮罩122的底層1222、中間層1224和頂層1226。因此，為了簡潔起見，在此不再重複 關於底層2342、中間層2344和頂層2346的描述。
在方框S202中，在頂層2346中和在閘極堆疊206上方形成第一開口O21。第一開口O21的形成包括曝光頂層2346並顯影頂層2346以移除部分的頂層(如前面參考第4A圖至第4C圖所討論的)。頂部光阻層2346中的第一開口O21用於限定在以下步驟中將形成在第二層間介電層216中的閘極接觸開口的圖案。如第12A圖所示，第一開口O21在方向Y上具有長度L21並且在方向X上具有寬度W21，並且長度L21大於寬度W21。因此，隨後形成的閘極接觸開口在方向Y上的長度將大於在方向X上的寬度，這將導致閘極接觸面積的增加，同時防止閘極接觸接觸源極/汲極接觸228，這將在下面進行更詳細地討論。
返回第11A圖，方法M2接著進行到方框S203，使用第一三層光阻遮罩作為蝕刻遮罩來圖案化第三層間介電層以形成第二開口。參考第13A圖至第13C圖，在方框S203的一些實施例中，對第三層間介電層232執行圖案化製程，以將圖案化的頂部光阻層2346中的第一開口O21的圖案轉移至第三層間介電層232，從而產生在第三層間介電層232'中的第二開口O22。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中三層光阻遮罩234作為蝕刻遮罩。一個或多個蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗光阻遮罩234之圖案化的頂層2346和中間層2344，並且在圖案化製程之後可以保留部分的底層2342。以這種方式，圖案化製程也在圖案化的 層間介電層232'上產生圖案化的底層2342'。
圖案化的底層2342'和圖案化的層間介電層232'繼承頂部光阻層2346中的圖案，因此第二開口O22具有與在圖案化的頂部光阻層2346中的第一開口O21實質上相同的形狀、尺寸和位置。例如，第二開口O22在方向Y上具有長度L22，在方向X上具有寬度W22，並且長度L22大於寬度W22。垂直在閘極堆疊206上方的第二開口O22的圖案可以在以下步驟中轉移到下面的第二層間介電層216，因此第二開口O22可以用於限定第二層間介電層216中的閘極接觸開口的圖案。以這種方式，隨後形成之閘極接觸開口在方向Y上的長度將大於在方向X上的寬度。
第二開口O22在方向Y上的長度L22與閘極接觸面積正相關。換句話說，第二開口O22的長度L22越大，閘極接觸面積越大。因此，可以使用一個或多個橫向蝕刻製程來在方向Y上延長第二開口O22。然而，如果圖案化的底層2342'和第三層間介電層232'經歷一個或多個橫向蝕刻製程，則第二開口O22在方向X和方向Y上將不可避免地皆延長，這將導致第二開口O22的寬度W22的增加，其在將延長的第二開口O22的圖案轉移到第二層間介電層216的製程中，可能會對沿方向X配置的源極/汲極接觸228造成損壞。因此，在本揭露的一些實施例中，在晶圓WA2上執行在方向X上具有比在方向Y上更快的沉積速率的定向沉積製程(方法M2的方框S204)，接著執行在方向Y上具有比在方向X上更快的蝕刻速率的定向蝕刻製程(方法M2的方框S205)。以這種方式，第二開口O22可以 在方向Y上延長但實質上不在方向X上延長(請參考以下更詳細的描述)。
參考第14A圖至第14C圖，在方框S204的一些實施例中，執行定向沉積製程以在沿方向Y延伸之第二開口O22'的第一側壁O221上形成保護層236，並且實質上不在沿方向X延伸之第二開口O22'的第二側壁O222上形成保護層236。使用定向離子進行定向沉積製程，從而在方向X上產生比在方向Y上更快的沉積速率，使得如第14A圖中所示的方向Y側壁O221可以比如第14A圖中所示的方向X側壁O222沉積更多聚合物(例如，含碳聚合物、含氯聚合物及/或含溴聚合物)。在一些實施例中，方向X上的沉積速率與方向Y上的沉積速率的比例在約10：1至約30：1的範圍內。
可以使用例如如第38圖所示的電漿工具900來執行定向沉積製程。進一步而言，可以提取離子922a和離子922b並將其引導到晶圓WA2。如前所述，在第38圖中，因為離子922a和離子922b的軌跡可以被控制為在方向X和方向Z上延伸，而實質上不在方向Y上延伸，所以離子922a和離子922b可以指向第一側壁O221，而實質上不指向第二側壁O222。在一些實施例中，選擇製程條件使得由離子引起的聚合現象較由離子引起的蝕刻現象佔主導性，使得離子922a和離子922b指向第二開口O22'的第一側壁O221而實質上不指向第二開口O22'的第二側壁O222，因而導致聚合物沉積在第一側壁O221上，但實質上不會沉積在第二側壁O222上。這些沉積的聚合物可以稱為保護層(或聚合物層)236。在一些實施例中，定向沉 積製程的製程條件類似於先前關於第6A圖至第6C圖所討論的定向沉積製程的製程條件，因此，為簡潔起見，在此不再重複。
由於定向沉積，第二開口O22'在方向Y上的長度L22'保持與第二開口O22的長度L22(如第13A圖所示)實質上相同，並且第二開口O22'在方向X上的寬度W22'小於第二開口O22的寬度W22。定向沉積之後第二開口O22'的寬度W22'與定向沉積之前第二開口O22的寬度W22之間的差異實質上是保護層236的厚度的兩倍。在一些實施例中，定向沉積導致聚合物沉積在圖案化的底層2342'的頂面上方，使得保護層236在圖案化的底層2342'的頂面上延伸。在一些實施例中，由於定向離子的傾斜軌跡導致的遮蔽效應，第二開口O22'底部的蝕刻停止層230可能不受保護層236(即，聚合物)的覆蓋。
返回第11A圖，方法M2接著進行到方框S205，蝕刻第二開口的第二側壁以延長第二開口。在方框S205的一些實施例中，在第二開口O22'的第二側壁O222上執行定向蝕刻製程，從而產生如第15A圖至第15C圖所示之延長的開口O12"。使用定向離子執行定向蝕刻製程。例如，如下面詳細描述的，可以使用如第38圖所示的電漿工具900來執行定向蝕刻製程。
在電漿工具900中對晶圓WA2執行定向沉積製程之後，晶圓WA2可繞方向Z軸929旋轉約88度至約92度(例如，約90度)。以這種方式，第二開口O22'的第二側壁O222可以在第38圖中的方向X上排列。在旋轉晶圓WA之後，可以提取離子922a和離子922b並將其引導到晶圓WA2。因為離子922a 和離子922b的軌跡在第38圖中沿方向X和方向Z延伸但實質上不沿方向Y延伸，所以離子922a和離子922b可以指向第二開口O22'的第二側壁O222，而實質上不指向沿第二開口O22'的第一側壁O221的保護層236。在一些實施例中，選擇製程條件使得由離子引起的蝕刻現象較由離子引起的聚合現象佔主導性。因此，離子922a和離子922b可用於執行定向蝕刻製程，此定向蝕刻製程在第38圖中在方向X上具有比在方向Y上更快的蝕刻速率。例如，在方向X上的蝕刻速率與在方向Y上的蝕刻速率的比例在約10：1至約30：1的範圍內。進一步而言，離子922a和離子922b可以指向第二開口O12'的第二側壁O222但是實質上不指向第二開口O12'的第一側壁O221，因此導致蝕刻第二側壁O222，而實質上不蝕刻沿第一側壁O221的保護層236。以這種方式，定向蝕刻製程可以透過蝕刻第二側壁O222而實質上不蝕刻第一側壁O221來延長第二開口O22'，從而產生如第15A圖至第15C圖所示之延長的開口O12"。在一些實施例中，定向蝕刻製程的製程條件類似於先前關於第7A圖至第7C圖討論的定向蝕刻製程的製程條件，因此，為簡潔起見，在此不再重複。
參見第15A圖，作為定向蝕刻的結果，延長的開口O22"的長度L22"大於第二開口O22'的長度L22'(如第14A圖所示)，並且，延長的開口O22"的寬度W22"與第二開口O22'的寬度W22'實質上相同。因為延長的開口O22"具有增加的長度，所以隨後形成之繼承延長的開口O22"的圖案的閘極接觸可以在方向Y上具有增加的長度，從而導致閘極接觸面積的提 升。此外，因為延長製程不會增加開口O22'的寬度，所以隨後形成之繼承延長的開口O22"的圖案的閘極接觸將與源極/汲極接觸228分離，從而防止閘極接觸和源極/汲極接觸228之間不希望的短路。所得的長度L22"與所得的寬度W22"的示例比例在約2.7：1至約4.6：1的範圍內。在一些實施例中，可以利用方框S204的定向沉積製程原位執行方框S205的定向蝕刻製程，以防止晶圓WA2的污染。
返回第11A圖，方法M2然後進行到方框S206，將延長的開口的圖案轉移到下面的層以形成閘極接觸開口。參考第16A圖至第16C圖，在方框S206的一些實施例中，對蝕刻停止層230、第二層間介電層216和第一蝕刻停止層114執行圖案化製程，以將延長的開口O22"的圖案轉移到這些層，以在這些層中產生閘極接觸開口O23並暴露閘極金屬層2064。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中使用保護層236、圖案化的底層2342'和圖案化的層間介電層232'的組合作為蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗圖案化的底層2342'。在一些實施例中，可以使用合適的蝕刻劑去除圖案化的底層2342'的剩餘部分。
作為圖案化製程的結果，閘極接觸開口O23繼承了延長的開口O22"的圖案(如第15A圖至第15C圖所示)。進一步而言，閘極接觸開口O23的長度L23與延長的開口O22"的長度L22"實質上相同，並且閘極接觸開口O23的寬度W23與延長的開口O22"的寬度W22"實質上相同。如第16B圖所 示，控制閘極接觸開口O23的寬度W23，使得沿方向X配置在閘極接觸開口O23的相對側上的源極/汲極接觸228不會被閘極接觸開口O23暴露。這將防止源極/汲極接觸228免於受到由圖案化製程中使用的蝕刻劑而引起的損壞。
在一些實施例中，圖案化的第三層間介電層232'保留在蝕刻停止層230上方，部分的保護層236保留在沿方向Y延伸之閘極接觸開口O23的第一側壁O231，並且沿方向X延伸的閘極接觸開口O23的第二側壁O232並沒有被保護層236覆蓋。
返回第11B圖，方法M2接著進行到方框S207，形成第二三層光阻遮罩以過填充閘極接觸開口。參考第17A圖至第17D圖，在晶圓WA2上形成第二三層光阻遮罩238，使得閘極接觸開口O23被第二三層光阻遮罩238的底層2382過填充。第二三層光阻遮罩238包括底層2382、中間層2384和頂層2386，其分別類似於先前關於第3A圖至第3C圖所討論的三層光阻遮罩122的底層1222、中間層1224和頂層1226。因此，為了簡潔起見，不再重複關於底層2382、中間層2384和頂層2386的描述。
在方框S208中，在頂層2386中並且在源極/汲極接觸228上方形成第三開口O31。第三開口O31的形成包括曝光頂層2386並使頂層2386顯影以移除部分的頂層2386，如先前關於第4A圖至第4C圖所討論。在頂部光阻層2386中的第三開口O31用於定義在後續步驟中將在圖案化的第三層間介電層232'中形成之源極/汲極通孔開口的圖案。如第17A圖所示，每 個第三開口O31在方向Y上具有長度L31並且在方向X上具有寬度W31，並且長度L31大於寬度W31。因此，隨後形成的源極/汲極通孔開口在方向Y上的長度將大於在方向X上的寬度，這將導致源極/汲極通孔與源極/汲極接觸之間的接觸面積增加，同時防止接觸隨後將形成在閘極接觸開口O23中的閘極接觸，這將在下面更詳細地討論。
返回第11B圖，方法M2接著進行到方框S209，使用第二三層光阻遮罩作為蝕刻遮罩來圖案化第三層間介電層以形成第四開口。參考第18A圖至第18C圖，在方框S203的一些實施例中，對第三層間介電層232'執行圖案化製程，以將圖案化的頂部光阻層2386中的第三開口O31的圖案轉移到第三層間介電層232'中，從而在第三層間介電層232"中產生第四開口O32。值得注意的是，第三層間介電層232'經歷兩個各別的圖案化製程，其中先前的圖案化製程用於形成閘極接觸開口，並且後面的圖案化製程用於形成源極/汲極通孔開口。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中第二三層光阻遮罩238用作蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可以消耗圖案化的頂層2386、光阻遮罩238的中間層2384，並且在圖案化製程之後可以保留部分的底層2382。以這種方式，圖案化製程還在圖案化的層間介電層232"上方產生圖案化的底層2382'。
圖案化的底層2382'和圖案化的層間介電層232"繼承頂部光阻層2386中的圖案，因此第四開口O32與在圖案化 的頂部光阻層2386中的第三開口O31實質上具有相同的形狀、尺寸和位置。例如，第四開口O32在方向Y上具有長度L32並且在方向X上具有寬度W32，並且長度L32大於寬度W32。垂直在源極/汲極接觸228上方的第四開口O32的圖案可以在以下步驟中轉移到下面的蝕刻停止層230，因此第四開口O32可以用於定義源極/汲極通孔開口的圖案。以這種方式，隨後形成的源極/汲極通孔開口在方向Y上的長度將大於在方向X上的寬度。
第四開口O32在方向Y上的長度L32與隨後形成的源極/汲極通孔與源極/汲極接觸228之間的接觸面積成正相關。換句話說，第四開口O32的長度L32越大，隨後形成的源極/汲極通孔與源極/汲極接觸228之間的接觸面積也越大。因此，可以使用一個或多個橫向蝕刻製程以在方向Y上延長第四開口O32。然而，如果圖案化的底層2382'和圖案化的第三層間介電層232"經歷一個或多個橫向蝕刻製程，則第四開口O32將不可避免地在方向X和方向Y上延長，這將導致第四開口O32的寬度W32增加，這又可能導致隨後形成在閘極接觸開口O23中的源極/汲極通孔和閘極接觸之間的不希望的短路。因此，在本揭露的一些實施例中，對晶圓WA2執行在方向X上具有比在方向Y上更快的沉積速率的定向沉積製程(方法M2的方框S210)，接著是執行在方向Y上具有比在方向X上更快的蝕刻速率的定向蝕刻製程(方法M2的方框S211)。以這種方式，第四開口O32可以在方向Y上延長但實質上不在方向X上延長(請參考以下更詳細的描述)。
參考第19A圖至第19C圖，在方框S210的一些實施例中，執行定向沉積製程以在沿方向Y延伸之第四開口O32'的第一側壁O321上形成保護層240，並且實質上不在沿方向X延伸之第四開口O32'的第二側壁O322上形成保護層240。使用定向離子進行定向沉積製程，因此導致在方向X上的沉積速率高於在方向Y上的沉積速率，使得如第19A圖所示之方向Y的側壁O321可以比如第19A圖所示之方向X的側壁O322沉積更多的聚合物(例如，含碳聚合物、含氯聚合物及/或含溴聚合物)。在一些實施例中，方向X上的沉積速率與方向Y上的沉積速率的比例在約10：1至約30：1的範圍內。
可以使用例如如第38圖所示的電漿工具900來執行定向沉積製程。進一步而言，可以提取離子922a和離子922b並將其引導到晶圓WA2。因為如前所述，離子922a和離子922b的軌跡可以被控制為在第38圖中的方向X和方向Z上延伸但實質上不在方向Y上延伸，所以離子922a和離子922b可以指向第一側壁O321，而實質上不指向第二側壁O322。在一些實施例中，選擇製程條件使得由離子引起的聚合現象較由離子引起的蝕刻現象更佔主導性，使得離子922a和離子922b指向第四開口O32'的第一側壁O321，但實質上不指向第四開口O32'的第二側壁O322，這可以導致聚合物沉積在第一側壁O321上，但實質上不會沉積在第二側壁O322上。這些沉積的聚合物可以稱為保護層(或聚合物層)240。在一些實施例中，定向沉積製程的製程條件類似於先前關於第6A圖至第6C圖所討論的定向沉積製程的製程條件，因此，為簡潔起見，在此不再重複。
作為定向沉積的結果，第四開口O32'在方向Y上的長度L32'保持與第四開口O32的長度L32(如第18A圖所示)實質上相同，並且第四開口O32'在方向X上的寬度W32'小於第四開口O32的寬度W32。定向沉積之後第四開口O32'的寬度W32'與定向沉積之前第四開口O22的寬度W22之間的差異實質上是保護層240厚度的兩倍。在一些實施例中，定向沉積導致聚合物沉積在圖案化的底層2382'的頂面上方，使得保護層240在圖案化的底層2382'的頂面上延伸。在一些實施例中，由於定向離子的傾斜軌跡導致的遮蔽效應，第四開口O32'底部的蝕刻停止層230可能不受保護層240(即，聚合物)的覆蓋。
返回第11B圖，方法M2接著進行到方框S211，蝕刻第四開口的第二側壁以延長第四開口。在方框S211的一些實施例中，對第四開口O32'的第二側壁O322執行定向蝕刻製程，從而產生如第20A圖至第20C圖所示之延長的開口O32"。使用定向離子執行定向蝕刻製程。例如，可以使用如第38圖所示的電漿工具900來執行定向蝕刻製程(請參閱下面詳細的描述)。
在電漿工具900中對晶圓WA2執行定向沉積製程之後，晶圓WA2可繞方向Z軸929旋轉約88度至約92度(例如，約90度)。以這種方式，第四開口O32'的第二側壁O322可以在第38圖中的方向X上排列。在旋轉晶圓WA2之後，離子922a和離子922b可以被提取並被引導到晶圓WA2。因為離子922a和離子922b的軌跡在第38圖中沿方向X和方向Z延伸但實質上不沿方向Y延伸，所以離子922a和離子922b可以指向第四開口 O32'的第二側壁O322，而實質上不指向沿第四開口O32'的第一側壁O321的保護層240。在一些實施例中，選擇製程條件使得由離子引起的蝕刻現象較由離子引起的聚合現象更佔主導性。因此，離子922a和離子922b可用於執行定向蝕刻製程，此製程在第38圖中在方向X上具有比在方向Y上更快的蝕刻速率。例如，在方向X上的蝕刻速率與在方向Y上的蝕刻速率的比例在約10：1至約30：1的範圍內。進一步而言，離子922a和離子922b可以指向第四開口O32'的第二側壁O322，但實質上不指向第四開口O32'的第一側壁O321，因此導致蝕刻第二側壁O322但實質上不蝕刻沿第一側壁O321的保護層240。以這種方式，定向蝕刻製程可以透過蝕刻第二側壁O322而實質上不蝕刻第一側壁O321來延長第二開口O32'，從而產生如第20A圖至第20C圖所示之延長的開口O32"。在一些實施例中，定向蝕刻製程的製程條件類似於先前關於第7A圖至第7C圖所討論的定向蝕刻製程的製程條件，因此，為簡潔起見，在此不再重複。
參照第20A圖，作為定向蝕刻的結果，延長的開口O32"的長度L32"大於第二開口O32'的長度L32'(如第14A圖所示)，但是，延長的開口O32"的寬度W32"與第二開口O32'的寬度W32'實質上相同。因為延長的開口O32"具有增加的長度，所以隨後形成之繼承延長的開口O32"的圖案的源極/汲極通孔可以在方向Y上具有增加的長度，從而導致在隨後形成的源極/汲極通孔和源極/汲極接觸228之間的接觸面積的提升。此外，因為延長製程不會增加開口O32'的寬度，所以隨後形成之 繼承延長的開口O32"的圖案的源極/汲極通孔將與隨後形成在閘極接觸開口中的閘極接觸分開，從而防止閘極接觸和源極/汲極通孔之間不希望的短路。所得的長度L32"與所得的寬度W32"的示例比例在約2.7：1至約4.6：1的範圍內。在一些實施例中，可以利用方框S210的定向沉積製程原位執行方框S211的定向蝕刻製程，這將防止晶圓WA2的污染。
返回第11B圖，方法M2接著進行到方框S212，延長的開口的圖案被轉移到下面的層以形成源極/汲極通孔開口。參考第21A圖至第21D圖，在方框S212的一些實施例中，對蝕刻停止層230執行圖案化製程以將延長的開口O32"的圖案轉移到蝕刻停止層230，從而穿過蝕刻停止層230產生源極/汲極通孔開口O33，並且暴露源極/汲極接觸228。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中保護層236、圖案化的底層2382'和圖案化的層間介電層232"的組合作為蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗圖案化的底層2382'。在一些實施例中，可以使用合適的蝕刻劑去除圖案化的底層2382'的殘留物，使得閘極接觸開口O23和源極/汲極通孔開口O33皆被暴露。
作為圖案化製程的結果，源極/汲極通孔開口O33繼承了延長的開口O32"的圖案(如第20A圖至第20C圖所示)。進一步而言，源極/汲極通孔開口O33的長度L33與延長的開口O32"的長度L32"實質上相同，並且源極/汲極通孔開口O33的寬度W33實質上與延長的開口O32"的寬度W32"相 同。如第21B圖所示，控制源極/汲極通孔開口O33的寬度W33和閘極接觸開口O23的寬度W23，使得源極/汲極通孔開口O33和閘極接觸開口O23透過圖案化的層間介電層232"彼此分開。這有利於防止隨後形成的源極/汲極通孔和閘極接觸之間的短路。
在一些實施例中，圖案化的第三層間介電層232"保留在蝕刻停止層230上方，部分的保護層240保留在沿方向Y延伸的源極/汲極通孔開口O33的第一側壁O331上，並且在方向X上延伸之源極/汲極通孔開口O33的第二側壁O332沒有被保護層240覆蓋。
在方法M2的方框S213中(如第11B圖所示)，使用合適的沉積技術，用導電材料填充閘極接觸開口O23和源極/汲極通孔開口O33。此後，在方框S214中，平坦化導電材料以在閘極接觸開口O23中形成閘極接觸242，並在源極/汲極通孔開口O33中形成源極/汲極通孔244。所得到的結構如第22A圖至第22D圖所示。閘極接觸242和源極/汲極通孔244的導電材料包括，例如，任何合適的金屬(例如，鈷(Co)、鎢(W)、鈦(Ti)、鉭(Ta)、銅(Cu)、鋁(Al)及/或鎳(Ni)及/或鈦(Ti)或鉭(Ta)的氮化物)。
閘極接觸242和源極/汲極通孔244分別繼承閘極接觸開口O23和源極/汲極通孔開口O33的圖案(如第21A圖至第21D圖所示)。因此，閘極接觸242的長度L24與閘極接觸開口O23的長度L23實質上相同，閘極接觸242的寬度W24與閘極接觸開口O23的寬度W23實質上相同，源極/汲極通孔244的長 度L34與源極/汲極通孔開口O33的長度L33實質上相同，源極/汲極通孔244的寬度W34與源極/汲極通孔開口O33的寬度W33實質上相同。控制閘極接觸242的寬度W24和源極/汲極通孔244的寬度W34，使得閘極接觸242與源極/汲極通孔244分離。控制閘極接觸242的長度L24，使得閘極接觸242和閘極金屬層2064之間的接觸面積增加。控制源極/汲極通孔244的長度L34，使得源極/汲極通孔244與源極/汲極接觸228之間的接觸面積增加。
在一些實施例中，閘極接觸242包括實質上沿方向Y延伸之相對的第一側壁2421和實質上沿方向X延伸之相對的第二側壁2422。保護層236(例如，聚合物層)保留在第一側壁2421上並與第二側壁2422分離。類似地，源極/汲極通孔244包括實質上沿方向Y延伸之相對的第一側壁2441和實質上沿方向X上延伸之相對的第二側壁2442。保護層240(例如，聚合物層)保留在第一側壁2441上並與第二側壁2442分離。更具體地，閘極接觸242和源極/汲極通孔244在方向Y上的側壁部分地被聚合物覆蓋，但是閘極接觸242和源極/汲極通孔244在方向X上的側壁則沒有被聚合物覆蓋。
第23圖繪示方法M3，其包括形成延長的通孔，此延長的通孔用於使閘極堆疊和源極/汲極接觸短路。第24A圖至第29B圖繪示根據本揭露的一些實施例中，第23圖的方法M3的各個階段的各種製程。在各種視圖和說明性實施例中，相同的附圖標記用於表示相同的元件。在第24A圖至第29B圖中，「A」圖(例如，第24A圖、第25A圖等)繪示沿方向X的剖面 圖，並且「B」圖(例如，第24B圖、第25B圖等)繪示沿方向Y的另一剖面圖。應當理解，可以在第24A圖至第29B圖所示的製程之前、期間和之後提供額外步驟，並且對於此方法的其他實施例，可以替換或消除下面描述的一些步驟。步驟/製程的順序可以是可互換的。
如第24A圖至第24B圖所示，半導體晶圓WA3實質上在許多方面類似於第17B圖和第17C圖中所示的半導體晶圓WA2，並且包括基板302、半導體鰭片304、淺溝槽隔離305、具有閘極介電層3062和金屬層3064的閘極堆疊306、閘極間隔物308、源極/汲極區域310、第一層間介電層312、第一蝕刻停止層314、第二層間介電層316、源極/汲極接觸328、蝕刻停止層330和第三層間介電層332，每個實質上如上所述相對於基板202、半導體鰭片204、淺溝槽隔離205、具有閘極介電層2062和金屬層2064的閘極堆疊206、閘極間隔物208、源極/汲極區域210、第一層間介電層212、第一蝕刻停止層214、第二層間介電層216、源極/汲極接觸228、蝕刻停止層230和第三層間介電層332。半導體晶圓WA2還包括閘極接觸開口O41，其可以使用例如如上面關於閘極接觸開口O23所述之涉及定向沉積製程和定向蝕刻製程的延長製程所形成。因此，由定向沉積製程產生的聚合物保留在閘極接觸開口O41的特定側壁上，並且可以稱為保護層(或聚合物層)336。在一些其他實施例中，閘極接觸開口O41在不使用定向沉積製程和定向蝕刻製程的情況下形成，因此保護層336可能不存在於閘極接觸開口O41中。
在方框S301中，在第三層間介電層332上和在閘 極接觸開口O41中形成三層光阻遮罩340。三層光阻遮罩340包括底層3402、中間層3404和頂層3406，分別類似於先前關於第3A圖至第3C圖所述之三層光阻遮罩122的底層1222、中間層1224和頂層1226。因此，為了簡潔起見，不再重複關於底層3402、中間層3404和頂層3406的描述。閘極接觸開口O41以三層光阻遮罩340的底層3402過填充。
在方框S302中，在頂層3406中並且在源極/汲極接觸328和閘極接觸開口O41上方形成第一開口O51。第一開口O51的形成包括曝光頂層3406和顯影頂層3406以去除部分的頂層3406。第一開口O51在方向X上具有長度L51，在方向Y上具有寬度W51，並且長度L51大於寬度W51。
返回第23圖，方法M3接著進行到方框S303，其中使用三層光阻遮罩作為蝕刻遮罩來圖案化第三層間介電層以形成第二開口。參考第25A圖至第25B圖，在方框S303的一些實施例中，對第三層間介電層332執行圖案化製程，以將圖案化的頂部光阻層3406中的第一開口O51的圖案轉移到第三層間介電層332，從而在第三層間介電層332'中產生第二開口O52。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中三層光阻遮罩340作為蝕刻遮罩。一個或多個蝕刻製程可包括非等向性濕式蝕刻製程，非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗光阻遮罩234之圖案化的頂層3406和中間層3404，並且在圖案化製程之後可以保留部分的底層3402。以這種方式，圖案化製程還在圖案化的層間介電層332'上產生圖案化的底層3402'。
圖案化的底層3402'和圖案化的層間介電層332'繼承頂部光阻層3406中的圖案，因此第二開口O52與在圖案化的頂部光阻層3406中的第一開口O51具有實質上相同的形狀、尺寸和位置。例如，第二開口O52在方向X上具有長度L52並且在方向Y上具有寬度W52，並且長度L52大於寬度W52。
參考第26A圖至第26B圖，在方框S304的一些實施例中，執行定向沉積製程以在沿方向X上延伸(即，延伸進出第26B圖的頁面的平面的方向)的第二開口O52'的第二側壁O522上形成保護層342，並且實質上不在沿方向Y上延伸(即，延伸進出第26A圖的頁面的平面的方向)的第二開口O52'的第一側壁O521上形成保護層342。可以使用定向離子執行定向蝕刻製程，從而導致在方向Y上的沉積速率高於在方向X上的沉積速率，使得第二側壁O522可以比第一側壁O521沉積更多的聚合物(例如，含碳聚合物、含氯聚合物及/或含溴聚合物)。例如，方向Y上的沉積速率與方向X上的沉積速率的比例在約10：1至約30：1的範圍內。
可以使用例如如第38圖所示的電漿工具900來執行定向沉積製程。進一步而言，可以提取離子922a和離子922b並將其引導到晶圓WA2。如前所述，可以控制離子922a和離子922b的軌跡使其在第38圖的方向X和方向Z上延伸，但實質上不在方向Y上延伸。因此，晶圓WA3可以被定向成使得離子922a和離子922b可以指向第二側壁O522，而實質上不指向第一側壁O521。在一些實施例中，選擇製程條件使得由離子引起的聚合現象較由離子引起的蝕刻現象更具主導性，使得指向 第二側壁O522但實質上不指向第一側壁O521的離子922a和離子922b可導致聚合物沉積在第二側壁O522上，但實質上不沉積在第一側壁O521上。這些沉積的聚合物可以稱為保護層(或聚合物層)342。在一些實施例中，定向沉積製程的製程條件類似於先前關於6A圖至第6C圖所討論的定向沉積製程的製程條件，因此，為簡潔起見，在此不再重複。
作為定向沉積的結果，第二開口O52'在方向X上的長度L52'保持與第二開口O52的長度L52(如第24A圖所示)實質上相同，並且第二開口O52'在方向Y上的寬度W52'小於第二開口O52的寬度W52。定向沉積之後第二開口O52'的寬度W52'與定向沉積之前第二開口O52的寬度W52之間的差異實質上是保護層342厚度的兩倍。在一些實施例中，定向沉積導致聚合物沉積在圖案化的底層3402'的頂面上方，使得保護層342在圖案化的底層3402'的頂面上延伸。在一些實施例中，由於定向離子產生的遮蔽效應，第二開口O52'底部的蝕刻停止層330可能不受保護層342(即聚合物)的覆蓋。
返回第23圖，方法M2接著進行到方框S305，其中蝕刻第二開口的第一側壁以延長第二開口。在方框S205的一些實施例中，對第二開口O52'的第一側壁O521執行定向蝕刻製程，從而產生延長的開口O52"，如第27A圖至第27B圖所示。使用定向離子執行定向蝕刻製程。例如，如下面詳細描述的，可以使用如第38圖所示的電漿工具900來執行定向蝕刻製程。
在對電漿工具900中的晶圓WA3執行定向沉積製 程之後，晶圓WA3可以繞方向Z軸929旋轉大約88度至約92度(例如，大約90度)。此後，離子922a和離子922b可被提取並指向第二開口O52'的第一側壁O521，而實質上不指向沿第二開口O52'的第二側壁O522的保護層342。在一些實施例中，選擇製程條件使得由離子引起的蝕刻現象較由離子引起的聚合現象更佔主導性。因此，離子922a和離子922b可導致蝕刻第一側壁O521，但實質上不蝕刻沿第二側壁O522的保護層342。以這種方式，定向蝕刻製程可以透過蝕刻第一側壁O521而實質上不蝕刻第二側壁O522來延長第二開口O52'，從而產生如第27A圖至第27B圖所示之延長的開口O52"。在一些實施例中，定向蝕刻製程的製程條件類似於先前關於第7A圖至第7C圖所討論的定向蝕刻製程的製程條件，因此，為簡潔起見，在此不再重複。
作為定向蝕刻的結果，延長的開口O52"的長度L52"大於第二開口O52'的長度L52'(如第26A圖所示)，並且延長的開口O52"的寬度W52"與第二開口O52'的寬度W52'實質上相同。在一些實施例中，使用如前面第12A圖至第16C圖所討論的延長製程形成閘極接觸開口O41，閘極接觸開口O41的長度方向將平行於方向Y(即，延伸進出第27A圖的頁面的平面的方向)，並因此垂直於延長的開口O52"的長度方向。所得的長度L52"與所得的寬度W52"的示例性比例在約2.7：1至約4.6：1的範圍內。在一些實施例中，可以利用方框S304的定向沉積製程原位執行方框S305的定向蝕刻製程，這將防止晶圓WA3的污染。
返回第23圖，方法M2接著進行到方框S306，其中將延長的開口的圖案轉移到下面的層以形成通孔開口。參考第28A圖至第28B圖，在方框S306的一些實施例中，對蝕刻停止層330執行圖案化製程以將延長的開口O52"的圖案轉移到蝕刻停止層330，從而導致穿過蝕刻停止層330的通孔開口O53並暴露源極/汲極接觸328。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中保護層342、圖案化的底層3402'和圖案化的層間介電層332的組合作為蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗圖案化的底層3402'。在一些實施例中，可以使用合適的蝕刻劑去除圖案化的底層3402'的殘留物，使得閘極接觸開口O41和通孔開口O53都被暴露。閘極接觸開口O41從通孔開口O53的底部延伸到閘極金屬層3604。
作為圖案化製程的結果，通孔開口O53繼承了延長的開口O52"的圖案(如第27A圖至第27B圖所示)。進一步而言，通孔開口O53的長度L53與延長的開口O52"的長度L52"實質上相同，並且通孔開口O53的寬度W53與延長的開口O52"的寬度W52"實質上相同。
在一些實施例中，圖案化的第三層間介電層332'保留在蝕刻停止層330上方，部分的保護層342保留在沿方向X上延伸(即，延伸進出第28B圖的頁面的平面的方向)的通孔開口O53的第二側壁O532上，並且在沿方向Y上延伸(即，延伸進出第28A圖的頁面的平面的方向)的通孔開口O53的第一 側壁O531並未受到保護層342的覆蓋。
此後，在方法M3(第23圖中所示)的方框S307中，在閘極接觸開口O41和通孔開口O53中形成導電通孔344，如第29A圖和第29B圖所示。導電通孔344的形成包括例如用導電材料過填充閘極接觸開口O41和通孔開口O53，然後執行化學機械平坦化製程以去除閘極接觸開口O41和通孔開口O53外部之多餘的導電材料。導電通孔344的導電材料包括，例如，任何合適的金屬(例如，鈷(Co)、鎢(W)、鈦(Ti)、鉭(Ta)、銅(Cu)、鋁(Al)及/或鎳(Ni)及/或鈦(Ti)或鉭(Ta)的氮化物)。
第30圖繪示方法M4，其包括閘極切割製程(或稱為切割金屬閘極製程)，其涉及如前所述的定向沉積和定向蝕刻。第31A圖至第37D圖繪示根據本揭露的一些實施例中第30圖的方法M4的各個階段的各種製程。在各種視圖和說明性實施例中，相同的附圖標記用於表示相同的元件。第31A圖繪示立體圖，第31B圖繪示對應於第31A圖中的線B-B沿方向X的剖面圖，第31C圖繪示對應於第31A圖中的線C-C沿方向Y的剖面圖。在第32A圖至第37D圖中，「A」圖(例如，第32A圖、第33A圖等)繪示俯視圖，「B」圖(例如，第32B圖、第33B圖等)繪示對應於「A」圖中所示的線B-B沿方向X的剖面圖，「C」圖(例如，第32C圖、第33C圖等)繪示對應於「A」中所示的線C-C沿著方向Y的剖面圖。「D」圖(例如，第36D圖、第37D圖)繪示對應於「A」圖中所示的線D-D沿方向Y的剖面圖。應當理解，可以在第31A圖至第37D圖所示的製程之前、 期間和之後提供額外步驟，並且可以替換或消除下面描述的一些步驟以作為對於此方法的其他實施例。步驟/製程的順序可以是可互換的。
如第31A圖至第31C圖所示，半導體晶圓WA4在許多方面實質上類似於半導體晶圓WA，並且包括基板402、半導體鰭片404、淺溝槽隔離405、具有閘極介電層4062和金屬層4064的閘極堆疊406、閘極間隔物408、源極/汲極區域410和層間介電層412，每個實質上如上所述相對於基板102、半導體鰭片104、淺溝槽隔離105、具有閘極介電層1062和金屬層1064的閘極堆疊106、閘極間隔物108、源極/汲極區域110和第一層間介電層112。
在方框S401中，在閘極堆疊406和第一層間介電層112上依序形成蝕刻停止層414、硬遮罩層416和三層光阻遮罩418。在一些實施例中，蝕刻停止層414可以包括氮化鈦或類似物，並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。在一些實施例中，硬遮罩層416可以包括氮化矽或類似物，並且可以使用諸如化學氣相沉積或物理氣相沉積的沉積製程來形成。三層光阻遮罩418包括底層4182、中間層4184和頂層4186，分別類似於先前關於第3A圖至第3C圖所討論的三層光阻遮罩122的底層1222、中間層1224和頂層1226。因此，為了簡潔起見，不再重複關於底層4182、中間層4184和頂層4186的描述。
方法M4接著進行到方框S402，其中第一開口形成在三層光阻遮罩的頂層中並橫跨一個或多個第一閘極堆 疊。參考第32A圖至第32C圖所示，在方框S402的一些實施例中，第一開口O61形成在圖案化的頂層4186'中並跨越閘極堆疊406。第一開口O61的形成包括曝光頂層4186並顯影頂層4186以移除頂層4186的一部分，因此產生圖案化的頂層4186'。圖案化的頂部光阻層4186'中的第一開口O61用於定義閘極切割圖案(或閘極切割開口)，這將在下面更詳細地描述。如第32A圖所示，第一開口O61在方向X上具有長度L61並且在方向Y上具有寬度W61，並且長度L61大於寬度W61。因此，隨後形成的閘極切割圖案將具有在方向X上的長度大於在方向Y上的寬度，這可以導致切割閘極的數量增加，同時防止在閘極切割製程期間損壞源極/汲極區域410，這將在下面進一步而言討論。
返回第30圖，方法M4接著進行到方框S403，其中使用三層光阻遮罩作為蝕刻遮罩來圖案化硬遮罩層以形成第二開口。參考第33A圖至第33C圖，在方框S403的一些實施例中，對硬遮罩層416執行圖案化製程，以將圖案化的頂部光阻層4186'中的第一開口O61的圖案轉移到硬遮罩層416中，從而在硬遮罩層416'中產生第二開口O62。在一些實施例中，圖案化製程包括一個或多個蝕刻製程，其中三層光阻遮罩418用作蝕刻遮罩。一種或多種蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可以消耗光阻遮罩418的圖案化的頂層4186'和中間層4184，並且可以在圖案化製程之後保留部分的底層4182。以這種方式，圖案化製程還在圖案化的硬遮罩層416'上產生圖案化的底層4182'。
圖案化的底層4182'和圖案化的硬遮罩層416'繼承頂部光阻層4186'中的圖案。如此一來，第二開口O62與圖案化的頂部光阻層4186'中的第一開口O61可以具有實質上相同的形狀、尺寸和位置。例如，第二開口O62在方向X上具有長度L62並且在方向Y上具有寬度W62，並且長度L62大於寬度W62。跨越閘極堆疊406的第二開口O62的圖案可用於定義在後續步驟中用於劃分閘極堆疊406的閘極切割圖案。
因為閘極堆疊406沿方向X配置，所以第二開口O62在方向X上的長度L62與待切割的多個閘極堆疊406成正相關。換句話說，第二開口O62的長度L62越大，則待切割的閘極堆疊406越多。因此，可以使用一個或多個橫向蝕刻製程來在方向X上延長第二開口O62。然而，如果圖案化的底層4182'和硬遮罩層416'經歷一個或多個橫向蝕刻製程，則第二開口O62將在方向X和方向Y上不可避免地延長，這將導致第二開口O62的寬度W62增加，其又可能在閘極切割製程期間對沿方向Y配置的源極/汲極區域410造成損壞。因此，在本揭露的一些實施例中，在晶圓WA4上執行在方向Y上的沉積速率快於在方向X上的沉積速率的定向沉積製程(方法M4的方框S404)，接著是執行具有在方向X上的蝕刻速率高於在方向Y上的蝕刻速率(方法M4的方框S405)的定向蝕刻製程。以這種方式，第二開口O62可以在方向X上延長但實質上不在方向Y上延長(請參閱下面更詳細的描述)。
參考第34A圖至第34C圖，在方框S404的一些實施例中，執行定向沉積製程以在沿方向X延伸之第二開口O62' 的第二側壁O622上形成保護層420，並且實質上不在沿方向Y延伸之第二開口O62'的第一側壁O621上形成保護層420。使用定向離子進行定向沉積製程，從而產生在方向Y上比在方向X上更快的沉積速率，使得方向X的側壁O622可以比方向Y的側壁O621沉積更多聚合物(例如，含碳聚合物、含氯聚合物及/或含溴聚合物)。在一些實施例中，方向Y上的沉積速率與方向X上的沉積速率的比例在約10：1至約30：1的範圍內。
可以使用例如如第38圖所示的電漿工具900來執行定向沉積製程。進一步而言，可以提取離子922a和離子922b並將其引導到晶圓WA4。如前所述，可以控制離子922a和離子922b的軌跡使其在第38圖中的方向X和方向Z上延伸，但在實質上不在方向Y上延伸。因此，晶圓WA4可以被定向成使得離子922a和離子922b可以指向第二側壁O622，而實質上不指向第一側壁O621。在一些實施例中，選擇製程條件使得由離子產生的聚合現象較由離子引起的蝕刻現象更具主導性，使得離子922a和離子922b指向第二側壁O622但實質上不指向第一側壁O621，因而導致聚合物在第二側壁O622上沉積，但實質上不在第一側壁O621上沉積。這些沉積的聚合物可以稱為保護層(或聚合物層)420。在一些實施例中，定向沉積製程的製程條件類似於先前關於第6A圖至第6C圖所討論的定向沉積製程的製程條件，因此，為簡潔起見，在此不再重複。
作為定向沉積的結果，第二開口O62'在方向X上的長度L62'保持與第二開口O62的長度L62(如第33A圖所示)實質上相同，並且第二開口O62'在方向Y上的寬度W62'小於第 二開口O62的寬度W62。定向沉積之後第二開口O62'的寬度W62'與定向沉積之前第二開口O62的寬度W62之間的差異實質上是保護層420厚度的兩倍。在一些實施例中，定向沉積導致在圖案化的底層4182'的頂面上方沉積聚合物，使得保護層420在圖案化的底層4182'的頂面上延伸。在一些實施例中，由於定向離子產生的遮蔽效應，位於第二開口O62'底部的蝕刻停止層414可能不受保護層420(即，聚合物)的覆蓋。
返回第30圖，方法M2接著進行到方框S405，其中蝕刻第二開口的第一側壁以延長第二開口。在方框S405的一些實施例中，對第二開口O62'的第一側壁O621執行定向蝕刻製程，從而產生如第35A圖至第35C圖所示之延長的開口O62"。使用定向離子執行定向蝕刻製程。例如，可以使用如下面詳細描述之如第38圖所示的電漿工具900來執行定向蝕刻製程。
在對電漿工具900中的晶圓WA4執行定向沉積製程之後，晶圓WA4可繞方向Z軸929旋轉大約88度至約92度(例如，大約90度)。此後，離子922a和離子922b可被提取並指向第二開口O62'的第一側壁O621，而實質上不指向沿第二開口O62’的第二側壁O622的保護層420。在一些實施例中，選擇製程條件使得由離子引起的蝕刻現象較由離子引起的聚合現象更具主導性。因此，離子922a和離子922b可導致蝕刻第一側壁O621，但實質上不蝕刻沿第二側壁O622的保護層420。例如，蝕刻第一側壁O621的蝕刻速率與沿第二側壁O622蝕刻保護層420的蝕刻速率的比例在約10：1至約30：1的範圍內。以 這種方式，定向蝕刻製程可以透過蝕刻第一側壁O621而實質上不蝕刻第二側壁O622來延長第二開口O62'，從而產生如第35A圖至第35C圖所示之延長的開口O62"。在一些實施例中，定向蝕刻製程的製程條件類似於先前關於第7A圖至第7C圖所討論的定向蝕刻製程的製程條件，因此，為簡潔起見，在此不再重複。
作為定向蝕刻的結果，延長的開口O62"的長度L62"大於第二開口O62'的長度L62'(如第34A圖所示)，並且延長的開口O62"的寬度W62"與第二開口O62'的寬度W62'實質上相同。因為延長的開口O62"在方向X上具有增加的長度，所以可以增加將經歷閘極切割製程的閘極堆疊406的數量。此外，因為延長製程不會增加開口O62"在方向Y上的寬度，所以可以防止由閘極切割製程引起的源極/汲極區域410的損壞。所得的長度L62"與所得的寬度W62"的示例性比例在約2.7：1至約4.6：1的範圍內。在一些實施例中，可以利用方框S404的定向沉積製程原位執行方框S405的定向蝕刻製程，這將防止晶圓WA4的污染。
返回第30圖，方法M2接著進行到方框S406，其中使用硬遮罩層作為蝕刻遮罩蝕刻蝕刻停止層和一個或多個第一閘極堆疊，以將一個或多個第一閘極堆疊分成多個第二閘極堆疊。參考第36A圖至第36D圖，在方框S406的一些實施例中，使用保護層420、圖案化的底層4182'和圖案化的硬遮罩層416'的組合作為蝕刻遮罩，對晶圓WA4執行一個或多個蝕刻製程，導致切割開口O63將一個或多個長閘極堆疊406分成多個 短閘極堆疊406'，每個短閘極堆疊406'包括閘極介電層4062'和在閘極介電層4062'上方的閘極金屬層4064'。因此，一個或多個蝕刻製程可以稱為閘極切割製程。一個或多個蝕刻製程可包括非等向性濕式蝕刻製程、非等向性乾式蝕刻製程或以上之組合。在圖案化製程期間，可能消耗圖案化的底層4182'。在一些實施例中，可以使用合適的蝕刻劑去除圖案化的底層4182'的殘留物。
作為圖案化製程的結果，切割開口O63繼承了延長的開口O62"的圖案(如第35A圖至第35C圖所示)。進一步而言，切割開口O63的長度L63與延長的開口O62"的長度L62"實質上相同，切割開口O63的寬度W63與延長的開口O62"的寬度W62"實質上相同。如第36C圖所示，控制切割開口O63的寬度W63，使得沿方向X配置在切割開口O63的相對側上的源極/汲極區域410不會被閘極接觸開口O23暴露。這有利於防止由在圖案化製程中使用的蝕刻劑造成的源極/汲極區域410的損壞。
此後，在方法M4的方框S407的一些實施例中(如第30圖所示)，沉積介電質結構422以過填充切割開口O63，隨後進行化學機械平坦化製程以去除介電質結構422的多餘材料直到達到例如蝕刻停止層414。所得到的結構如第37A圖至第37D圖所示。介電質結構422可以包括合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電質(例如，摻雜碳的氧化物)、極低介電常數介電質(例如，摻雜多孔碳的二氧化矽)、這些的組合或者類似物。在一些實施例中，蝕刻 停止層414也可以透過化學機械平坦化製程去除。
介電質結構422繼承切割開口O63的圖案(如第36A圖至第36D圖所示)，使得介電質結構422可以與相鄰的短閘極堆疊406'分離並且因而與相鄰的短閘極堆疊406'絕緣。此外，介電質結構422的長度L64與切割開口O63的長度L63實質上相同，並且介電質結構422的寬度W64與切割開口O63的寬度W63實質上相同。控制介電質結構422的寬度W64，使得介電質結構422在源極/汲極區域410之間並且與源極/汲極區域410分離。
基於以上討論，可以看出本揭露提供了益處。然而，應理解，其他實施例可提供額外的益處，並且並非所有益處都必須在本文中揭露，並且並非所有實施例都需要特定的益處。其中一個益處是當開口經歷蝕刻製程以延長開口時，開口的寬度可以保持實質上不變，因為執行定向沉積製程以覆蓋開口的第一側壁但暴露開口的第二側壁。另一個益處是可以使用相同的工具(例如，相同的電漿工具)執行用於形成延長的圖案的定向沉積製程和定向蝕刻製程，從而防止晶片上的污染。
在一些實施例中，一種方法包括在基板上形成沿第一方向延伸的半導體鰭片。在半導體鰭片上形成源極/汲極區域，在源極/汲極區域上方形成第一層間介電層。閘極堆疊橫跨地形成在半導體鰭片上並且在實質上垂直於第一方向的第二方向上延伸。在第一層間介電層上形成具有第一開口的圖案化遮罩。使用在第一方向上比在第二方向上具有更快沉積速率的沉積製程在第一開口中形成保護層。在形成保護層之後，第一 開口在第二方向上延長。第二開口形成在第一層間介電層中並且在延長的第一開口下方。在第二開口中形成導電材料。
在一些實施例中，延長第一開口包括蝕刻製程，並且蝕刻製程在第二方向上具有比在第一方向上更快的蝕刻速率。
在一些實施例中，保護層由聚合物製成。
在一些實施例中，在相同的電漿工具中執行保護層的形成和第一開口的延長。
在一些實施例中，方法更包括在形成保護層之後並在延長第一開口之前，在電漿工具中旋轉基板。
在一些實施例中，方法更包括在形成圖案化遮罩之前，形成蝕刻停止層以覆蓋第一層間介電層。
在一些實施例中，在延長該第一開口之後，該蝕刻停止層仍保持覆蓋該第一層間介電層。
在一些實施例中，在第一層間介電層中形成第二開口，使得第二開口暴露源極/汲極區域。
在一些實施例中，在第一層間介電層中形成第二開口，使得第二開口暴露閘極堆疊。
在一些實施例中，方法更包括在形成第一層間介電層之前，在源極/汲極區域上形成第二層間介電層以及在形成第一層間介電層之前，在第二層間介電層中形成源極/汲極接觸，其中在第一層間介電層中形成第二開口，使得源極/汲極接觸被暴露。
在一些實施例中，一種方法包括形成突出於基板 並沿第一方向延伸的鰭片。形成橫跨鰭片的第一閘極堆疊，並且其沿實質上垂直於第一方向的第二方向延伸。在第一閘極結構上形成具有開口的圖案化遮罩。使用在第二方向上比在第一方向上具有更快沉積速率的沉積製程在圖案化遮罩的開口中形成保護層。在形成保護層之後，在第一方向上延伸開口。蝕刻在延長的開口下方的第一閘極堆疊以將第一閘極堆疊分成成多個第二閘極堆疊。在第二閘極結構之間形成介電質結構。
在一些實施例中，在圖案化遮罩中延長開口包括蝕刻製程，並且蝕刻製程在第一方向上具有比在第二方向上更快的蝕刻速率。
在一些實施例中，方法更包括在形成圖案化遮罩之前，形成蝕刻停止層以覆蓋第一閘極堆疊。
在一些實施例中，在延長開口之後，蝕刻停止層仍保持覆蓋第一閘極堆疊。
在一些實施例中，使用離子執行保護層的形成和開口的延長。
在一些實施例中，方法更包括旋轉基板於保護層的形成和開口的延長之間。
在一些實施例中，半導體裝置包括半導體基板、源極/汲極區域、源極/汲極接觸、導電通孔和第一聚合物層。源極/汲極區域位於半導體基板中。源極/汲極接觸位於源極/汲極區域上方。源極/汲極通孔位於源極/汲極接觸之上。第一聚合物層沿著導電通孔的第一側壁延伸，並且與實質上垂直於導電通孔的第一側壁之導電通孔的第二側壁分開。
在一些實施例中，半導體裝置更包括蝕刻停止層，蝕刻停止層圍繞導電通孔，第一聚合物層具有透過蝕刻停止層與源極/汲極接觸隔開的底部。
在一些實施例中，半導體裝置更包括閘極堆疊、閘極接觸以及第二聚合物層。閘極堆疊位於半導體基板上。閘極接觸位於閘極堆疊上。第二聚合物層沿著閘極接觸的第一側壁延伸，並與實質上垂直於閘極堆疊的第一側壁之閘極接觸的第二側壁分離。
在一些實施例中，半導體裝置更包括蝕刻停止層，蝕刻停止層圍繞閘極接觸，其中蝕刻停止層位於第二聚合物層和閘極堆疊之間。
以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為設計或修改其他過程和結構的基礎，以實現相同的目的及/或實現本文介紹的實施例的相同益處。本領域技術人員還應該認識到，這樣的等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在本文中進行各種改變，替換和變更。
M1:方法
S101:方框
S102:方框
S103:方框
S104:方框
S105:方框
S106:方框
S107:方框
S108:方框
S109:方框

Claims (10)

  1. 一種半導體裝置的製造方法，包括：形成一半導體鰭片於一基板上，該半導體鰭片沿一第一方向延伸；形成一源極/汲極區域於該半導體鰭片上並且形成一第一層間介電層於該源極/汲極區域上；形成一閘極堆疊橫跨於該半導體鰭片上，該閘極堆疊沿實質上垂直於該第一方向的一第二方向延伸；形成一圖案化遮罩，該圖案化遮罩在該第一層間介電層上具有一第一開口；使用在該第一方向上比在該第二方向上具有更快沉積速率的一沉積製程在該第一開口中形成一保護層；在形成該保護層之後，在該第二方向延長該第一開口；形成一第二開口於該第一層間介電層中並於延長的該第一開口下；以及形成一導電材料於該第二開口中。
  2. 如請求項1所述的方法，其中延長該第一開口包含一蝕刻製程，並且該蝕刻製程在該第二方向上具有比在該第一方向上更快的一蝕刻速率。
  3. 如請求項1所述的方法，其中在相同的一電漿工具中執行該保護層的形成和該第一開口的延長。
  4. 如請求項1所述的方法，更包含： 在形成該圖案化遮罩之前，形成一蝕刻停止層以覆蓋該第一層間介電層。
  5. 如請求項1所述的方法，更包含：在形成該第一層間介電層之前，在該源極/汲極區域上形成一第二層間介電層；以及在形成該第一層間介電層之前，在該第二層間介電層中形成一源極/汲極接觸，其中在該第一層間介電層中形成該第二開口，使得該源極/汲極接觸被暴露。
  6. 一種半導體裝置的製造方法，包含：形成一鰭片，該鰭片從一基板突出並沿一第一方向延伸；形成一第一閘極堆疊橫跨於該鰭片上並沿實質上垂直於該第一方向的一第二方向延伸；形成一圖案化遮罩，該圖案化遮罩在該第一閘極堆疊上具有一開口；使用在該第二方向上比在該第一方向上具有更快沉積速率的一沉積製程在該圖案化遮罩的該開口中形成一保護層；在形成該保護層之後，在該第一方向上延長該開口；蝕刻延長的該開口下方的該第一閘極堆疊，以將該第一閘極堆疊分成複數第二閘極堆疊；以及形成一介電質結構於該些第二閘極堆疊之間。
  7. 如請求項6所述的方法，其中使用離子執行該保護層的形成和該開口的延長。
  8. 一種半導體裝置，包含：一半導體基板；一源極/汲極區域，位於該半導體基板中；一源極/汲極接觸，位於該源極/汲極區域上；一導電通孔，位於該源極/汲極接觸上；以及一第一聚合物層，沿該導電通孔的一第一側壁延伸，並與實質上垂直於該導電通孔的該第一側壁之該導電通孔的一第二側壁分開。
  9. 如請求項8所述的半導體裝置，更包含：一蝕刻停止層，圍繞該導電通孔，其中該第一聚合物層具有透過該蝕刻停止層與該源極/汲極接觸隔開的一底部。
  10. 如請求項8所述的半導體裝置，更包含：一閘極堆疊，位於該半導體基板上；一閘極接觸，位於該閘極堆疊上；以及一第二聚合物層，沿著該閘極接觸的一第一側壁延伸，並與實質上垂直於該閘極堆疊的該第一側壁之該閘極接觸的一第二側壁分離。
TW108121348A 2018-07-31 2019-06-19 半導體裝置及其製造方法 TWI709195B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712830P 2018-07-31 2018-07-31
US62/712,830 2018-07-31
US16/285,052 2019-02-25
US16/285,052 US10790195B2 (en) 2018-07-31 2019-02-25 Elongated pattern and formation thereof

Publications (2)

Publication Number Publication Date
TW202008503A TW202008503A (zh) 2020-02-16
TWI709195B true TWI709195B (zh) 2020-11-01

Family

ID=69229807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121348A TWI709195B (zh) 2018-07-31 2019-06-19 半導體裝置及其製造方法

Country Status (3)

Country Link
US (4) US10790195B2 (zh)
CN (1) CN110783269B (zh)
TW (1) TWI709195B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107907B2 (en) * 2018-10-30 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US11764111B2 (en) * 2019-10-24 2023-09-19 Texas Instruments Incorporated Reducing cross-wafer variability for minimum width resistors
US11508572B2 (en) 2020-04-01 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN113140512B (zh) 2020-04-27 2025-05-06 台湾积体电路制造股份有限公司 半导体器件和方法
US11764220B2 (en) * 2020-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device by patterning a serpentine cut pattern
CN113314465B (zh) * 2020-04-29 2024-11-26 台湾积体电路制造股份有限公司 半导体装置的制造方法
DE102020132921A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. HALBLEITERVORRICHTUNG MIT GESTUFTEM GATESTUMPFGRÖßENPROFIL UND VERFAHREN ZUR HERSTELLUNG DAVON
US12026185B2 (en) * 2021-03-01 2024-07-02 Chevron U.S.A. Inc. Document search and analysis tool
US12106192B2 (en) 2021-03-01 2024-10-01 Chevron U.S.A. Inc. White space analysis
US20220352348A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Etch selective bottom-up dielectric film
TWI845088B (zh) 2022-12-26 2024-06-11 鴻海精密工業股份有限公司 半導體裝置及其製造方法
US20240429064A1 (en) * 2023-06-26 2024-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching with reduced tilt angle
CN117545275B (zh) * 2024-01-08 2024-05-14 长鑫新桥存储技术有限公司 半导体结构的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201727758A (zh) * 2016-01-29 2017-08-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201735266A (zh) * 2015-12-30 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI623047B (zh) * 2017-04-20 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. 電晶體裝置及其製造方法
WO2018118092A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Advanced lithography and self-assembled devices
TW201824398A (zh) * 2016-12-15 2018-07-01 台灣積體電路製造股份有限公司 製造半導體裝置的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
JP5398853B2 (ja) * 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9111907B2 (en) * 2014-01-02 2015-08-18 Globalfoundries Inc. Silicide protection during contact metallization and resulting semiconductor structures
EP3902016A1 (en) * 2014-03-27 2021-10-27 Intel Corporation Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9362285B2 (en) * 2014-10-02 2016-06-07 International Business Machines Corporation Structure and method to increase contact area in unmerged EPI integration for CMOS FinFETs
KR102235578B1 (ko) * 2014-11-19 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102340329B1 (ko) * 2015-03-25 2021-12-21 삼성전자주식회사 반도체 소자
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
KR102620597B1 (ko) * 2016-09-23 2024-01-03 삼성전자주식회사 반도체 장치
CN108074813A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10283406B2 (en) * 2017-01-23 2019-05-07 International Business Machines Corporation Fabrication of self-aligned gate contacts and source/drain contacts directly above gate electrodes and source/drains
US10347744B1 (en) * 2018-01-09 2019-07-09 International Business Machines Corporation Method and structure of forming FinFET contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201735266A (zh) * 2015-12-30 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201727758A (zh) * 2016-01-29 2017-08-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201824398A (zh) * 2016-12-15 2018-07-01 台灣積體電路製造股份有限公司 製造半導體裝置的方法
WO2018118092A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Advanced lithography and self-assembled devices
TWI623047B (zh) * 2017-04-20 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. 電晶體裝置及其製造方法

Also Published As

Publication number Publication date
CN110783269B (zh) 2022-03-01
US10790195B2 (en) 2020-09-29
US20210013103A1 (en) 2021-01-14
CN110783269A (zh) 2020-02-11
US11469143B2 (en) 2022-10-11
US20200043795A1 (en) 2020-02-06
TW202008503A (zh) 2020-02-16
US20240274471A1 (en) 2024-08-15
US11978672B2 (en) 2024-05-07
US20220384268A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI709195B (zh) 半導體裝置及其製造方法
US11677014B2 (en) FinFET with dummy fins and methods of making the same
US11328962B2 (en) Notched gate structure fabrication
US20220157595A1 (en) Cut metal gate process for reducing transistor spacing
US11616061B2 (en) Cut metal gate with slanted sidewalls
TWI671903B (zh) 半導體裝置結構及其製造方法
CN109786330B (zh) 集成电路器件鳍、集成电路及其形成方法
CN110828378A (zh) 半导体装置的形成方法
TW201913755A (zh) 半導體裝置及其形成方法
TW201914021A (zh) 具有鰭及閘極結構之半導體結構及積體電路之製造方法
US10164067B2 (en) Method of fabricating a semiconductor device
US9728407B2 (en) Method of forming features with various dimensions
KR102235199B1 (ko) 스태거드 선택적 성장을 갖는 반도체 구조체
US10290535B1 (en) Integrated circuit fabrication with a passivation agent
TWI777530B (zh) 半導體裝置與其形成方法
US20240105806A1 (en) Multi-Gate Devices And Method Of Forming The Same
US20230019386A1 (en) Isolation Features For Semiconductor Devices And Methods Of Fabricating The Same
US20230402521A1 (en) Semiconductor device structure and methods of forming the same
TWI900106B (zh) 半導體裝置及其製造方法
TW202547287A (zh) 半導體裝置及其形成方法