[go: up one dir, main page]

TWI709167B - 具有減少陷阱缺陷的半導體裝置及其形成方法 - Google Patents

具有減少陷阱缺陷的半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI709167B
TWI709167B TW109100191A TW109100191A TWI709167B TW I709167 B TWI709167 B TW I709167B TW 109100191 A TW109100191 A TW 109100191A TW 109100191 A TW109100191 A TW 109100191A TW I709167 B TWI709167 B TW I709167B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
forming
layer
source
regions
Prior art date
Application number
TW109100191A
Other languages
English (en)
Other versions
TW202105478A (zh
Inventor
蔡俊雄
游國豐
林佑明
幸仁 萬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI709167B publication Critical patent/TWI709167B/zh
Publication of TW202105478A publication Critical patent/TW202105478A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D64/0134—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6526—
    • H10P14/6532—
    • H10P14/69215—
    • H10P30/204—
    • H10P30/21—
    • H10P30/40—
    • H10W20/095—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10P30/22—
    • H10P30/222—
    • H10P95/062—
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本發明一些實施例揭露一種製造一半導體裝置之方法，其包含：提供包括一表面之一基板；將一第一介電層及一第二介電層沈積於該基板上；使一虛設閘極電極形成於該第二介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；移除該虛設閘極電極以形成一替換閘極；使一層間介電(ILD)層形成於該替換閘極及該等源極/汲極區域上；及藉由在形成該等源極/汲極區域之前或形成該ILD層之後的一時間將一陷阱修復元素引入至該閘極間隔物、該第二介電層、該表面及該等LDD區域之至少一者中來執行一處理。

Description

具有減少陷阱缺陷的半導體裝置及其形成方法
本發明實施例係有關具有減少陷阱缺陷的半導體裝置及其形成方法。
隨著技術演進，半導體裝置之設計及製造因其尺寸變小及更多電路提供更強功能而變得更複雜。因此，需要不斷改良製造半導體裝置之方法以增強裝置穩健性及減少成本及處理時間。隨著裝置大小不斷縮小，裝置操作之電壓或電流位準變低。因此，控制臨限電壓穩定性及減輕漏電流以維持裝置效能係更關鍵的。
儘管已廣泛研究用於提高臨限電壓穩定性或漏電流效能之技術，但技術在諸多方面仍無法滿足要求。因此，需要進一步解決上述問題。
本發明的一實施例係關於一種製造一半導體裝置之方法，其包括：提供包括一表面之一基板；將一第一介電層及一第二介電層沈積於該基板上；使一虛設閘極電極形成於該第二介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；移除該虛設閘極電極以形成一替換閘極；使一層間介電(ILD)層形成於該替換閘極及該等源極/汲極區域上；及藉由在形成該等源極/汲極區域之前或形成該ILD層之後的一時間將一陷阱修復元素引入至該閘極間隔物、該第二介電層、該表面及該等LDD區域之至少一者中來執行一處理。
本發明的一實施例係關於一種製造一半導體裝置之方法，其包括：提供包括一表面之一基板；將一高k介電層沈積於該基板上；使一虛設閘極電極形成於該高k介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；形成一替換閘極且移除該虛設閘極電極；形成電耦合至該替換閘極及該等源極/汲極區域之接觸插塞；及在形成該虛設閘極電極之前或形成該等LDD區域之後的一時間對該高k介電層、該閘極間隔物、該表面及該等LDD區域之至少一者執行一陷阱修復操作。
本發明的一實施例係關於一種製造一半導體裝置之方法，其包括：提供包括一通道區域之一半導體鰭片；將一第一介電層及一高k介電層沈積於該半導體鰭片上；使用一含氮電漿來鈍化該高k介電層；在鈍化該高k介電層之後使一圖案化虛設閘極形成於該半導體鰭片上；使一第二介電層形成於該虛設閘極及該通道區域上；蝕刻接觸該通道區域之該第二介電層之一部分；使輕度摻雜源極/汲極(LDD)區域形成於該圖案化虛設閘極之兩側上之該半導體鰭片中；使用具有大於矽及氧之負電性之一負電性的一元素來對該等LDD區域執行一離子植入；使源極/汲極區域形成於該等各自LDD區域中；對該等源極/汲極區域執行一離子植入；以一第一溫度對該等經離子植入之源極/汲極區域執行一第一退火操作；藉由蝕刻該圖案化虛設閘極來形成一替換閘極；使一層間介電層形成於該等源極/汲極區域及該替換閘極上；及在該第一退火操作之後，在一氫氣氛圍中以小於該第一溫度之一第二溫度執行一第二退火操作。
以下揭露提供用於實施所提供之標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在限制。例如，在以下描述中，「使一第一構件形成於一第二構件上方或一第二構件上」可包含其中形成直接接觸之該第一構件及該第二構件之實施例，且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡化及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外，亦意欲涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉70度或依其他定向)且亦可因此解譯本文所使用之空間相對描述詞。
儘管闡述本揭露之廣泛範疇之數值範圍及參數係近似值，但應儘可能精確報告特定實例中所闡述之數值。然而，任何數值固有地含有由各自測試量測中所常見之偏差必然所致之某些誤差。另外，如本文所使用，術語「約」、「實質」及「實質上」一般意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，術語「約」、「實質」及「實質上」意謂在一般技術者所考量之平均值之一可接受標準誤差內。除在操作/工作實例中之外，或除非另有明確規定，否則本文所揭露之所有數值範圍、數量、值及百分比(諸如材料數量、持續時間、溫度、操作條件、量比及其類似者之數值範圍、數量、值及百分比)應被理解為在所有例項中由術語「約」、「實質」或「實質上」修飾。因此，除非指示相反，否則本揭露及隨附申請專利範圍中所闡述之數值參數係可視需要變動之近似值。最後，至少應鑑於所報告之有效數位且藉由應用一般捨入技術來解釋各數值參數。在本文中，範圍可表示為自一端點至另一端點或介於兩個端點之間。除非另有規定，否則本文所揭露之所有範圍包含端點。
一金屬氧化物半導體(MOS)電晶體由一半導體基板、一閘極電極及氧化層形成，其中源極/汲極區域形成於閘極電極之兩側上之半導體基板中。一通道區域建立為靠近氧化層下方之半導體基板之表面且介於源極/汲極區域之間以在操作條件下傳導電流。電荷載子(電子或電洞)被吸引且累積於氧化層之兩側上，其中通道區域中之載子在由一電場驅動時形成源極/汲極區域之間的一電流。在切斷裝置之後使載子放電。載子移動之特性(即，氧化物及通道區域周圍之充電及放電)判定MOS電晶體之效能，諸如速度及接通電壓。
影響載子移動之一因數係電晶體之構成材料中存在陷阱缺陷。一陷阱缺陷一般見於(氧化物或其他半導體之)一晶格中，其產生其中電荷載子可被暫時或永久「陷留」之一「深」能量井。通常在沈積、移除或進一步處理MOS電晶體之一層時產生陷阱缺陷，因為一層或層與一相鄰層之間的介面之一晶格性質受損。一第一類型之陷阱缺陷係存在於塊體材料中之一體陷阱；此類型之缺陷可發生於產生極性鍵(諸如一含鉿氧化物材料中之Hf-O鍵)之再結晶程序期間。一第二類型之陷阱缺陷可發生於矽之一經處理表面上。陷阱缺陷之形成繼而引起一載子被隨機陷留及釋放以使MOS電晶體之電性質之穩定性降級。
本發明實施例討論用於減輕一MOS電晶體之介電或矽材料中之陷阱缺陷的一鈍化方案。鈍化方案可全域或局部應用於電晶體。可藉由引入適合於終止缺陷之陷阱修復元素(諸如氮、氟、氫及其類似者)來執行鈍化方案。可有效減少介電或矽材料中之陷阱缺陷且可較佳控制載子之充電/放電特性。可減輕臨限電壓不穩定性問題、汲極電流之慢坡問題及裝置雜訊。
將相對於一特定背景(即，一半導體裝置及其形成方法)描述實施例。在使用一後閘極程序所形成之一鰭式場效電晶體(FinFET)之背景中討論本文所呈現之各種實施例。在其他實施例中，可使用一先閘極程序。另外，本揭露涵蓋用於其他類型之半導體裝置(諸如平面電晶體裝置、多閘極電晶體裝置、2D電晶體裝置、環繞式閘極電晶體裝置、奈米線電晶體裝置及其類似者)中之態樣。
圖1係根據一些實施例之一半導體裝置100之一透視圖。圖1展示一FinFET裝置100，然而，其他類型之半導體裝置亦在本揭露之考量範疇內。半導體裝置100包含一基板102、隔離區域114、基板102上之兩個鰭片105、一閘極介電層108及一閘極電極112。鰭片105在基板102上方突出且平行延伸。隔離區域114形成於相鄰鰭片105之間的基板102上。閘極介電層108安置於鰭片105之各者之側壁及一頂面上，且閘極電極112位於閘極介電層108上。閘極電極112及閘極介電層108在垂直於鰭片105之一方向上延伸。源極/汲極區域SD1及SD2相對於閘極介電層108及閘極電極112形成於各鰭片105之對置側上。一通道區域(圖中未展示)建立於源極/汲極區域SD1與SD2之間的鰭片105中且由閘極介電層108及閘極電極112包圍。
圖1中所繪示之FinFET裝置100僅供說明且不意在限制本揭露之範疇。因而，其他組態(諸如不同數目個鰭片、不同數目個閘極電極及一多層鰭片)係在本揭露之考量範疇內。圖1進一步繪示後續圖中所參考之截面線。截面A-A係沿FinFET裝置100之一通道區域、閘極介電層108及閘極電極112取得。截面B-B係在沿垂直於截面A-A之鰭片105之一縱軸線之一方向上取得。在一些實施例中，截面B-B係在通道區域中之一電流方向上取得。
圖2至圖5係根據一些實施例之製造圖1中之半導體裝置100之一方法之中間階段之截面圖。圖2至圖5係沿圖1之截面A-A取得。
參考圖2，提供或形成一基板102。基板102可為可經摻雜(例如摻雜有一p型或n型摻雜劑)或未經摻雜之一半導體基板，諸如一塊體半導體、一絕緣體上覆半導體(SOI)基板或其類似者。一SOI基板一般包括形成於一絕緣體層上之一層半導體材料。絕緣體層可為(例如)埋藏氧化物(BOX)層、氧化矽層或其類似者。將絕緣體層提供於一基板(通常為矽或玻璃基板)上。亦可使用其他基板，諸如一多層或梯度基板。在一些實施例中，基板102之半導體材料可包含：矽；鍺；化合物半導體，其包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，其包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其之組合。
在一些實施例中，基板102包含形成於其上之積體電路裝置(圖中未展示)。積體電路裝置可包含主動裝置(諸如電晶體)及被動裝置(諸如二極體、電容器、電阻器、電感器或其之組合)。積體電路裝置可使用本技術中已知之任何適合方法來形成。
在一些實施例中，井區域(圖中未展示)亦可形成於基板102中。基板102可包含p型井(p井)、n型井(n井)或兩者。在一些實施例中，將p型摻雜劑植入至基板102中以形成p井。p型摻雜劑可為硼、BF 2或其類似者。在一些實施例中，將n型摻雜劑植入至基板102中以形成n井。n型摻雜劑可為磷、砷或其類似者。在一些實施例中，可對基板102執行一退火操作以活化所植入之p型及n型摻雜劑以提高井效能。
圖2進一步繪示使一遮罩104形成於基板102上。在一些實施例中，遮罩104充當圖案化基板102時之一蝕刻停止層。如圖2中所展示，在一些實施例中，遮罩104包含一第一遮罩層104A及第一遮罩層104A上之一第二遮罩層104B。第一遮罩層104A可為包括氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、其之一組合或其類似者之一或多個層之一硬遮罩，且可使用任何適合程序(諸如熱氧化、熱氮化、物理汽相沈積(PVD)、化學汽相沈積(CVD)、原子層沈積(ALD)、其之一組合或其類似者)來形成。第二遮罩層104B可包括用於圖案化第一遮罩層104A之一光阻劑。第二遮罩層104B可使用一旋塗或沈積程序來形成且可使用適合光微影技術來圖案化。在一些實施例中，遮罩104可包括三個或更多個遮罩層。
圖3展示由基板102形成半導體條103。首先，可使用適合光微影及蝕刻操作來圖案化遮罩層104A及104B，其中開口形成於遮罩104中且暴露基板102之部分。接著，執行一蝕刻程序以使用圖案化遮罩104作為遮罩來蝕刻基板102。因此，將遮罩104之圖案轉印至基板102以形成半導體條103。蝕刻操作可包括任何適合蝕刻程序，諸如一濕式蝕刻、一乾式蝕刻、一反應性離子蝕刻(RIE)、中性粒子束蝕刻(NBE)或其類似者。在一些實施例中，蝕刻程序係一各向異性蝕刻。在一些實施例中，在形成半導體條103之後，可藉由任何適合程序來移除遮罩104之剩餘部分。在其他實施例中，遮罩104之部分(諸如第一遮罩層104A)可留在半導體條103上。
參考圖4，使隔離區域114形成於相鄰半導體條103之間的溝槽中。隔離區域114可包含絕緣材料，諸如一介電材料，例如氧化矽、氮化矽、氮氧化矽、其之一組合或其類似者。隔離區域114可藉由一高密度電漿化學汽相沈積(HDP-CVD)、可流動CVD (FCVD)、ALD、PVD、其之一組合或其類似者形成。亦可使用由任何適合程序形成之其他絕緣材料。在一些實施例中，可在沈積隔離區域114之絕緣材料之後執行一退火程序。
在一些實施例中，隔離區域114可包含在形成隔離區域114之前形成於基板102及半導體條103之側壁及上表面上之一襯層(圖中未展示)。在一些實施例中，襯層可包括氮化矽、氧化矽、氮氧化矽、聚合物、其之組合或其類似者。襯層之形成可包含任何適合方法，諸如ALD、CVD、HDP-CVD、其之一組合或其類似者。在此等實施例中，襯層可防止(或至少減少)隔離區域114之退火期間之自半導體條103至隔離區域114中之擴散。
在一些實施例中，可執行一平坦化操作(諸如機械研磨或化學機械拋光(CMP))以移除隔離區域114之過量部分，使得隔離區域114之頂面及半導體條103之頂面共面。在遮罩104之部分在形成半導體條103之後留在半導體條103上之一些實施例中，平坦化程序亦可包含移除遮罩104之剩餘部分。
參考圖5，使隔離區域114凹進至半導體條103下方。在一些實施例中，凹進隔離區域114稱為淺溝槽隔離(STI)區域。隔離區域114經凹進使得半導體條103之上部分(本文稱為鰭片105)自相鄰隔離區域114之間突出。在一些實施例中，隔離區域114之頂面可包含一平面、凸面或凹面。隔離區域114可使用一濕式蝕刻、一乾式蝕刻或其之一組合來凹進。
圖6A至圖33B係根據一些實施例之製造半導體裝置100之一方法之中間階段之截面圖。在一些實施例中，在圖5中所繪示之步驟之後提供圖6A至圖33B中展示之方法之中間階段。沿圖1中之參考截面A-A繪示以「A」收尾之圖號；沿圖1中所繪示之參考截面B-B繪示以「B」收尾之圖號。應瞭解，可在圖6A至圖33B中所展示之程序之前、圖6A至圖33B中所展示之程序期間及圖6A至圖33B中所展示之程序之後提供額外操作，且方法之額外實施例可替換或消除下文將描述之一些操作。操作及程序之順序可互換。此外，一實施例之相同或類似組態、結構、材料、操作或程序可用於其他實施例中，且可省略其詳細闡釋。
參考圖6A及圖6B，一第一介電層122形成於鰭片105之各者之側壁及一上表面105S上。在一些實施例中，第一介電層122亦可形成於隔離區域114上。第一介電層122可包括氧化物，諸如氧化矽或其類似者。其他介電材料亦可行，諸如氮化物、碳化物、氮氧化物及其類似者。在一些實施例中，第一介電層122包含一低介電常數(低k)材料，諸如具有小於約4.0之一介電常數之一材料。第一介電層122可使用ALD、CVD或PVD形成、可經熱生長或可使用其他適合程序形成。
隨後，一第二介電層124形成於第一介電層122上。在一些實施例中，第二介電層124亦可形成於隔離區域114上。第二介電層124可不同於第一介電層122且可包括具有大於約4.0之一介電常數之一高介電常數(高k)材料。第二介電層124之介電材料可包括金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬之氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯或其類似者。在一些實施例中，第二介電層124可由以下各者形成：Al 2O 3、HfO 2、ZrO 2、HfO xN y、ZrO xN y、HfSi xO y、ZrSi xO y、HfSi xO yN z、ZrSi xO yN z、TiO 2、Ta 2O 5、La 2O 3、CeO 2、Bi 4Si 2O 12、WO 3、Y 2O 3、LaAlO 3、Ba 1-xSr xTiO 3、PbTiO 3、BaTiO 3(BTO)、SrTiO 3(STO)、BaSrTiO 3(BST)、PbZrO 3、鈦酸鍶鉛(PST)、鈮酸鋅鉛(PZN)、鈦酸鋯鉛(PZT)、鉛鎂鈮(PMN)、氧化釔穩定氧化鋯(YSZ)、ZnO/Ag/ZnO (ZAZ)、其之一組合或其類似者。第二介電層124可使用ALD、CVD、PVD、分子束沈積(MBD)或其他適合程序形成。
隨後，對第二介電層124執行一第一處理TRMT-1，如圖7A及圖7B中所展示。第一處理TRMT-1經組態以減輕或至少減少發生於形成第一介電層122及第二介電層124期間之陷阱缺陷。第一處理TRMT-1可透過(例如)氮化程序來將氮作為陷阱修復元素引入至第二介電層124之高k介電材料中之陷阱缺陷中。在一些實施例中，使用含氮物種(諸如N 2或NH 3)來執行氮化程序。在一些實施例中，氮化程序可提高第二介電層124之密度以防止其在一後續程序中受損。
在一些實施例中，氮化程序藉由一去耦合電漿氮化(DPN)程序來提供N 2電漿。例如，在約10秒至約300秒之間的一時段內以約100°C至約500°C之間的一溫度、1 mtorr至100 mtorr之一壓力及約100瓦特至約1000瓦特之一功率使用氮氣電漿、藉由熱氮化來氮化第二介電層124。在一些實施例中，氮化採用具有約10 sccm至約300 sccm之間的一流動速率之一含氮氣體，諸如純氨或N 2。在一些實施例中，氮化引起第二介電層124中約1%至約10%之間或約5%至約6%之間的氮濃度。含有小於約1%之氮濃度之含氮第二介電層124無法呈現一所要鈍化效能，而大於約10%之氮濃度會增加不利效應(諸如負偏壓溫度不穩定性(NBTI)效應)之可能性。在一些實施例中，藉由將含氮氣體限制於約10 sccm至約300 sccm之間來達成受控氮濃度。在一些實施例中，不在DPN程序期間引入RF偏壓。
另一氮化程序亦可併入第一處理TRMT-1中。例如，替代地或另外，相對於DPN程序執行氮化後退火(PNA)程序。在一些實施例中，以高於用於DPN中之溫度的一溫度(諸如約400°C至約850°C之間)執行PNA程序。在一些實施例中，在約1秒至約180秒之間的一時段內使用一含氮氣體作為一退火氣體來執行PNA程序。在一些實施例中，PNA程序採用具有約10 sccm至約200 sccm之間的一流動速率之一含氮氣體，諸如純N 2。在一些實施例中，PNA程序引起第二介電層124中約1%至約10%之間或約5%至約6%之間的氮濃度。PNA程序可引起第二介電層124與氮反應以達到一穩定狀態，且可驅動氮至更深處以產生一更均勻第二介電層124。
隨後，如圖8A及圖8B中所繪示，一閘極電極層125及一遮罩層127依序形成於第二介電層124上。在一些實施例中，閘極電極層125之一材料沈積於第二介電層124上且接著使用(例如)一CMP程序來平坦化。閘極電極層125可包含多晶矽，但亦可使用其他導電材料，諸如金屬。遮罩層127可包含(例如)氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、其之一組合或其類似者之一或多個層且可使用任何適合程序(諸如熱氧化、熱氮化、ALD、PVD、CVD、其之一組合或其類似者)形成。
參考圖9A及圖9B，使用適合光微影及蝕刻技術來圖案化遮罩層127以形成一圖案化遮罩層128。藉由適合蝕刻技術來將圖案化遮罩層128之圖案轉印至閘極電極層125、第二介電層124及第一介電層122以形成跨鰭片105之閘極電極112 (如圖1中所繪示)。閘極電極112亦可具有實質上垂直於鰭片105之縱向方向的一縱向方向。因此，將閘極電極層125圖案化為一閘極電極126 (亦指稱一虛設閘極電極126)。通道區域112C形成於各自鰭片105中。閘極電極112之圖案覆蓋鰭片105之各自通道區域112C，同時暴露鰭片105之源極/汲極區域SD1及SD2 (如圖1中所繪示)。在一些實施例中，一輸入/輸出區域中之閘極電極112可具有大於一邏輯區域中之閘極電極112之大小及節距的一大小及一節距。如下文將描述，閘極電極112充當一虛設閘極電極或犧牲閘極電極且隨後由替換閘極替換。在其他實施例中，虛設閘極電極112之部分(諸如介電層122及124)不在形成替換閘極期間被替換，而是留在半導體裝置100之最終結構中。
圖10A及圖10B繪示使一介電層132D形成於閘極電極112、隔離區域114及鰭片105上。介電層132D可沿閘極電極112之側壁及上表面保形沈積。在一些實施例中，介電層132D可包括氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其之一組合或其類似者且可使用PVD、CVD、ALD、其之一組合或其類似者形成。在一些實施例中，介電層132D具有約2 nm至約5 nm之間的一厚度。
參考圖11A及圖11B，蝕刻介電層132D以沿閘極電極112之側壁形成一閘極間隔物132。藉由蝕刻來移除閘極電極112、隔離區域114及鰭片105之表面105S上之介電層132D之水平部分。蝕刻可為各向異性的，諸如一乾式蝕刻或一RIE程序使用一定向離子轟擊來選擇性蝕刻介電層132D之水平部分，同時使垂直部分保持實質上完好。然而，此轟擊會進一步損壞用作為半導體裝置100之一通道區域或源極/汲極區域之部分的鰭片105之表面105S。懸鍵可歸因於轟擊而留在晶格結構中(例如在鰭片105之表面105S周圍)且可能需要被鈍化。
圖12A及圖12B繪示使另一介電層134形成於閘極電極112、閘極間隔物132及鰭片105上。介電層134可沿閘極電極112之側壁及上表面保形沈積且橫向包圍閘極間隔物132。在一些實施例中，閘極間隔物132可包括氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其之一組合或其類似者且可使用CVD、ALD、其之一組合或其類似者形成。在所描繪之實施例中，介電層132D及134由不同材料(例如分別為氮化矽及氧化矽)形成。在一些實施例中，介電層134具有約2 nm至約4 nm之間的一厚度。
在形成介電層134期間，藉由沈積介電層134之材料來修改鰭片105之表面105S之性質。歸因於鰭片105及介電層134之不同材料組合物，可更改表面105S，即，更多懸鍵發生於表面105S周圍。除圖7A及圖7B中所展示之第一處理TRMT-1之鈍化方案之外，本揭露進一步提供旨在減少由圖11A及圖12A及圖11B及圖12B中所展示之操作形成之懸鍵且提高半導體裝置100之效能的方法。
參考圖13A及圖13B，執行一離子植入程序IMP-1以形成半導體裝置100之輕度摻雜源極/汲極(LDD)區域。圖13A繪示基板102包含具有p型電晶體之一p型區110P及具有n型電晶體之一n型區110N。在一些實施例中，沈積一光阻劑140P以在植入p型區110P期間遮罩n型區110N。圖11B繪示沿p型區110P中之一鰭片105之截面。p型摻雜劑(諸如硼或BF 2)在離子植入程序IMP-1期間植入至鰭片105中以在相鄰閘極電極112之間形成p型LDD區域142P。在植入程序IMP-1期間，閘極電極112可充當一遮罩以防止(或至少減少)摻雜劑植入至鰭片105之通道區域中。
在一些實施例中，以大於0.5 KeV (諸如0.5 KeV至約2 KeV之間)之一功率及約1E14個原子/cm 2至約2E15個原子/cm 2之間的一劑量執行植入程序IMP-1。在一些實施例中，依(例如) 0°至20°之間的一傾斜角α執行植入程序IMP-1以驅動摻雜劑在虛設閘極電極112之閘極角下方延伸。在植入程序之後，可執行一退火程序以活化植入摻雜劑。可藉由約800°C至約1000°C之間的一溫度(諸如950°C)處之一快速熱退火(RTA)來執行退火程序。
圖14A及圖14B展示一第二處理TRMT-2。第二處理TRMT-2可包含將一陷阱修復元素引入至鰭片105之表面105S或受損介電層(例如閘極間隔物132及介電層134)之一離子植入程序。在一些實施例中，第二處理TRMT-2與離子植入程序IMP-1同時執行。由第二處理TRMT-2供應至p型LDD區域142P之鈍化元素可提供強固定負電荷且可有效終止鰭片105之表面周圍之懸鍵。因此，可提高通道區域中之載子移動率效能。在一些實施例中，第二處理TRMT-2選擇性鈍化閘極電極112之邊緣周圍之區域，諸如靠近LDD區域142P之介電層122及124及閘極間隔物132之部分。此選擇性鈍化引起塊體及介面陷阱缺陷減輕或減少，使得歸因於陷阱之無規律電荷重組之機會降低。
第二處理TRMT-2可植入具有與離子植入程序IMP-1之摻雜劑類型相反之一摻雜劑類型(諸如一n型摻雜劑)之摻雜劑。在一實施例中，第二處理TRMT-2使用具有大於矽或氧之負電性之一負電性的一摻雜劑來獲得較佳鈍化效能。例如，第二處理TRMT-2使用含氟氣體，諸如NF 3、HF、SF 6、CF 4及C 3F 8。氟氣之一氣流係在約10 sccm至約100 sccm之間的一範圍內。在一些實施例中，以(例如)約0.5 KeV至約2.0 KeV之間的一RF功率執行第二處理TRMT-2。在一些實施例中，由第二處理TRMT-2使用之RF功率小於由離子植入程序IMP-1使用之功率以不干擾p型LDD區域142P之性質。同樣地，在一些實施例中，以實質上等於或小於用於離子植入程序IMP-1中之劑量的一劑量執行第二處理TRMT-2以引起陷阱修復摻雜劑到達表面105S周圍之一相對較淺深度且維持LDD區域142P之性質。植入陷阱修復摻雜劑以透過適當控制植入參數(諸如第二處理TRMT-2中之植入劑量及植入之傾斜角)來到達表面105S周圍之一所要淺深度。例如，在一些實施例中，第二處理TRMT-2利用約5E14個原子/cm 2至約1.5E15個原子/cm 2之間的一植入劑量。在一些實施例中，依約10°至約30°之間的一傾斜角β執行第二處理TRMT-2之離子植入。使用超出約5E14個原子/cm 2至約1.5E15個原子/cm2之間的範圍之一劑量或大於約30°或低於10°之一傾斜角β之一植入無法確保摻雜劑植入至所要位置及深度處。在一些實施例中，在小於用於離子植入IMP-1中之持續時間且可介於(例如)約0.5秒至約300秒之間的一持續時間內執行第二處理TRMT-2之離子植入。
參考圖15A及圖15B，一介電層136毯覆形成於p型區110P上，諸如形成於介電層134、閘極電極112及鰭片105上。在一些實施例中，介電層136可包括氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)、其之一組合或其類似者且可使用CVD、ALD、其之一組合或其類似者形成。在一些實施例中，介電層134及136包括不同材料。在一些實施例中，介電層136包括相同於閘極間隔物132之材料。介電層136亦可指稱另一閘極間隔物且其厚度可用於控制鰭片105中隨後形成之磊晶源極/汲極區域之寬度。在一些實施例中，介電層136具有約5 nm至約10 nm之間的一厚度。
使介電層136形成於介電層134上會在介電層136周圍引入體陷阱及介面陷阱。本揭露提出減輕陷阱缺陷且提高裝置效能之方案。
圖16A至圖18B繪示使磊晶源極/汲極區域(例如圖1中之區域SD1及SD2)形成於p型區110P中。參考圖16A及圖16B，一圖案化遮罩(圖中未展示)首先形成於閘極電極112上且暴露LDD區域142P中之源極/汲極區域。在一些實施例中，圖案化遮罩層可包括一光阻劑或其類似者，且可使用旋塗程序或其類似者形成。
一旦形成該圖案化遮罩，則對介電層136及134及鰭片105執行一圖案化程序以在LDD區域142P中形成凹槽144P。在一些實施例中，圖案化程序可包含使用該圖案化遮罩作為一蝕刻遮罩之一或多個適合蝕刻程序。蝕刻程序可為各向異性的且可包含一反應性離子蝕刻(RIE)、一中性粒子束蝕刻(NBE)、其之一組合或其類似者。在一些實施例中，在凹槽144P之圖案化期間不完全移除介電層136之側壁部分，且由介電層136界定凹槽144P之寬度。在一些實施例中，執行多步驟蝕刻操作以將凹槽144P整形為具有所要底部形狀，諸如一U形或一V形。在形成凹槽144P之後，藉由一灰化或一濕式清潔步驟來剝除圖案化遮罩。
隨後，如圖17A及圖17B中所展示，對凹槽144P執行一清潔步驟CLN。一實例性清潔步驟包含使用氫氟酸(HF)、三硼酸乙二胺四乙酸(TBE)、緩衝氧化物蝕刻(BOE)、其類似者或其之一組合。在一些實施例中，鰭片105之一些材料損耗或對凹槽144P之一進一步凹陷效應可歸因於清潔操作CLN之蝕刻效應而發生。此繼而引起鰭片105及介電層134及136發生表面缺陷及/或體陷阱。
參考圖18A及圖18B，對應於圖1中之源極/汲極區域SD1及SD2之磊晶源極/汲極區域146P形成於凹槽144P中。在一些實施例中，磊晶源極/汲極區域146P使用有機金屬CVD (MOCVD)、分子束磊晶(MBE)、液相磊晶(LPE)、汽相磊晶(VPE)、選擇性磊晶生長(SEG)、其之一組合或其類似者來磊晶生長於凹槽144P中。在一些實施例中，一p型電晶體之磊晶源極/汲極區域146P可包含SiGe、SiGeB、Ge、GeSn或其類似者。如圖18B中所展示，磊晶源極/汲極區域146P之表面可自表面105S凸起且可包含刻面。在一些實施例中，磊晶源極/汲極區域146P之底部延伸通過LDD區域142P而至半導體條103中。在所繪示之實施例中，磊晶源極/汲極區域146P之各者彼此實體分離，然而，在其他實施例中，閘極電極112上之一相同側上之相鄰磊晶源極/汲極區域146P (例如圖1中之兩個相鄰源極/汲極區域SD1)可沿閘極電極112之側壁合併。在一些實施例中，可在類似於用於形成LDD區域142P之程序的一摻雜程序中摻雜磊晶源極/汲極區域146P之材料。
在形成磊晶源極/汲極區域146P之後，移除介電層136之剩餘部分，如圖19A及圖19B中所繪示。在一些實施例中，可使用選擇性針對介電層136之材料之一適合蝕刻程序來移除介電層136。一旦形成p型磊晶源極/汲極區域146P，則可使用一灰化或濕式蝕刻程序來剝除光阻劑140P。
圖20A至圖21B繪示使磊晶源極/汲極區域146N形成於半導體裝置100之n型區110N中。圖20B及圖21B係沿n型區110N之一鰭片105中之截面BB取得。除另有說明之外，圖20A、圖20B、圖21A及圖21B中所繪示之使磊晶源極/汲極區域146N形成於n型區110N中之組態、材料及方法類似於p型區110P中之其對應物之組態、材料及方法。參考圖20A及圖20B，一光阻劑140N用於遮罩p型區110P，同時暴露n型區110N。隨後或同時執行一離子植入步驟(IMP-2，圖中未展示)及一第三處理TRMT-3以在鰭片105中形成n型LDD區域142N。除n型LDD區域142N係n型摻雜劑(諸如砷、磷或其類似者)之外，此等步驟類似於圖13A至圖14B中所展示之步驟。
第三處理TRMT-3可包含鈍化鰭片105之表面105S、閘極間隔物132、LDD區域142N或介電層134之一陷阱修復元素之一植入程序。由第三處理TRMT-3朝向LDD區域142N供應之鈍化離子可提供強固定負電荷且可有效終止表面105S周圍之懸鍵。在一些實施例中，第三處理TRMT-3選擇性鈍化閘極電極112之邊緣周圍之區域(諸如靠近LDD區域142N之閘極間隔物132及介電層134之部分)，其中減輕或減少體及介面陷阱缺陷，使得歸因於陷阱缺陷之無規律電荷重組之機會降低。
第三處理TRMT-3可植入具有類似於n型LDD區域142N之離子植入程序之摻雜劑之一摻雜劑類型(諸如一n型摻雜劑)的摻雜劑。在一實施例中，第三處理TRMT-3使用具有大於矽或氧之負電性之一負電性的一摻雜劑來獲得較佳鈍化效能。例如，第三處理TRMT-3使用含氟氣體，諸如NF 3、HF、SF 6、CF 4及C 3F 8。氟氣之一氣流係在約10 sccm至約100 sccm之間的一範圍內。在一些實施例中，以(例如)約0.5 KeV至約2.0 KeV之間的一RF功率執行第三處理TRMT-3。在一些實施例中，由第三處理TRMT-3使用之RF功率小於用於離子植入程序IMP-2中之功率以不干擾LDD區域142N之性質。同樣地，在一些實施例中，第三處理TRMT-3之離子植入利用約5E14個原子/cm 2至約1.5E15個原子/cm 2之間的一劑量以引起陷阱修復摻雜劑到達表面105S周圍之一相對較淺深度且維持LDD區域142N之性質。在一些實施例中，使用具有約10°至約30°之間的一傾斜角之一傾斜植入來執行第三處理TRMT-3。在一些實施例中，在約0.5秒至約300秒之間的一持續時間內執行第三處理TRMT-3。
圖21A及圖21B展示形成介電層136、在鰭片105中蝕刻凹槽144N、清潔凹槽144N、在凹槽144N中磊晶生長源極/汲極區域146N及移除介電層136之一結果。除n型LDD區域142N之摻雜劑係n型摻雜劑(諸如砷、磷或其類似者)之外，上述步驟類似於圖15A至圖19B中所展示之步驟。在移除介電層136之後，圖21A及圖21B中所展示之n型區110N中之已形成之半導體裝置100展現類似於圖19A及圖19B中所繪示之p型區110P之組態的組態。一旦形成n型磊晶源極/汲極區域146N，則可使用一灰化或濕式蝕刻程序來剝除光阻劑140N。
圖22A及圖22B演示在形成磊晶源極/汲極區域146P及146N之後移除p型區110P及n型區110N兩者中之介電層134。圖22B繪示作為一實例之p型區110P之一截面圖。在一些實施例中，可使用選擇性針對介電層134之材料之一適合蝕刻程序來移除介電層134。
參考圖23A及圖23B，對p型源極/汲極區域146P執行一p型植入操作以形成P+摻雜區域148P。沈積一光阻劑150P以遮罩n型區110N且暴露p型區110P。可圖案化光阻劑150P以僅暴露源極/汲極區域146P。植入操作可產生具有大於下伏源極/汲極區域146P之摻雜濃度之一摻雜濃度的P+摻雜區域148P以提高源極/汲極區域146P之電效能。摻雜區域148P可覆蓋各自源極/汲極區域146P之整個上表面。在一些實施例中，P+摻雜區域148P具有約1E20個原子/cm 3至約3E21個原子/cm 3之間的一摻雜濃度。可在形成P+摻雜區域148P之後剝除光阻劑150P。
類似地，參考圖24A及圖24B，對n型源極/汲極區域146N執行一n型植入操作以形成N+摻雜區域148N。沈積一光阻劑150N以遮罩p型區110P且暴露n型區110N中之源極/汲極區域146N。植入操作可產生具有大於下伏源極/汲極區域146N之摻雜濃度之一摻雜濃度的摻雜區域148N以提高源極/汲極區域146N之電效能。摻雜區域148N可覆蓋各自源極/汲極區域146N之整個上表面。在一些實施例中，摻雜區域148N具有約1E20個原子/cm 3至約3E21個原子/cm 3之間的一摻雜濃度。可在形成N+摻雜區域148N之後剝除光阻劑150N。
圖25A及圖25B繪示整個半導體裝置100上所執行之一退火操作ANL。退火操作ANL可有助於活化摻雜區域148P及148N中之摻雜劑。退火操作ANL可包含一RTA或爐退火。在一些實施例中，退火操作ANL包含小於約5小時之爐退火且可小於約10分鐘之RTA退火。在一實施例中，執行退火操作ANL，直至將植入損壞減少至摻雜區域148P及148N中之一預定量。可以大於約900°C之一溫度(諸如1050°C)執行退火操作ANL。可在諸如氬氣或氮氣之一惰性氣體中進行退火操作ANL。
參考圖26A及圖26B，一層間介電(ILD)層形成於閘極電極112、磊晶源極/汲極區域146P及146N及鰭片105上。圖26B展示作為一實例之p型區之截面圖(其同樣適用於圖27B、圖28B、圖29B、圖30B、圖31B、圖32B及圖33B)。可沈積ILD層151以填充閘極電極112與鰭片105之間的空間。在一些實施例中，ILD層151由一介電材料(諸如氧化矽、SiOC、ZrO 2、HfO 2、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、未摻雜矽酸鹽玻璃(USG)、低k介電材料、極低k介電材料、高k介電材料、其之一組合或其類似者)形成且可藉由任何適合方法(諸如CVD、PECVD、旋塗塗覆、其之一組合或其類似者)沈積。
在一些實施例中，在形成ILD層151之前，將一或多個額外介電層(圖中未展示)沈積於閘極電極112、磊晶源極/汲極區域146P及146N及鰭片105上。當圖案化ILD層151以蝕刻用於後續形成之接觸插塞之開口時，此等介電層可用作為一蝕刻停止層或一覆蓋層。在一些實施例中，可使用類似於用於形成介電層132D或134中之材料及方法的材料及方法來依一保形方式形成一些此等介電層。
參考圖27A及圖27B，可執行一平坦化程序(諸如CMP或機械研磨)以使ILD層151之一頂面與閘極電極112之頂面齊平。在一些實施例中，平坦化程序亦移除圖案化遮罩層128或延伸於平坦化閘極電極112之頂面上之閘極間隔物132之部分。
圖28A及圖28B及圖29A及圖29B繪示用於形成替換閘極172之一閘極替換程序。首先，如圖28A及圖28B中所展示，使用一或多個適合蝕刻程序來移除虛設閘極電極112之圖案化遮罩層128及圖案化閘極電極126以形成開口160。開口160之各者暴露一各自下伏介電層124。在所繪示之實施例中，替換閘極172A及172B之介電層124及122 (分別充當高k介電層及閘極介電層(介面層))在蝕刻操作期間留在鰭片105之通道區域上。在其他實施例中，介電層122及124亦可在形成開口160期間被移除且可在後續步驟中沈積於適當位置中。在其中亦移除介電層122及124之實施例中，此等層可依一保形方式沈積至開口160中，且形成此等層之材料及方法類似於參考圖6A及圖6B所繪示之材料及方法。
一覆蓋層152P或152N分別形成於p型區110P或n型區110N中之閘極介電層124上。在一些實施例中，覆蓋層152P或152N藉由任何適合程序來沿開口160之側壁及底部形成至任何適合厚度。例如，覆蓋層152P或152N藉由一ALD或PVD程序來形成至(例如)約20 Å至約40 Å之間的一厚度。覆蓋層152P或152N可包括鈦、氮化鈦、鉭、氮化鉭、其他適合材料或其之組合。
功函數層154P及154N分別形成於覆蓋層152P及152N上。在n型區110N之一n型電晶體之實施例中，功函數層154N包括Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaC、TaCN、TaSiN、TaAlC、Mn、Zr、其之一組合或其類似者且可使用ALD、CVD、PVD、其之組合或其類似者來沿開口160之側壁及底部形成。在p型區110P之一p型電晶體之實施例中，功函數層154P包括TiN、WN、TaN、Ru、Co、其之一組合或其類似者且可使用ALD、CVD、PVD、其之組合或其類似者來沿開口160之側壁及底部形成。在形成功函數層154P及154N之後，開口160由一導電層156P或156N填充。在一些實施例中，導電層156P或156N包括Co、Ru、Al、Ag、Au、W、Ni、Ti、Cu、Mn、Pd、Re、Ir、Pt、Zr、其之合金、其之組合或其類似者且可使用ALD、CVD、PVD、電鍍、其之組合或其類似者形成。
在開口160由覆蓋層152P及152N、功函數層154P及154N及導電層156P及156N填充之後，可執行一平坦化程序(諸如一CMP程序)以移除ILD層151之頂面上之此等層之過量部分。介電層122及124、覆蓋層152P或152N、功函數層154P或154N及導電層156P或156N共同形成各自替換閘極172。
參考圖30A及圖30B，另一ILD層161形成於替換閘極172及ILD層151上。在一些實施例中，可使用類似於用於形成參考圖26A及圖26B所描述之ILD層151之材料及方法的材料及方法來形成ILD層161。在一些實施例中，ILD層151及161由一相同材料形成。在其他實施例中，ILD層151及161由不同材料形成。可執行一平坦化程序(諸如一CMP程序)以移除ILD材料之過量部分以形成ILD層161之一頂面。
隨後，如圖31A及圖31B中所展示，圖案化ILD層151及161以形成開口162G及162SD。在一些實施例中，可使用適合光微影及蝕刻技術來圖案化ILD層151及161。開口162G暴露p型區110P或n型區110N中之各自替換閘極172。開口162SD暴露各自p型區110P及n型區110N中之磊晶源極/汲極區域146P及146N。
在一些實施例中，自對準矽化物(salicide)層(圖中未展示)形成於開口162G及162SD中。可藉由將一金屬材料沈積於開口162G或162SD中且接著進行一退火操作來形成矽化層。金屬材料可包括Ti、Co、Ni、NiCo、Pt、NiPt、Ir、PtIr、Er、Yb、Pd、Rh、Nb、其之一組合或其類似者且可使用PVD、濺鍍或其類似者形成。藉由在退火操作期間使源極/汲極區域中之矽與金屬材料反應來形成金屬矽化層。
參考圖32A及圖32B，將導電材料沈積至開口162G及162SD中以分別形成接觸插塞164G及164SD。接觸插塞164G及164SD分別透過矽化層來電耦合至替換閘極172及源極/汲極區域146P/146N。在一些實施例中，接觸插塞164G及164SD可包含一襯層及襯層上之一填充層。襯層可充當一擴散障壁層或ILD層151/161與填充層之間的一黏著層。襯層可包含鈦、氮化鈦、鉭、氮化鉭、其之一組合或其類似者且可使用CVD、PVD、ALD、其之一組合或其類似者形成。填充層可為銅、銅合金、銀、金、鎢、鋁、鎳、其之一組合或其類似者且可使用CVD、PVD、ALD、一電化學電鍍程序、一無電電鍍程序、其之一組合或其類似者形成。
可執行一平坦化程序(諸如一CMP程序)以自ILD層161之一頂面移除襯層及填充層之過量部分。襯層及填充層之剩餘部分形成接觸插塞164G及164SD。
參考圖33A及圖33B，執行一第四處理TRMT-4，其中採用一陷阱修復元素來修復已由已形成之半導體裝置100之前的操作引起之陷阱缺陷。在一些實施例中，陷阱缺陷可發生於先前處理TRMT-1、TRMT-2及TRMT-3之程序之後的半導體裝置100之任何層內或層表面上，且因此使用第四處理TRMT-4來鈍化剩餘或新缺陷。在一些實施例中，第四處理TRMT-4之陷阱修復元素具有小於第二或第三處理(TRMT-2或TRMT-3)之陷阱修復元素之負電性的一負電性，同時具有穿過各種層而至其中駐留陷阱之通道區域附近中以終止懸鍵的一較佳穿透能力。在一些實施例中，第四處理TRMT-4之陷阱修復元素具有小於先前陷阱修復處理TRMT-1至TRMT-3中之陷阱修復元素之原子量的一原子量以獲得一較佳穿透能力。在一些實施例中，第四處理TRMT-4採用具有H 2氛圍之一退火。在一實施例中，在第四處理TRMT-4中執行使用(例如)約10 atm至約20 atm之間的一高壓力位準之含氫氣體之一退火。在一些實施例中，以小於用於第二處理TRMT-2或第三處理TRMT-3中之溫度的一溫度(諸如700°C或更低)執行第四處理TRMT-4以不使新形成之陷阱修復元素中斷終止懸鍵。在一些實施例中，以一溫度(諸如500°C或更低)執行第四處理TRMT-4。在一些實施例中，以一溫度(諸如400°C或更低)執行第四處理TRMT-4。
在其中在形成接觸插塞164G及164SD期間未採用退火操作(諸如用於以大於用於第四處理TRMT-4中之溫度的一高溫形成矽化層之退火步驟)或其中未在形成接觸插塞164G及164SD時執行高溫退火(例如大於約400°C、約500°C或約700°C)之實施例中，可在形成/平坦化ILD層161之後且在形成矽化層或接觸插塞164G及164SD之前即時執行第四處理TRMT-4。
根據一實施例，一種製造一半導體裝置之方法包含：提供包括一表面之一基板；將一第一介電層及一第二介電層沈積於該基板上；使一虛設閘極電極形成於該第二介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；移除該虛設閘極電極以形成一替換閘極；使一層間介電(ILD)層形成於該替換閘極及該等源極/汲極區域上；及藉由在形成該等源極/汲極區域之前或形成該ILD層之後的一時間將一陷阱修復元素引入至該閘極間隔物、該第二介電層、該表面及該等LDD區域之至少一者中來執行一處理。
根據一實施例，一種製造一半導體裝置之方法包含：提供包括一表面之一基板；將一高k介電層沈積於該基板上；使一虛設閘極電極形成於該高k介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；形成一替換閘極且移除該虛設閘極電極；形成電耦合至該替換閘極及該等源極/汲極區域之接觸插塞；及在形成該虛設閘極電極之前或形成該等LDD區域之後的一時間對該高k介電層、該閘極間隔物、該表面及該等LDD區域之至少一者執行一陷阱修復操作。
根據一實施例，一種製造一半導體裝置之方法包含：提供包括一表面之一基板；將一第一介電層及一高k介電層沈積於該基板上；使用一含氮電漿來鈍化該高k介電層；在鈍化該高k介電層之後使一圖案化虛設閘極形成於該基板上；使一第二介電層形成於該虛設閘極及通道區域上；蝕刻接觸該通道區域之該第二介電層之一部分；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該圖案化虛設閘極之兩側上；使用具有大於矽及氧之負電性之一負電性的一元素來對該等LDD區域執行一離子植入；使源極/汲極區域形成於該等各自LDD區域中；對該等源極/汲極區域執行一離子植入；以一第一溫度對該等經離子植入之源極/汲極區域執行一第一退火操作；藉由蝕刻該圖案化虛設閘極來形成一替換閘極；使一層間介電層形成於該等源極/汲極區域及該替換閘極上；及在該第一退火操作之後，在一氫氣氛圍中以小於該第一溫度之一第二溫度執行一第二退火操作。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於使用本揭露作為設計或修改用於實施相同目的及/或達成本文所引入之實施例之相同優點之其他程序及結構的一基礎。熟習技術者亦應認識到，此等等效構造不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、取代及更改。
100:半導體裝置/鰭式場效電晶體(FinFET)裝置 102:基板 103:半導體條 104:遮罩 104A:第一遮罩層 104B:第二遮罩層 105:鰭片 105S:上表面 108:閘極介電層 110N:n型區 110P:p型區 112:閘極電極 112C:通道區域 114:隔離區域 122:第一介電層 124:第二介電層 125:閘極電極層 126:虛設閘極電極 127:遮罩層 128:圖案化遮罩層 132:閘極間隔物 132D:介電層 134:介電層 136:介電層 140N:光阻劑 140P:光阻劑 142N:n型輕度摻雜源極/汲極(LDD)區域 142P:p型LDD區域 144N:凹槽 144P:凹槽 146N:磊晶源極/汲極區域 146P:磊晶源極/汲極區域 148N:N+摻雜區域 148P:P+摻雜區域 150N:光阻劑 150P:光阻劑 151:層間介電(ILD)層 152N:覆蓋層 152P:覆蓋層 154N:功函數層 154P:功函數層 156N:導電層 156P:導電層 160:開口 161:ILD層 162G:開口 162SD:開口 164G:接觸插塞 164SD:接觸插塞 172:替換閘極 172A:替換閘極 172B:替換閘極 A-A:截面 B-B:截面 ANL:退火操作 CLN:清潔步驟 IMP-1:離子植入程序 IMP-2:離子植入程序 SD1:源極/汲極區域 SD2:源極/汲極區域 TRMT-1:第一處理 TRMT-2:第二處理 TRMT-3:第三處理 TRMT-4:第四處理 α:傾斜角 β:傾斜角
自結合附圖來解讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。事實上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1係根據一些實施例之一半導體裝置之一透視圖。
圖2至圖5係根據一些實施例之製造一半導體裝置之一方法之中間階段之截面圖。
圖6A至圖33B係根據一些實施例之製造一半導體裝置之一方法之中間階段之截面圖。
102:基板
103:半導體條
105:鰭片
122:第一介電層
124:第二介電層
132:閘極間隔物
142P:p型輕度摻雜源極/汲極(LDD)區域
146P:磊晶源極/汲極區域
148P:P+摻雜區域
151:層間介電(ILD)層
156P:導電層
161:ILD層
164G:接觸插塞
164SD:接觸插塞
172A:替換閘極
172B:替換閘極

Claims (10)

  1. 一種製造一半導體裝置之方法，其包括：提供包括一表面之一基板；將一第一介電層及一第二介電層沈積於該基板上；使一虛設閘極電極形成於該第二介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；移除該虛設閘極電極以形成一替換閘極；使一層間介電(ILD)層形成於該替換閘極及該等源極/汲極區域上；及藉由在形成該等源極/汲極區域之前或形成該ILD層之後的一時間將一陷阱修復元素引入至該閘極間隔物、該第二介電層、該表面及該等LDD區域之至少一者中來執行一處理，其中形成一虛設閘極電極包括：將一閘極電極層沈積於該第二介電層上；及在該處理之後將該閘極電極層及該第二介電層圖案化為該虛設閘極電極。
  2. 如請求項1之方法，其中該第一介電層包括氧化矽且該第二介電層包括一高k介電材料。
  3. 如請求項1之方法，其中該處理包括使用氮氣電漿來將氮引入至該第二介電層中。
  4. 如請求項1之方法，其中執行一處理包括將該陷阱修復元素引入至該等LDD區域中，其中該陷阱修復元素包括大於矽及氧之負電性的一負電性。
  5. 如請求項4之方法，其進一步包括在執行該處理之後以大於約900℃之一溫度對該等LDD區域執行一熱操作。
  6. 如請求項1之方法，其進一步包括在形成該等源極/汲極區域之後以一第一溫度執行一第一退火操作，其中在該第一退火操作之後以小於該第一溫度之一第二溫度執行該處理。
  7. 一種製造一半導體裝置之方法，其包括：提供包括一表面之一基板；將一高k介電層沈積於該基板上；使一虛設閘極電極形成於該高k介電層上；形成包圍該虛設閘極電極之一閘極間隔物；使輕度摻雜源極/汲極(LDD)區域形成於該基板中該閘極間隔物之兩側上；使源極/汲極區域形成於該等各自LDD區域中；形成一替換閘極且移除該虛設閘極電極； 形成接觸插塞以電耦合至該替換閘極及該等源極/汲極區域；及在形成該虛設閘極電極之前或形成該等LDD區域之後的一時間對該高k介電層、該閘極間隔物、該表面及該等LDD區域之至少一者執行一陷阱修復操作，其中該陷阱修復操作包括以低於約400℃之溫度在形成該等替換閘極之後及在使一層間介電(ILD)層形成於該替換閘極上之前執行退火操作，其中該等接觸插塞形成於該ILD層內。
  8. 如請求項7之方法，其中在形成該等LDD區域之後執行一陷阱修復操作包括將一陷阱修復元素引入至該LDD區域，其中該陷阱修復元素包括相同於該等LDD區域之一摻雜劑類型的一摻雜劑類型。
  9. 如請求項8之方法，其中該陷阱修復元素包括氟。
  10. 一種製造一半導體裝置之方法，其包括：提供包括一通道區域之一半導體鰭片；將一第一介電層及一高k介電層沈積於該半導體鰭片上；使用一含氮電漿來鈍化該高k介電層；在鈍化該高k介電層之後使一圖案化虛設閘極形成於該半導體鰭片上；使一第二介電層形成於該虛設閘極及該通道區域上；蝕刻接觸該通道區域之該第二介電層之一部分；使輕度摻雜源極/汲極(LDD)區域形成於該半導體鰭片中該圖案化虛 設閘極之兩側上；使用具有大於矽及氧之負電性之一負電性的一元素來對該等LDD區域執行一離子植入；使源極/汲極區域形成於該等各自LDD區域中；對該等源極/汲極區域執行一離子植入；以一第一溫度對該等經離子植入之源極/汲極區域執行一第一退火操作；藉由蝕刻該圖案化虛設閘極來形成一替換閘極；使一層間介電層形成於該等源極/汲極區域及該替換閘極上；及在該第一退火操作之後，在一氫氣氛圍中以小於該第一溫度之一第二溫度執行一第二退火操作。
TW109100191A 2019-07-17 2020-01-03 具有減少陷阱缺陷的半導體裝置及其形成方法 TWI709167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/514,373 US11329139B2 (en) 2019-07-17 2019-07-17 Semiconductor device with reduced trap defect and method of forming the same
US16/514,373 2019-07-17

Publications (2)

Publication Number Publication Date
TWI709167B true TWI709167B (zh) 2020-11-01
TW202105478A TW202105478A (zh) 2021-02-01

Family

ID=74170422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100191A TWI709167B (zh) 2019-07-17 2020-01-03 具有減少陷阱缺陷的半導體裝置及其形成方法

Country Status (3)

Country Link
US (4) US11329139B2 (zh)
CN (1) CN112242353B (zh)
TW (1) TWI709167B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11417734B2 (en) * 2019-10-31 2022-08-16 United Microelectronics Corp. Method for fabricating flash memory
US20230197836A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Integrated circuits with max or mx conductive materials
DE102022105041A1 (de) * 2022-03-03 2023-09-07 IonKraft GmbH Beschichtungstechnik für Kunststoffbehälter
US20230282514A1 (en) * 2022-03-04 2023-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Area selective deposition for zero via enclosure and extremely small metal line end space
US12538565B2 (en) * 2022-07-05 2026-01-27 International Business Machines Corporation Self-aligned bottom spacer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442079A (zh) * 2013-04-17 2014-11-01 United Microelectronics Corp 金屬閘極結構及其製作方法
TW201640569A (zh) * 2015-05-15 2016-11-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201802894A (zh) * 2016-07-06 2018-01-16 日商斯庫林集團股份有限公司 半導體裝置之製造方法
TW201822264A (zh) * 2016-11-18 2018-06-16 台灣積體電路製造股份有限公司 半導體裝置之閘極結構的製造方法
TW201919113A (zh) * 2017-11-06 2019-05-16 台灣積體電路製造股份有限公司 半導體裝置之形成方法
TW201926439A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置結構的形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645100B2 (ja) * 1992-06-24 2005-05-11 セイコーエプソン株式会社 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
JP4489367B2 (ja) * 2003-03-20 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体装置
CN102468237B (zh) * 2010-10-29 2014-03-12 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
US20120270411A1 (en) * 2011-04-25 2012-10-25 Nanya Technology Corporation Manufacturing method of gate dielectric layer
US9396950B2 (en) * 2013-03-15 2016-07-19 Globalfoundries Inc. Low thermal budget schemes in semiconductor device fabrication
US9356120B2 (en) * 2013-12-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor and method for tuning metal gate profile
KR102389813B1 (ko) * 2015-05-19 2022-04-22 삼성전자주식회사 반도체 소자
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10522359B2 (en) * 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
US10157987B1 (en) * 2017-08-14 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-based strap cell structure
US10510838B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. High surface dopant concentration formation processes and structures formed thereby

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442079A (zh) * 2013-04-17 2014-11-01 United Microelectronics Corp 金屬閘極結構及其製作方法
TW201640569A (zh) * 2015-05-15 2016-11-16 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201802894A (zh) * 2016-07-06 2018-01-16 日商斯庫林集團股份有限公司 半導體裝置之製造方法
TW201822264A (zh) * 2016-11-18 2018-06-16 台灣積體電路製造股份有限公司 半導體裝置之閘極結構的製造方法
TW201919113A (zh) * 2017-11-06 2019-05-16 台灣積體電路製造股份有限公司 半導體裝置之形成方法
TW201926439A (zh) * 2017-11-21 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置結構的形成方法

Also Published As

Publication number Publication date
US20230369454A1 (en) 2023-11-16
US20220262924A1 (en) 2022-08-18
US20240371974A1 (en) 2024-11-07
US12119389B2 (en) 2024-10-15
CN112242353A (zh) 2021-01-19
US11329139B2 (en) 2022-05-10
US11764284B2 (en) 2023-09-19
TW202105478A (zh) 2021-02-01
CN112242353B (zh) 2025-05-09
US20210020761A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
TWI709167B (zh) 具有減少陷阱缺陷的半導體裝置及其形成方法
US10297453B2 (en) Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
TWI808374B (zh) 半導體裝置及其形成方法
US10861960B1 (en) FinFET device and method
US20230386938A1 (en) High-k dielectric materials with dipole layer
US20250311413A1 (en) Finfet device and method
TW202318486A (zh) 製造半導體裝置的方法
US11848361B2 (en) Sacrificial layer for semiconductor process
US20240363408A1 (en) Semiconductor devices and methods of manufacture
US20240387517A1 (en) Semiconductor devices and methods of manufacture
US20240379805A1 (en) Silicide structures in transistors and methods of forming
US12527073B2 (en) Gate structures in semiconductor devices
US20230008994A1 (en) Semiconductor device with dielectric layer and method of forming the same
US11756832B2 (en) Gate structures in semiconductor devices
US20250311281A1 (en) Dielectric layers for semiconductor devices and methods of forming the same