[go: up one dir, main page]

TWI709141B - 用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置 - Google Patents

用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置 Download PDF

Info

Publication number
TWI709141B
TWI709141B TW106129184A TW106129184A TWI709141B TW I709141 B TWI709141 B TW I709141B TW 106129184 A TW106129184 A TW 106129184A TW 106129184 A TW106129184 A TW 106129184A TW I709141 B TWI709141 B TW I709141B
Authority
TW
Taiwan
Prior art keywords
circuit
switch
power
voltage
monitor
Prior art date
Application number
TW106129184A
Other languages
English (en)
Other versions
TW201826260A (zh
Inventor
賽門 J 洛維特
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201826260A publication Critical patent/TW201826260A/zh
Application granted granted Critical
Publication of TWI709141B publication Critical patent/TWI709141B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明描述用於功率閘控域之溫度及製程邊界角之感測控制之裝置及方法。一實例性裝置包含一內部電路；一電力供應線；及一功率閘控控制電路，其至少部分回應於自一控制信號之一第一狀態至一第二狀態之一第一改變，以啟動自該電力供應線向該內部電路供應一電力供應電壓，並且繼續自該電力供應線向內部電路供應電力供應電壓達自該控制信號之該第二狀態至該第一狀態之一第二改變之至少一超時週期，其中該超時週期代表溫度相依性。

Description

用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置
高效能及降低功耗係半導體器件之重要因素，特別係對於行動應用。對於各種積體電路(IC)組件，功率閘控已成為減輕低臨限值電壓電晶體、邏輯區塊、電路及其他器件中之次臨限值洩漏之一種技術。在一功率閘控組態中，電晶體、邏輯區塊、電路等之群組可選擇性地耦合並自一電力供應器解耦。以此方式，電晶體、邏輯區塊、電路等之特定群組可如由一功率閘控電路控制而個別地選擇性地被提供電力。通常，功率閘控電路經由由功率閘控控制器控制之低洩漏、高臨限值電壓開關(諸如一互補金屬氧化物半導體(CMOS)開關)而耦合群組之各者。例如，一低洩漏P型金屬氧化物半導體(PMOS)電晶體可用作一標頭開關，以在一待機狀態下關斷至一電路之部分之第一供應電壓，而一低洩漏N型金屬氧化物半導體(NMOS)電晶體可用作關斷第二供應電壓之一休眠電晶體。
根據一態樣，一種裝置包括一內部電路、一電力供應線及一功率閘控控制電路。該功率閘控控制電路經組態以至少部分回應於自一控制信號 之一第一狀態至一第二狀態之一第一改變，以啟動自該電力供應線向該內部電路供應一電力供應電壓，並且繼續自該電力供應線向內部電路供應電力供應電壓達至少自該控制信號之該第二狀態至該第一狀態之一第二改變之一超時週期，其中該超時週期經組態以代表溫度相依性。
根據另一態樣，一種裝置包括：一控制信號輸入，其經組態以接收一啟用信號。一第一開關，其經組態以將一功率閘控電路耦合至一第一供應電壓或一第二供應電壓之至少一者。一超時控制電路，其進一步包括：一第二開關，其耦合至該控制信號輸入，其中當該啟用信號係一第一邏輯位準時，該第二開關經組態以將一監測器節點與該第一供應電壓或第二供應電壓之一者斷開連接；一洩漏監測器，其耦合至監測器節點，其中該洩漏監測器經組態以回應於該功率閘控電路之一溫度來模擬該功率閘控電路中之洩漏。一輸出邏輯，其耦合至該監測器節點，並且經組態以當該啟用信號係該第一邏輯位準且在該監測器節點處之一電壓跨越該輸出邏輯之一觸發電壓時去啟動(deactivate)該第一開關。
根據一進一步態樣，一種方法包括：經由第一開關向一功率閘控電路供應一供應電壓。在一超時控制電路處提供耦合至一監測器節點之至少一個洩漏監測器。經由該至少一個洩漏監測器模擬該功率閘控電路中之次臨限值洩漏。經由該超時控制電路判定一啟用信號之一狀態。若該啟用信號係該第一邏輯位準，則經由該超時控制電路監測在該監測器節點處之一電壓，其中該電壓經由該至少一個洩漏監測器中之次臨限值洩漏朝向一互補供應電壓改變。經由該超時控制電路判定該電壓是否已達到一觸發電壓，其中該觸發電壓在該供應電壓與該互補供應電壓之間。若該電壓已達到該觸發電壓，則經由該第一開關自該功率閘控電路移除電力供應電壓。
100:功率閘控電路
105:超時控制電路/超時電路
110:標頭開關
115:功率閘控電路
120:標尾開關
125:Cke輸入
130:第一供應電壓(VDD)
135:第二供應電壓(VSS)
200:超時控制電路/超時電路
205:第一輸入反相器
210:第二輸入反相器
215:第一預充電開關
220:第二預充電開關
225:第一洩漏監測器
230:第二洩漏監測器
235:第一電容器
240:第二電容器
245:第一觸發反相器
250:第二觸發反相器
255:緩衝反相器
260:第一輸出反相器
265:第二輸出反相器
270:觸發反或閘
275:電源切斷反或閘
300:超時控制電路
305:輸入反及閘
310:第一輸入反相器
315:第一預充電開關
320:第二預充電開關
325:第一洩漏監測器
325a:段
325b:段
325c:段
325d:段
330:第二洩漏監測器
330a:段
330b:段
330c:段
330d:段
335:第一電容器
340:第二電容器
345:第一輸出反相器/第一觸發反相器
350:第二觸發反相器/第二輸出反相器
355:緩衝反相器
360:第一輸出反相器
365:第二輸出反相器
370:觸發反或閘
375:輸出反或閘/電源切斷反或閘
380:備用電晶體
385:功率閘控啟用電路
400:電壓曲線
405:電壓曲線Cke
410:Nleak
415:Pleak
420:Powerdown
425:點
430:點
435:線
440:點
445:點
450:線
455:第一電壓曲線
460:第一電壓曲線
465:第二電壓曲線
470:第二電壓曲線
500:記憶體系統
502:記憶體陣列
506:命令解碼器
508:命令匯流排
510:位址鎖存器
522:列解碼器
524:字線驅動器
528:行位址解碼器/行解碼器
530:讀取/寫入電路
532:功率閘控控制邏輯
534:輸出資料緩衝器
540:輸入-輸出資料路徑
544:輸入資料緩衝器
600:方法
605:方塊
610:方塊
615:決策方塊
620:方塊
625:決策方塊
630:方塊
VDD:第一供應電壓/第一電力供應線/互補電力軌
VSS:第二供應電壓/第二電力供應線/互補電力軌
可藉由參考說明書及圖式之其餘部分來實現對特定實施例之性質及優點之一進一步理解，其中相似元件符號用以指代類似組件。在一些情況下，一子標籤與一元件符號相關聯以標示多個類似組件之一者。當未指定一現有子標籤之情況下參考一元件符號時，意欲係指代所有此等多個類似組件。
圖1係根據各種實施例之一功率閘控控制電路之一示意性方塊圖。
圖2係根據各種實施例之一超時控制電路之一示意圖。
圖3係根據各種實施例之用於一超時控制電路之一微調電路之一示意圖。
圖4繪示根據各種實施例之一超時控制電路隨時間之電壓。
圖5係根據各種實施例之一記憶體系統之一方塊圖。
圖6係根據各種實施例之功率閘控域之一製程之一流程圖。
以下詳細描述更詳細地繪示幾個例示性實施例，以使得熟習此項技術者能夠實踐此等實施例。出於繪示目的提供所描述之實例，且不意欲限制本發明之範疇。在下文描述中，出於說明目的，闡述諸多具體細節以便提供對所描述之實施例之一透徹理解。然而，對於熟習此項技術者顯而易見的是，可在不具有此等具體細節之部分之情況下實踐本發明之其他實施例。
在本文中描述若干實施例，並且雖然各個特徵歸因於不同實施例，但應瞭解，關於一項實施例描述之特徵亦可與其他實施例併入。然而，出於同樣原因，任何所描述之實施例之單個特徵或若干特徵不應被視為對本 發明之每個實施例為必不可少的，此係因為本發明之其他實施例可省略此等特徵。
除非另有指示，否則本文中用於表示數量、尺寸等之所有數字應被理解為在所有情況下由術語「約」修改。在本申請案中，除非另有特別說明，否則單數之使用包含複數，且除非另有指示，否則術語「及」及「或」之使用意謂「及/或」。此外，術語「包含」以及其他形式(諸如「包含(includes)」及「包含(included)」)之使用應被視為非排他性的。此外，諸如「元件」或「組件」之術語涵蓋包括一個單元之元件及組件及包括一個以上單元之元件及組件兩者，除非另有特別說明。
圖1繪示根據各種實施例之一功率閘控電路100。功率閘控電路100可包含一超時控制電路105、標頭開關110、功率閘控電路115、標尾開關120、啟用信號(例如，時脈啟用(Cke))輸入125、第一供應電壓(VDD)130及第二供應電壓(VSS)135。在各種實施例中，功率閘控電路115可包含具有相對較低臨限值電壓(例如，0.4V或更小)之電晶體。歸因於提供給電路之供應電壓(例如，Vdd及VSS)，此等低臨限值電壓電晶體在例如待機操作期間通常易受相對較高洩漏電流之影響。另外，在各種實施例中，超時控制電路105可通信地耦合至一或多個功率閘控開關。功率閘控開關可經組態以將功率閘控電路115耦合至一第一電力供應器或一第二電力供應器之至少一者。功率閘控開關可經組態以在一導電狀態下被啟動，或者在一非導電狀態下被去啟動。在各種實施例中，功率閘控開關可包含一標頭開關110、標尾開關120或兩者。例如，在一些實施例中，超時控制電路105可通信地耦合至標頭開關110、標尾開關120或兩者。標頭開關110可繼而將功率閘控電路115耦合至一第一電力供應線VDD 130。在一些實施例 中，可替代地使用標尾開關120，或者除標頭開關110之外使用標尾開關120。標尾開關120可經組態以將功率閘控電路115耦合至一第二電力供應線VSS 135。
藉由經由標頭開關110或標尾開關120之至少一者來控制對功率閘控電路115之供應電力，功率閘控電路115可被認為具有專用於功率閘控電路115之一電力域。據此，可向功率閘控電路115提供電力或自功率閘控電路115關斷，而不影響供應給電路、晶片或器件之其他部分之電力。
根據各種實施例，標頭開關110可為一高臨限值電壓、低洩漏PMOS電晶體。在一組實施例中，標頭開關110之臨限值電壓可為至少0.5V。換言之，標頭開關110之臨限值電壓可大於閘控電路115之電晶體之臨限值電壓。據此，較高臨限值電壓固有之標頭開關110可呈現比功率閘控電路115小得多的洩漏電流。
在進一步實施例中，標尾開關120可為一高臨限值電壓、低洩漏NMOS電晶體。在一組實施例中，與標頭開關110相似，標尾開關120可具有至少0.5V之一臨限值電壓。換言之，標頭開關120之臨限值電壓可能大於閘控電路115之電晶體之臨限值電壓。標尾開關120亦可呈現比功率閘控電路115更小之洩漏電流。
根據各種實施例，標頭開關110及標尾開關120通常具有非常大的總電晶體寬度。例如，在一組實施例中，標頭開關110或標尾開關120可具有比功率閘控電路115之總器件W大四倍之一閘極寬度(W)。
根據各種實施例，功率閘控電路115可包含一內部電路之全部或部分。例如，內部電路可包括(但不限於)列解碼器及行解碼器之區段及電路。此可包含(但不限於)列解碼器電路及控制邏輯、字線驅動器、行解碼 器電路及控制邏輯、位元線驅動器、讀取/寫入電路、感測放大器、感測放大器間隙控制邏輯、寫入驅動器及其他記憶體組件及子系統。在一些實施例中，功率閘控電路115可為所產生之包含複數個低臨限值電壓器件之一低臨限值電壓電路。在一組實施例中，低臨限值電壓器件可具有0.4V或更低之臨限值電壓。據此，在一些實施例中，功率閘控電路115可包含具有一較低第一臨限值電壓之一第一電晶體，並且標頭開關110或標尾開關120之至少一者可具有絕對值大於第一臨限值電壓之一第二臨限值電壓。
如將在下文更詳細地描述，參考圖2，超時控制電路105可經組態以回應於操作參數(例如，一特定功率閘控電路115之一操作溫度及製程邊界角)來調整一超時延遲。熟習此項技術者應能理解，溫度越高，將發生越多洩漏。次臨限值洩漏通常與溫度呈一指數關係。此外，由一特定功率閘控電路115所呈現之洩漏電流之量將基於製程邊界角變動而變化。在下文實施例中將進一步詳細描述，在一些實施例中，超時控制電路105可經組態以回應於接近或實質上即時之溫度波動引起之次臨限值洩漏之改變。在各種實施例中，超時電路105之溫度相依性可包含(但不限於)超時電路105或超時電路105之元件(例如，洩漏監測器)基於功率閘控電路115之操作溫度來調整一超時週期之能力。
一旦經由超時控制電路105啟動標頭開關110、標尾開關120或標頭開關110及標尾開關120兩者，則超時控制電路105阻止標頭開關110及標尾開關120之去啟動達一超時延遲之持續時間。超時延遲可經組態以回應於操作參數之至少一者，例如一特定功率閘控電路115之一溫度及製程邊界角。
在操作中，可由超時控制電路105基於Cke輸入125提供一電源切斷信號。在各種實施例中，Cke輸入125可對應於一時脈啟用信號。時脈啟用信號可為啟用一記憶體時脈輸入之一控制信號。例如，當時脈啟用為低時，一記憶體晶片可表現得像時脈已經停止一樣。當時脈啟用為高時，正常操作可恢復。據此，時脈啟用可對應於器件或電路上之存取活動。回應於在Cke輸入125處接收一高時脈啟用信號，超時控制電路105可向標頭開關110、標尾開關120或兩者提供一啟動信號，藉此向功率閘控電路115重新供應電力。相反，在Cke輸入125處之一低時脈啟用信號可指示器件上之不活動。據此，回應於在Cke輸入125處接收低時脈啟用信號，超時控制電路105可向標頭開關110、標尾開關120或兩者提供一電源切斷信號，藉此關斷至功率閘控電路115之電力。在各種實施例中，超時控制電路105可在一超時延遲之持續時間內延遲產生電源切斷信號。例如，在一組實施例中，當時脈啟用切換至一低狀態並保持在低狀態時，在產生一電源切斷信號之前之超時延遲之持續時間內，時脈啟用必須保持低。若時脈啟用在超時延遲過去之前切換至一高狀態，則在時脈啟用返回至一低狀態之前將不會產生電源切斷信號，並且在小於或等於超時延遲之一第二指定持續時間內保持低。在一些實施例中，可至少部分基於功率閘控電路115之溫度來調整超時延遲之持續時間。在其他實施例中，亦可至少部分基於功率閘控電路115之製程邊界角特性來判定超時延遲之持續時間。在進一步實施例中，超時之持續時間可回應於功率閘控電路115之溫度及製程邊界角特性兩者。
圖2繪示根據各種實施例之一個此超時控制電路200之一實例。超時控制電路200可包含一第一輸入反相器205、第二輸入反相器210、第一預 充電開關215、第二預充電開關220、第一洩漏監測器225、第二洩漏監測器230、第一電容器235、第二電容器240、第一觸發反相器245、第二觸發反相器250、緩衝反相器255、第一輸出反相器260、第二輸出反相器265、觸發反或(NOR)閘270及輸出反或閘275。
根據各種實施例，輸入反相器205之輸入可耦合至一時脈啟用線並接受一時脈啟用信號。第一輸入反相器205之輸出可耦合至第一預充電開關215及第二輸入反相器210。第二輸入反相器210之輸出繼而可耦合至第二預充電開關220。在各種實施例中，第一預充電開關215可為一PMOS電晶體。PMOS電晶體之閘極可耦合至輸入反相器205之輸出，PMOS電晶體之源極可耦合至VDD，且PMOS電晶體之汲極可耦合至被預充電之監測器節點Nleak。對應地，第二預充電開關220可為一NMOS電晶體開關。NMOS電晶體開關之閘極可耦合至第二輸入反相器210之輸出，NMOS電晶體開關之源極可耦合至VSS，且NMOS電晶體開關之汲極可耦合至被預充電之監測器節點Pleak。
在操作上，在各種實施例中，當Cke處之時脈啟用信號為高時，輸入反相器205可向第一預充電開關215輸出一低信號。繼而，第二輸入反相器210可向第二預充電開關220提供一高信號。當向第一預充電開關215提供一低信號時，第一預充電開關215可變為導電，從而將監測器節點Nleak預充電至VDD。對應地，當向第二預充電開關220提供一高信號時，第二預充電開關220可變為導電，從而將監測器節點Pleak預充電至VSS。當Cke處之時脈啟用信號轉變為低時，可向第一預充電開關215提供一高信號，並且可將一低信號提供給第二預充電開關220。作為回應，第一預充電開關215及第二預充電開關220可斷開，分別將VDD與監測器節點 Nleak斷開連接，及將VSS與監測器節點Pleak斷開連接。
監測器節點Nleak可耦合至一第一洩漏監測器225、第一電容器235及第一觸發反相器245。在各種實施例中，第一洩漏監測器225可經組態以對透過超時控制電路200耦合至其之一功率閘控電路115中之N型器件(諸如(但不限於)N型電晶體)之洩漏進行建模。第一洩漏監測器225可包含使用與功率閘控電路115中之N型器件相同之製程製造之一或多個N型器件。例如，在各種實施例中，第一洩漏監測器225可具有相同電晶體類型，其具有(但不限於)與功率閘控電路115中之N型電晶體相同之摻雜、臨限值電壓及其他特性。第一洩漏監測器225亦可使用一或多個N型電晶體，其經定大小具有與功率閘控電路115中之N型電晶體相同之通道長度。在一組實施例中，第一洩漏監測器225可經定大小具有一相同通道長度及一W，其經定大小不小於允許用於低電壓臨限值電路中利用之製程技術之最小W的五倍。相對於(但不限於)臨限值電壓、遷移率及其他特性之5倍倍數可保證第一洩漏監測器225之個別段(leg)之σ變化性代表被建模之功率閘控電路115之一平均值。
以此方式，第一洩漏監測器225可在功率閘控電路115之N型器件中呈現相同製程邊界角特性及對次臨限值洩漏進行建模。在一組實施例中，第一洩漏監測器225可包含一單個N型器件。在其他實施例中，第一洩漏監測器225可包含個別段之一或多者中的多個N型器件。藉由利用使用與功率閘控電路115相同之製造製程所製造之N型器件，可對製程邊界角特性建模。此外，第一洩漏監測器225可放置在與功率閘控電路115類似之操作條件下。例如，第一洩漏監測器225可經受類似溫度條件。在各種實施例中，第一洩漏監測器225可放置在緊鄰於功率閘控電路115，例如位 於相同晶片或晶粒上，並且類似地供電或未供電。在其他實施例中，第一洩漏監測器225可放置在一不同晶片或晶粒上，但經組態以經歷對功率閘控電路115建模之溫度條件。
在各種實施例中，第一電容器235可為一NMOS或PMOS電晶體之一或多者。當利用一NMOS電晶體時，源極及汲極兩者皆可連結至VSS，且閘極連接至監測器節點Nleak。當利用一PMOS電容器時，源極及汲極兩者皆可連結至VDD，而閘極連接至監測器節點Nleak。
類似地，監測器節點Pleak可耦合至一第二洩漏監測器230、第二電容器240及第二觸發反相器250。在各種實施例中，第二洩漏監測器230可經組態以對透過超時控制電路200耦合至其之功率閘控電路115中之所有P型器件(諸如(但不限於)P型電晶體)之洩漏進行建模。第二洩漏監測器230可包含使用與功率閘控電路115中之P型器件相同之製造製程所製造之一或多個P型器件。例如，在各種實施例中，第二洩漏監測器230可包含相同電晶體類型，其具有(但不限於)與功率閘控電路115中之P型電晶體相同之摻雜、臨限值電壓及其他特性。第二洩漏監測器230可包含一或多個電晶體，其經定大小具有與功率閘控電路115中之P型電晶體相同之通道長度。在一組實施例中，與第一洩漏監測器225相似，第二洩漏監測器230可具有一W，其經定大小不小於允許用於功率閘控電路115中利用之製程技術之最小W的五倍。
以此方式，第二洩漏監測器230可在功率閘控電路115中之P型器件中呈現相同製程邊界角特性及對次臨限值洩漏進行建模。在一組實施例中，第二洩漏監測器230可包含一單個P型電晶體。在其他實施例中，第二洩漏監測器230可包含個別段之一或多者中之多個P型電晶體。與第一洩漏 監測器225一樣，第二洩漏監測器230可放置在與功率閘控電路115類似之操作條件下。以此方式，第二洩漏監測器230可經組態以經受相似溫度條件，並且展現類似製程邊界角特性。
在各種實施例中，與第一電容器235一樣，第二電容器240可為一NMOS或PMOS電容器之一或多者，並且可類似於第一電容器235而組態，但與監測器節點Pleak相關。例如，當利用一NMOS電晶體時，源極及汲極兩者皆可連結至VSS，且閘極連接至監測器節點Pleak。當利用一PMOS電容器時，源極及汲極兩者皆可連結至VDD，而閘極連接至監測器節點Pleak。
因此，根據各種實施例，超時控制電路可包含一電容元件，諸如第一電容器235及第二電容器240，以及耦合至電容元件之一電阻元件，諸如第一洩漏監測器225、第二洩漏監測器230。在一些實施例中，第一洩漏監測器225或第二洩漏監測器230可經組態以分別對第一電容器235及第二電容器240充電。當電流開始透過第一及第二洩漏監測器230洩漏時，第一及第二洩漏監測器230可用作經組態以放電電容元件之電阻元件。
根據各種實施例，監測器節點Nleak處之信號可被連結至一第一觸發反相器245之輸入。對應地，監測器節點Pleak處之信號可被連結至第二觸發反相器250之輸入。因此，由第一觸發反相器245及第二觸發反相器250輸出之信號將分別反映透過第一洩漏監測器225及第二洩漏監測器230之各者之N通道及P通道次臨限值洩漏。例如，在操作中，當Cke為高時，第一觸發反相器245之輸出保持在一邏輯低，而第二觸發反相器250之輸出保持在一邏輯高。當Cke為低時，並且第一預充電開關215及第二預充電開關220兩者皆關閉時，提供給第一觸發反相器245及第二觸發反相器250 之輸入信號在電流透過各自第一洩漏監測器225及第二洩漏監測器230洩漏時將緩慢地朝向其互補電壓軌洩漏。例如，在監測器節點Nleak處輸入至第一觸發反相器245之信號將初始在VDD處被預充電。當第一預充電開關215被關斷時，在監測器節點Nleak處輸入之信號將緩慢地透過第一洩漏監測器225朝向互補電力軌VSS洩漏。最終，監測器節點Nleak處之電壓將足夠低以觸發第一觸發反相器245。繼而，第一觸發反相器245可輸出具有一邏輯高之一信號，指示透過第一洩漏監測器225之洩漏已引起監測器節點Nleak處之電壓小於第一觸發反相器245之觸發電壓(Vtrigg)。在一組實施例中，第一觸發反相器245之邏輯高輸出可處於VDD。互補電路之N通道側，在監測器節點Pleak處輸入至第二觸發反相器250之信號將初始被預充電至VSS。當第二預充電開關220關斷時，信號輸入將緩慢地上拉以互補電力軌VDD。最終，監測器節點Pleak處之電壓將足夠高以觸發第二觸發反相器250。繼而，第二觸發反相器250可輸出具有一邏輯低之一信號，指示透過第二洩漏監測器230之洩漏已引起監測器節點Pleak處之電壓大於第二觸發反相器250之Vtrigg。在一組實施例中，邏輯低可為VSS。
在各種實施例中，第一觸發反相器245之輸出可耦合至緩衝反相器255之輸入，緩衝反相器255繼而具有耦合至一第一輸出反相器260之一輸出。第二觸發反相器250之輸出繼而可耦合至一第二輸出反相器265之輸入。在各種實施例中，緩衝反相器255及第一輸出反相器260可經組態以使得第一輸出反相器260之輸出特性與第二輸出反相器265之輸出特性相匹配。以此方式，第一輸出反相器260可輸出連結至觸發反或閘270之一第一輸入之一信號，並且第二輸出反相器265可輸出連結至觸發反或閘270之一第二輸入之一信號。
根據各種實施例，在操作中，當時脈啟用信號為低時，第一輸出反相器260及第二輸出反相器265兩者處之輸出將最終切換至邏輯高，從而反映透過第一洩漏監測器225及第二洩漏監測器230之次臨限值洩漏分別跨越第一觸發反相器245及第二觸發反相器250之各自Vtrigg。在各種實施例中，觸發反或閘270可經組態以具有可能小於VDD之一比較器臨限值。因此，首先跨越比較器臨限值之對應於N通道洩漏之第一輸入或對應於P通道洩漏之第二輸入之任何一者將致使觸發反或閘270輸出一邏輯低信號。因此，觸發反或閘270之輸出由第一洩漏監測器225或第二洩漏監測器230中之次臨限值洩漏較大之任何一者來控制。
觸發反或閘270之輸出可接著連結至電源切斷反或閘275之一第二輸入，而電源切斷反或閘275之一第一輸入可被連結至提供時脈啟用信號之Cke輸入125。據此，當時脈啟用為低且觸發反或閘270之輸出為低時，一邏輯高被確證發信號進入針對功率閘控電路115之電源切斷模式。因此，超時延遲之持續時間可對應於當時脈啟用信號為低時與當一邏輯低信號由觸發反或閘270輸出且在電源切斷反或閘275之第二輸入處被接收時之間之延遲。因此，功率閘控電路115將保持被供電直至超時延遲之持續時間已過去。換言之，唯有時脈啟用在超時延遲之持續時間內保持低，才能確證電源切斷信號。
因此，根據各種實施例，觸發反或閘270之輸入跨越比較器臨限值之時間長度與透過第一洩漏監測器225及第二洩漏監測器230之功率洩漏直接相關。因此，可藉由調整第一洩漏監測器225及第一電容器235之大小而在超時電路200之一第一側上調整超時延遲之持續時間。可藉由調整第二洩漏監測器230及第二電容器240之大小而在超時電路200之一第二側上 調整超時持續時間。以此方式，可調整超時延遲之持續時間，同時保持對功率閘控電路115之溫度及製程邊界角兩者之回應。在一組實施例中，可基於針對功率閘控電路115之洩漏電流及針對標頭開關110、標尾開關120或標頭開關110及標尾開關120兩者之一切換電流來判定一最佳超時持續時間。例如，若功率閘控電路115之次臨限值洩漏在90℃(攝氏90度)之一溫度下為1mA，並且在25℃之一溫度下為0.1mA，則可基於標頭開關110及標尾開關120之一切換電流(其實質上獨立於溫度)來判定超時延遲。在一組實施例中，針對標頭開關110及標尾開關120之切換電流可在1ns持續時間內為10mA。因此，在90℃之一溫度下，在20ns已過去之前，標頭開關110及標尾開關120被關斷將為低效的，此係因為在20ns之一持續時間內之一1mA洩漏電流在電力上等效於一1ns持續時間內之10mA之兩個瞬變脈衝。類似地，在25℃之一溫度下，在200ns已過去之前，標頭開關110及標尾開關120被關斷將為低效的。因此，第一洩漏監測器225及第二洩漏監測器230以及第一電容器235及第二電容器240可分別經組態以在90℃之一溫度下產生一20ns超時延遲，並且在25℃之一溫度下產生一200ns超時延遲。應瞭解，為在概念上簡化描述實例，選擇上文使用之值。在其他實施例中，可利用對應於真實世界洩漏特性，溫度波動以及功率閘控電路200之設計變動之其他值，諸如在設定一期望超時延遲時之標頭開關110及標尾開關120之一或兩者以及第一洩漏監測器225或第二洩漏監測器230之一或多者之實施。
圖3繪示根據各種實施例之利用金屬微調開關選項之一超時控制電路300之一微調電路實施。類似於圖2之超時控制電路200，超時控制電路300可包含一輸入反及(NAND)閘305、第一輸入反相器310、第一預充電 開關315、第二預充電開關320、第一洩漏監測器325、第二洩漏監測器330、第一電容器335、第二電容器340、第一觸發反相器345、第二觸發反相器350、緩衝反相器355、第一輸出反相器360、第二輸出反相器365、觸發反或閘370及輸出反或閘375。除此等元件之外，超時控制電路300可進一步包含備用電晶體380以及一功率閘控啟用電路385。
相較於圖2，輸入反及閘305可類似於輸入反相器205起作用。在各種實施例中，輸入反及閘305可接收兩個輸入、一時脈啟用信號輸入及一控制電路啟用輸入。據此，僅當時脈啟用及控制電路啟用皆為高時，才自輸入反及閘305輸出一低信號。此繼而將致使第一預充電開關315及第二預充電開關320處於一導電狀態。當時脈啟用或控制電路啟用之任一者為低時，第一預充電開關315及第二預充電開關320變得不導電。
在各種實施例中，第一洩漏監測器325可包含多個段325a、325b、325c、325d。各段325a至325d可包含一或多個N型器件，其包含(但不限於)N型電晶體。例如，個別段325d可包含兩個N型電晶體，而段325a至325c各包含一單個N型電晶體。可利用與功率閘控電路115中之N型器件相同之製程技術來製造N型器件之各者。在一組實施例中，第一洩漏監測器325中之N型器件之各者可具有一W，其經定大小不小於允許用於低電壓臨限值電路中利用之製程技術之最小W的五倍。可選擇用於W之倍數以保證個別段325a至325d之各者上之σ變化性代表被建模之功率閘控電路115之一平均值。在各種實施例中，使用多個段325a至325d考慮第一洩漏監測器325本身中之N型器件之製造製程中之變化性。據此，在各種實施例中，第一洩漏監測器325之個別段325a至325d之各者可為可程式化的。例如，在一組實施例中，各個別段325a至325d可包含一反熔絲，允許個 別地程式化段之各者。類似地，在各種實施例中，第二洩漏監測器330亦可包含多個段330a、330b、330c、330d。
如關於圖2所描述，第一電容器335及第二電容器340可經組態以調整超時之持續時間。在一些實施例中，由於第一洩漏監測器325之更多段以及繼而更多N型器件被程式化，故第一洩漏監測器325將呈現更多次臨限值洩漏。因此，為考慮增加之次臨限值洩漏，可新增額外及/或更大N通道及P通道電容器。在一組實施例中，類似於第一洩漏監測器325之個別段325a至325d，可經由一反熔絲新增額外電容器。
在一些實施例中，亦可提供備用電晶體380。備用電晶體380可包含一或多個NMOS及一或多個PMOS電晶體。備用電晶體380可經組態以具有在超時控制電路300中利用之電晶體之大小及製造特性，以在故障之情況下替換電晶體之一或多者。例如，備用電晶體380可經組態以替換第一預充電開關315或第二預充電開關320；第一洩漏監測器325或第二洩漏監測器330；第一電容器335或第二電容器340；第一輸出反相器345或第二輸出反相器350；或超時控制電路300之任何其他部分中之一故障電晶體。在一些實施例中，備用電晶體380亦可透過(但不限於)反熔絲而為可程式化的。
在各種實施例中，超時控制電路300可進一步包含一單獨功率閘控啟用電路385。在一些實施例中，控制電路啟用信號可為一單獨確證信號，以啟用一或多個功率閘控控制電路。當控制電路啟用信號為低時，指示功率閘控控制電路應被停用，功率閘控啟用電路385可致使各自N通道及P通道電晶體導電。此將要將N通道監測器節點拉至VSS，並將P通道監測器節點拉至VDD，從而防止超時控制電路300在電源切斷反或閘375處輸出一電 源切斷信號。
圖4繪示根據各種實施例之在一溫度及製程邊界角之感測超時控制電路中隨時間之電壓曲線400。Cke 405中展示之電壓曲線繪示Cke輸入線上之時脈啟用信號。Nleak 410中展示之電壓曲線繪示在監測器節點Nleak處之預充電電壓之洩漏。Pleak 415繪示在監測器節點Pleak處之預充電電壓之洩漏。Powerdown 420繪示相對於其他電壓曲線確證電源切斷信號之時間。
在所描繪之實施例中，電壓曲線Cke 405展示時脈啟用信號在1.05μs變低。作為回應，如Nleak 410中所描繪，監測器節點Nleak處之電壓開始朝向互補電力軌VSS下降，在此情況下處於0V。如Nleak 410中所展示，一第一電壓曲線460可對應於在一第一溫度下在監測器節點Nleak處之一電壓，且一第二電壓曲線465可對應於在高於第一溫度之一第二溫度下在監測器Nleak處之一電壓。Pleak 415中所描繪之P通道互補展示在監測器節點Pleak處之預充電電壓開始朝向互補電力軌VDD上升，在此情況下處於1V。Pleak 415之一第一電壓曲線455可對應於在第一溫度下之監測器節點Pleak處之一電壓，且Pleak 415之一第二電壓曲線470可對應於在第二溫度下在監測器Pleak處之一電壓。例如，在一組實施例中，第一溫度可為25℃，且第二溫度可為90℃。Nleak 410或Pleak 415之任一者跨越第一觸發反相器245、345或第二觸發反相器250、350之觸發電壓Vtrigg將觸發電源切斷信號。如本文所使用，跨越Vtrigg可包括在Nleak 410處下降至Vtrigg以下，或者在Pleak 415處超過Vtrigg。因此，第一洩漏監測器225、325或第二洩漏監測器230、330中之任一者具有更多洩漏將判定超時之持續時間。在此情況下，Nleak 410之第一電壓曲線460及Pleak 415之第一 電壓曲線455兩者皆在點425、430處在線435處之實質上相同時間(大約為2.1μs)處跨越Vtrigg。Nleak 410之第二電壓曲線465及Pleak 415之第二電壓曲線470在點445、440處在線450處之實質上相同時間(大約為1.4μs)處跨越Vtrigg。此致使Powerdown 420在第一溫度下大約2.1μs處而在第二溫度下之1.4μs處亦確證為高。據此，在各種實施例中，超時持續時間可為當時脈啟用變低時與當電源切斷信號變高時之間之時間。一般而言，溫度越高，超時持續時間越短。例如，對於第一個溫度，時脈啟用在1.05μs處變低，且電源切斷信號在2.1μs處變高。因此，在所繪示實施例中，在第一溫度下，超時持續時間大約為1.05μs。然而，在第二溫度下，在對應於350ns之一超時持續時間之1.4μs處啟動電源切斷信號。
圖5繪示根據各種實施例之一記憶體系統500之一部分之一方塊圖。系統500包含記憶體胞之一陣列502，其等可為例如揮發性記憶體胞(例如，動態隨機存取記憶體(DRAM)記憶體胞、低電力DRAM記憶體(LPDRAM)、靜態隨機存取記憶體(SRAM)記憶體胞)、非揮發性記憶體胞(例如，快閃記憶體胞)或其他類型之記憶體胞。記憶體500包含一命令解碼器506，其可透過一命令匯流排508接收記憶體命令，並且在記憶體500內提供(例如，產生)對應控制信號以實行各種記憶體操作。例如，命令解碼器506可回應於提供給命令匯流排508之記憶體命令來對記憶體陣列502執行各種操作。特定言之，命令解碼器506可用於提供內部控制信號以自記憶體陣列502讀取資料並將資料寫入至記憶體陣列502。可透過一位址匯流排520將列及行位址信號提供(例如，施加)至記憶體500中之一位址鎖存器510。位址鎖存器510接著可提供(例如，輸出)一單獨行位址及一單獨列位址。
位址鎖存器510可分別向一列位址解碼器522及一行位址解碼器528提供列及行位址。行位址解碼器528可選擇對應於各自行位址之延伸穿過陣列502之位元線。列位址解碼器522可連接至一字線驅動器524，字線驅動器524啟動對應於所接收列位址之陣列502中之各自列之記憶體胞。對應於一所接收行位址之所選資料線(例如，一位元線或若干位元線)可耦合至一讀取/寫入電路530，以經由一輸入-輸出資料路徑540將讀取資料提供給一輸出資料緩衝器534。可透過一輸入資料緩衝器544及記憶體陣列讀取/寫入電路530將寫入資料提供給記憶體陣列502。
功率閘控控制邏輯532可包含一或多個超時控制電路之全部或部分。當要存取功率閘控電路時，功率閘控控制邏輯532可選擇性地將各個功率閘控域耦合至一主電力供應器。功率閘控控制邏輯532之超時控制電路可選擇性地為一或多個內部電路之各者提供存取電路之電力。例如，存取電路可包含(但不限於)列解碼器522、字線驅動器524、行解碼器528、感測放大器、感測放大器間隙控制邏輯及R/W電路530之全部或部分。如關於以上圖所描述，當一時脈啟用為低時，並且一或多個功率閘控電路不活動時，功率閘控控制邏輯532(經由一或多個超時控制電路)可經組態以產生分別回應於一或多個功率閘控電路之溫度及製程邊界角兩者之一超時。
圖6繪示根據各種實施例之用於一功率閘控域之溫度及製程邊界角之感測控制之一方法600之一流程圖。該方法在方塊605處藉由提供耦合至一監測器節點之至少一個洩漏監測器開始。如關於上文之圖2及3描述，在各種實施例中，洩漏監測器可為對應於第一洩漏監測器225、325之一N通道洩漏監測器，或對應於第二洩漏監測器230、330之一P通道洩漏監測器或兩者。在各種實施例中，該至少一個洩漏監測器可經組態以對透過感測 該功率閘控電路之溫度條件及制程邊界角兩者之一功率閘控電路中之所有N型器件或P型器件之洩漏進行建模。
在方塊610處，方法600藉由向功率閘控電路供應一電力供應電壓而繼續。在各種實施例中，功率閘控電路可經由一標頭開關耦合至一第一電力供應電壓。在一些實施例中，功率閘控電路可經由一標尾開關耦合至一第二電力供應電壓。在進一步實施例中，可提供一標頭開關及標尾開關兩者以將功率閘控電路分別耦合至第一電力供應電壓及第二電力供應電壓。在各種實施例中，當功率閘控電路被供電並且對應地時脈啟用信號為高時，功率閘控電路可對一對應監測器節點Nleak或對應監測器節點Pleak進行預充電。
在決策方塊615處，經由一超時控制電路判定在Cke輸入處之時脈啟用信號之狀態。當時脈啟用為高(作用)時，在方塊610處，一電力供應電壓繼續被供應至功率閘控電路。然而，當時脈啟用為低(非作用)時，在方塊620處，方法600藉由監測在監測器節點處之一電壓而繼續。在各種實施例中，此可在監測器節點Nleak、監測器節點Pleak或監測器節點Nleak及Pleak兩者處發生。因此，可獨立地監測功率閘控電路之N通道或P通道洩漏之一或多者。
在決策方塊625處，可經由一超時控制電路判定在監測器節點Nleak或監測器節點Pleak之任一者處是否已達到一觸發電壓。在各種實施例中，觸發電壓Vtrigg可經組態以處於第一電力供應電壓與第二電力供應電壓之間。若尚未達到觸發電壓，則在方塊610處，電力供應電壓繼續被提供給功率閘控電路。若已超過觸發電壓，則在方塊630處，方法600藉由自功率閘控電路移除電力供應電壓而繼續。
雖然已關於例示性實施例描述某些特徵及態樣，但熟習此項技術者將認識到，在不脫離本發明之範疇之情況下，可對所討論之實施例進行各種修改及新增。儘管上述實施例係指特定特徵，但本發明之範疇亦包含具有特徵之不同組合之實施例及不包含全部上述特徵之實施例。例如，可使用硬體組件、軟體元件及/或其任何組合來實施本文描述之方法及製程。此外，儘管為易於描述可關於特定結構及/或功能組件來描述本文描述之各種方法及製程，但由各種實施例提供之方法不限於任何特定結構及/或功能架構，而係可實施於任何適合硬體、韌體及/或軟體組態上。類似地，雖然某些功能性被歸因於某些系統組件，但除非內文另有指示，否則此功能性可根據若干實施例分佈於各個其他系統組件當中。
此外，儘管為易於描述，以一特定順序描述本文所描述方法及制程之程序，但根據各種實施例可對各個程序進行重新排序、新增及/或省略。關於一種方法或製程描述之程序可併入其他描述之方法或製程內；同樣地，根據一特定結構架構及/或關於一個系統描述之硬體組件可組織於替代結構架構中及/或併入其他所描述之系統內。因此，儘管為易於描述而描述具有或不具有特定特徵之各個實施例，但關於一特定實施例在本文描述之各個組件及/或特徵可在其他所描述之實施例當中進行組合、替代、新增及/或刪減。因此，儘管上文描述若干例示性實施例，但將瞭解，本發明意欲涵蓋以下申請專利範圍之範疇內之所有修改及等效物。
100‧‧‧功率閘控電路
105‧‧‧超時控制電路/超時電路
110‧‧‧標頭開關
115‧‧‧功率閘控電路
120‧‧‧標尾開關
125‧‧‧Cke輸入
130‧‧‧第一供應電壓(VDD)
135‧‧‧第二供應電壓(VSS)
VDD‧‧‧第一供應電壓/第一電力供應線/互補電力軌
VSS‧‧‧第二供應電壓/第二電力供應線/互補電力軌

Claims (17)

  1. 一種功率閘控(power gating)裝置，其包括：一控制信號輸入，其經組態以接收一啟用信號；一第一開關，其經組態以將一經功率閘控(power gated)電路耦合至一第一供應電壓或一第二供應電壓之至少一者；一超時控制電路(timeout circuit)，其耦合至該第一開關，該超時控制電路包括：一第二開關，其耦合至該控制信號輸入，其中回應於該啟用信號在一第一邏輯位準時，該第二開關經組態以將一監測器節點與該第一供應電壓或第二供應電壓之一者斷開連接；一洩漏監測器，其耦合至該監測器節點，其中該洩漏監測器經組態以呈現對應於該功率閘控電路之一經界定溫度與該經功率閘控電路中相同之一製程邊界角特性(process corner)及模型次臨限值洩漏；及一輸出邏輯，其耦合至該監測器節點且經組態以當該啟用信號在該第一邏輯位準且在該監測器節點處之一電壓跨越該輸出邏輯之一觸發電壓時去啟動(deactivate)該第一開關；一內部電路；一電力供應線；及一功率閘控控制電路，其經組態以至少部分回應於自一控制信號之一第一狀態至一第二狀態之一第一改變，而啟動自該電力供應線向該內部電路供應一電力供應電壓，且繼續自該電力供應線向該內部電路供應該電 力供應電壓達至少自該控制信號之該第二狀態至該第一狀態之一第二改變之一超時週期(timeout period)，其中該超時週期經組態以代表溫度相依性。
  2. 如請求項1之裝置，其中該洩漏監測器經組態以模擬透過(through)該功率閘控電路中之N型器件之洩漏。
  3. 如請求項1之裝置，其中該超時控制電路包括一另一開關，其耦合至該控制信號輸入，其中當該啟用信號在該第一邏輯位準時，該另一開關經組態以將一第二監測器節點與該第二供應電壓斷開連接。
  4. 如請求項3之裝置，其中該超時控制電路包括一第二洩漏監測器，其耦合至該第二監測器節點，其中該第二洩漏監測器經組態以回應於該經功率閘控電路之該經界定溫度及該製程邊界角來模擬透過該經功率閘控電路中之P型器件之洩漏。
  5. 如請求項3之裝置，其中該輸出邏輯經組態以當該啟用信號在該第一邏輯位準，且在該監測器節點處之該電壓跨越該觸發電壓或在該第二監測器節點處之一第二電壓跨越該輸出邏輯之一第二觸發電壓之至少一者時去啟動(deactivate)該第一開關。
  6. 如請求項1之裝置，其進一步包括一第三開關，其經組態以將該經功率閘控電路耦合至該第二供應電壓，其中該第一開關經組態以將該經功率 閘控電路耦合至該第一供應電壓。
  7. 如請求項1之裝置，其中該洩漏監測器包括一或多個段(legs)，該一或多個段之各者包括至少一個電晶體。
  8. 如請求項1之裝置，其中該超時控制電路進一步包括一電容器，其中對於在該監測器節點處之電壓跨越該觸發電壓之一超時延遲係至少部分基於該電容器之大小。
  9. 如請求項1之裝置，其中該功率閘控控制電路經組態以在該超時週期期間出現當自該第一狀態至該第二狀態之一第三改變時，重設該超時週期之一偵測。
  10. 一種用於功率閘控之方法，其包括：接收一啟用信號；經由一第一開關將一經功率閘控電路耦合至一第一供應電壓或一第二供應電壓之至少一者；回應於該啟用信號在一第一邏輯位準時，經由一第二開關以將一監測器節點與該第一供應電壓或第二供應電壓之一者斷開連接；在該監測器節點處監測對應於該經功率閘控電路之一經界定溫度與該經功率閘控電路中相同之一模型次臨限值洩漏；當該啟用信號在該第一邏輯位準且在該監測器節點處之一電壓跨越一觸發電壓時去啟動(deactivate)該第一開關；及 藉由啟動自一電力供應線向一內部電路供應一電力供應電壓而至少部分回應自一控制信號之一第一狀態至一第二狀態之一第一改變，其中自該電力供應線向該內部電路繼續供應該電力供應電壓至少自該控制信號之該第二狀態至該第一狀態之一第二改變之一超時週期，其中該超時週期經組態以代表溫度相依性。
  11. 如請求項10之方法，其進一步包括模擬透過該經功率閘控電路中之N型器件之洩漏。
  12. 如請求項10之方法，其進一步包括回應於該經功率閘控電路之該經界定溫度及一製程邊界角來模擬透過該經功率閘控電路中之P型器件之洩漏。
  13. 如請求項10之方法，回應於該啟用信號在該第一邏輯位準時，將一第二監測器節點與該第二供應電壓斷開連接。
  14. 如請求項13之方法，其進一步包括回應於當該啟用信號在該第一邏輯位準，且在該監測器節點處之該電壓跨越該觸發電壓或在該第二監測器節點處之一第二電壓跨越一第二觸發電壓之至少一者時去啟動(deactivate)該第一開關。
  15. 如請求項10之方法，其進一步包括回應於在該超時週期期間出現自該第一狀態至該第二狀態之一第三改變而重設該超時週期之一偵測。
  16. 如請求項10之方法，其進一步包括偵測該內部電路之一洩漏電流量以設定該超時週期。
  17. 如請求項10之方法，其進一步包括相對於該內部電路之一操作溫度反向改變該超時週期。
TW106129184A 2016-08-30 2017-08-28 用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置 TWI709141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/251,908 2016-08-30
US15/251,908 US10305471B2 (en) 2016-08-30 2016-08-30 Systems, methods, and apparatuses for temperature and process corner sensitive control of power gated domains

Publications (2)

Publication Number Publication Date
TW201826260A TW201826260A (zh) 2018-07-16
TWI709141B true TWI709141B (zh) 2020-11-01

Family

ID=61240789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129184A TWI709141B (zh) 2016-08-30 2017-08-28 用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置

Country Status (6)

Country Link
US (2) US10305471B2 (zh)
EP (2) EP4496226A3 (zh)
KR (1) KR102189025B1 (zh)
CN (1) CN109643565A (zh)
TW (1) TWI709141B (zh)
WO (1) WO2018044567A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305471B2 (en) 2016-08-30 2019-05-28 Micron Technology, Inc. Systems, methods, and apparatuses for temperature and process corner sensitive control of power gated domains
US11004480B2 (en) * 2019-01-21 2021-05-11 Mediatek Inc. Leakage current reduction in a dual rail device
US11894101B2 (en) * 2021-03-24 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006929A1 (en) * 2004-07-09 2006-01-12 Virtual Silicon Technology, Inc. Systems and methods for minimizing static leakage of an integrated circuit
US20060186946A1 (en) * 2005-02-24 2006-08-24 Icera Inc. Detecting excess current leakage of a CMOS device
US20070025030A1 (en) * 2005-07-08 2007-02-01 Samsung Electronics Co., Ltd. Leakage current detection circuit and leakage current comparison circuit
US20070147159A1 (en) * 2005-12-28 2007-06-28 Lee Young-Dae Standby leakage current reduction circuit and semiconductor memory device comprising the standby leakage current reduction circuit
US20070146013A1 (en) * 2005-12-28 2007-06-28 Hsu Steven K Dynamic logic with adaptive keeper
US20070153614A1 (en) * 2004-07-27 2007-07-05 Seouk-Kyu Choi Method of operating a semiconductor device and the semiconductor device
US8154353B2 (en) * 2009-11-03 2012-04-10 Arm Limited Operating parameter monitor for an integrated circuit
US20130134984A1 (en) * 2011-11-28 2013-05-30 Sony Corporation Oscillation circuit and test circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552601B1 (en) * 2001-05-31 2003-04-22 Sun Microsystems, Inc. Method for supply gating low power electronic devices
US7193427B2 (en) * 2003-06-30 2007-03-20 Intel Corporation Method and apparatus for measuring relative, within-die leakage current and/or providing a temperature variation profile using a leakage inverter and ring oscillator
US7292061B2 (en) * 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
JP5056765B2 (ja) * 2006-12-28 2012-10-24 日本電気株式会社 半導体集積回路装置及び電源電圧制御方式
KR101348170B1 (ko) * 2007-01-31 2014-01-09 재단법인서울대학교산학협력재단 반도체 집적 회로 장치 및 그것의 전력 제어 방법
KR100964920B1 (ko) * 2008-07-31 2010-06-23 재단법인서울대학교산학협력재단 파워게이팅 회로 및 방법
KR101612298B1 (ko) * 2009-03-13 2016-04-14 삼성전자주식회사 파워 게이팅 회로 및 이를 포함하는 집적 회로
CN102823143B (zh) * 2010-03-22 2015-07-08 飞思卡尔半导体公司 功率门控控制模块、集成电路设备、信号处理系统、电子设备及其方法
WO2011137339A2 (en) * 2010-04-30 2011-11-03 Cornell University Systems and methods for zero-delay wakeup for power gated asynchronous pipelines
US20130124890A1 (en) 2010-07-27 2013-05-16 Michael Priel Multi-core processor and method of power management of a multi-core processor
JP2012038401A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置及び半導体装置の電源制御方法
US8395440B2 (en) 2010-11-23 2013-03-12 Arm Limited Apparatus and method for controlling power gating in an integrated circuit
US8736314B2 (en) 2011-03-22 2014-05-27 Wisconsin Alumni Research Foundation Leakage power management using programmable power gating transistors and on-chip aging and temperature tracking circuit
US20130166931A1 (en) * 2011-12-23 2013-06-27 Lsi Corporation Reducing power consumption of memory
US20130173944A1 (en) 2011-12-28 2013-07-04 Lsi Corporation Reducing power consumption of memory
KR102022355B1 (ko) * 2012-07-10 2019-09-18 삼성전자주식회사 파워 게이팅 회로
KR20150112148A (ko) 2014-03-27 2015-10-07 삼성전자주식회사 파워 게이팅 회로 및 집적 회로
US9443564B2 (en) * 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9564898B2 (en) * 2015-02-13 2017-02-07 Apple Inc. Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables
US10305471B2 (en) 2016-08-30 2019-05-28 Micron Technology, Inc. Systems, methods, and apparatuses for temperature and process corner sensitive control of power gated domains
GB2621062A (en) 2019-08-19 2024-01-31 Clara Foods Co Non-animal based protein sources with functional properties

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006929A1 (en) * 2004-07-09 2006-01-12 Virtual Silicon Technology, Inc. Systems and methods for minimizing static leakage of an integrated circuit
US20070153614A1 (en) * 2004-07-27 2007-07-05 Seouk-Kyu Choi Method of operating a semiconductor device and the semiconductor device
US20060186946A1 (en) * 2005-02-24 2006-08-24 Icera Inc. Detecting excess current leakage of a CMOS device
US20070025030A1 (en) * 2005-07-08 2007-02-01 Samsung Electronics Co., Ltd. Leakage current detection circuit and leakage current comparison circuit
US20070147159A1 (en) * 2005-12-28 2007-06-28 Lee Young-Dae Standby leakage current reduction circuit and semiconductor memory device comprising the standby leakage current reduction circuit
US20070146013A1 (en) * 2005-12-28 2007-06-28 Hsu Steven K Dynamic logic with adaptive keeper
US8154353B2 (en) * 2009-11-03 2012-04-10 Arm Limited Operating parameter monitor for an integrated circuit
US20130134984A1 (en) * 2011-11-28 2013-05-30 Sony Corporation Oscillation circuit and test circuit

Also Published As

Publication number Publication date
US20190253050A1 (en) 2019-08-15
EP3507801A1 (en) 2019-07-10
EP4496226A2 (en) 2025-01-22
WO2018044567A1 (en) 2018-03-08
CN109643565A (zh) 2019-04-16
KR102189025B1 (ko) 2020-12-10
EP3507801B1 (en) 2024-12-11
EP4496226A3 (en) 2025-03-26
EP3507801A4 (en) 2020-07-22
US11581889B2 (en) 2023-02-14
KR20190026969A (ko) 2019-03-13
US10305471B2 (en) 2019-05-28
US20180062640A1 (en) 2018-03-01
TW201826260A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
CN102543166B (zh) 包括写辅助电路的sram和操作该sram的方法
US7304902B2 (en) Pre-charge voltage supply circuit of semiconductor device
US8134874B2 (en) Dynamic leakage control for memory arrays
US6434076B1 (en) Refresh control circuit for low-power SRAM applications
CN100468572C (zh) 存储器器件
CN101383182B (zh) 半导体存储装置
KR20130069029A (ko) 저항성 메모리 장치
JP2016511933A5 (zh)
TWI709141B (zh) 用於功率閘控域之溫度及製程邊界角之感測控制之系統、方法及裝置
US9489994B2 (en) Memory timing circuit
US9997255B2 (en) Testing retention mode of an SRAM array
US20090268536A1 (en) Precharge voltage supply circuit and semiconductor device using the same
JPWO2006001058A1 (ja) 半導体装置及びソース電圧制御方法
JP2013246862A (ja) 半導体記憶装置
US8228752B2 (en) Memory circuit and method for controlling memory circuit
JP4859191B2 (ja) 半導体記憶装置
US9036403B2 (en) Semiconductor memory devices
KR20070044699A (ko) 센스앰프 구동 회로
HK1164531B (zh) 用於存儲器陣列的動態泄漏控制