[go: up one dir, main page]

TWI708107B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI708107B
TWI708107B TW108106138A TW108106138A TWI708107B TW I708107 B TWI708107 B TW I708107B TW 108106138 A TW108106138 A TW 108106138A TW 108106138 A TW108106138 A TW 108106138A TW I708107 B TWI708107 B TW I708107B
Authority
TW
Taiwan
Prior art keywords
scan line
pixel
electrode
touch signal
array substrate
Prior art date
Application number
TW108106138A
Other languages
English (en)
Other versions
TW202032241A (zh
Inventor
張翔睿
丘兆仟
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108106138A priority Critical patent/TWI708107B/zh
Priority to CN201910837877.9A priority patent/CN110568962B/zh
Publication of TW202032241A publication Critical patent/TW202032241A/zh
Application granted granted Critical
Publication of TWI708107B publication Critical patent/TWI708107B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種素陣列基板包括基板、掃描線組、資料線、觸控訊號線、畫素結構及共用電極。各掃描線組包括第一掃描線以及第二掃描線，其每一者包括畫素段與過度段。第一掃描線的過度段與第二掃描線的過度段之間至少隔開第一距離。第一掃描線的畫素段與第二掃描線的畫素段之間至少隔開第二距離。第一距離大於第二距離。資料線與觸控訊號線交替排列。共用電極包括電極部、接觸部與連接部。電極部重疊畫素結構。接觸部位於第一掃描線的過度段與第二掃描線的過度段之間且電連接其中一條觸控訊號線。連接部橫越其中一個過度段以連接於電極部與接觸部之間。

Description

畫素陣列基板
本發明是有關於一種電子裝置的基板，且特別是有關於一種畫素陣列基板。
為了整合觸控功能於顯示面板中，大致上可採用外貼式與內嵌式(in-cell)兩種整合技術。以內嵌式技術實現觸控與顯示的整合可達到裝置整體厚度較薄與重量較輕的優點，因此被廣泛地應用。內嵌式觸控顯示面板可以利用畫素陣列基板中的導電層來構成觸控電極與觸控線路，或是將觸控用的電極與線路製作於畫素陣列基板上。此時，畫素陣列基板包括了顯示用的線路以及觸控用的線路，這可能導致不同線路增加彼此的負載。因此，避免線路負載影響到顯示或是觸控功能的表現是規劃與製作畫素陣列基板時需要考量的議題。
本發明提供一種畫素陣列基板，可減小觸控相關線路對顯示相關線路造成的負載而提供良好的觸控與顯示性能。
本發明的畫素陣列基板包括基板、多個掃描線組、多條資料線、多條觸控訊號線、多個畫素結構及共用電極。掃描線組配置於基板上。各掃描線組包括第一掃描線以及第二掃描線。第一掃描線及第二掃描線的每一者包括畫素段與接續畫素段的過度段。第一掃描線的過度段與第二掃描線的過度段之間至少隔開第一距離，第一掃描線的畫素段與第二掃描線的畫素段之間至少隔開第二距離，且第一距離大於第二距離。資料線配置於基板上，且各資料線延伸交錯掃描線組。觸控訊號線配置於基板上，各觸控訊號線延伸交錯掃描線組，且資料線與觸控訊號線交替排列。畫素結構配置於基板上，且排成陣列。各掃描線組位於相鄰兩列畫素結構之間。共用電極配置於基板上，且共用電極包括電極部、接觸部與連接部。電極部重疊畫素結構。接觸部位於其中一個掃描線組的第一掃描線的過度段與第二掃描線的過度段之間且電連接其中一條觸控訊號線。連接部橫越其中一個過度段以連接於電極部與接觸部之間。
基於上述，本發明實施例的畫素陣列基板可在半源極(half source driving)驅動畫素陣列的架構下，利用掃描線的圖案設計使得觸控電極與對應的觸控訊號線的接觸點位於緊鄰的掃描線之間且接觸點的面積不重疊掃描線。如此，可減小觸控電極對掃描線造成的負載，使得掃描線無須因應負載的增加而加寬，從而有助於縮減邊框寬度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200:畫素陣列基板
110:基板
120、120A、120B:掃描線組
122:第一掃描線
1222、1242:畫素段
1222A、1242A:增寬部
1224、1244:過度段
1226、1246:轉折段
124:第二掃描線
130:資料線
140、140A、140B:觸控訊號線
150、250:畫素結構
150A:第一畫素結構
150B:第二畫素結構
152、152A、152B:主動元件
154、254:畫素電極
154S、262S:狹縫
160、260:共用電極
162、262:電極部
162A:開孔
164、264:接觸部
166、266:連接部
170:導通電極
182:閘絕緣層
184:第一保護層
186:第二保護層
192、192A、192B:第一接觸孔
194:第二接觸孔
290:接觸孔
A:區域
C:半導體層
D:汲極
D1:方向
DA:第一端
DB:第二端
DC:汲極接觸部
D192A、D194、D290:尺寸
G:閘極
G1:第一距離
G2:第二距離
I-I’、II-II’、III-III’、IV-IV’:剖線
LO:重疊長度
LS:間隔長度
P1、P2:間隙
W166:寬度
圖1A為本發明一實施例的畫素陣列基板的上視圖。
圖1B為圖1A中區域A的放大圖。
圖2為依據本發明一實施例的掃描線組的示意圖。
圖3為依據本發明一實施例的掃描線組與半導體層的示意圖。
圖4為根據本發明一實施例的資料線、觸控訊號線及主動元件配置於圖3的結構上的示意圖。
圖5為根據本發明一實施例的共用電極的示意圖。
圖6為圖1A的剖線I-I’、II-II’的剖面示意圖。
圖7為本發明一實施例的畫素陣列基板的局部示意圖。
圖8為沿圖7的剖線III-III’與IV-IV’的剖面圖。
圖1A為本發明一實施例的畫素陣列基板的上視圖，而圖1B為圖1A中區域A的放大圖。請參照圖1A與1B，畫素陣列基板100包括基板110、多個掃描線組120、多條資料線130、多條觸控訊號線140、多個畫素結構150以及共用電極160。掃描線組 120、資料線130、觸控訊號線140、畫素結構150及共用電極160都配置於基板110上。多個畫素結構150以排列成陣列的方式配置於基板110上。設置有掃描線組120、資料線130、觸控訊號線140、畫素結構150、共用電極160及基板110整體構成畫素陣列基板100。在本實施例中，畫素結構150可在掃描線組120與資料線130的訊號控制之下提供顯示驅動電場以實現顯示操作。在本實施例中，畫素陣列基板100還包括導通電極170，且導通電極170將共用電極160與對應的觸控訊號線140電性連接。如此，共用電極160可在觸控訊號線140的訊號控制與傳遞之下實現觸控感測的操作。因此，畫素陣列基板100可應用於觸控顯示裝置中，以實現觸控與顯示的雙重功能。
在本實施例中，掃描線組120各自包括成對的第一掃描線122與第二掃描線124，且各個掃描線組120位於相鄰兩列的畫素結構150之間。換言之，同一個掃描線組120中的第一掃描線122與第二掃描線124之間並未設置有任何畫素結構150。各條資料線130的延伸方向交錯於掃描線組120，且各條觸控訊號線140的延伸方向也交錯於掃描線組120。資料線130與觸控訊號線140交替排列。以圖1A與1B來看，兩相鄰資料線130之間即設置有一條觸控訊號線140，而兩相鄰觸控訊號線140之間即設置有一條資料線130。此外，各畫素結構150設置於相鄰兩組掃描線組120之間，且位於其中一條資料線130與其中一條觸控訊號線140之 間。各畫素結構150包括主動元件152以及畫素電極154，其中主動元件152包括閘極G、半導體層C、源極S與汲極D，且畫素電極154連接汲極D而電性連接主動元件152。
圖2為依據本發明一實施例的掃描線組的示意圖。請同時參照圖1A、1B與圖2，各掃描線組120包括第一掃描線122與第二掃描線124。第一掃描線122與第二掃描線124每一者由金屬或是導電性良好的替代材料製作，且可依據圖案設計而劃分成多個區段。各第一掃描線122包括交替連接的畫素段1222與過度段1224，各過度段1224接續其中一個畫素段1222，而各畫素段1222接續其中一個過度段1224。相似地，各第二掃描線124包括交替連接的畫素段1242與過度段1244，各過度段1244接續其中一個畫素段1242，而各畫素段1242接續其中一個過度段1244。此外，第一掃描線122還包括連接於畫素段1222與過度段1224之間的轉折段1226，且轉折段1226的延伸方向相交於畫素段1222與過度段1224。第二掃描線124還包括連接於畫素段1242與過度段1244之間的轉折段1246，且轉折段1246的延伸方向相交於畫素段1242與過度段1244。如此，第一掃描線122與第二掃描線124各自為折曲型的傳輸線路。
在本實施例中，第一掃描線122的過度段1224與第二掃描線124的過度段1244之間至少隔開第一距離G1，第一掃描線122的畫素段1222與第二掃描線124的畫素段1242之間至少隔開 第二距離G2，且第一距離G1大於第二距離G2。也就是說，各第一掃描線122的畫素段1222相較於過度段1224更接近於同一個掃描線組120中第二掃描線124，而各第二掃描線124的畫素段1242相較於過度段1244更接近於同一個掃描線組120中第一掃描線122，以在過度段1224與過度段1244之間保留較大的空間。在部分實施例中，第一距離G1可由12μm至15μm，而第二距離G2可由3.5μm至4μm。
在圖1A、1B與圖2中，不同掃描線組120的區段布局可不須對齊。舉例而言，圖2所呈現的兩組掃描線組120中，各掃描線組120的畫素段相對於另一掃描線組120的畫素段橫移一段距離。如此，兩組掃描線組120的圖案設計呈現彼此錯位而非彼此對齊的設計。另外，在同一掃描線組120中，第一掃描線122與第二掃描線124可選擇地彼此呈鏡面對稱。
由圖1A、1B與圖2可知，第一掃描線122的畫素段1222具有增寬部1222A，且增寬部1222A與第一掃描線122的轉折段1226之間相隔一間隙P1。第二掃描線124的畫素段1242具有增寬部1242A，且增寬部1242A與第二掃描線124的轉折段1246之間相隔一間隙P2。在本實施例中，增寬部1222A以及增寬部1242A用以構成圖1A、1B的各畫素結構150中的主動元件152的閘極G。不過，在其他實施例中，閘極G與掃描線的布局方式可依照不同需求而有所調整，並不限定須包括增寬部1222A與增寬部 1224A。間隙P1與間隙P2各自可由12μm至14μm。
圖3為依據本發明一實施例的掃描線組與半導體層的示意圖。請同時參照圖1A、1B與圖3，第一掃描線122的增寬部1222A以及第二掃描線124的增寬部1242A用以定義圖1A、1B的各畫素結構150中的主動元件152的閘極G。因此，畫素陣列基板100中，部分的半導體層C分別配置於第一掃描線122的畫素段1222的增寬部1222A，另一部分半導體層C分別配置於第二掃描線124的畫素段1242的增寬部1242A。半導體層C由半導體材料製作，其在不同電場作用下可具有不同載子遷移率，以控制主動元件152的開啟與關閉。半導體材料可包括多晶矽、非晶矽、微晶矽、半導體氧化物、有機半導體材料等。
圖4為根據本發明一實施例的資料線、觸控訊號線及主動元件配置於圖3的結構上的示意圖。請同時參照圖1A、1B與圖4，資料線130與觸控訊號線140沿著圖面的側向方向交替排列。各條資料線130的延伸方向相交於掃描線組120，且各條觸控訊號線140的延伸方向也相交於掃描線組120。另外，各資料線130例如橫越對應的掃描線組120的第一掃描線122的畫素段1222與第二掃描線124的畫素段1242，而各觸控訊號線140則橫越對應的掃描線組120的第一掃描線122的過度段1224與第二掃描線124的過度段1244。在部分實施例中，資料線130與觸控訊號線140之間的間隔距離可維持恆定以避免彼此訊號的干擾，因此，資 料線130與觸控訊號線140彼此平行。
各資料線130橫越對應的畫素段1222或1224上的閘極G以及對應的閘極G上的半導體層C。製作資料線130與觸控訊號線140時，也製作出各主動元件152的源極S與汲極D。因此，源極S、汲極D、資料線130與觸控訊號線140由相同膜層構成。在本實施例中，源極S可選擇由對應的資料線130橫越閘極G的一部分構成，以電性連接於對應的資料線130。不過，在其他實施例中，源極S可選擇地由資料線130所延伸出來的分支構成。汲極D則是由獨立於資料線130與源極S的導體圖案構成。源極S與汲極D都重疊於半導體層C且可都接觸半導體層C。
在圖1A、1B與圖4中，位於同一條資料線130相對兩側的兩個畫素結構150的主動元件152分別連接不同的掃描線組120。以圖4而言，主動元件152A連接於掃描線組120A的第一掃描線122，而主動元件152B連接於掃描線組120B的第二掃描線124。如此，對應於主動元件152A的畫素結構150位於其中一條資料線130的第一側而對應於主動元件152B的畫素結構150位於同一條資料線130的第二側，且第一側與第二側為相反側。在此，掃描線組120A的第一掃描線122的畫素段與第二掃描線124的畫素段位於其中一條資料線130與其中一條觸控訊號線140A之間，掃描線組120B的第一掃描線122的畫素段與第二掃描線124的畫素段位於同一條資料線130與另一條觸控訊號線140B之間， 且觸控訊號線140A與觸控訊號線140B位於這條資料線130的相反兩側。
為了方便描述，以下以第一畫素結構150A與第二畫素結構150B來說明位於其中一條資料線130的第一側的畫素結構150與位於同一條資料線130的第二側的畫素結構150。在本實施例中，第一畫素結構150A的主動元件152A與第二畫素結構150B的主動元件152B分別連接於緊接的兩個掃描線組120A與120B。第一畫素結構150A的主動元件152A的汲極D較閘極G更接近位於對應資料線130的第一側的觸控訊號線140A。第二畫素結構150B的主動元件152B的汲極D則較閘極G更接近位於對應的資料線130的第二側的觸控訊號線140B，且第一側與第二側為相反側。
各主動元件152A或152B的汲極D可包括第一端DA、第二端DB與汲極接觸部DC，其中汲極接觸部DC位於第一端DA與第二端DB之間，而第一端DA重疊於閘極G且第二端DB重疊於對應的掃描線(122或124)的轉折段(1226或1246)。以圖4中標註的主動元件152B而言，其汲極D重疊閘極G，由閘極G朝向轉折段1246延伸而橫越閘極G與轉折段1246之間的間隙P2，且汲極接觸部DC位於間隙P2中。因此，汲極D暨重疊閘極G也重疊轉折段1246。在本實施例中，間隙P2(或是圖2中的間隙P1)的寬度可設置為足夠容納汲極接觸部DC，且汲極接觸部DC可具 有足夠的面積供後續元件接觸。
這些資料線130、觸控訊號線140以及汲極D是由相同膜層(例如金屬層或是其他導電材料層)圖案化而成。在製作過程中，資料線130、觸控訊號線140以及汲極D可能在製作過程中因為對位誤差而相對預定設置位置橫向位移。假設資料線130、觸控訊號線140以及汲極D相對預定設置位置朝方向D1偏移，主動元件152A的汲極D與閘極G的重疊面積會減少，不過主動元件152A的汲極D與對應的第一掃描線122的轉折段1226的重疊面積會增加。如此，主動元件152A的汲極D與第一掃描線122因彼此重疊而構成的寄生電容(可稱之為閘極-汲極電容Cgd)可與預設大小相近，不因對位誤差而改變。
另外，在同樣的位移情形下，主動元件152B的的汲極D與閘極G的重疊面積會增加，不過主動元件152B的汲極D與對應的第二掃描線124的轉折段1246的重疊面積會減少。如此，主動元件152B的汲極D與對應的第二掃描線124因彼此重疊而構成的寄生電容也可與預設大小相近，不因對位誤差而改變。整體來說，主動元件152A與主動元件152B雖位於對應的資料線130相對兩側，且主動元件152A的汲極D與主動元件152B的汲極D由對應的資料線130朝相反方向延伸。不過，主動元件152A的汲極D遠離對應的資料線130的一端重疊對應的第一掃描線122的轉折段1226而主動元件152B的汲極D遠離對應的資料線130的一 端重疊對應的第二掃描線124的轉折段1246，使得無論汲極D的膜層相對於預設位置朝方向D1橫移或是朝方向D1的相反向橫移，所有主動元件152的汲極D與對應的掃描線的重疊面積都可以大致維持恆定。如此，即使發生對位誤差，畫素陣列基板100中的所有主動元件152的閘極-汲極電容仍保持大致相近而提供一致的充電特性。
圖5為根據本發明一實施例的共用電極的示意圖，其中圖5表示出共用電極配置於圖4的結構上。請同時參照圖1A、1B與圖5，共用電極160包括電極部162、接觸部164與連接部166。接觸部164位於其中一個掃描線組120的第一掃描線122的過度段1224與第二掃描線124的過度段1244之間。連接部166橫越對應的掃描線組120的第一掃描線122的過度段1224以連接於電極部162與接觸部164之間。電極部162實質上延伸於相鄰兩組掃描線組120之間。具體而言，共用電極160可劃分出多個電極部162、多個連接部166與多個接觸部164。部分的連接部166橫越對應的掃描線組120的第一掃描線122的過度段1224以將對應的電極部162與接觸部164連接在一起，而另一部分橫越對應的掃描線組120的第二掃描線124的過度段1244以將對應的電極部162與接觸部164連接在一起。
電極部162可具有開孔162A，且開孔162A對應地露出觸控訊號線140，這有助於減少共用電極160與觸控訊號線140 之間的耦合，從而有助於提升共用電極160的觸控感測靈敏性。另外，電極部162可以橫越且重疊這些資料線130，但不橫越這些第一掃描線122與第二掃描線124。在本實施例中，共用電極160的電極部162可選擇地重疊於閘極G(例如為圖2中的增寬部1222A或1242A)的一部分，而不重疊於閘極G所連接的掃描線的其餘部分。舉例來說，電極部162可不重疊於任何掃描線(122或124)的過度段(1224或1244)。在部分的實施例中，電極部162重疊於閘極G的重疊長度LO可由1μm至3.5μm，例如約為1.5微米，而電極部162與過度段1224或1244的間隔長度LS可由1μm至3μm，例如約為1.5微米。
此外，接觸部164與對應的掃描線組120的第一掃描線122或第二掃描線124之間隔開第三距離G3，且第三距離G3大於零以使得接觸部164不與對應的第一掃描線122或第二掃描線124重疊。連接部166重疊於對應的過度段1224或1244，且連接部166的寬度W166相對於接觸部164的寬度明顯縮減，舉例而言，寬度W166約為4微米至5微米。因此，連接部166與掃描線(122或124)重疊面積以及電極部162與掃描線(122或124)重疊面積都不大，而共用電極160的其他部位都不重疊掃描線(122或124)，這有助於避免共用電極160與掃描線組120對彼此造成負載，因而可穩定掃描線(122或124)的訊號傳輸品質，也可確保共用電極160的觸控靈敏性。
請繼續參照圖1A、1B與圖5，其中圖1A、1B表示各畫素結構150的畫素電極154配置於圖5的結構上。畫素結構150的畫素電極154重疊於共用電極160的電極部162且具有多個狹縫154S。如此，畫素電極154的狹縫154S可露出共用電極160的電極部162的部分面積，而構成邊緣電場切換型(Fringe Field Switch,FFS)畫素結構。
另外，如圖1A、1B所示，畫素陣列基板100還包括導通電極170。導通電極170配置於基板110上，且連接於共用電極160的接觸部164與其中一條觸控訊號線140之間，且導通電極170與畫素電極154為相同膜層。在此，接觸部164以及導通電極170可完全位於對應一個掃描線組120的第一掃描線122與第二掃描線124之間。在部分實施例中，接觸部164以及導通電極170並不重疊對應的掃描線組120的第一掃描線122與第二掃描線124，藉此可降低共用電極160對掃描線組120造成的負載而有助於穩定掃描線組120的傳輸品質。同時，共用電極160也可因此提供良好的觸控靈敏性。
圖6為圖1A的剖線I-I’、II-II’的剖面示意圖。請同時參照圖1A、1B與圖6，畫素陣列基板100包括基板110、多個掃描線組120、多條資料線130、多條觸控訊號線140、多個畫素結構150、共用電極160與導通電極170外，還包括閘絕緣層182、第一保護層184與第二保護層186。閘絕緣層182、第一保護層184 與第二保護層186是配置於基板110上的絕緣材料，以隔離不同導電層之用。
閘絕緣層182是在製作完圖2的結構後製作於基板110上的。因此，閘絕緣層182覆蓋掃描線組120，也覆蓋各主動元件152的閘極G。閘絕緣層182的材質包括氧化矽、氮化矽、氮氧化矽或是其他可替代的絕緣材料。於基板110上製作閘絕緣層182後，接著於基板110上依序製作圖3的半導體層C與圖4的結構。因此，半導體層C配置於閘絕緣層182上，而資料線130與觸控訊號線140也都配置於閘絕緣層182上。在製作完圖4的結構後，各畫素結構150的主動元件152即已製作完成。
接著於基板110上形成第一保護層184，第一保護層184覆蓋主動元件152、資料線130以及觸控訊號線140。第一保護層184的材質可為有機絕緣材料、無機絕緣材料或由多層絕緣材料堆疊而成。接著，於第一保護層184上製作圖5的共用電極160。第一保護層184可提供平坦化的作用，因此共用電極160可形成在第一保護層184所提供的相對平坦的表面上。之後，於共用電極160上形成第二保護層186以將共用電極160覆蓋。第二保護層186的材質包括氧化矽、氮化矽、氮氧化矽或其他可替代的絕緣材料。
為了實現構件之間的連接，可在第二保護層186形成之後進行圖案化製程，以在第一保護層184與第二保護層186中形 成對應的接觸孔。舉例而言，此圖案化步驟可形成貫穿第一保護層184與第二保護層186的第一接觸孔192以及貫穿第二保護層186的第二接觸孔194。在畫素陣列基板100中，貫穿第一保護層184與第二保護層186的第一接觸孔192有兩類，其中第一接觸孔192A對應於觸控訊號線140，而第一接觸孔192B對應於汲極D。搭配圖1A、1B與圖6可知，第一接觸孔192A位於掃描線組120的第一掃描線122與第二掃描線124之間，而第一接觸孔192B位於汲極D的汲極接觸部DC上。另外，第二接觸孔194位於共用電極160的接觸部164上。
製作第一接觸孔192A、192B與第二接觸孔194後，在基板110上形成畫素電極154與導通電極170，使畫素電極154與導通電極170配置於第二保護層186上即完成圖1A、1B與圖6的畫素陣列基板100。在此，導通電極170連續延伸於第一接觸孔192A與第二接觸孔194之間。由於第一接觸孔192A露出觸控訊號線140，而第二接觸孔194露出共用電極160的接觸部164，導通電極170可在第一接觸孔192A接觸觸控訊號線140且在第二接觸孔194接觸共用電極160的接觸部164。如此，共用電極160可通過導通電極170電性連接觸控訊號線140。
在圖1A與1B中，第一接觸孔192A、第二接觸孔194、導通電極170以及共用電極160的接觸部164都位在掃描線組120的第一掃描線122的過度段1224以及第二掃描線124的過度段 1244之間。共用電極160電性連接觸控訊號線140的連接結構完全位於第一掃描線122與第二掃描線124因此不需犧牲畫素電極154的配置面積來實現共用電極160與觸控訊號線140的電性連接。第一接觸孔192A在第一掃描線122與第二掃描線124之間的尺寸D192A以及第二接觸孔194在第一掃描線122與第二掃描線124之間的尺寸D194都小於第一掃描線122與第二掃描線124之間的第一距離G1。因此，第一接觸孔192A、第二接觸孔194、導通電極170以及共用電極160的接觸部164都不重疊掃描線組120。在部分的實施例中，尺寸D192A與尺寸D194可分別為10μm至11μm。如此，觸控訊號線140與共用電極160的訊號對掃描線組120造成的負載可被控制，掃描線組120不致因負載增加而降低傳輸品質，且共用電極160也可保有理想的觸控靈敏性。另外，畫素電極154則是延伸於第一接觸孔192B中而與汲極D的汲極接觸部DC接觸，以實現畫素電極154與主動元件152的電連接關係。
在部分實施例中，所有第一掃描線122與所有第二掃描線124延伸到基板110周邊之後會轉向而都朝基板110的接合區延伸。面臨到掃描線組120的負載較大的情況時，多數設計會將掃描線朝向接合區延伸的線段加寬，因而增加整個畫素陣列基板100的周邊區寬度，無法達到窄邊框設計的需求。不過，本實施例利用將同一掃描線組120的第一掃描線122與第二掃描線124設計成折曲狀，且將共用電極160與觸控訊號線140的接觸結構設 置於第一掃描線122與第二掃描線124間隔較大的區段之間。如此，共用電極160重疊於掃描線組120的重疊面積減少使掃描線組120不需增加線寬即可提供理想的傳輸品質。因此，畫素陣列基板100可應用於窄邊框設計的產品中。此外，共用電極160重疊於掃描線組120的重疊面積減少也有助於降低共用電極160的負載，因此共用電極160執行觸控功能時，可提供理想的觸控性能。
圖7為本發明一實施例的畫素陣列基板的局部示意圖，而圖8為沿圖7的剖線III-III’與IV-IV’的剖面圖。在圖7中，畫素陣列基板200相似於圖1A、1B的畫素陣列基板100，不過圖7僅表示出一組掃描線組120。圖1A、1B與圖7的實施例中以相同或相似的標號表示相同或相似的構件，且這些構件的具體結構、功能與設計可參照前述說明。在圖7與圖8中，畫素陣列基板200包括基板110、多個掃描線組120(圖7僅繪示一組)、多條資料線130、多條觸控訊號線140(圖7僅繪示一條)、多個畫素結構250(圖7僅繪示各畫素結構250的局部)與共用電極260，其中各畫素結構250包括主動元件152與畫素電極254。本實施例與圖1A、1B的實施例的差異主要在於共用電極260與畫素電極254的疊置順序。另外，畫素陣列基板200包括閘絕緣層182與第一保護層184，但不包括圖6所示的第二保護層。
在圖7與圖8中，掃描線組120、資料線130、觸控訊號 線140、主動元件152閘絕緣層182與第一保護層184的配置關係都可參照圖1A、1B的實施例。此外，畫素電極254配置在閘絕緣層182與第一保護層184之間，且接觸主動元件152的汲極D。共用電極260則配置於第一保護層184上。如此一來，畫素電極254所在膜層是位於共用電極260所在膜層與基板110之間。共用電極260包括重疊於畫素電極254的電極部262、位於掃描線組120的第一掃描線122與第二掃描線124之間的接觸部264以及延伸跨越掃描線組120的第一掃描線122或第二掃描線124的連接部266。連接部266連接於電極部262與接觸部264之間。在畫素陣列基板200中，電極部262可具有多個狹縫262S。電極部262的狹縫262S可露出畫素電極254的部分面積，而構成邊緣電場切換型(Fringe Field Switch,FFS)畫素結構。由圖8可知，第一保護層184中形成有接觸孔290，且接觸孔290位於觸控訊號線140上。接觸部264可延伸於接觸孔290中且直接接觸對應的一條觸控訊號線140。
在本實施例中，第一掃描線122與第二掃描線124的圖案設計大致相同於圖1A、1B的實施例。第一掃描線122的過度段1224與第二掃描線124的過度段1244之間隔開第一距離G1，第一掃描線122的畫素段1222與第二掃描線124的畫素段1242之間隔開第二距離G2，且第一距離G1大於第二距離G2。接觸孔290位於第一掃描線122的過度段1224與第二掃描線124的過度段 1244之間，且接觸孔290的尺寸D290不大於第一掃描線122的過度段1224與第二掃描線124的過度段1244之間的第一距離G1。因此，接觸孔290不重疊第一掃描線122也不重疊第二掃描線124。另外，接觸部264可分別與第一掃描線122及第二掃描線124隔開第三距離G3以使接觸部264不重疊第一掃描線122與第二掃描線124。因此，共用電極260重疊於掃描線組120的面積可被控制而不致造成共用電極260與掃描線組120之間的負載增加，這有助於穩定掃描線組120的訊號傳輸品質以及確保共用電極的觸控靈敏性。
綜上所述，本發明實施例的畫素陣列基板採用折曲型的掃描線設計，使得掃描線組中的第一掃描線與第二掃描線的間隔距離並非恆定。如此一來，共用電極與觸控訊號線相接觸的結構可以設置於第一掃描線與第二掃描線的間隔距離較大的區段，以減小共用電極重疊於掃描線組的面積，從而降低共用電極與掃描線組對彼此造成的負載。因此，本發明實施例的畫素陣列基板的掃描線組不需刻意增加線寬就可具有理想的傳輸品質，藉此有助於縮減畫素陣列基板的邊框寬度。同時，也可確保共用電極的觸控靈敏性不因負載過大而降低。另外，本發明實施例的畫素陣列基板的主動元件中，汲極的兩端都與掃描線重疊。如此，在製作過程發生對位誤差導致汲極相對預定設置位置偏移時，汲極與掃描線的重疊面積可大致維持，而提升畫素陣列基板的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
122：第一掃描線 1222、1242：畫素段 1224、1244：過度段 124：第二掃描線 130：資料線 140：觸控訊號線 152：主動元件 160：共用電極 162：電極部 164：接觸部 166：連接部 170：導通電極 192、192A、192B：第一接觸孔 194：第二接觸孔 A：區域 C：半導體層 D：汲極 DA：第一端 DB：第二端 DC：汲極接觸部 D192A、D194：尺寸 G：閘極 G1：第一距離 G2：第二距離 G3：第三距離 LO：重疊長度 LS：間隔長度 S：源極 W166：寬度

Claims (18)

  1. 一種畫素陣列基板，包括：基板；多個掃描線組，配置於該基板上，各該掃描線組包括第一掃描線以及第二掃描線，該第一掃描線及該第二掃描線的每一者包括畫素段與接續該畫素段的過度段，其中該第一掃描線的該過度段與該第二掃描線的該過度段之間至少隔開第一距離，該第一掃描線的該畫素段與該第二掃描線的該畫素段之間至少隔開第二距離，且該第一距離大於該第二距離；多條資料線，配置於該基板上，各該資料線延伸交錯該些掃描線組；多條觸控訊號線，配置於該基板上，各該觸控訊號線延伸交錯該些掃描線組，該些資料線與該些觸控訊號線交替排列；多個畫素結構，配置於該基板上，排成陣列，各該掃描線組位於相鄰兩列畫素結構之間；以及共用電極，配置於該基板上，且該共用電極包括電極部、接觸部與連接部，該電極部重疊該些畫素結構，該接觸部位於其中一個掃描線組的該第一掃描線的該過度段與該第二掃描線的該過度段之間且電連接其中一條觸控訊號線，且該連接部橫越其中一個過度段以連接於該電極部與該接觸部之間，其中各該資料線橫越對應的掃描線組的該第一掃描線的該畫素段 以及橫越該對應的掃描線組的該第二掃描線的該畫素段，並且各該觸控訊號線橫越對應的掃描線組的該第一掃描線的該過度段以及橫越該對應的掃描線組的該第二掃描線的該過度段。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該共用電極的該連接部的寬度為4微米至5微米。
  3. 如申請專利範圍第1項所述的畫素陣列基板，其中該些畫素結構的每一者包括主動元件與連接於該主動元件的畫素電極，且該畫素電極與該共用電極的該電極部重疊。
  4. 如申請專利範圍第3項所述的畫素陣列基板，其中該主動元件包括閘極、半導體層、源極與汲極，該閘極連接於其中一個掃描線組的該第一掃描線與該第二掃描線的其中一者的該畫素段，該半導體層重疊於該閘極，該源極連接於其中一條資料線且接觸該半導體層，而該汲極連接該畫素電極且接觸該半導體層。
  5. 如申請專利範圍第4項所述的畫素陣列基板，其中該第一掃描線及該第二掃描線的每一者更包括轉折段，該轉折段連接於該畫素段與該過度段之間，且該轉折段與該閘極位於該畫素段的兩端而間隔一間隙。
  6. 如申請專利範圍第5項所述的畫素陣列基板，其中該汲極重疊該閘極，橫越該間隙且重疊該轉折段。
  7. 如申請專利範圍第6項所述的畫素陣列基板，其中該汲極包括與該畫素電極接觸的汲極接觸部，且該汲極接觸部位於該間隙中。
  8. 如申請專利範圍第4項所述的畫素陣列基板，其中該些畫素結構中的第一畫素結構與第二畫素結構位於其中一條資料線的兩側，該第一畫素結構的該主動元件與該第二畫素結構的該主動元件分別連接於緊接的兩個掃描線組。
  9. 如申請專利範圍第8項所述的畫素陣列基板，其中該第一畫素結構的該主動元件的該汲極較該閘極更接近該些觸控訊號線的其中一條，該第二畫素結構的該主動元件的該汲極較該閘極更接近該些觸控訊號線的另一條，該些觸控訊號線的該其中一條與該些觸控訊號線的該另一條位於該其中一條資料線的相反側。
  10. 如申請專利範圍第4項所述的畫素陣列基板，其中該閘極所連接的該第一掃描線與該第二掃描線的該其中一者具有增寬部而構成該閘極，該共用電極的該電極部重疊於該閘極。
  11. 如申請專利範圍第3項所述的畫素陣列基板，其中該共用電極位於該畫素電極與該基板之間，且該畫素電極具有多個狹縫。
  12. 如申請專利範圍第11項所述的畫素陣列基板，更包括導通電極，該導通電極配置於該基板上，連接於該接觸部與該其 中一條觸控訊號線之間，且該導通電極與該畫素電極為相同膜層。
  13. 如申請專利範圍第12項所述的畫素陣列基板，更包括第一保護層及第二保護層，該第一保護層覆蓋該些觸控訊號線，該共用電極配置於該第一保護層上，該第二保護層覆蓋該共用電極，而該畫素電極與該導通電極配置於該第二保護層上，其中該導通電極藉由貫穿該第一保護層與該第二保護層的第一接觸孔而接觸該其中一條觸控訊號線，且該導通電極藉由貫穿該第二保護層的第二接觸孔而接觸該共用電極。
  14. 如申請專利範圍第3項所述的畫素陣列基板，其中該畫素電極位於該共用電極與該基板之間，且該共用電極具有多個狹縫。
  15. 如申請專利範圍第14項所述的畫素陣列基板，其中該接觸部直接接觸該其中一條觸控訊號線。
  16. 如申請專利範圍第1項所述的畫素陣列基板，其中各該掃描線組的該第一掃描線與該第二掃描線呈鏡面對稱。
  17. 如申請專利範圍第1項所述的畫素陣列基板，其中該些掃描線組的其中一個的該第一掃描線的該畫素段與該第二掃描線的該畫素段位於其中一條資料線與其中一條觸控訊號線之間，該些掃描線組另一個的該第一掃描線的該畫素段與該第二掃描線的該畫素段位於該其中一條資料線與另一條觸控訊號線之間，且 該其中一條觸控訊號線與該另一條觸控訊號線位於該其中一條資料線的相反兩側。
  18. 如申請專利範圍第1項所述的畫素陣列基板，其中該接觸部於該基板的正投影與該其中一個掃描線組於該基板的正投影之間隔開第三距離，且該第三距離大於零。
TW108106138A 2019-02-23 2019-02-23 畫素陣列基板 TWI708107B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108106138A TWI708107B (zh) 2019-02-23 2019-02-23 畫素陣列基板
CN201910837877.9A CN110568962B (zh) 2019-02-23 2019-09-05 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108106138A TWI708107B (zh) 2019-02-23 2019-02-23 畫素陣列基板

Publications (2)

Publication Number Publication Date
TW202032241A TW202032241A (zh) 2020-09-01
TWI708107B true TWI708107B (zh) 2020-10-21

Family

ID=68777962

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106138A TWI708107B (zh) 2019-02-23 2019-02-23 畫素陣列基板

Country Status (2)

Country Link
CN (1) CN110568962B (zh)
TW (1) TWI708107B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115598878A (zh) * 2021-06-28 2023-01-13 瀚宇彩晶股份有限公司（Tw） 触控显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201142779A (en) * 2010-05-27 2011-12-01 Au Optronics Corp Pixel structure and display panel having the same
TW201201170A (en) * 2010-06-17 2012-01-01 Au Optronics Corp Pixel array and display panel having the same
TW201241530A (en) * 2011-04-13 2012-10-16 Au Optronics Corp Pixel array, pixel structure, and driving method of pixel structure
US20130155024A1 (en) * 2011-12-16 2013-06-20 Au Optronics Corporation Touch pixel structure, touch pixel array substrate and touch display panel
US20140049619A1 (en) * 2012-08-17 2014-02-20 Au Optronics Corporation Stereoscopic display panel, display panel and driving method thereof
US20160155755A1 (en) * 2014-12-02 2016-06-02 Innolux Corporation Display panel
TW201643643A (zh) * 2015-06-05 2016-12-16 群創光電股份有限公司 觸控顯示裝置
TW201807695A (zh) * 2016-08-29 2018-03-01 友達光電股份有限公司 顯示面板及其驅動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466268C (zh) * 2007-04-29 2009-03-04 友达光电股份有限公司 像素阵列基板
JP4428436B2 (ja) * 2007-10-23 2010-03-10 ソニー株式会社 表示装置および電子機器
CN101770125A (zh) * 2010-01-11 2010-07-07 深超光电（深圳）有限公司 双扫描线像素阵列基板
TWI468826B (zh) * 2012-10-08 2015-01-11 Au Optronics Corp 畫素陣列基板
CN108628047B (zh) * 2018-04-02 2021-07-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201142779A (en) * 2010-05-27 2011-12-01 Au Optronics Corp Pixel structure and display panel having the same
TW201201170A (en) * 2010-06-17 2012-01-01 Au Optronics Corp Pixel array and display panel having the same
TW201241530A (en) * 2011-04-13 2012-10-16 Au Optronics Corp Pixel array, pixel structure, and driving method of pixel structure
US20130155024A1 (en) * 2011-12-16 2013-06-20 Au Optronics Corporation Touch pixel structure, touch pixel array substrate and touch display panel
US20140049619A1 (en) * 2012-08-17 2014-02-20 Au Optronics Corporation Stereoscopic display panel, display panel and driving method thereof
US20160155755A1 (en) * 2014-12-02 2016-06-02 Innolux Corporation Display panel
TW201643643A (zh) * 2015-06-05 2016-12-16 群創光電股份有限公司 觸控顯示裝置
TW201807695A (zh) * 2016-08-29 2018-03-01 友達光電股份有限公司 顯示面板及其驅動方法

Also Published As

Publication number Publication date
CN110568962A (zh) 2019-12-13
TW202032241A (zh) 2020-09-01
CN110568962B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US11003036B2 (en) Pixel array substrate
CN103488332B (zh) 内嵌式触控显示面板
CN112905055B (zh) 显示基板及其制造方法、显示装置
TWI459567B (zh) 主動元件、驅動電路結構以及顯示面板
US11520190B2 (en) Electronic device
TWI700535B (zh) 畫素陣列基板
TWI585648B (zh) 觸控顯示面板與畫素結構
US8089068B2 (en) Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same
TWI708107B (zh) 畫素陣列基板
CN110427127A (zh) 触控显示面板
US20170108983A1 (en) Touch display panel and pixel structure
CN108109569B (zh) 像素阵列
TW202004278A (zh) 陣列基板
TWI595298B (zh) 顯示面板
TWI726623B (zh) 觸控面板
JP4789915B2 (ja) アクティブマトリクス基板及びその製造方法
TWI756952B (zh) 電子裝置
CN113035889B (zh) 电子装置
TW202132955A (zh) 觸控面板
JP4134253B2 (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
TW201908838A (zh) 畫素陣列基板
CN113035888A (zh) 电子装置
TW202449571A (zh) 觸控顯示面板