TWI707441B - 扇出型封裝之重佈線層結構及其製法 - Google Patents

Abstract

本發明係一種扇出型封裝之重佈線層結構及其製法，係主要於各介電絕緣層預備形成一圖案化線路層前，先形成一厚度極薄的金屬離子層；由於該圖案化線路層與該介電絕緣層之間形成有金屬離子層，而該金屬離子層與該介電絕緣層的接合度未較該圖案化線路層與介電絕緣層接合度佳，故該重佈線層結構於高溫高濕製程期間，該圖案化線路層所產生的應力會使得其所對應的該金屬離子層與該介電絕緣層之間形成空隙，加大了圖案化線路層與相鄰金屬層之間的距離，而減少了該重佈線層的電容效應。

Description

扇出型封裝之重佈線層結構及其製法

本發明係關於一種半導體封裝基板，尤指一種扇出型封裝之重佈線層結構及其製法。

請參閱圖5A所示，一種用於扇出型封裝結構的重佈線層結構70，其係形成於一基層80上，包含有多個介電絕緣層71及多個導線層72；其中該些介電絕緣層71及該些導線層72係分別依序堆疊地形成於該基層80上，即先形成其中一介電絕緣層71，再於該介電絕緣層71上形成導線層72，再於該導線層72上再形成另一介電絕緣層71，如此重覆直到完成該重佈線層結構70。

由圖5A可知，相鄰導線層72之間的介電絕緣層71的厚度即是其對應相鄰導線層72之間的間距d1，依據電容值計算公式(

；C：電容值、ε：介電常數、A重疊面積、L：間距)可知，若相鄰導線層72的間距過短，其間的電容效應相對增大，故如圖5B所示，為使扇出型封裝結構薄化，將其重佈線層結構70a的各該介電絕緣層71’厚度減少也是方法之一，因此相鄰導線層72的間距d2會縮短(d2<d1)，但如此一來也造成加大的電容效應，再再依據功率計算公式(W=C˙V ²；W：功率、C：電容值、V：元件電壓)可知，該重佈線層結構70a的電容值增加，在不改變元件電壓前提下，整體消耗功率仍會相對提高； 因此，在重佈線層厚度的薄化需求下，需要避免電容效應增加的方法，避免重佈線層消耗功率增加。

有鑑於上述薄化重佈線層造成消耗功率增加的缺點，本發明主要目的係提供一種新的扇出型封裝之重佈線層結構及其製法，令薄化的重佈線層具有低電容效應。

欲達上述目的所使用的主要技術手段係令該扇出型封裝之重佈線層結構包含有：一第一介電絕緣層，係用以形成於一基層上；一第一金屬離子層，係形成於該第一介電絕緣層；一第一圖案線路層，係形成於該第一金屬離子層上，並與該第一介電絕緣層之間形成一第一空隙；以及一第二介電絕緣層，係形成於該第一金屬離子層及該第一圖案線路層上。

由上述說明可知，本發明主要在第一介電絕緣層上形成一圖案化線路層前，先形成一厚度極薄的金屬離子層，由於該圖案化線路層與介電絕緣層接合度佳，但因為該圖案化線路層與該介電絕緣層之間形成有金屬離子層，該金屬離子層與該介電絕緣層的接合度未較該圖案化線路層與介電絕緣層接合度佳，故於高溫高濕製程期間，該圖案化線路層所產生的應力，使得該金屬離子層與該介電絕緣層之間形成空隙，加大了圖案化線路層與相鄰金屬層之間的距離，而減少了該重佈線層的電容效應。

欲達上述目的所使用的主要技術手段係令該扇出型封裝之重佈線層結構的製法包含有以下步驟：(a)於一基層上形成一第一介電絕緣層； (b)於該第一介電絕緣層上植入一金屬離子層；(c)於該金屬離子層上形成一圖案線路層；(d)於該金屬離子層及該圖案線路層上形成一第二介電絕緣層；以及(e)置入一高溫高濕環境，使該圖案線路層與該第一介電絕緣層之間形成空隙。

由上述說明可知，本發明係主要在該第一介電絕緣層上形成一圖案化線路層前，先形成一厚度極薄的金屬離子層，由於該圖案化線路層與介電絕緣層接合度佳，但因為該圖案化線路層與該介電絕緣層之間形成有金屬離子層，該金屬離子層與該介電絕緣層的接合度未較該圖案化線路層與介電絕緣層接合度佳，故於高溫高濕製程期間，該圖案化線路層所產生的應力，使得該金屬離子層與該介電絕緣層之間形成空隙，加大了圖案化線路層與相鄰金屬層之間的距離，而減少了該重佈線層的電容效應。

1:重佈線層結構

1a:重佈線層結構

10:第一介電絕緣層

101:穿孔

11:第二介電絕緣層

111:導電孔

12:第三介電絕緣層

121:導電孔

20:第一金屬離子層

21:第二金屬離子層

30:第一圖案線路層

301:鈦阻障層

302:銅晶種層

303:銅層

31:第二圖案線路層

311:鈦阻障層

312:銅晶種層

313:銅層

40:基層

41:絕緣層

42:金屬線路

50:第一空隙

51:第二空隙

60:離子槍

70:重佈線層結構

70a:重佈線層結構

71:介電絕緣層

71’:介電絕緣層

72:導線層

80:基層

圖1：本發明之一重佈線層結構的第一實施例的剖面圖。

圖2：本發明之一重佈線層結構的第二實施例的剖面圖。

圖3A至圖3L：本發明之一重佈線層結構製法中不同步驟的剖面圖。

圖4A至圖4F：本發明之另一重佈線層結構製法中不同步驟的剖面圖。

圖5A：係為一種既有扇出型封裝結構的重佈線層結構的剖面圖。

圖5B：係為另一種既有扇出型封裝結構的重佈線層結構的剖面圖。

本發明係針對扇出型半導體封裝結構的重佈線層結構進行改良， 使薄化的重佈線層結構的電容效應減少，避免過大的功率消耗。以下謹以多個實施例配合圖式詳細說明本發明技術內容。

首先請參閱圖1所示，係為本發明一重佈線層結構1的第一實施例，於本實施例，該重佈線層結構1為一種2P1M(2PolymidelMetal)重佈線層，並形成於一基層40上；其中該重佈線層結構1係包含一第一介電絕緣層10、一第一金屬離子層20、一第一圖案線路層30及一第二介電絕緣層11；於本實施例中，該基層40係為一線路基層，亦可為一晶片的一具有金屬接墊的主動面；其中該線路基層40係包含有一絕緣層41及多條內嵌於該絕緣層41的金屬線路42，該些金屬線路42係延伸至該絕緣層41的上表面。

上述第一介電絕緣層10係形成於該基層40的絕緣層41的上表面，並覆蓋該絕緣層41的上表面的金屬線路42部分，且該第一介電絕緣層10係形成有多個穿孔101，各該穿孔101係對應該絕緣層41的上表面的金屬線路42部分。於本實施例，該第一介電絕緣層10的厚度為0.1um~10um。

上述第一金屬離子層20係形成於該第一介電絕緣層10上；其中該第一金屬離子層20與該第一介電絕緣層10的接合度較該第一圖案化線路層與該第一介電絕緣層10接合度差。較佳地，該第一金屬離子層20係可以銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)植入於該第一介電絕緣層10的上表面，厚度約為20nm~500nm。

上述第一圖案線路層30係形成於該第一金屬離子層20上，並與該第一介電絕緣層10之間形成一第一空隙50，即該第一圖案線路層30與該第一介電絕緣層10重疊的部份均不接觸。於本實施例，該第一圖案線路層30由下至上包含有一鈦阻障層301部分、一銅晶種層302及一銅層303，該鈦阻障層301部分係對應該銅晶種層302及該銅層303，且該第一圖案線路層30實質等於200um，故該第一金屬離子層20的厚度約為第一圖案線路層30的厚度0.01%-0.25%；又各該第 一空隙50高度係為50nm~500nm。

上述第二介電絕緣層11係形成於該第一金屬離子層20及該第一圖案線路層30上；於本實施例，該第二介電絕緣層11係進一步形成有導電孔111，各該導電孔111係對應該第一圖案線路層30的部分。於本實施例，該第二介電絕緣層11的厚度為0.1um~10um。

再參閱圖2所示，係為本發明一重佈線層結構1a的第二實施例，於本實施例，該重佈線層結構1a為一種3P3M(3Polymide3Metal)重佈線層，同樣形成於一基層40上，且該重佈線層結構1a係包含一第一介電絕緣層10、一第一金屬離子層20、一第一圖案線路層30、一第二介電絕緣層11、一第二金屬離子層21、一第二圖案線路層31、一第三介電絕緣層12；其中該第一介電絕緣層10、該第一金屬離子層20、該第一圖案線路層30、該第二介電絕緣層11均與圖1所示之第一實施例相同。

上述第二金屬離子層21係形成於該第二介電絕緣層11上；其中該第二金屬離子層21與該第二介電絕緣層11的接合度較該第二圖案化線路層31與該第二介電絕緣層11接合度差。較佳地，該第二金屬離子層21係可以銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)植入於該第二介電絕緣層11的上表面，厚度約為20nm~500nm。

上述第二圖案線路層31係形成於該第一金屬離子層21上，並與該第二介電絕緣層11之間形成一第二空隙51，即該第二圖案線路層31與該第二介電絕緣層11重疊的部份均不接觸。於本實施例，各該第二空隙51高度係為50nm~500nm。

上述第三介電絕緣層係形成於該第一金屬離子層21及該第二圖案線路層31上；於本實施例，該第三介電絕緣層12係進一步形成有導電孔121，各該導電孔121係對應該第二圖案線路層31的部分。

由上述說明可知，本發明的重佈線層結構1、1a係主要於各該第一及第二介電絕緣層10、11預備形成對應的一第一及第二圖案化線路層30、31前，先形成一厚度極薄的第一及第二金屬離子層20、21；由於該第一及第二圖案化線路層30、31與對應的第一及第二介電絕緣層10、11接合度佳，但因為該第一及第二圖案化線路層30、31與對應之該第一及第二介電絕緣層10、11之間形成有第一及第二金屬離子層20、21，而該第一及第二金屬離子層20、21與該第一及第二介電絕緣層10、11的接合度較該第一及第二圖案化線路層30、31與該第一及第二介電絕緣層10、11接合度差，故該重佈線層結構1、1a於高溫高濕製程期間，該第一及第二圖案化線路層30、31所產生的應力會使得該第一及第二金屬離子層20、21與其對應之第一及第二介電絕緣層10、11之間形成第一及第二空隙50、51；因此，加大了各該圖案化線路層與相鄰金屬層或相鄰的圖案化線路層之間的距離，而減少了薄化重佈線層結構1、1a的電容效應。

請參閱圖3A至3M，為上述圖1所示之重佈線層結構1的製法，其包含有以下步驟(a)至步驟(e)。

於步驟(a)，如圖3A所示，提供一基層40，再如圖3B所示，於該基層40上覆蓋一第一介電絕緣層10；於本實施例，該線路基層40係包含有一絕緣層41及多條內嵌於該絕緣層41的金屬線路42，該些金屬線路42係延伸至該絕緣層41的上表面，而該第一介電絕緣層10係覆蓋該絕緣層41的上表面的金屬線路42部分，且該第一介電絕緣層10係形成有多個穿孔101，如圖3C所示，各該穿孔係對應該絕緣層41的上表面的金屬線路42部分；較佳地，該第一介電絕緣層10的厚度為0.1um~10um。

於步驟(b)，如圖3D所示，於該第一介電絕緣層10的上表面植入一第一金屬離子層20；於本實施例，係以離子槍60對該第一介電絕緣層10的上表 面植入一第一金屬離子層20，即可將銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)植入在該第一介電絕緣層10的上表面及其穿孔101內壁。

於步驟(c)，如圖3I所示，於該第一金屬離子層20上形成一第一圖案線路層20；較佳地，該第一圖案線路層20的成形步驟係包含以下步驟(c1)~(c5)。於步驟(c1)，如圖3E所示，以物理氣相沉積製程(PVD)於該第一介電絕緣層10的上表面先形成一鈦阻障層301，以與該第一金屬離子層20接合，再於該鈦阻障層301上形成一銅晶種層302，又該銅晶種層302係進一步形成於該第一介電絕緣層10的各該穿孔101的內壁；於步驟(c2)，於該銅晶種層302上形成一光阻層304，如圖3F所示，並以曝光顯影製程對該光阻層304形成多個開口305；於步驟(c3)，如圖3G所示，以化學電鍍銅，於該光阻層304的各該開口305內形成銅層303；於步驟(c4)，如圖3H所示，移除光阻層304；於步驟(c5)，蝕刻外露於各該銅層303外的該銅晶種層302。因此，如圖3I所示，該第一圖案線路層30係包含有一鈦阻障層301部分、一銅晶種層302及一銅層303；其中該鈦阻障層301部分係對應該銅晶種層302及銅層303。

於步驟(d)，如圖3I及圖3J所示，於該第一金屬離子層20及該第一圖案線路層30上形成一第二介電絕緣層11；如圖3K所示，該第二介電絕緣層11再形成有對應該第一圖案線路層30之部分的導電孔111。較佳地，該第二介電絕緣層11的厚度為0.1um~10um。

於步驟(e)，如圖3L所示，置入一高溫高濕環境，使該第一圖案線路層30與該第一介電絕緣層10之間形成第一空隙50，即該第一圖案線路層30與該第一介電絕緣層10重疊的部份均不接觸。於本實施例，高溫高濕環境係可為攝氏130℃高溫及85%濕度；再者，當包含有鐵離子的第一金屬離子層20的原百分比濃度愈高，則在高溫高濕環境中愈快形成第一空隙50。

再請參閱圖4A至4G，為上述圖2所示之重佈線層結構1a的製法，其包含有以下步驟(a)至步驟(h)；又由於圖2的該第一介電絕緣層10、該第一金屬離子層20、該第一圖案線路層30、該第二介電絕緣層11均與第一實施例相同，故本發明製法的第二實施例的步驟(a)至步驟(c)係與圖3A至圖3J所示之第一實施例的步驟(a)至步驟(c)相同，在此不再贅述，以下謹進一步說明本實施例的步驟(d)至步驟(h)。

於步驟(d)，如圖3I及圖4A所示，於該第一金屬離子層20及該第一圖案線路層20上形成一第二介電絕緣層11。較佳地，該第二介電絕緣層11的厚度為0.1um~10um。

於步驟(e)，如圖4B所示，於該第二介電絕緣層11的上表面植入一第二金屬離子層21；於本實施例，係以離子槍60對該第二介電絕緣層11的上表面植入一第二金屬離子層21，即可將銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)植入在該第一介電絕緣層11的上表面。

於步驟(f)，如圖4C所示，於該第一金屬離子層21上形成一第二圖案線路層31；於本實施例，該第二圖案線路層31係包含有一鈦阻障層311部分、一銅晶種層312及一銅層313；其中該鈦阻障層311部分係對應該銅晶種層312及該銅層313。

於步驟(g)，如圖4D及圖4E所示，於該第一金屬離子層21及該第二圖案線路層31上形成一第三介電絕緣層12，該第三介電絕緣層12再形成有對應該第二圖案線路31之部分的導電孔121。較佳地，該第三介電絕緣層12的厚度為0.1um~10um。

於步驟(h)，如圖4F所示，置入一高溫高濕環境，使該第一圖案線路層31與該第一介電絕緣層10之間形成第一空隙50，該第二圖案線路層31與該第二介電絕緣層11之間形成第二空隙51，即該第一圖案線路層30與該第一介電 絕緣層10重疊的部份均不接觸，該第二圖案線路層31與該第二介電絕緣層11重疊的部份均不接觸。於本實施例，高溫高濕環境係可為攝氏130℃高溫及85%濕度；再者，當包含有鐵離子的第一及第二金屬離子層20、21的原百分比濃度愈高，則在高溫高濕環境中愈快形成第一及第二空隙50、51。

綜上所述，本發明重佈線層結構的製法主要在各該介電絕緣層上形成一圖案化線路層前，先形成一厚度極薄的金屬離子層，由於該圖案化線路層與該介電絕緣層之間形成有金屬離子層，該金屬離子層與該介電絕緣層的接合度未較該圖案化線路層與介電絕緣層接合度佳，故於高溫高濕製程期間，該圖案化線路層所產生的應力，使得其所對應的該金屬離子層與該介電絕緣層之間形成空隙，加大了圖案化線路層與相鄰金屬層之間的距離，而減少了該重佈線層的電容效應，也避免因減少各介電絕緣層之厚度的重佈線層造成過大的功率消耗。

以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

1:重佈線層結構

10:第一介電絕緣層

11:第二介電絕緣層

111:導電孔

20:第一金屬離子層

30:第一圖案線路層

301:鈦阻障層

302:銅晶種層

303:銅層

40:基層

41:絕緣層

42:金屬線路

50:第一空隙

Claims (10)

1. 一種扇出型封裝之重佈線層結構，包括：一第一介電絕緣層，係用以形成於一基層上；一第一金屬離子層，係形成於該第一介電絕緣層；一第一圖案線路層，係形成於該第一金屬離子層上，並與該第一介電絕緣層之間形成一第一空隙；以及一第二介電絕緣層，係形成於該第一金屬離子層及該第一圖案線路層上。
2. 如請求項1所述之重佈線層結構，係進一步包括：一第二金屬離子層，係形成於該第二介電絕緣層上；一第二圖案線路層，係形成於該第二介電絕緣層上，並與該第二介電絕緣層之間形成一第二空隙；以及一第三介電絕緣層，係形成於該第二金屬離子層及該第二圖案線路層上。
3. 如請求項2所述之重佈線層結構，其中：該第一介電絕緣層係進一步包含有多個第一導電孔，各該第一導電孔係與該第一圖案線路層連接；以及該第三介電絕緣層係進一步包含有多個第二導電孔，各該第二導電孔係與該第二圖案線路層連接。
4. 如請求項2或3所述之重佈線層結構，其中：該第一及第二圖案線路層材質為鈦及銅；以及該第一及第二金離子層係以銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)成形之。
5. 如請求項4所述之重佈線層結構，其中：各該第一及第二金屬離子層的厚度為20nm~500nm；各該第一至第三介電絕緣層的厚度為0.1um~10um；以及 各該空隙高度係為50nm~500nm。
6. 一種扇出型封裝之重佈線層結構的製法，包括：(a)於一基層上形成一第一介電絕緣層；(b)於該第一介電絕緣層上植入一金屬離子層；(c)於該金屬離子層上形成一圖案線路層；(d)於該金屬離子層及該圖案線路層上形成一第二介電絕緣層；以及(e)置入一高溫高濕環境，使該圖案線路層與該第一介電絕緣層之間形成空隙。
7. 如請求項6所述之重佈線層結構的製法，其中：於上述步驟(b)中，係以離子槍將金屬離子植入該金屬離子層；以及上述步驟(c)係包括：(c1)以物理氣相沉積製程於該金屬離子層上依序形成一鈦阻障層及一銅晶種層；(c2)於該銅晶種層上形成一光阻層，並以曝光顯影製程對該光阻層形成多個開口；(c3)以化學電鍍銅，於該光阻層的各該開口內形成銅層，以構成該圖案線路層；(c4)移除光阻層；以及(c5)蝕刻外露於各該銅層外的該銅晶種層。
8. 如請求項7所述之重佈線層結構的製法，其中：於上述步驟(b)中，該離子槍係以銅離子、鐵離子、錳離子、鋁離子其中之一或其組合的1~20原子百分比濃度(at%)植入在該第一介電絕緣層，以構成該第一金屬離子層。
9. 如請求項7或8所述之重佈線層結構的製法，其中：於上述步驟(a)中，圖案化該第一介電絕緣層，使該第一介電絕緣層形成多個穿孔；以及於上述步驟(c1)，該銅晶種層係進一步形成於各該穿孔內壁；於上述步驟(c3)，各該穿孔係填充銅，而構成一導電孔。
10. 如請求項9所述之重佈線層結構的製法，其中：該金屬離子層的厚度為20nm~500nm；各該第一及第二介電絕緣層的厚度為0.1um~10um；以及各該空隙高度係為50nm~500nm。

Images