[go: up one dir, main page]

TWI706569B - 電晶體及形成電晶體之方法 - Google Patents

電晶體及形成電晶體之方法 Download PDF

Info

Publication number
TWI706569B
TWI706569B TW108100473A TW108100473A TWI706569B TW I706569 B TWI706569 B TW I706569B TW 108100473 A TW108100473 A TW 108100473A TW 108100473 A TW108100473 A TW 108100473A TW I706569 B TWI706569 B TW I706569B
Authority
TW
Taiwan
Prior art keywords
transistor
channel
source
drain regions
regions
Prior art date
Application number
TW108100473A
Other languages
English (en)
Other versions
TW201937737A (zh
Inventor
杜來 維莎卡 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201937737A publication Critical patent/TW201937737A/zh
Application granted granted Critical
Publication of TWI706569B publication Critical patent/TWI706569B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/798—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being provided in or under the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10P14/3411—
    • H10P14/3454—
    • H10P14/3802—
    • H10P14/69215—
    • H10P14/6922—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明揭示一種電晶體，其包括一對源極/汲極區域，該對源極/汲極區域之間具有一通道。一電晶體閘極建構係操作地接近該通道。該通道包括Si1-y Gey ，其中「y」係自0至0.6。該等源極/汲極區域之各者的至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。本發明亦揭示包含方法之其他實施例。

Description

電晶體及形成電晶體之方法
本文中所揭示之實施例係關於電晶體及形成電晶體之方法。
記憶體係一類型之積體電路，且用於在電腦系統中儲存資料。可將記憶體製造成個別記憶體單元之一或多個陣列。可使用數位線(其亦可指稱位元線、資料線或感測線)及存取線(其亦可指稱字線)來對記憶體單元寫入或自記憶體單元讀取。感測線可沿陣列之行導電地互連記憶體單元，且存取線可沿陣列之列導電地互連記憶體單元。可透過一感測線及一存取線之組合來唯一地定址各記憶體單元。
記憶體單元可為揮發性、半揮發性或非揮發性的。非揮發性記憶體單元可在缺少電力的情況下長時間儲存資料。非揮發性記憶體通常特指具有至少約10年之一保存時間之記憶體。揮發性記憶體消耗且因此被再新/重寫以維持資料儲存。揮發性記憶體可具有數毫秒或更短之一保存時間。無論如何，記憶體單元經組態以將記憶保存或儲存成至少兩個不同可選狀態。在二元系統中，將狀態視為一「0」或一「1」。在其他系統中，至少一些個別記憶體單元可經組態以儲存資訊之兩個以上位準或狀態。
一場效電晶體係可用於一記憶體單元中之一類型之電子組件。此等電晶體包括一對導電源極/汲極區域，其等之間具有一半導電通道區域。一導電閘極相鄰於通道區域且藉由一薄閘極絕緣體來與通道區域分離。將一適合電壓施加至閘極允許電流自源極/汲極區域之一者流動通過通道區域而至另一者。當自閘極移除電壓時，基本上防止電流流動通過通道區域。場效電晶體亦可包含額外結構(例如一可逆可程式化電荷儲存區域)作為閘極絕緣體與導電閘極之間之閘極建構之部分。
電晶體可用於除記憶體電路之外之電路中。
在一些實施例中，一種電晶體包括：一對源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括Si1-y Gey ，其中「y」係自0至0.6；及該等源極/汲極區域之各者之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。
在一些實施例中，一種電晶體包括：一對源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括電流在該對源極/汲極區域之間流動通過該通道之一方向，該通道包括Si1-y Gey ，其中「y」係自0至0.6；該等源極/汲極區域之各者之至少一部分包括Si1-x Gex ，其中「x」大於y且自0.5至1；及一絕緣體材料區域，其位於該等源極/汲極區域之各者中，該絕緣體材料區域個別地正交於該電流流動方向而伸長且在該電流流動方向上不厚於10埃。
在一些實施例中，一種電晶體包括：一對源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括電流在該對源極/汲極區域之間流動通過該通道之一方向；及一對絕緣體材料區域，其等位於該通道中，該等絕緣體材料區域各正交於該電流流動方向而伸長且在該電流流動方向上各不厚於10埃，該等絕緣體材料區域個別地直接緊靠該對源極/汲極區域之一者。
在一些實施例中，一種形成一電晶體之方法包括：形成一對源極/汲極區域，該等源極/汲極區域之間具有一通道，該通道包括Si1-y Gey ，其中「y」係自0至0.6，該等源極/汲極區域之各者之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1，該等源極/汲極區域之各者內包括一導電性增強摻雜劑；在不超過600°C之一溫度處活化該等源極/汲極區域之各者中之該導電性增強摻雜劑；及形成操作地接近該通道之一電晶體閘極建構。
本發明之實施例涵蓋電晶體、電晶體陣列及包括一或多個電晶體之裝置。參考圖1至圖4來描述第一實例性實施例。一基板片段、建構或裝置10包括一基底基板11，其可包含傳導/導體(即，本文中之電傳導/導體)材料、半導電/半導體材料或絕緣/絕緣體(即，本文中之電絕緣/絕緣體)材料之一或多者。各種材料已竪向形成於基底基板11上方。材料可位於圖1至圖4所描繪之材料之兩側、其竪向內及/或其竪向外。例如，積體電路之其他部分或完全製造組件可設置於基底基板11上方、基底基板11周圍及/或基底基板11內之某位置處。用於操作一電晶體陣列內之組件之控制及/或其他周邊電路亦可被製造且可或可不完全或部分位於一電晶體陣列或子陣列內。此外，多個子陣列亦可獨立地、協力地或否則相對於彼此地被製造及操作。如本發明中所使用，一「子陣列」亦可被視為一陣列。
基板建構10包括一電晶體12，其包括一對源極/汲極區域16、18，源極/汲極區域16、18之間具有一通道14。一電晶體閘極建構30操作地接近通道14。閘極建構30包括導電閘極材料34 (例如導電摻雜半導體材料及/或金屬材料)及閘極絕緣體32 (例如二氧化矽、氮化矽及/或其他高k介電質、鐵電材料及/或其他可程式化材料等等)。閘極材料34可包括使多個電晶體之閘極一起互連成一個別列或行之一存取線35 (圖2)之部分。無論如何，在一實施例中，在一直線垂直橫截面(例如圖1之垂直橫截面且無論以直擺、橫擺或紙平面或圖1所在之視覺表示之任何其他旋轉定向呈現)中，閘極建構30位於通道14之橫向對置側(例如側61及63)上方。在一實施例中且如圖中所展示，在全部直線垂直橫截面中，閘極建構30完全環繞通道14，如觀看圖1及圖2時所共同固有展示。
通道14包括電流在源極/汲極區域對16與18之間流動通過通道之一方向20 (即，一電流流動方向)。在一實施例中且如圖中所展示，電流流動方向20在源極/汲極區域16與18之間之各位置處呈直線且可被視為一平面(例如所描繪之兩個對置閘極絕緣體32之間之圖1所在頁面)。通道14包括Si1-y Gey ，其中「y」係自0至0.6，且在一實施例中，通道14全部沿電流流動方向20延伸。通道14可包括Si1-y Gey 、基本上由Si1-y Gey 組成或由Si1-y Gey 組成。電流流動方向20上之一實例性最大通道長度係200埃至2,000埃。
各源極/汲極區域16、18之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。例如，源極/汲極區域16包括此一部分26且源極/汲極區域18包括此一部分28。部分26及28可包括Si1-x Gex 、基本上由Si1-x Gex 組成或由Si1-x Gex 組成。在一實施例中，各部分26及28正交於電流流動方向20 (諸如沿一正交方向25 (例如，其可為一平面))而完全延伸穿過各自源極/汲極區域，如圖1至圖4中所展示。無論如何，在一實施例中且理想地，「x」大於「y」，且在另一實施例中，「x」等於「y」。在一實施例中，「y」係0。各源極/汲極區域16、18在正交方向25上之一實例性最大尺寸係50埃至2,000埃。
各源極/汲極區域16、18包括其之至少一部分，該至少一部分內包括一導電性增強摻雜劑，該導電性增強摻雜劑在各自源極/汲極區域16、18內具有此導電性增強摻雜劑之最大濃度，以(例如)使此部分導電(例如，具有至少1020 個原子/cm3 之一最大摻雜劑濃度)。因此，各源極/汲極區域16、18之全部或僅一部分可具有導電性增強摻雜劑之此最大濃度。無論如何，在一實施例中，各部分26及28係部分或完全位於最大濃度摻雜劑部分內。源極/汲極區域16及18可包含其他摻雜區域(圖中未展示)，例如光暈區域、LDD區域等等。
通道14可經適當摻雜有一導電性增強摻雜劑，其可具有源極/汲極區域16、18中之摻雜劑之相反導電性類型，且(例如)在通道中具有不大於1×1016 個原子/cm3 之一最大濃度。在一實施例中，通道14包括在通道中具有不大於1×1014 個原子/cm3 之一最大濃度之導電性增強摻雜劑，且在實施例中，通道14內包括不可量測數量之導電性增強摻雜劑。
在一實施例中且如圖中所展示，各源極/汲極區域16、18包括Si1-y Gey (例如源極/汲極區域16中之一Si1-y Gey 部分22及源極/汲極區域18中之一Si1-y Gey 部分24)，且在一實施例中，Si1-y Gey 直接緊靠通道14之Si1-y Gey 。各部分22及24在電流流動方向20上之一實例性最大厚度(例如T1 )係在0埃至200埃之間，且在一實施例中，係自2埃至200埃。部分22及24可具有彼此相同或不同之厚度。在圖1至圖4中，一介電材料45 (例如二氧化矽及/或氮化矽)係展示於各種操作特徵上方及其兩側。上文所描述及展示之其他材料、區域及部分(對本發明而言，不是特別重要之材料)可具有任何適合各自厚度。然而，在一實施例中，電晶體12係一薄膜電晶體。
圖5展示具有一電晶體12a之基板建構10a之一替代實例性實施例，其中源極/汲極區域16及18分別缺乏Si1-y Gey 區域22、24 (圖5中未展示)。已適當使用來自上述實施例之相同元件符號，其中用後綴「a」指示一些建構差異。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
在一實施例中，電晶體12豎向延伸，且在所展示之一此實施例中，係垂直的或在垂直之10°內。明確而言且在此一實例中，源極/汲極區域16係一上源極/汲極區域且源極/汲極區域18係一下源極/汲極區域。通道14豎向延伸於源極/汲極區域16與18之間且包括一頂部36 (即，一最上外延)及一底部38 (即，一最下外延)。此外，在此一實施例中，上源極/汲極區域16之部分22係其之一最下部分且包括一頂部40及一底部42，其中底部42直接緊靠通道14之頂部36。在一實施例中且如圖中所展示，通道14之頂部36及最下部分22之底部42可為平面且沿正交方向25豎向重合。部分26係上源極/汲極區域16之一最上部分且包括一頂部46及一底部44。在一實施例中，源極/汲極對16、18及通道14之組合具有至少3:1之一縱橫比。
下源極/汲極區域18之部分24包括其之一最上部分且包括一頂部48及一底部50，在一實施例中，頂部48直接緊靠通道14之底部38。在一實施例中且如圖中所展示，通道14之底部38及最上部分24之頂部48可為平面且沿正交方向25豎向重合。部分28係下源極/汲極區域18之一最下部分且包括一頂部52及一底部54。
源極/汲極區域16、18及通道14在水平橫截面中展示為呈圓形，但各種區域之其他形狀(例如橢圓形、正方形、矩形、三角形、五邊形等等)可被使用且無需全部為彼此相同之形狀。
作為一替代實例，電晶體12可不豎向延伸，例如，水平延伸。明確而言且舉例而言，圖1至圖4之任何者向右或向左旋轉90°描繪一水平延伸電晶體，無論實例性基板材料11之位置或組成如何。無論如何，可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣，無論電晶體係垂直、水平或其他定向。
接著，參考圖6來描述一基板建構10b之一替代實例性實施例電晶體12b。已適當使用來自上述實施例之相同元件符號，其中用後綴「b」或不同元件符號來指示一些建構差異。一絕緣體材料區域60位於各源極/汲極區域16、18中，且絕緣體材料區域60個別地正交於電流流動方向20 (例如，沿正交方向25)延伸且在電流流動方向20上不厚於10埃(例如厚度T2 )。在一實施例中，各絕緣體材料區域60係至少2埃厚，且在一實施例中，不超過5埃厚。絕緣體材料區域60可具有彼此相同或不同之厚度。在一實施例中，各絕緣體材料區域60包括SiO2 。在一實施例中，各絕緣體材料區域60包括C，例如包括非晶碳及/或Six Oy Cz (例如，其中「z」係「x」、「y」及「z」之總和之1%至10%；其中「x」係「x」、「y」及「z」之總和之25%至33%；且其中「y」係「x」、「y」及「z」之總和之50%至66% [各此百分比係原子百分比])。在一實施例中，各絕緣體材料區域60正交於電流流動方向20 (例如，沿方向25)完全延伸穿過各自源極/汲極區域16、18。各絕緣體材料區域60可至少部分充當(a)與(b)之間之導電性調整摻雜劑之一擴散限制器，其中(a)係各源極/汲極區域16、18且(b)係通道14。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
圖6展示一實例性實施例電晶體12b，其中各絕緣體材料區域60不直接緊靠通道14。替代地，各絕緣體材料區域60可直接緊靠通道14，例如相對於圖7中之一基板建構10c之一替代實施例電晶體12c中所展示。已適當使用來自上述實施例之相同元件符號，其中用後綴「c」指示一些建構差異。作為另一替代實例，一絕緣體材料區域60可直接緊靠通道14且另一絕緣體材料區域60不直接緊靠通道14 (圖中未展示)。無論如何，可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
圖8展示相對於一基板建構10d之另一實例性替代實施例電晶體12d。已適當使用來自上述實施例之相同元件符號，其中用後綴「d」指示一些建構差異。電晶體12d中之絕緣體材料區域60個別地位於通道14中且直接緊靠源極/汲極區域對16、18之一者。在一實施例中且如圖中所展示，各絕緣體材料區域60正交於電流流動方向20 (例如，沿方向25)完全延伸穿過通道14。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。圖9展示相對於一基板建構10e之一替代實例性此實施例電晶體12e。已適當使用來自上述實施例之相同元件符號，其中用後綴「e」指示一些建構差異。圖9展示其中各絕緣體材料區域60位於通道14內且延伸至各自源極/汲極區域16、18之一者中之一實例。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
圖10展示一替代實例性實施例基板建構10f。已適當使用來自上述實施例之相同元件符號，其中用後綴「f」指示一些建構差異。電晶體12f之閘極建構30f不完全環繞通道14f，確切而言且替代地，在直線垂直橫截面中，閘極建構30f僅位於通道14f之兩個橫向對置側61、63上方。此可為存取線建構35f之部分，且可或可不直接電耦合在一起。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
圖11及圖12展示又一替代實例性實施例基板建構10g，其中在直線垂直橫截面中，一電晶體12g之一閘極建構30g僅位於通道14f之一橫向側(例如側61)上方。已適當使用來自上述實施例之相同元件符號，其中用後綴「g」指示一些建構差異。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
在一實施例中，各部分26及28涵蓋各自源極/汲極區域16、18之全部(例如圖5及圖8)。在一實施例中，各部分26及28僅涵蓋各自源極/汲極區域16、18之一部分(例如圖1、圖6、圖7、圖9及圖11)。在一實施例中，各部分26及28及其內之Si1-x Gex 直接緊靠通道14 (例如圖5及圖8)。在一實施例中，部分26及28兩者或其內之Si1-x Gex 不直接緊靠通道14 (例如圖1、圖6、圖7、圖9及圖11)。在一此實施例中，各源極/汲極區域16、18包括Si1-y Gey 且直接緊靠通道14之Si1-y Gey (例如圖1、圖6及圖11)。在一實施例中，部分26及28之一者及其內之Si1-x Gex 直接緊靠通道且部分26及28之另一者及其內之Si1-x Gex 不直接緊靠通道(圖中未展示)。在一實施例中，通道14之Si1-y Gey 不完全沿電流流動方向20延伸(例如圖8及圖9)。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
本發明之一實施例包括一電晶體(例如12b、12c、12d、12e)，其包括一對源極/汲極區域(例如16、18，且無論其內是否具有任何Si1-x Gex )，該等源極/汲極區域之間具有一通道(例如14，且無論是否具有任何Si1-y Gey )。通道包括電流在源極/汲極區域對之間流動通過通道之一方向(例如20)。在一實施例中，一絕緣體材料區域(例如圖6、圖7及圖9中之60)位於各源極/汲極區域16、18中，且此等絕緣體材料區域個別地正交於電流流動方向(例如，沿方向25)延伸且在電流流動方向上不厚於10埃。在一實施例中，一對絕緣體材料區域(例如圖8及圖9中之60)位於通道中且各正交於電流流動方向伸長且在電流流動方向上各不厚於10埃，其中絕緣體材料區域個別地直接緊靠源極/汲極區域對之一者。可使用本文中相對於其他實施例所展示及/或所描述之任何其他(若干)屬性或態樣。
如上文所描述，將鍺併入通道及源極/汲極區域之一或兩者中可實現活化溫度降低(即，在為了活化源極/汲極區域及/或通道內之摻雜劑而進行之退火步驟中)。在一實施例中，形成一電晶體之一方法包括形成一對源極/汲極區域，該等源極/汲極區域之間具有一通道。該通道包括Si1-y Gey ，其中「y」係自0至0.6。各源極/汲極區域之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。各源極/汲極區域內包括一導電性增強摻雜劑。在不超過600°C (且在一實施例中，不超過550°C)之一溫度處活化各源極/汲極區域中之該導電性增強摻雜劑。在活化該等源極/汲極區域中之該導電性增強摻雜劑之動作之前或其之後，操作地形成接近該通道之一電晶體閘極建構。在一實施例中，該通道在開始該活化動作時係結晶的，且在一實施例中，通道在開始該活化動作時係非晶的且在該活化期間變成結晶的。在本發明中，一「結晶」材料或狀態係至少90體積%結晶。在本發明中，一「非晶」材料或狀態係至少90體積%非晶。相對於上述結構實施例之任何其他屬性可應用於方法實施例，且反之亦然。
在本發明中，除非另有指示，否則「豎向」、「較高」、「上」、「下」、「頂部」、「頂上」、「底部」、「上方」、「下方」、「下面」、「底下」、「向上」及「向下」一般係參考垂直方向。「水平」係指沿一主基板表面之一大體方向(即，在10°內)且可相對於在製造期間處理之基板，且「垂直」係大體上正交於「水平」之一方向。「完全水平」係指沿主基板表面之方向(即，與主基板表面成0°角)且可相對於在製造期間處理之基板。此外，如本文中所使用，「垂直」及「水平」係大體彼此垂直之方向且無關於三維空間中之基板之定向。另外，「豎向延伸」係指自「完全水平」偏移至少45°之一方向。此外，相對於一場效電晶體「豎向延伸」及「水平延伸」係參考電晶體之通道長度之定向，電流在操作中沿該定向流動於源極/汲極區域之間。針對雙極接面電晶體，「豎向延伸」及「水平延伸」係參考基底長度之定向，電流在操作中沿該定向流動於射極與集極之間。
此外，「直接上方」及「直接下方」需要兩個所述區域/材料/組件彼此至少部分橫向重疊(即，水平地)。此外，使用前面未加「直接」之「上方」僅需一所述區域/材料/組件上方之另一所述區域/材料/組件之一些部分係在該所述區域/材料/組件之豎向外(即，無關於是否兩個所述區域/材料/組件是否存在任何橫向重疊)。類似地，使用前面未加「直接」之「下方」僅需一所述區域/材料/組件下方之另一所述區域/材料/組件之一些部分係在該所述區域/材料/組件之豎向內(即，無關於兩個所述區域/材料/組件是否存在任何橫向重疊)。
本文中所描述之任何材料、區域及結構可為均質或非均質的，且無論如何，可在其上覆之任何材料上方連續或不連續。此外，除非另有說明，否則可使用任何適合或待開發之技術(例如原子層沈積、化學氣相沈積、物理氣相沈積、磊晶生長、擴散摻雜及離子植入)來形成各材料。
另外，「厚度」本身(前面無定向形容詞)被界定為自不同組成之一直接相鄰材料或一直接相鄰區域之一最靠近表面垂直穿過一給定材料或區域的平均直線距離。另外，本文中所描述之各種材料或區域可具有實質上恆定厚度或可變厚度。若具有可變厚度，則除非另有指示，否則厚度係指平均厚度，且歸因於厚度係可變的，此材料或區域將具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組成」僅需可彼此直接緊靠之兩個所述材料或區域的部分在化學及/或物理上係不同的，例如，此等材料或區域係非均質的。若兩個所述材料或區域彼此不直接緊靠，則「不同組成」僅需彼此最靠近之兩個所述材料或區域的部分在化學及/或物理上係不同的，例如，此等材料或區域係非均質的。在本發明中，當一材料、區域或結構及另一材料、區域或結構彼此至少部分實體碰觸接觸時，所述材料、區域或結構係彼此「直接緊靠」。相比而言，前面未加「直接」之「上方」、「上」、「相鄰」、「沿」及「緊靠」涵蓋「直接緊靠」及其中(若干)介入材料、區域或結構導致所述材料、區域或結構彼此不實體觸碰接觸之建構。
在本文中，若於正常操作中電流能夠自一區域-材料-組件連續流動至另一區域-材料-組件，則區域-材料-組件彼此經「電耦合」，且當產生足夠亞原子正及/或負電荷時，主要藉由移動此等亞原子正及/或負電荷來達成「電耦合」。另一電子組件可介於區域-材料-組件之間且經電耦合至區域-材料-組件。相比而言，當區域-材料-組件被認為是「直接電耦合」時，則無介入電子組件(例如無二極體、電晶體、電阻器、傳感器、開關、熔斷器等等)介於經直接電耦合之區域-材料-組件之間。
另外，「金屬材料」係一元素金屬、兩個或兩個以上元素金屬之一混合物或一合金及任何導電金屬化合物之任何者或組合。 總結
在一些實施例中，一種電晶體包括一對源極/汲極區域，其等之間具有一通道。一電晶體閘極建構操作地接近該通道。該通道包括Si1-y Gey ，其中「y」係自0至0.6。該等源極/汲極區域之各者之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。
在一些實施例中，一種電晶體包括一對源極/汲極區域，其等之間具有一通道。一電晶體閘極建構操作地接近該通道。該通道包括電流在該對源極/汲極區域之間流動通過該通道之一方向。一絕緣體材料區域位於該等源極/汲極區域之各者中。該等絕緣體材料區域個別地正交於該電流流動方向而伸長且在該電流流動方向上不厚於10埃。
在一些實施例中，一種電晶體包括一對源極/汲極區域，其等之間具有一通道。一電晶體閘極建構操作地接近該通道。該通道包括電流在該對源極/汲極區域之間流動通過該通道之一方向。一對絕緣體材料區域位於該通道中且各正交於該電流流動方向而伸長且在該電流流動方向上各不厚於10埃。該等絕緣體材料區域個別地直接緊靠該對源極/汲極區域之一者。
在一些實施例中，一種形成一電晶體之方法包括：形成一對源極/汲極區域，該等源極/汲極區域之間具有一通道。該通道包括Si1-y Gey ，其中「y」係自0至0.6。該等源極/汲極區域之各者之至少一部分包括Si1-x Gex ，其中「x」係自0.5至1。該等源極/汲極區域之各者內包括一導電性增強摻雜劑。在不超過600°C之一溫度處活化該等源極/汲極區域之各者中之該導電性增強摻雜劑。形成操作地接近該通道之一電晶體閘極建構。
已遵照法規來以大致專用於結構及方法特徵之語言描述本文中所揭示之標的。然而，應瞭解，申請專利範圍不受限於所展示及所描述之特定特徵，因為本文中所揭示之構件包括實例性實施例。因此，申請專利範圍應被給予如字面措詞之全範疇且應根據均等論來適當加以解譯。
10‧‧‧基板建構 10a‧‧‧基板建構 10b‧‧‧基板建構 10c‧‧‧基板建構 10d‧‧‧基板建構 10e‧‧‧基板建構 10f‧‧‧基板建構 10g‧‧‧基板建構 11‧‧‧基底基板 12‧‧‧電晶體 12a‧‧‧電晶體 12b‧‧‧電晶體 12c‧‧‧電晶體 12d‧‧‧電晶體 12e‧‧‧電晶體 12f‧‧‧電晶體 12g‧‧‧電晶體 14‧‧‧通道 14f‧‧‧通道 16‧‧‧源極/汲極區域 18‧‧‧源極/汲極區域 20‧‧‧電流流動方向 22‧‧‧部分/區域 24‧‧‧部分/區域 25‧‧‧正交方向 26‧‧‧部分 28‧‧‧部分 30‧‧‧閘極建構 30f‧‧‧閘極建構 30g‧‧‧閘極建構 32‧‧‧閘極絕緣體 34‧‧‧閘極材料 35‧‧‧存取線 35f‧‧‧存取線建構 36‧‧‧頂部 38‧‧‧底部 40‧‧‧頂部 42‧‧‧底部 44‧‧‧底部 45‧‧‧介電材料 46‧‧‧頂部 48‧‧‧頂部 50‧‧‧底部 52‧‧‧頂部 54‧‧‧底部 60‧‧‧絕緣體材料區域 61‧‧‧側 63‧‧‧側 T1‧‧‧厚度 T2‧‧‧厚度
圖1係根據本發明之一實施例之一電晶體之一圖解橫截面圖且係穿過圖2至圖4中之線1-1取得的。
圖2係穿過圖1中之線2-2取得之一橫截面圖。
圖3係穿過圖1中之線3-3取得之一橫截面圖。
圖4係穿過圖1中之線4-4取得之一橫截面圖。
圖5係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖6係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖7係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖8係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖9係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖10係根據本發明之一實施例之一電晶體之一圖解橫截面圖。
圖11係根據本發明之一實施例之一電晶體之一圖解橫截面圖且係穿過圖12中之線11-11取得的。
圖12係穿過圖11中之線12-12取得之一橫截面圖。
10‧‧‧基板建構
11‧‧‧基底基板
12‧‧‧電晶體
14‧‧‧通道
16‧‧‧源極/汲極區域
18‧‧‧源極/汲極區域
20‧‧‧電流流動方向
22‧‧‧部分/區域
24‧‧‧部分/區域
25‧‧‧正交方向
26‧‧‧部分
28‧‧‧部分
30‧‧‧閘極建構
32‧‧‧閘極絕緣體
34‧‧‧閘極材料
36‧‧‧頂部
38‧‧‧底部
40‧‧‧頂部
42‧‧‧底部
44‧‧‧底部
45‧‧‧介電材料
46‧‧‧頂部
48‧‧‧頂部
50‧‧‧底部
52‧‧‧頂部
54‧‧‧底部
61‧‧‧側
63‧‧‧側
T1‧‧‧厚度

Claims (20)

  1. 一種電晶體，其包括：一對源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括Si1-yGey，其中「y」係自0至0.6；及該等源極/汲極區域之各者的至少一部分包括Si1-xGex，其中「x」係自0.5至1，該等部分及其內之該Si1-xGex均不直接緊靠該通道，該等源極/汲極區域之各者包括該Si1-yGey且係直接緊靠該通道之該Si1-yGey，「y」大於0。
  2. 如請求項1之電晶體，其中該等源極/汲極區域之各者包括其之至少一部分，該至少一部分內包括一導電性增強摻雜劑，該導電性增強摻雜劑在該各自源極/汲極區域內具有該導電性增強摻雜劑之最大濃度，該等部分之各者係在該部分內。
  3. 如請求項1之電晶體，其中該通道包括其內之一導電性增強摻雜劑，該導電性增強摻雜劑在該通道中具有不大於1×1014個原子/cm3之一最大濃度。
  4. 如請求項1之電晶體，其中該通道內包括不可量測數量之導電性增強摻雜劑。
  5. 如請求項1之電晶體，其係豎向延伸的。
  6. 如請求項5之電晶體，其中該對源極/汲極區域之一者係直接位於該對源極/汲極區域之另一者上方。
  7. 如請求項5之電晶體，其係垂直的或在垂直之10°內。
  8. 如請求項7之電晶體，其中該對源極/汲極區域及該通道之組合具有至少3：1之一縱橫比。
  9. 如請求項1之電晶體，其係一薄膜電晶體。
  10. 如請求項1之電晶體，其中「x」大於「y」。
  11. 如請求項1之電晶體，其中「x」等於「y」。
  12. 一種電晶體，其包括：一對固態源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括電流在該對固態源極/汲極區域之間流動通過其之一方向；及一對絕緣體材料區域，其等位於該通道中，該對絕緣體材料區域之各者正交於該電流流動方向而伸長，該對絕緣體材料區域之各者完全延伸 通過正交於該電流流動方向之該通道，且在該電流流動方向上各者不厚於10埃，該等絕緣體材料區域係個別地直接緊靠該對固態源極/汲極區域之一者。
  13. 如請求項12之電晶體，其中該等絕緣體材料區域之各者至少2埃厚。
  14. 如請求項13之電晶體，其中該等絕緣體材料區域之各者不厚於5埃。
  15. 如請求項12之電晶體，其中該等絕緣體材料區域之各者包括SiO2。
  16. 如請求項12之電晶體，其中該等絕緣體材料區域之各者延伸至該等個別固態源極/汲極區域之一者中。
  17. 如請求項16之電晶體，其中該等絕緣體材料區域之各者完全延伸通過正交於該電流流動方向之該等個別固態源極/汲極區域。
  18. 一種電晶體，其包括：一對源極/汲極區域，其等之間具有一通道；一電晶體閘極建構，其操作地接近該通道；該通道包括電流在該對源極/汲極區域之間流動通過其之一方向；及一絕緣體材料區域，其位於該等源極/汲極區域之各者中，該絕緣體材料區域係個別地正交於該電流流動方向而伸長且在該電流流動方向上不厚於10埃，該絕緣體材料區域包括碳。
  19. 如請求項18之電晶體，其中該絕緣體材料區域包括非晶碳。
  20. 如請求項18之電晶體，其中該絕緣體材料區域包括SixOyCz。
TW108100473A 2018-02-06 2019-01-07 電晶體及形成電晶體之方法 TWI706569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/890,147 2018-02-06
US15/890,147 US10734527B2 (en) 2018-02-06 2018-02-06 Transistors comprising a pair of source/drain regions having a channel there-between

Publications (2)

Publication Number Publication Date
TW201937737A TW201937737A (zh) 2019-09-16
TWI706569B true TWI706569B (zh) 2020-10-01

Family

ID=67475703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100473A TWI706569B (zh) 2018-02-06 2019-01-07 電晶體及形成電晶體之方法

Country Status (5)

Country Link
US (3) US10734527B2 (zh)
KR (1) KR102407658B1 (zh)
CN (2) CN117276073A (zh)
TW (1) TWI706569B (zh)
WO (1) WO2019156752A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387399B2 (en) * 2016-06-09 2022-07-12 Intel Corporation Quantum dot devices with back gates
KR102059896B1 (ko) * 2018-10-24 2019-12-27 가천대학교 산학협력단 양자우물 구조를 갖는 1t 디램 셀 소자
US11349025B2 (en) * 2018-10-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel device to improve transistor speed
US11038027B2 (en) 2019-03-06 2021-06-15 Micron Technology, Inc. Integrated assemblies having polycrystalline first semiconductor material adjacent conductively-doped second semiconductor material
JP2021153082A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置
US11843056B2 (en) 2021-03-30 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
JP2023137244A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028531A1 (en) * 2000-09-05 2002-03-07 Wang Kang L. Relaxed sige films by surfactant mediation
US20050280052A1 (en) * 2002-10-07 2005-12-22 Jurgen Holz Field effect transistor with local source/drain insulation and associated method of production
US20090045411A1 (en) * 2007-08-15 2009-02-19 Hong-Nien Lin Forming Embedded Dielectric Layers Adjacent to Sidewalls of Shallow Trench Isolation Regions
US20130233240A1 (en) * 2012-03-06 2013-09-12 Asm America, Inc. Methods and apparatuses for epitaxial films with high germanium content

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237473A (en) 1978-12-22 1980-12-02 Honeywell Inc. Gallium phosphide JFET
FR2655774A1 (fr) 1989-12-08 1991-06-14 Thomson Csf Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication.
US5714777A (en) 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
JP3734586B2 (ja) 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
US7153592B2 (en) 2000-08-31 2006-12-26 Fujitsu Limited Organic EL element and method of manufacturing the same, organic EL display device using the element, organic EL material, and surface emission device and liquid crystal display device using the material
US6399973B1 (en) * 2000-12-29 2002-06-04 Intel Corporation Technique to produce isolated junctions by forming an insulation layer
US6627493B2 (en) * 2001-03-28 2003-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned method for fabricating a capacitor under bit-line (cub) dynamic random access memory (DRAM) cell structure
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6703648B1 (en) 2002-10-29 2004-03-09 Advanced Micro Devices, Inc. Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6951813B2 (en) 2003-04-04 2005-10-04 Micron Technology, Inc. Methods of forming metal-containing layers including a metal bonded to halogens and trialkylaluminum
US7125815B2 (en) 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
WO2005013326A2 (en) * 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7048968B2 (en) 2003-08-22 2006-05-23 Micron Technology, Inc. Methods of depositing materials over substrates, and methods of forming layers over substrates
JP4536366B2 (ja) 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
KR100560654B1 (ko) 2004-01-08 2006-03-16 삼성전자주식회사 질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
US20050227003A1 (en) 2004-04-08 2005-10-13 Carlson Chris M Methods of forming material over substrates
US7183592B2 (en) 2004-05-26 2007-02-27 Raytheon Company Field effect transistor
US7238974B2 (en) 2004-10-29 2007-07-03 Infineon Technologies Ag Semiconductor device and method of producing a semiconductor device
US7545023B2 (en) * 2005-03-22 2009-06-09 United Microelectronics Corp. Semiconductor transistor
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US20070032029A1 (en) 2005-04-19 2007-02-08 Rensselaer Polytechnic Institute Lateral trench power MOSFET with reduced gate-to-drain capacitance
TWI259520B (en) * 2005-07-13 2006-08-01 Promos Technologies Inc Semiconductor device and manufacturing method thereof
JP2007157788A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置
US7898014B2 (en) 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
US7560350B2 (en) * 2006-04-17 2009-07-14 United Microelectronics Corp. Method for forming strained semiconductor device and method for forming source/drain region
US7419871B2 (en) 2006-04-25 2008-09-02 Micron Technology, Inc. Methods of forming semiconductor constructions
US7537804B2 (en) 2006-04-28 2009-05-26 Micron Technology, Inc. ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates
US7498265B2 (en) 2006-10-04 2009-03-03 Micron Technology, Inc. Epitaxial silicon growth
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
EP1936696A1 (en) 2006-12-22 2008-06-25 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) A field effect transistor device and methods of production thereof
US7851307B2 (en) 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
JP2009164235A (ja) 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP2009231396A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP5498662B2 (ja) 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
EP2113940A1 (en) * 2008-04-30 2009-11-04 Imec A method for producing NMOS and PMOS devices in CMOS processing
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
JP5416936B2 (ja) 2008-09-02 2014-02-12 株式会社東芝 半導体装置およびその製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8163341B2 (en) 2008-11-19 2012-04-24 Micron Technology, Inc. Methods of forming metal-containing structures, and methods of forming germanium-containing structures
US8247285B2 (en) 2008-12-22 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. N-FET with a highly doped source/drain and strain booster
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US8236658B2 (en) 2009-06-03 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a transistor with a strained channel
US9312343B2 (en) 2009-10-13 2016-04-12 Cree, Inc. Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
TWI419324B (zh) 2009-11-27 2013-12-11 Univ Nat Chiao Tung 具有三五族通道及四族源汲極之半導體裝置及其製造方法
US8258543B2 (en) 2009-12-07 2012-09-04 Intel Corporation Quantum-well-based semiconductor devices
US8501268B2 (en) 2010-03-09 2013-08-06 Micron Technology, Inc. Methods of forming material over a substrate and methods of forming capacitors
US8653584B2 (en) 2010-03-19 2014-02-18 Nanya Technology Corp. Dual vertical channel transistor and fabrication method thereof
CN102198925B (zh) 2010-03-25 2015-03-04 张家港丽恒光微电子科技有限公司 Mems器件及其形成方法
US8518486B2 (en) 2010-05-12 2013-08-27 Micron Technology, Inc. Methods of forming and utilizing rutile-type titanium oxide
US8846437B2 (en) 2010-10-01 2014-09-30 Applied Materials, Inc. High efficiency thin film transistor device with gallium arsenide layer
KR20130118963A (ko) 2011-01-26 2013-10-30 어플라이드 머티어리얼스, 인코포레이티드 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US9041099B2 (en) 2011-04-11 2015-05-26 Nanya Technology Corp. Single-sided access device and fabrication method thereof
US8823011B2 (en) 2011-08-17 2014-09-02 Bae Systems Information And Electronic Systems Integration Inc. High linearity bandgap engineered transistor
US9293591B2 (en) 2011-10-14 2016-03-22 The Board Of Regents Of The University Of Texas System Tunnel field effect transistor (TFET) with lateral oxidation
US9246004B2 (en) * 2011-11-15 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structures of semiconductor devices
US20130149830A1 (en) 2011-12-07 2013-06-13 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicon-germanium source/drain regions therein
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
US9735236B2 (en) 2012-05-07 2017-08-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices
US8969924B2 (en) 2012-05-21 2015-03-03 The Board Of Trustees Of The Leland Stanford Junior University Transistor-based apparatuses, systems and methods
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US8889541B1 (en) 2013-05-07 2014-11-18 International Business Machines Corporation Reduced short channel effect of III-V field effect transistor via oxidizing aluminum-rich underlayer
US9343317B2 (en) 2013-07-01 2016-05-17 Micron Technology, Inc. Methods of forming silicon-containing dielectric materials and semiconductor device structures
US9263455B2 (en) 2013-07-23 2016-02-16 Micron Technology, Inc. Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
US9178045B2 (en) 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
US9245971B2 (en) 2013-09-27 2016-01-26 Qualcomm Incorporated Semiconductor device having high mobility channel
EP4060749A3 (en) 2013-09-27 2023-05-24 INTEL Corporation Semiconductor device having group iii-v material active region and graded gate dielectric
US9048305B2 (en) 2013-10-15 2015-06-02 Ishiang Shih High electron mobility transistors with minimized performance effects of microcracks in the channel layers
US9425257B2 (en) 2013-11-20 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Non-planar SiGe channel PFET
CN104701164A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件和半导体器件的制作方法
US9218963B2 (en) * 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9640656B2 (en) 2014-04-04 2017-05-02 Micron Technology, Inc. Transistors having strained channel under gate in a recess
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US9653570B2 (en) * 2015-02-12 2017-05-16 International Business Machines Corporation Junction interlayer dielectric for reducing leakage current in semiconductor devices
KR20160121729A (ko) 2015-04-10 2016-10-20 에스케이하이닉스 주식회사 버티컬 트랜지스터 및 이를 구비한 저항 변화 메모리 장치
US10833187B2 (en) * 2015-08-07 2020-11-10 International Business Machines Corporation Low resistance contact interlayer for semiconductor devices
KR20170019668A (ko) 2015-08-12 2017-02-22 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
US10243057B2 (en) 2015-10-23 2019-03-26 The Board Of Trustees Of The University Of Illinois MISHFET having a comparatively high and selectable or customizable breakdown voltage
US10283348B2 (en) 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
KR102422240B1 (ko) 2016-05-26 2022-07-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9728626B1 (en) 2016-08-30 2017-08-08 Globalfoundries Inc. Almost defect-free active channel region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020028531A1 (en) * 2000-09-05 2002-03-07 Wang Kang L. Relaxed sige films by surfactant mediation
US20050280052A1 (en) * 2002-10-07 2005-12-22 Jurgen Holz Field effect transistor with local source/drain insulation and associated method of production
US20090045411A1 (en) * 2007-08-15 2009-02-19 Hong-Nien Lin Forming Embedded Dielectric Layers Adjacent to Sidewalls of Shallow Trench Isolation Regions
US20130233240A1 (en) * 2012-03-06 2013-09-12 Asm America, Inc. Methods and apparatuses for epitaxial films with high germanium content

Also Published As

Publication number Publication date
KR102407658B1 (ko) 2022-06-10
WO2019156752A1 (en) 2019-08-15
US11695077B2 (en) 2023-07-04
CN111699559A (zh) 2020-09-22
US10734527B2 (en) 2020-08-04
CN117276073A (zh) 2023-12-22
CN111699559B (zh) 2023-11-10
US20190245096A1 (en) 2019-08-08
US10937911B2 (en) 2021-03-02
US20200335634A1 (en) 2020-10-22
US20210175363A1 (en) 2021-06-10
TW201937737A (zh) 2019-09-16
KR20200108101A (ko) 2020-09-16

Similar Documents

Publication Publication Date Title
TWI706569B (zh) 電晶體及形成電晶體之方法
TWI715007B (zh) 個別包括一電容器及一在高度上延伸之電晶體之記憶體單元陣列及形成一電晶體陣列之方法
US12199182B2 (en) Elevationally-extending transistors, devices comprising elevationally-extending transistors, and methods of forming a device comprising elevationally-extending transistors
US20240164114A1 (en) Vertical Transistor, Integrated Circuitry, Method Of Forming A Vertical Transistor, And Method Of Forming Integrated Circuitry
US10978484B2 (en) Methods used in forming an array of memory cells
US20180323142A1 (en) Structure Of Integrated Circuitry And A Method Of Forming A Conductive Via
US11552198B2 (en) Transistors comprising at least one of GaP, GaN, and GaAs
US10475796B1 (en) Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry
US11469236B2 (en) DRAM circuitry, and integrated circuitry
US20200235219A1 (en) Conductive Line Construction, Memory Circuitry, And Method Of Forming A Conductive Line Construction