[go: up one dir, main page]

TWI706475B - 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法 - Google Patents

用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法 Download PDF

Info

Publication number
TWI706475B
TWI706475B TW106101666A TW106101666A TWI706475B TW I706475 B TWI706475 B TW I706475B TW 106101666 A TW106101666 A TW 106101666A TW 106101666 A TW106101666 A TW 106101666A TW I706475 B TWI706475 B TW I706475B
Authority
TW
Taiwan
Prior art keywords
indium
ternary
active channel
iii
gallium
Prior art date
Application number
TW106101666A
Other languages
English (en)
Other versions
TW201742156A (zh
Inventor
錢德拉 S. 摩哈帕崔
阿納德 S. 摩西
葛林 A. 葛拉斯
馬修 V. 梅茲
威利 瑞奇馬迪
吉伯特 戴威
泰希爾 迦尼
傑克 T. 喀瓦里洛斯
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201742156A publication Critical patent/TW201742156A/zh
Application granted granted Critical
Publication of TWI706475B publication Critical patent/TWI706475B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10P14/24—
    • H10P14/271—
    • H10P14/2925—
    • H10P14/3218—
    • H10P14/3221—
    • H10P14/3418—
    • H10P14/3421—
    • H10P14/3422—
    • H10P14/3444—
    • H10P50/646—
    • H10P95/904—
    • H10W10/021—
    • H10W10/20—
    • H10P52/402—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

係可形成具有一含銦三元或三元以上III-V化合物主動通道之電晶體裝置，及其製造程序，其係在製造鰭形主動通道、諸如三閘極或環繞式閘極(GAA)裝置中所使用者時能夠具有改良的載體活動性(carrier mobility)。在一實施例中，一含銦三元或三元以上III-V化合物係可被沉積於一次結構之一經重建上表面上的窄溝道中，其可導致一具有富含銦的側邊表面及一富含銦的底部表面之鰭。這些富含銦的表面係將毗鄰一電晶體的一閘極氧化物並可導致相對於含銦三元或三元以上III-V化合物主動通道的傳統同質性組成物而言之高的電子活動性及改良的切換速度。

Description

用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法
本描述的實施例係概括有關於微電子裝置之領域，且更特別有關於形成具有富含銦的表面之一微電子電晶體中的一主動通道以增加載體活動性。
積體電路組件的較高效能、較低成本、增加微型化以及積體電路的較大封裝密度係為微電子裝置製造的微電子產業之持續目標。為了達成這些目標，微電子裝置內的電晶體必須縮減尺度，亦即變得更小。連同電晶體尺寸的降低，亦有一驅力在於以其設計、所使用材料、及/或其製造程序上的改良來改進其效率。此等設計改良係包括諸如非平面性電晶體、包括三閘極電晶體、FinFET、TFET、Ω-FET(omega-FET)及雙閘極電晶體等之獨特結構的開發。
依據本發明之一實施例，係特地提出一種具有一含銦三元或三元以上III-V化合物主動通道之微電子 結構，其中該含銦三元或三元以上III-V化合物主動通道包括至少一側邊表面及一底部表面，其中該至少一側邊表面及該底部表面具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
102:基材
104:基材的第一表面
112:鰭
114:鰭側壁
116:鰭上表面
122:隔離結構
124:溝道
132:長晶溝道
142:長晶層
144:次結構
144m:次結構材料
146:次結構上表面
150:處理
152:砷化銦鎵主動通道
154:砷化銦鎵主動通道的部分
156:富含銦之底部表面
1581,1582:富含銦的側邊表面
158c:中心區
160:閘極
162:閘極介電層
164:閘極電極
166:閘極間隔件
172:介電層
176:介電材料
178:空隙
182:閘極氧化物層
184:閘極電極層
200:運算裝置
202:板
204:處理器
206A,206B:通信晶片
H:窄溝道的高度
I:介面
W:窄溝道的寬度
D:次結構的深度
H:溝道的高度
本揭示之標的物係在說明書的結論部分被特別指出及顯著請求。本揭示的上列及其他特徵將從下列描述及附帶的申請專利範圍連同附圖變成完全明瞭。請瞭解附圖僅描繪根據本揭示的數個實施例並因此不被視為限制其範圍。本揭示將利用附圖以額外的特定情形及細節作描述，俾可更易於確定本揭示的優點，其中：圖1-16係為根據本描述的另一實施例之具有用於一非平面性電晶體的一次結構之一含銦三元或三元以上III-V化合物主動通道的製造之斜剖視圖、側剖視圖及圖形繪示；圖17-24係為根據本描述的一實施例之用於一非平面性電晶體的一含銦三元或三元以上III-V化合物主動通道之一絕緣性緩衝物的製造之斜剖視及側剖視圖；圖25係繪示根據本描述的一實行方式之一運算裝置。
在下列詳細描述中係參照附圖，附圖藉由繪示顯示出可在其中實行所請求的標的物之特定實施例。這些實施例以充分細節描述以使熟悉該技藝者能夠實行標的 物。請瞭解：不同的實施例雖然不相同但未必互斥。例如，本文連同一實施例所描述的一特定形貌體、結構或特徵可在其他實施例內作實行，而不脫離所請求標的物之精神及範圍。在此說明書內若提及“一實施例”係指連同該實施例所描述的一特定形貌體、結構或特徵被包括在本描述內所涵蓋的至少一實行方式中。因此，“一實施例”或“一實施例中”語句的使用未必係指同一實施例。此外，請瞭解：在各所揭露實施例內之個別元件的區位或配置係可作修改，而不脫離所請求標的物之精神及範圍。因此，下列詳細描述不以限制性意義視之，且標的物之範圍係僅藉由適當詮釋之附帶的申請專利範圍、連同附帶的申請專利範圍所擁有之均等物的完整範圍被界定。在圖中，類似的編號係指數個圖中相同或相似的元件或功能性，且圖中所描繪的元件未必符合彼此的實際尺度，而是可放大或縮小個別元件藉以更容易在本描述的脈絡中理解該等元件。
本文的“上方”、“至”、“之間”及“上”用語係可指一層相對於其他層的一相對位置。一層位於另一層“上方”或“上”或者結合“至”另一層係可直接地接觸於該另一層或者可具有一或多個中介層。一層位於層“之間”係可直接地接觸於層或者可具有一或多個中介層。
如同熟悉該技者所知，III-V族材料係相對於微電子電晶體製造中所常用的傳統矽材料而言可具有較高的電子活動性並因此具有使用在積體電路製造中的高效能電晶體中之潛力。本描述的實施例係有關含銦三元或三元 以上III-V化合物主動通道，及其製造程序，其係能夠在製造鰭形主動通道、諸如三閘極或環繞式閘極(GAA)裝置中所使用者時能夠具有改良的載體活動性(carrier mobility)。在一實施例中，一次結構係可沉積於一窄溝道中，且次結構的一上表面係可被重建。一含銦三元或三元以上III-V化合物係可隨後沉積於窄溝道中以毗鄰次結構上表面，其係可導致一具有富含銦的側邊表面及一富含銦的底部表面且擁有一富含鎵的中央部分之鰭。富含銦的表面之至少一者係可毗鄰一電晶體的一閘極氧化物並導致相對於含銦三元或三元以上III-V化合物主動通道的傳統同質性組成物而言之高電子的活動性及改良的切換速度。
如圖1所示，至少一鰭112係可形成於一基材102上，其中鰭112可包括從基材102的一第一表面104延伸且終止於一上表面116中之相對的側壁114。為求簡明，圖1中僅繪示二個鰭112；然而，請瞭解可製造任何適當數目的鰭112。在一實施例中，一蝕刻遮罩(未顯示)係可在基材102上被圖案化，接著係為基材102的蝕刻，其中由蝕刻遮罩(未顯示)保護之基材102的部分係變成鰭112，且蝕刻遮罩(未顯示)可隨後被移除，如熟悉該技藝者所瞭解。在本揭示的一實施例中，基材102及鰭112可為任何適當的材料，包括但不限於一含矽材料，諸如單晶矽。然而，基材102及鰭112不需必定由含矽材料製造，而是可為該技藝已知的其他類型材料。在另一實施例中，基材102可包含一矽晶絕緣體(SOI)基材，一空覆矽(SON)，一鍺基材，一鍺 晶絕緣體(GeOI)基材，或一空覆鍺(GeON)。
如圖2所示，一介電材料可藉由任何適當沉積程序被沉積於基材102及鰭112上方，且介電材料可被平坦化以曝露鰭上表面116，藉此形成隔離結構122，已知稱為淺溝道隔離結構，毗鄰相對的鰭側壁114。隔離結構122可由任何適當介電材料形成，包括但不限於矽氧化物(SiO2)。
如圖3所示，鰭112可被移除，藉此形成一溝道124。鰭112可由任何已知的蝕刻技術移除，包括但不限於乾蝕刻、濕蝕刻、或其組合。在一實施例中，各溝道124的一部分可在鰭112移除期間抑或其後被形成為延伸至基材102中。溝道124的此部分隨後將被稱為一長晶溝道132。在一實施例中，長晶溝道132可具有一(111)切面，其可利於一III-V材料的生長，如同將作討論。請瞭解可利用長晶溝道132的交替幾何結構。在一實施例中，窄溝道124可具有約50至500nm的範圍中之一高度H以及從約次10nm至約30nm的範圍中之一寬度W。
如圖4所示，一長晶層142可形成於長晶溝道132中。長晶層142可由任何形成程序形成並可為任何適當的材料，諸如一III-V磊晶材料，包括但不限於磷化銦，磷化鎵，砷化鎵，及類似物。長晶層142可被摻雜或未摻雜，並可由磊晶沉積形成。
如圖5所示，一次結構144係可在溝道124內形成於長晶層142上(見圖4)並可包括一與長晶層142相對 之上表面146。次結構144可由任何已知的形成程序形成。在一實施例中，次結構144可具有一身為溝道124的高度H的約80%之深度D(見圖3)。
在本描述的一實施例中，次結構144可為一高帶隙III-V材料，包括但不限於砷化銦鋁，磷化銦，磷化鎵，砷化鎵，砷銻化鎵，砷銻化鋁，砷化銦鋁鎵，磷化銦鋁鎵，砷化鋁鎵，及類似物。為了本描述之目的，低帶隙材料係可被定義成具有小於矽的帶隙之材料，且高帶隙材料可被定義成具有大於矽的帶隙之材料。
次結構144之所利用的高帶隙材料係可經過選擇具有對於一後續形成的含銦三元或三元以上III-V化合物主動通道之所欲的傳導帶偏移(conduction band offset)，其係將從次結構144有效地排除電子，藉此降低洩漏。高帶隙材料可被摻雜或未摻雜。在一經摻雜實施例中，高帶隙材料可被摻雜一摻雜物，諸如一p型摻雜物，包括但不限於鎂，鋅，碳，鈹，及類似物。在另一經摻雜實施例中，次結構144可為選自下列各物組成的群組之一通道材料：砷化銦鎵，砷化銦，及銻化銦。高帶隙材料及摻雜物的此一組合在降低洩漏上可比一摻雜物單獨而言更為有效，只要製造程序導致一可接受的低晶性濃度(crystalline concentration)即可，如同熟悉該技藝者所將瞭解。
在一實施例中，經摻雜的次結構144可為與長晶層142相同的材料，俾以發生極少的或不發生晶格缺 陷。在其他實施例中，長晶層142係可被階化至次結構144中，或者其材料組成物可從一者至另一者呈階狀濃度，如熟悉該技藝者所將瞭解。
在部分範例實施例中，次結構144可被磊晶沉積。在部分實施例中，可使用一化學氣相沉積(CVD)程序或其他適當沉積技術以供沉積或另行形成次結構144。例如，可藉由CVD或快速熱CVD(RT-CVD)、或低壓力CVD(LP-CVD)、或超高真空CVD(UHV-CVD)、或氣體源分子束磊晶(GS-MBE)工具使用III-V材料化合物、諸如銦、鋁、砷、磷、鎵、銻、及/或其前驅物的組合進行沉積。在一範例實施例中，次結構144可為摻雜鋅的砷化鎵以提供最高達近似1E19原子/cm3之鋅濃度，其可導致約5E-3 Ohm-cm的電阻率(resistivity)(或最高達200Mho/cm的對應傳導率(conductivity))。在任何此等實施例中，可具有一前驅物泡器(precursor bubbler)，其擁有一載體氣體例如諸如氫、氮或一貴重氣體(例如前驅物可被稀釋處於約0.1-20%濃度，其餘部分為載體氣體)。在部分範例實例中，可具有一砷前驅物諸如胂或三級丁基胂，一磷前驅物諸如三級丁基膦，一鎵前驅物諸如三甲基鎵，及/或一銦前驅物諸如三甲基銦。亦可具有一蝕刻劑氣體例如諸如以鹵素為基礎的氣體諸如氯化氫(HCl)，氯(Cl)，或溴化氫(HBr)。次結構144的基本沉積係可能使用例如從約300℃及650℃之間、或在一更特定範例中從約400及500℃之間範圍中的一沉積溫度以及例如約1Torr至760Torr範圍中 的一反應器壓力而位於一廣泛範圍的條件。載體及蝕刻劑的各者係可具有位於約10及300SCCM(典型地需要不大於100SCCM的流，但部分實施例可能從較高流率獲益)之間範圍中之一流。在一特定範例實施例中，次結構144的沉積係可以介於約100及1000SCCM之間的流率進行。對於鋅的一現場摻雜，例如，係可使用一採用二乙基鋅(DEZ)的泡器源(例如經由液體DEZ作泡化且處於介於約10及100SCCM流率之氫氣)。
如圖6所示，次結構144可作處理(概括以箭頭150繪示)以重建其上表面146，俾使銦將在一含銦三元或三元以上III-V化合物主動通道的一後續形成期間移徙朝向次結構上表面146，如同將作討論。
在一實施例中，處理150可為一熱或加熱程序，其中次結構144可受到約500℃及800℃之間的一溫度達一段約30秒與25分鐘之間的一段時間。在一特定實施例中，加熱程序的溫度可為約750℃。
在另一實施例中，處理150可包含使次結構上表面146曝露於一蝕刻劑。在一實施例中，蝕刻劑可包含氫氧化四甲銨及類似的化學作用。
圖7及8係繪示處理150的另一實施例(見圖6)。如圖7所示，次結構材料144m可形成為充填於溝道124(見圖4)，其中未位於溝道124內之次結構材料144m的任何部分(見圖4)皆可諸如以化學機械拋光被移除。如圖8所示，次結構材料144m(見圖7)可被蝕刻下達深度D以形 成次結構144。次結構材料144m的蝕刻(見圖7)將形成用於次結構144之一經重建次結構上表面146。
在一實施例中，次結構上表面146的處理150係可將其從一主要為<111>晶格結構重建至一主要為<100>。“主要為”用語係被定義成意指所引用的晶格配置在次結構上表面146中比起任何其他晶格配置而言具有更大的存在。
本描述將在後文描述一砷化銦鎵主動通道(標示成元件152)之形成；然而，主動通道不因此受限，其可由任何適當的含銦三元或三元以上III-V化合物形成。在一實施例中，含銦三元或三元以上III-V化合物係可包含下列中的一者：砷化銦鎵，銻化銦鎵，砷銻化銦鎵，磷化銦鎵，砷磷化銦鎵，銻磷化銦鎵，及砷銻磷化銦鎵。
如圖9及10所示，一砷化銦鎵主動通道152係可在溝道124內形成於次結構144上(見圖4)。在部分實施例中，可使用一化學氣相沉積(CVD)程序或其他適當的沉積技術以供沉積或另行形成主動通道152。例如，沉積係可使用銦、鎵、及砷及/或其前驅物而由CVD或快速熱CVD(RT-CVD)、或低壓力CVD(LP-CVD)、或超高真空CVD(UHV-CVD)或氣體源分子束磊晶(GS-MBE)工具進行。在一特定的此等範例實施例中，主動通道152可為未摻雜的砷化銦鎵，且長晶層142及經摻雜的次結構144可為砷化鎵或磷化銦。在任何此等實施例中，係可具有一前驅物泡器(precursor bubbler)，其擁有一載體氣體例如諸如 氫、氮或一貴重氣體(例如前驅物可被稀釋處於約0.1-20%濃度，其餘部分為載體氣體)。在部分範例實例中，可具有銦前驅物諸如三甲基銦，一鎵前驅物諸如三甲基鎵，及/或一砷前驅物諸如胂或三級丁基胂。亦可具有一蝕刻劑氣體例如諸如以鹵素為基礎的氣體諸如氯化氫(HCl)，氯(Cl)，或溴化氫(HBr)。砷化銦鎵主動通道152的基本沉積係可能使用例如從約300℃及650℃之間、或在一更特定範例中從約400及600℃之間範圍中的一沉積溫度以及例如約1Torr至760Torr範圍中的一反應器壓力而位於一廣泛範圍的條件。載體及蝕刻劑的各者可具有位於約10及300SCCM(典型地需要不大於100SCCM的流，但部分實施例可能從較高流率獲益)之間範圍中之一流。在一特定範例實施例中，主動通道152的沉積係可在介於約100及1000SCCM之間的流率進行。
長晶層142、次結構144及砷化銦鎵主動通道152之形成係可發生於一相對窄溝道124中。在一實施例中，經摻雜次結構144可具有一深度D(例如大於約50nm之基材102與砷化銦鎵主動通道152之間的距離(見圖3)以及小於約25nm之一寬度(亦即溝道寬度W)(見圖3))。尚且，如同長晶層142之形成，次結構144及主動通道152係發生於一相對窄溝道124中。基材102與長晶層142/次結構144之間的晶格不匹配係可大於容許實質無缺陷形成者，俾使長晶層142/次結構144可形成為具有充分深度D以困陷住諸如疊差、排差及類似物等缺陷，遠離於砷化銦鎵主動通 道152，如同熟悉該技藝者所將瞭解。因此，主動通道152中的電子活動性可能未因此顯著受損。
如同圖9及10進一步所示，特別是當利用磊晶生長程序時，砷化銦鎵主動通道152的一部分154係可延伸出溝道124外(見圖4)。以上文所討論的沉積條件，砷化銦鎵主動通道152係可生長於窄溝道124中(見圖4)，俾使生長表面以一自我組裝方式切面成為部分154之一具有<111>晶格頂表面的長“屋形”或“伸長屋狀生長”。所描述的程序條件係有益於生成准許充分的吸附原子移徙之此切面式生長，藉此達成此低能態表面形狀，如同熟悉該技藝者所將瞭解。已經發現：就鎵優先沿著中心區併入而銦則將優先在邊緣、例如砷化銦鎵主動通道152之富含銦的側邊表面1581及1582併入之一自然傾向而言，併入有鎵的能量學(energetics)係不同於併入有銦者。確切來說，溫度及前驅物流係可作調整以盡量加大屋房頂結構、亦即延伸出溝道124外之砷化銦鎵主動通道152的部分154(見圖4)，並因此達成圖10所示的濃度輪廓。對於諸如以例如約580℃等較低溫度及高金屬物種前驅物通量所獲得之微弱切面式生長條件，效應係可能限於寬溝道，諸如約30nm。例如，藉由增大程序溫度至580℃、及/或金屬物種前驅物通量，切面化係可作改良且效應可例如延伸至15nm的較窄溝道。咸信該效應亦可被驅動至次10nm溝道。
如圖10所示，本描述的程序係導致銦移徙朝向與隔離結構122相鄰之砷化銦鎵主動通道152之相對的 側壁表面，藉此形成富含銦之側邊表面1581及1582，且次結構上表面146的重建(見圖9)導致銦移徙朝向次結構上表面146(見圖9)以形成一富含銦之底部表面156。銦的分佈繪示於圖10，其中銦具有較暗灰影。砷化銦鎵主動通道152從側邊至側邊之銦分佈係以圖形繪示於圖11，其中x軸係為從砷化銦鎵主動通道152的一富含銦之側邊表面1581至相對的富含銦之側邊表面1582之距離，且y軸係為橫越x軸距離(以奈米為單位)之以銦(黑色點狀線)及鎵(白色點狀線)的百分比為單位之濃度。一中心區158c係可近似位於一富含銦之側邊表面1581與相對的富含銦之側邊表面1582之間的一中線。砷的一條線係為求清楚簡潔而未被顯示，但構成砷化銦鎵主動通道152內之材料的其餘部分。
砷化銦鎵主動通道152從頂部至底部之銦分佈係以圖形繪示於圖12，其中x軸係為從砷化銦鎵主動通道152的一頂部或頂點“A”、經過銦鎵主動通道部分154(標示成“P”)、經過砷化銦鎵主動通道152的其餘部分(標示成“AC”)經過近鄰於介面“I”的富含銦之底部表面156且進入次結構144(標示成“SS”)之距離，且y軸係為橫越x軸距離(以奈米為單位)之以銦(黑色點狀線)及鎵(白色點狀線)的百分比為單位之濃度。砷的一條線係為求清楚簡潔而未被顯示，但構成砷化銦鎵主動通道152內之材料的其餘部分。
如同從圖10至12可見，“富含銦”用語係為比砷化銦鎵主動通道152中的平均銦量更高之銦含量。近似 位於一富含銦之側邊表面1581與相對的富含銦之側邊表面1582之間的一中線之一中心區158c係相對於砷化銦鎵主動通道152中的平均鎵量而言可為“富含鎵”。
當一經摻雜次結構144形成時，砷化銦鎵主動通道152形成後續之製造程序係應該在相對低溫度(例如低熱性預算)執行，以防止來自經摻雜次結構144的摻雜物原子擴散至主動通道152中並衝擊其電子活動性。然而，從經摻雜次結構144至主動通道152中之一較輕度的p型摻雜物擴散(低於約1E17原子/cm3)可能並不是問題，原因在於其所沉積條件可能為輕度n型，且因此可能需要輕度的p型反摻雜作補償，如熟悉該技藝者所將瞭解。
如同圖13及14所示，砷化銦鎵主動通道152的部分154(見圖9)係可諸如藉由化學機械平坦化被移除。
如圖15所示，隔離結構122可諸如藉由一蝕刻程序凹入，俾使砷化銦鎵主動通道152延伸於隔離結構122的一上平面126上方。在一實施例中，隔離結構122可凹入至輕微地位於砷化銦鎵主動通道152下方，俾曝露出次結構144的一部分。
如圖16所示，至少一閘極160係可形成於在隔離結構122上方延伸之砷化銦鎵主動通道152的部分上方。可藉由一閘極最先抑或一閘極最後程序流；藉由在鰭上表面116上或相鄰地或者在該對的側向相對的鰭側壁114上或相鄰地形成一閘極介電層162、並在閘極介電層162上或相鄰地形成一閘極電極164，而製造閘極160，如 熟悉該技藝者所將瞭解。
閘極介電層162可由任何熟知的閘極介電材料形成，包括但不限於二氧化矽(SiO2)，氮氧化矽(SiOxNy)，氮化矽(Si3N4)，及高k介電材料諸如氧化鉿，鉿矽氧化物，氧化鑭，鑭鋁氧化物，氧化鋯，鋯矽氧化物，氧化鉭，氧化鈦，鋇鍶鈦氧化物，鋇鈦氧化物，鍶鈦氧化物，氧化釔，氧化鋁，鉛鈧鉭氧化物，及鉛鋅鈮酸鹽。閘極介電層162可由熟知的技術形成，諸如藉由沉積一閘極電極材料，諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)，然後以熟知的光微影術及蝕刻技術使閘極電極材料圖案化，如同熟悉該技藝者所將瞭解。
閘極電極164可由任何適當的閘極電極材料形成。在本揭示的一實施例中，閘極電極164可由包括但不限於下列的材料形成：多晶矽，鎢，釕，鈀，鉑，鈷，鎳，鉿，鋯，鈦，鉭，鋁，碳化鈦，碳化鋯，碳化鉭，碳化鉿，碳化鋁，其他金屬碳化物，金屬氮化物，及金屬氧化物。閘極電極164可由熟知的技術形成，諸如藉由毯覆沉積一閘極電極材料然後以熟知的光微影術及蝕刻技術使閘極電極材料圖案化，如同熟悉該技藝者所將瞭解。
如同熟悉該技藝者所將瞭解，在一微電子電晶體的操作中，載體係移行於最靠近閘極氧化物之主動通道的一表面區中。因此，藉由適當的標定(targeting)，主動通道可被界定於砷化銦鎵主動通道152的富含銦區中。 並且，熟悉該技藝者可瞭解：相較於富含鎵之砷化銦鎵主動通道而言，富含銦之砷化銦鎵主動通道係具有一較低的帶隙及較高的活動性。因此，具有毗鄰閘極介電層162(見圖16)之富含銦的側邊表面1581及1582(見圖14)以及近鄰於閘極介電層162(見圖16)之富含銦的底部表面156(見圖14)係將導致高的電子活動性，且靜電就接通及關斷一電晶體之能力來說將為更好，亦即較快的切換及較少的關斷狀態洩漏。相較於一擁有一同質性高銦含量之砷化銦鎵主動通道，由於銦濃度對於晶格常數具有一強烈擴張效應，具有一擁有富含銦的側邊表面1581、1582及富含銦的底部表面156之砷化銦鎵主動通道152係可為有利。因此，當銦增加超過一臨界極限時，不配合的排差及其他平面性與點缺陷之密度係增加。如同將瞭解，這些缺陷就載體活動性或經困陷及活動電荷而言並不與電晶體要求相容。因此，本描述的實施例藉由具有局部化位於側邊表面1581、1582及底部表面156的富含銦區域呈階化之銦含量係將導致比起一均等的同質性濃度輪廓裝置而言更低的缺陷密度。
可瞭解一源極區及一汲極區(未顯示)係可在閘極160的相對側上形成於砷化銦鎵主動通道152中，或砷化銦鎵主動通道152的一部分可在閘極160的相對側上被移除，且形成源極區及汲極區將其取代。源極及汲極區係可由相同傳導類型形成，諸如n型傳導。在本揭示的一實施例之部分實行方式中，源極及汲極區可具有實質相同的摻雜濃度及輪廓，而在其他實行方式中，其則可能變異。 可瞭解僅顯示n-MOS，p-MOS區將被分開地圖案化及處理。
圖17至24繪示本描述的額外實施例。從圖16開始，係可遵循一取代閘極程序，其中閘極介電層162及閘極電極164可由犧牲性材料形成。一介電層172可被沉積於圖17的結構上方並平坦化以曝露犧牲性閘極電極164，如圖18所示。犧牲性閘極電極164及閘極介電層162可被移除，以在用以形成一曝露的主動通道區152之閘極間隔件166的其餘部分之間曝露砷化銦鎵主動通道152及次結構144的一部分(以供有效蝕刻作用)，如圖19及20所示(沿著圖19的線20-20之橫剖視圖，僅顯示橫剖面結構)。
如圖21所示，次結構144及長晶層142可諸如藉由一選擇性蝕刻(例如濕蝕刻、乾蝕刻、或其一組合)而被移除。一介電材料176係可被沉積以充填自次結構144(見圖20)及長晶層142(見圖20)移除所留的空間，如圖22所示，或形成一空隙178，如圖23所示。其後，一電晶體的剩餘組件係可遵循一已知的處理流程、諸如一三閘極處理流程而被形成，如熟悉該技藝者所將瞭解。在另一實施例中，如圖24所示，一閘極氧化物層182可形成為圍繞曝露的主動通道152，且一閘極電極層184可形成為圍繞閘極氧化物層182，且一電晶體的其餘組件係可正遵循單一或多重導線組態中之一已知的環繞式閘極處理流程，亦如熟悉該技藝者所將瞭解。
圖25係繪示根據本描述的一實行方式之一 運算裝置200。運算裝置200係容置一板202。板202可包括一數目的組件，包括但不限於一處理器204及至少一通信晶片206A、206B。處理器204係物理性及電性耦接至板202。在部分實行方式中，至少一通信晶片206A、206B亦物理性及電性耦接至板202。在進一步的實行方式中，通信晶片206A、206B係為處理器204的部份。
依據其應用而定，運算裝置200可包括可被或可不被物理性及電性耦接至板202之其他組件。這些其他組件係包括但不限於依電性記憶體(例如DRAM)，非依電性記憶體(例如ROM)，快閃記憶體，一圖形處理器，一數位信號處理器，一加密處理器，一晶片組，一天線，一顯示器，一觸控螢幕顯示器，一觸控螢幕控制器，一電池，一音訊編解碼器，一視訊編解碼器，一功率放大器，一全球定位系統(GPS)裝置，一羅盤，一加速度計，一陀螺儀，一揚聲器，一攝影機，及一大量儲存裝置(諸如硬碟機、光碟(CD)，數位多媒體碟(DVD)，等等)。
通信晶片206A、206B係能夠作無線通信以供資料轉移至及轉移自運算裝置200。“無線”及其衍生物用語係可用來描述可利用經過一非固態媒體的經調變電磁輻射以通聯資料之電路、裝置、系統、方法、技術、通信通道等。該用語並未意指相關裝置不含有任何導線，但在部分實施例中其有可能不含。通信晶片206A係可實行一數目的無線標準或協定中之任一者，包括但不限於：Wi-Fi(IEEE 802.11家族)，WiMAX(IEEE 802.16家族)， IEEE 802.20，長程演化(LTE)，Ev-DO，HSPA+，HSDPA+，HSUPA+，EDGE，GSM，GPRS，CDMA，TDMA，DECT，藍牙，其衍生物，暨設計成3G、4G、5G及以上的任何其他無線協定。運算裝置200係可包括複數個通信晶片206A、206B。例如，一第一通信晶片206A可專用於較短程無線通信諸如Wi-Fi及藍牙，而一第二通信晶片206B可專用於較長程無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
運算裝置200的處理器204可包括如上述的微電子電晶體。“處理器”用語係可指用以處理來自暫存器及/或記憶體的電子資料以將該電子資料轉變成可儲存於暫存器及/或記憶體中的其他電子資料之任何裝置或一裝置的部分。尚且，通信晶片206A、206B係可包括如上述所製造之微電子電晶體。
在不同的實行方式中，運算裝置200係可為一膝上型電腦，一網路型筆電，一筆記型電腦，一超薄型筆電，一智慧型電話，一平板電腦，一個人數位助理(PDA)，一超行動PC，一行動電話，一桌上型電腦，一伺服器，一印表機，一掃瞄器，一監視器，一機上盒，一娛樂控制單元，一數位攝影機，一可攜式音樂播放器，或一數位視訊記錄器。在其他實行方式中，運算裝置200係可為用以處理資料之任何其他電子裝置。
請瞭解本描述之標的物未必限於圖1至25所繪示的特定應用。標的物係可適用於其他微電子裝置及總 成應用，暨任何其他適當的電晶體應用，如熟悉該技藝者所將瞭解。
下列範例係有關於進一步實施例，其中範例1係為一具有一含銦三元或三元以上III-V化合物主動通道之微電子結構，其中含銦三元或三元以上III-V化合物主動通道係包括至少一側邊表面及一底部表面，其中至少一側邊表面及底部表面具有比含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
在範例2中，範例1之標的物係可選用性包括包含下列各物中的一者之含銦三元或三元以上III-V化合物主動通道：砷化銦鎵，銻化銦鎵，砷銻化銦鎵，磷化銦鎵，砷磷化銦鎵，銻磷化銦鎵，及砷銻磷化銦鎵。
在範例3中，範例1之標的物係可選用性包括包含一鰭之含銦三元或三元以上III-V化合物主動通道。
在範例4中，範例1之標的物係可選用性包括一其上供形成含銦三元或三元以上III-V化合物主動通道之基材。
在範例5中，範例4之標的物係可選用性包括包含一具有一對相對的表面之鰭之含銦三元或三元以上III-V化合物主動通道，且其中表面的各者具有比含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量，且其中鰭之相對的表面實質地垂直於基材的一第一表面。
在範例6中，範例4之標的物係可選用性包括 一形成於含銦三元或三元以上III-V化合物主動通道與基材之間的次結構，其中次結構係毗鄰含銦三元或三元以上III-V化合物主動通道底部表面。
在範例7中，範例6之標的物係可選用性包括包含一摻雜物及選自下列各物組成的群組之一通道材料之次結構：砷化銦鎵，砷化銦，及銻化銦。
在範例8中，範例6之標的物係可選用性包括包含選自下列各物組成的群組之一材料之次結構：砷化銦鋁，磷化銦，磷化鎵，砷化鎵，砷銻化鎵，砷銻化鋁，砷化銦鋁鎵，磷化銦鋁鎵，及砷化鋁鎵。
在範例9中，範例8之標的物係可選用性包括一摻雜物。
在範例10中，範例7或9之標的物係可選用性包括摻雜物包含一p型摻雜物。
在範例11中，範例10之標的物係可選用性包括摻雜物選擇自下列各物組成的群組：鎂，鋅，碳及鈹。
在範例12中，範例4之標的物係可選用性包括一形成於含銦三元或三元以上III-V化合物主動通道與基材之間之絕緣緩衝物。
在範例13中，範例12之標的物係可選用性包括包含一絕緣材料之絕緣緩衝物。
在範例14中，範例12之標的物係可選用性包括包含一空隙之絕緣緩衝物。
在範例15中，範例4之標的物係可選用性包 括一延伸至基材中之長晶溝道及一毗鄰該長晶溝道之長晶層。
在範例16中，範例15之標的物係可選用性包括該長晶溝道包含一具有<111>切面之長晶溝道。
在範例17中，範例15之標的物係可選用性包括該長晶層包含選自下列各物組成的群組之一材料：磷化銦，磷化鎵，及砷化鎵。
下列範例係有關於進一步的實施例，其中範例18係為一製造一微電子結構之方法，包含形成一基材上的至少一鰭，其中至少一鰭包含從基材延伸之一對相對的側壁；形成用以毗鄰鰭側壁的各者之隔離結構；藉由移除至少一鰭形成一溝道；形成溝道中的一次結構，其中次結構包括一曝露的上表面；處理次結構以重建次結構上表面；及形成溝道內之一含銦三元或三元以上III-V化合物主動通道，其中含銦三元或三元以上III-V化合物主動通道的側邊表面毗鄰溝道且具有比含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量，且其中含銦三元或三元以上III-V化合物主動通道包括一毗鄰次結構上表面之底部表面，其中含銦三元或三元以上III-V化合物主動通道底部表面具有比含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
在範例19中，範例18之標的物係可選用性包括形成包含下列各物中的一者之含銦三元或三元以上III-V化合物主動通道：砷化銦鎵，銻化銦鎵，砷銻化銦鎵， 磷化銦鎵，砷磷化銦鎵，銻磷化銦鎵，及砷銻磷化銦鎵。
在範例20中，範例18之標的物係可選用性包括處理次結構以重建次結構上表面包含加熱次結構。
在範例21中，範例20之標的物係可選用性包括將次結構加熱至約500℃與800℃之間的一溫度達約30秒與25分鐘之間的一段時間。
在範例22中，範例18之標的物係可選用性包括處理次結構以重建次結構上表面包含以一蝕刻劑蝕刻次結構上表面。
在範例23中，範例22之標的物係可選用性包括以四甲基氫氧化銨蝕刻次結構上表面。
在範例24中，範例18之標的物係可選用性包括形成溝道中的次結構包含以一次結構材料充填溝道以及蝕刻次結構材料至溝道中的預定深度，形成一經重建次結構上表面。
在範例25中，範例24之標的物係可選用性包括以氫氧化四甲銨蝕刻次結構材料。
在範例26中，範例18之標的物係可選用性包括形成次結構包含形成包括一摻雜物及選自下列各物組成的群組之一通道材料之次結構：砷化銦鎵，砷化銦，及銻化銦。
在範例27中，範例18之標的物係可選用性包括形成次結構包含從選自下列各物組成的群組之一材料形成次結構：砷化銦鋁，磷化銦，磷化鎵，砷化鎵，砷銻化 鎵，砷銻化鋁，砷化銦鋁鎵，磷化銦鋁鎵，及砷化鋁鎵。
在範例28中，範例27之標的物係可選用性包括以一摻雜物形成次結構。
在範例29中，範例26或28之標的物係可選用性包括摻雜物包含一p型摻雜物。
在範例30中，範例29之標的物係可選用性包括以選自下列各物組成的群組之一p摻雜物形成次結構：鎂，鋅，碳及鈹。
在範例31中，範例18之標的物係可選用性包括將一絕緣緩衝物形成於含銦三元或三元以上III-V化合物主動通道與基材之間。
在範例32中，範例31之標的物係可選用性包括形成包含一絕緣材料之絕緣緩衝物。
在範例33中，範例31之標的物係可選用性包括形成包含一空隙之絕緣緩衝物。
在範例34中，範例18之標的物係可選用性包括形成一延伸至基材中之長晶溝道及形成一毗鄰該長晶溝道之長晶層。
在範例35中，範例34之標的物係可選用性包括該長晶溝道形成包含形成一具有(111)切面之長晶溝道。
在範例36中，範例34之標的物係可選用性包括包含由選自下列各物組成的群組之一材料形成長晶層：磷化銦，磷化鎵，及砷化鎵。
下列範例係有關於進一步的實施例，其中範 例37係為一電子系統，其包含一板；及一被附接至該板之微電子裝置，其中微電子裝置包括至少一個包括一含銦三元或三元以上III-V化合物主動通道之電晶體，其中含銦三元或三元以上III-V化合物主動通道包括至少一側邊表面及一底部表面，其中至少一側邊表面及底部表面具有比含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
在範例38中，範例37之標的物係可選用性包括包含下列各物中的一者之含銦三元或三元以上III-V化合物主動通道：砷化銦鎵，銻化銦鎵，銻化銦鎵砷，磷化銦鎵，砷磷化銦鎵，銻磷化銦鎵，及砷銻磷化銦鎵。
在範例39中，範例37之標的物係可選用性包括一其上供形成含銦三元或三元以上III-V化合物主動通道之基材。
在範例40中，範例39之標的物係可選用性包括一形成於含銦三元或三元以上III-V化合物主動通道與基材之間之次結構，其中次結構係毗鄰含銦三元或三元以上III-V化合物主動通道底部表面。
在範例41中，範例40之標的物係可選用性包括包含一摻雜物及選自下列各物組成的群組之一通道材料之次結構：砷化銦鎵，砷化銦，及銻化銦。
在範例42中，範例40之標的物係可選用性包括次結構包含從選自下列各物組成的群組之一材料：砷化銦鋁，磷化銦，磷化鎵，砷化鎵，砷銻化鎵，砷銻化鋁， 砷化銦鋁鎵，磷化銦鋁鎵，及砷化鋁鎵。
在範例43中，範例42之標的物係可選用性包括一摻雜物。
在範例44中，範例41或43之標的物係可選用性包括摻雜物包含一p型摻雜物。
在範例45中，範例44之標的物係可選用性包括摻雜物選自下列各物組成的群組：鎂，鋅，碳及鈹。
在本描述的詳細實施例已經依此作描述，請瞭解由附帶的申請專利範圍所界定之本描述並不受限於上列描述提出的特定細節，原因在於其可作許多明顯的變異而不脫離其精神或範圍。
102‧‧‧基材
104‧‧‧基材的第一表面
122‧‧‧隔離結構
142‧‧‧長晶層
144‧‧‧次結構
152‧‧‧砷化銦鎵主動通道
156‧‧‧富含銦之底部表面
1581,1582‧‧‧富含銦的側邊表面
I‧‧‧介面

Claims (25)

  1. 一種具有一含銦三元或三元以上III-V化合物主動通道之微電子結構，其中該含銦三元或三元以上III-V化合物主動通道包括至少一側邊表面及一底部表面，其中該至少一側邊表面及該底部表面具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
  2. 如請求項1之微電子結構，其中該含銦三元或三元以上III-V化合物主動通道包含下列中的一者：砷化銦鎵、銻化銦鎵、砷銻化銦鎵、磷化銦鎵、砷磷化銦鎵、銻磷化銦鎵、及砷銻磷化銦鎵。
  3. 如請求項1之微電子結構，其中該含銦三元或三元以上III-V化合物主動通道包含一鰭。
  4. 如請求項1之微電子結構，進一步包括一其上形成該含銦三元或三元以上III-V化合物主動通道之基材。
  5. 如請求項4之微電子結構，其中該含銦三元或三元以上III-V化合物主動通道包含一具有一對相對側邊表面之鰭，且其中各該側邊表面具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量，且其中該鰭之相對表面實質地垂直於該基材的一第一表面。
  6. 如請求項4之微電子結構，進一步包括一形成於該含銦三元或三元以上III-V化合物主動通道與該基材之間的次結構，其中該次結構係毗鄰該含銦三元或三元以上III-V化合物主動通道底部表面。
  7. 如請求項6之微電子結構，其中該次結構包含一摻雜物及選自下列所組成的群組之一通道材料：砷化銦鎵、砷化銦、及銻化銦。
  8. 如請求項6之微電子結構，其中該次結構包含選自下列所組成的群組之一材料：砷化銦鋁、磷化銦、磷化鎵、砷化鎵、砷銻化鎵、砷銻化鋁、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵。
  9. 如請求項8之微電子結構，進一步包括一摻雜物。
  10. 一種製造一微電子結構之方法，包含： 在一基材上形成至少一鰭，其中該至少一鰭包含延伸自該基材之一對相對側壁； 形成毗鄰各該等鰭側壁之隔離結構； 藉由移除該至少一鰭形成一溝道； 形成該溝道中的一次結構，其中該次結構包括一曝露的上表面； 處理該次結構以重建該次結構上表面； 形成該溝道內之一含銦三元或三元以上III-V化合物主動通道，其中該含銦三元或三元以上III-V化合物主動通道的側邊表面毗鄰該溝道且具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量，且其中該含銦三元或三元以上III-V化合物主動通道包括一毗鄰該次結構上表面之底部表面，其中該含銦三元或三元以上III-V化合物主動通道底部表面具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
  11. 如請求項10之方法，其中形成一含銦三元或三元以上III-V化合物主動通道包含從下列的一者形成該含銦三元或三元以上III-V化合物主動通道：砷化銦鎵、銻化銦鎵、砷銻化銦鎵、磷化銦鎵、砷磷化銦鎵、銻磷化銦鎵、及砷銻磷化銦鎵。
  12. 如請求項10之方法，其中處理該次結構以重建該次結構上表面係包含加熱該次結構。
  13. 如請求項12之方法，其中加熱該次結構包含將該次結構加熱至約500℃與800℃之間的一溫度達約30秒與25分鐘之間的一段時間。
  14. 如請求項10之方法，其中處理該次結構以重建該次結構上表面包含以一蝕刻劑蝕刻該次結構上表面。
  15. 如請求項14之方法，其中以一蝕刻劑蝕刻該次結構上表面包含以氫氧化四甲銨蝕刻該次結構上表面。
  16. 如請求項10之方法，其中形成該溝道中的次結構係包含以一次結構材料充填該溝道以及蝕刻該次結構材料至該溝道中的預定深度，形成一經重建次結構上表面。
  17. 如請求項16之方法，其中蝕刻該次結構材料包含以氫氧化四甲銨蝕刻該次結構材料。
  18. 如請求項10之方法，其中形成該次結構包含形成包括一摻雜物及選自砷化銦鎵、砷化銦、及銻化銦所組成的群組之一通道材料之該次結構。
  19. 如請求項10之方法，其中形成該次結構包含從選自下列所組成的群組之一材料形成該次結構：砷化銦鋁、磷化銦、磷化鎵、砷化鎵、砷銻化鎵、砷銻化鋁、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵。
  20. 一種電子系統，包含： 一板；及 一被附接至該板之微電子裝置，其中該微電子裝置包括至少一個包含一含銦三元或三元以上III-V化合物主動通道之電晶體，其中該含銦三元或三元以上III-V化合物主動通道包括至少一側邊表面及一底部表面，其中該至少一側邊表面及該底部表面具有比該含銦三元或三元以上III-V化合物主動通道的平均銦含量更高之一銦含量。
  21. 如請求項20之電子系統，其中該含銦三元或三元以上III-V化合物主動通道包含下列中的一者：砷化銦鎵、銻化銦鎵、砷銻化銦鎵、磷化銦鎵、砷磷化銦鎵、銻磷化銦鎵、及砷銻磷化銦鎵。
  22. 如請求項20之電子系統，進一步包括一其上形成該含銦三元或三元以上III-V化合物主動通道之基材。
  23. 如請求項22之電子系統，進一步包括一形成於該含銦三元或三元以上III-V化合物主動通道與該基材之間之次結構，其中該次結構毗鄰該含銦三元或三元以上III-V化合物主動通道底部表面。
  24. 如請求項23之電子系統，其中該次結構包含一摻雜物及選自砷化銦鎵、砷化銦、及銻化銦所組成的群組之一通道材料。
  25. 如請求項23之電子系統，其中該次結構包含選自下列所組成的群組之一材料：砷化銦鋁、磷化銦、磷化鎵、砷化鎵、砷銻化鎵、砷銻化鋁、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵。
TW106101666A 2016-02-22 2017-01-18 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法 TWI706475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2016/018981 WO2017146676A1 (en) 2016-02-22 2016-02-22 Apparatus and methods to create an active channel having indium rich side and bottom surfaces
WOPCT/US16/18981 2016-02-22

Publications (2)

Publication Number Publication Date
TW201742156A TW201742156A (zh) 2017-12-01
TWI706475B true TWI706475B (zh) 2020-10-01

Family

ID=59685492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101666A TWI706475B (zh) 2016-02-22 2017-01-18 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法

Country Status (5)

Country Link
US (1) US10586848B2 (zh)
CN (1) CN108701714B (zh)
DE (1) DE112016006471B4 (zh)
TW (1) TWI706475B (zh)
WO (1) WO2017146676A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887988B2 (en) 2019-08-01 2024-01-30 Intel Corporation Thin film transistor structures with regrown source and drain
US11244943B2 (en) 2019-12-27 2022-02-08 Intel Corporation Three-dimensional integrated circuits (3DICs) including bottom gate MOS transistors with monocrystalline channel material
US11164785B2 (en) * 2019-12-27 2021-11-02 Intel Corporation Three-dimensional integrated circuits (3DICs) including upper-level transistors with epitaxial source and drain material
US11328988B2 (en) 2019-12-27 2022-05-10 Intel Corporation Top gate recessed channel CMOS thin film transistor in the back end of line and methods of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140346564A1 (en) * 2013-05-24 2014-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Threshold Voltage FETs
US20150243756A1 (en) * 2013-09-27 2015-08-27 Borna J. Obradovic Integrated circuit devices including finfets and methods of forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007248A1 (en) * 1998-07-31 2000-02-10 Raytheon Company High electron mobility transistor
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8836016B2 (en) * 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
CN110323268B (zh) * 2013-06-28 2023-01-03 英特尔公司 基于选择性外延生长的iii-v族材料的器件
US9178045B2 (en) * 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
WO2015099688A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN103840011A (zh) * 2014-02-26 2014-06-04 华中科技大学 氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法
EP2924738B1 (en) * 2014-03-27 2017-03-22 IMEC vzw Method for manufacturing a iii-v gate all around semiconductor device
CN104952922B (zh) * 2014-03-27 2019-05-21 中芯国际集成电路制造(上海)有限公司 鳍型场效应晶体管及其制造方法
KR20160137977A (ko) * 2014-03-28 2016-12-02 인텔 코포레이션 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스
KR102175767B1 (ko) * 2014-05-02 2020-11-06 삼성전자주식회사 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
WO2016043769A1 (en) * 2014-09-19 2016-03-24 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
CN104600108B (zh) * 2014-12-31 2017-11-07 中国电子科技集团公司第五十五研究所 一种氮化物高电子迁移率晶体管外延结构及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140346564A1 (en) * 2013-05-24 2014-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Threshold Voltage FETs
US20150243756A1 (en) * 2013-09-27 2015-08-27 Borna J. Obradovic Integrated circuit devices including finfets and methods of forming the same

Also Published As

Publication number Publication date
CN108701714A (zh) 2018-10-23
DE112016006471T5 (de) 2018-10-31
CN108701714B (zh) 2021-09-07
US20190035889A1 (en) 2019-01-31
TW201742156A (zh) 2017-12-01
WO2017146676A1 (en) 2017-08-31
US10586848B2 (en) 2020-03-10
DE112016006471B4 (de) 2025-08-07

Similar Documents

Publication Publication Date Title
KR102248475B1 (ko) 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
TWI703641B (zh) 電晶體及具有該電晶體的計算裝置
TWI706475B (zh) 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法
TWI720979B (zh) 用以建立延伸到電晶體的閘控區之緩衝器的裝置和方法
JP6449432B2 (ja) マイクロエレクトロニクストランジスタにおいてリークを低減するために、ドープされたサブ構造体を作成するための装置及び方法
CN106663695B (zh) 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法
CN111627815B (zh) 非平面型场效应晶体管的形成方法