TWI704545B

TWI704545B - 顯示器及其驅動電路

Info

Publication number: TWI704545B
Application number: TW108125809A
Authority: TW
Inventors: 賴柏君; 施璇; 陳琬淋; 唐鳴遠; 陳勇志
Original assignee: 友達光電股份有限公司
Priority date: 2019-07-22
Filing date: 2019-07-22
Publication date: 2020-09-11
Also published as: TW202105344A

Abstract

應用於顯示器中的驅動電路包括：至少一X方向移位暫存器，用以輸出一X控制信號；以及至少一資料驅動方塊，耦接至該X方向移位暫存器，其中，該資料驅動方塊根據該X方向移位暫存器所輸出的該X控制信號、以及複數個控制信號而透過複數個選擇信號來選擇複數個次畫素，以將一灰階資料信號寫入至被選擇的該些次畫素。

Description

顯示器及其驅動電路

本發明是有關於一種顯示器及其驅動電路。

顯示器已廣泛應用於人類日常生活之中。例如，大尺寸顯示器可當成電視、電腦螢幕等。而小尺寸顯示器則可應用於如手錶、手環等小尺寸電子產品中。

對於小尺寸顯示器的現有顯示器架構而言，晶粒軟模接合(COF，Chip on Film)具有可折性(撓曲)，因此較為普遍應用。然而，由於需要資料驅動IC與COF的關係，在習知技術中，小尺寸顯示器也會遇到邊框較寬的問題。

故而，如何能節省不必要成本(例如資料驅動IC與COF)，且使得邊框較窄，乃是業界努力方向之一。

根據本發明之一實例，提出一種顯示器驅動電路，應用於一顯示器中，該顯示器驅動電路包括：至少一X方向移位暫存器，用以輸出一X控制信號；以及至少一資料驅動方塊，耦接至該X方向移位暫存器，其中，該資料驅動方塊根據該X方向移位暫存器所輸出的該X控制信號、以及複數個控制信號而透過複數個選擇信號來選擇複數個次畫素，以將一灰階資料信號寫入至被選擇的該些次畫素。

根據本發明之另一實例，提出一種顯示器，包括：一電源電路，輸出一灰階資料信號與n個控制信號，n為正整數；y個列，各該些列包括m個次畫素，m為正整數；(m/n)個X方向移位暫存器，耦接至該電源電路，用以輸出(m/n)個X控制信號；(m/n)個資料驅動方塊，耦接至該電源電路與該些列，其中，各該些資料驅動方塊根據該些X方向移位暫存器所輸出的該些X控制信號、以及該些控制信號而透過複數個選擇信號來選擇各列中的該些次畫素，以將一灰階資料信號寫入至被選擇的該些次畫素。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:顯示器

110:電源電路

XSR1-XSR(m/n):X方向移位暫存器

B1-B(m/n):資料驅動方塊

YSR1-YSRy:Y方向移位暫存器

P11-Pym:次畫素

C1-Cn:控制信號

T11~T2m:電晶體

CK1-CK4:時脈信號

VSS:操作電壓

VST:起始信號

XG1-XG(m/n):X控制信號

Sel1、Sel2、…、Sel(n-1)與Seln:選擇信號

VDATA:灰階資料信號

VH:參考電壓

YG1-YGy:Y控制信號

DL1~DLm:資料線信號

E1-E4:時序

Pab:次畫素

TA、TB:電晶體

30:畫素電路

VL0、VL1、VL2、VL3:灰階電壓

第1圖顯示根據本案一示範性實施例的顯示器的架構示意圖。

第2圖顯示根據本案一示範性實施例的顯示器的信號波形圖。

第3圖顯示根據本案一示範性實施例的顯示器的次畫素的電路架構圖。

第4A圖至第4D圖顯示根據本案一示範性實施例的顯示器中，將灰階電壓VL0寫入至被選擇的次畫素。

第5A圖至第5D圖顯示根據本案一示範性實施例的顯示器中，將灰階電壓VL1寫入至被選擇的次畫素。

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

第1圖顯示根據本案一示範性實施例的顯示器的架構示意圖。如第1圖所示，根據本案一示範性實施例的顯示器100包括：電源電路110、複數個X方向移位暫存器XSR1-XSR(m/n)、複數個資料驅動方塊B1-B(m/n)、複數個Y方向移位暫存器YSR1-YSRy，以及複數個次畫素P11、P12、...、P1(n-1)、P1n、...、P1(m-n+1)、P1(m-n+2)、P1(m-1)、P1m、P21、P22、…、P2(n-1)、P2n、…、P2(m-n+1)、P2(m-n+2)、P2(m-1)、P2m、Py1、Py2、…、Py(n-1)、Pyn、…、Py(m-n+1)、Py(m-n+2)、…、Py(m-1)、Pym。其中，m代表在每一列中的次畫素的總數目，n代表由電源電路110所輸出的控制信號C1-Cn的總數量(或者說電源電路110的控制線的總數量)，也代表在每個次畫素充電時間內所能更新的次畫素數目，y代表顯示器100中的總共列數。各資料驅動方塊B1-B(m/n)包括2n個電晶體，該些電晶體可以是P型電晶體或N型電晶體或其他類似電路。例如，資料驅動方塊B1包括電晶體T11、…、T1n、T21、…、T2n。同樣地，資料驅動方塊B(m/n)包括電晶體T1(m-n+1)、T1(m-n+2)、…、T1(m-1)、T1m、T2(m-n+1)、T2(m-n+2)、…、T2(m-1)、T2m。

電源電路110用以輸出時脈信號CK1-CK4、操作電壓VSS(例如是接地電壓)與起始信號VST至X方向移位暫存器XSR1。X方向移位暫存器XSR1-XSR(m/n)如何根據時脈信號CK1-CK4、操作電壓VSS與起始信號VST而產生X控制信號XG1-XG(m/n)的細節於此可以省略之。

對於資料驅動方塊B1而言，X控制信號XG1更輸入至資料驅動方塊B1的電晶體T11、…、T1n(該些電晶體T11、…、T1n亦可稱為第一群組)的控制端，以控制由電源電路110所輸出的控制信號C1、C2、…、C(n-1)與Cn是否可以成為選擇信號Se11、Sel2、…、Sel(n-1)與Seln。起始信號VST更輸入至資料驅動方塊B1的電晶體T21、…、T2n的控制端(該些電晶體T21、…、T2n亦可稱為第二群組)，以重置選擇信號Sel1、Sel2、…、Sel(n-1)與Seln。

同樣地，對於資料驅動方塊B(m/n)而言，X控制信號XG(m/n)更輸入至資料驅動方塊B(m/n)的電晶體T1(m-n+1)、T1(m-n+2)、…、T1(m-1)、T1m的控制端，以控制由電源電路110所輸出的控制信號C1、C2、…、C(n-1)與Cn是否可以成為選擇信號Sel(m-n+1)、Sel(m-n+2)、…、Sel(m-1)、Selm。X控制信號XG(m/n)-1更輸入至資料驅動方塊B(m/n)的電晶體T2(m-n+1)、T2(m-n+2)、…、T2(m-1)、T2m的控制端，以重置選擇信號Sel(m-n+1)、Sel(m-n+2)、…、Sel(m-1)、Selm。

電源電路110更輸出灰階資料信號VDATA，其代表要寫入至該些次畫素P11~Pym內的灰階電壓。當然，各次畫素P11~Pym所要寫入的灰階電壓乃是各自獨立的，由電源電路110所決定。

電源電路110更輸出參考電壓VH，用以重置該些選擇信號Sel1~Selm。例如但不限於，參考電壓VH可以為邏輯高電位。

於資料驅動方塊B1內，電晶體T11-T1n的控制端乃是皆耦接至X控制信號XG1，電晶體T11-T1n的一端分別耦接至控制信號C1、C2、…、C(n-1)，電晶體T11-T1n的另一端則分別輸出選擇信號Sel1、Sel2、…、Sel(n-1)與Seln給次畫素P11、P12、...、P1(n-1)、P1n。電晶體T21-T2n的控制端乃是皆耦接至起始信號VST，電晶體T21-T2n的一端皆耦接至參考電壓VH，電晶體T21-T2n的另一端則分別輸出選擇信號Sel1、Sel2、…、Sel(n-1)與Seln給次畫素P11、P12、...、P1(n-1)、P1n。

相似地，於資料驅動方塊B(m/n)內，電晶體T1(m-n+1)-T1m的控制端乃是皆耦接至X控制信號XG(m/n)，電晶體T1(m-n+1)-T1m的一端分別耦接至控制信號C1、C2、…、C(n-1)，電晶體T1(m-n+1)-T1m的另一端則分別輸出選擇信號Sel1、Sel2、…、Sel(n-1)與Seln給次畫素P1(m-n+1)-P1m。電晶體T2(m-n+1)-T2m的控制端乃是皆耦接至X控制信號XG(m/n)-1，電晶體T2(m-n+1)-T2m的一端皆耦接至參考電壓VH，電晶體T2(m-n+1)-T2m的另一端則分別輸出選擇信號Sel1、Sel2、…、Sel(n-1)與Seln給次畫素P1(m-n+1)-P1m。

該些Y方向移位暫存器YSR1-YSRy分別輸出Y控制信號YG1-YGy給各列的次畫素。

第2圖顯示根據本案一示範性實施例的顯示器的信號波形圖。如第2圖所示，於X方向移位暫存器XSR1接收到起始信號VST後，X方向移位暫存器XSR1產生X控制信號XG1。之後，於X方向移位暫存器XSR2接收到由X方向移位暫存器XSR1所產生的X控制信號XG1後，X方向移位暫存器XSR2產生X控制信號XG2。其餘可依此類推。在本案示範性實施例中，於Y方向移位暫存器YSR1產生Y控制信號YG1的期間內，該些資料驅動方塊B1-B(m/n)可以分別寫入灰階資料信號VDATA至第一列的該些次畫素P11~P1m。其餘可依此類推。

第3圖顯示根據本案一示範性實施例的顯示器的次畫素的電路架構圖。如第3圖所示，次畫素Pab包括：電晶體TA、TB與畫素電路30，a=1~y，b=1~m。在此，畫素電路30的實際電路組成可以不特別限定之。電晶體TA的控制端耦接至Y方向移位暫存器所輸出的Y控制信號YGi(i=1~y)，電晶體TA的一端耦接至資料線信號DLj(j=1~m)，電晶體TA的另一端耦接至電晶體TB的一端。電晶體TB的控制端耦接至選擇信號Selj，電晶體TB的一端耦接至電晶體TA的另一端，電晶體TB的另一端耦接至畫素電路30。電晶體TA、TB例如以PMOS電晶體為例做說明，但當知本案並不受限於此。當Y控制信號YGi與選擇信號Selj皆為VL(VL=0而VH=1)時，則資料線信號DLj(亦即灰階資料信號VDATA)可以寫入至畫素電路30。

現將說明根據本案一示範性實施例的顯示器100的操作。請一併參照第2圖、第3圖、第4A圖至第4D圖。第4A圖至第4D圖顯示根據本案一示範性實施例的顯示器100中，將灰階電壓VL0(VDATA=VL0)寫入至被選擇的次畫素。灰階電壓VL0~VL3分別代表灰階值為0~3的灰階電壓，其餘可依此類推。

如第4A圖所示，於開始寫入灰階資料信號VDATA至第1列的該些次畫素P11~P1n之前，需將該些選擇信號Sel1~Seln重置。亦即，於第2圖的時序E1時，電源電路110輸出高邏輯的起始信號VST至資料驅動方塊B1的電晶體T21、…、T2n的控制端，以導通電晶體T21、…、T2n，故而，使得該些選擇信號Sel1-Seln被高邏輯的參考電壓VH所重置。此時，Y方向移位暫存器YSR1輸出高邏輯的Y控制信號YG1，如第3圖的時序E4所示。

之後，於時序E2時，如第4B圖所示，X控制信號XG1輸入至資料驅動方塊B1的電晶體T11、…、T1n的控制端。此外，以第4B圖而言，次畫素P11與P12要寫入灰階電壓VL0，而次畫素P1(n-1)與P1n則寫入灰階電壓VL1，故而，電源電路110輸出高邏輯的控制信號C1與C2，且電源電路110輸出低邏輯的控制信號C(n-1)與Cn。所以，選擇信號Sel1與Sel2為高邏輯，而選擇信號Sel(n-1)與Seln則為低邏輯。故而，在第4B圖中，次畫素P11與P12中的電晶體TA與TB皆為導通，以使得灰階資料信號VDATA(VDATA=VL0)可以寫入至次畫素P11與P12，相反地，次畫素P1(n-1)與P1n中的電晶體TB皆為關閉，以使得灰階資料信號VDATA(VDATA=VL0)無法寫入至次畫素 P1(n-1)與P1n。亦即，根據該些次畫素是否要被寫入灰階資料信號，電源電路110來輸出高邏輯或低邏輯的控制信號C1-Cn。

相似地，如第4C圖所示，於寫入灰階資料信號VDATA至第1列的次畫素P1(m+n-1)~P1m之前，需將該些選擇信號Sel(m+n-1)~Selm重置。亦即，於X控制信號XG(m/n)-1為高邏輯時，導通電晶體T2(m+n-1)、…、T2m，故而，使得該些選擇信號Sel(m+n-1)~Selm被高邏輯的參考電壓VH所重置。

之後，於時序E3時，如第4D圖所示，X控制信號XG(m/n)輸入至資料驅動方塊B(m/n)的電晶體T1(m+n-1)、…、T1m的控制端。此外，以第4D圖而言，次畫素P1m要寫入灰階電壓VL0，而其他次畫素則不寫入灰階電壓，故而，電源電路110輸出高邏輯的控制信號Cn，其他控制信號則為低邏輯。所以，選擇信號Selm為高邏輯，而其他選擇信號則為低邏輯。故而，在第4D圖中，灰階資料信號VDATA(VDATA=VL0)可以寫入至次畫素P1m，而且，灰階資料信號VDATA(VDATA=VL0)則無法寫入至其他次畫素。

至於其他列的個別次畫素是否要被寫入VDATA(VDATA=VL0)則可以依第4A圖至第4D圖的操作來類推，於此不重述。

現將說明根據本案一示範性實施例的顯示器100中，寫入灰階電壓VL1(VDATA=VL1)至被選擇的次畫素的操作。請一併參照第2圖、第3圖、第5A圖至第5D圖。

如第5A圖所示，於開始寫入灰階資料信號VDATA(=VL1)至第1列的該些次畫素P11~P1n之前，需將該些選擇信號Sel1~Seln重置。亦即，電源電路110輸出高邏輯的起始信號VST至資料驅動方塊B1的電晶體T21、…、T2n的控制端，以導通電晶體T21、…、T2n，故而，使得該些選擇信號Sel1~Seln被高邏輯的參考電壓VH所重置。此時，Y方向移位暫存器YSR1輸出高邏輯的Y控制信號YG1。

之後，如第5B圖所示，X控制信號XG1輸入至資料驅動方塊B1的電晶體T11、…、T1n的控制端。此外，以第5B圖而言，次畫素P1(n-1)與P1n要寫入灰階電壓VL1，而其餘次畫素則不寫入灰階電壓VL1，故而，電源電路110輸出高邏輯的控制信號C(n-1)與Cn，且電源電路110輸出低邏輯的其他控制信號。所以，選擇信號Sel(n-1)與Seln為高邏輯，而其餘的選擇信號則為低邏輯。故而，在第5B圖中，次畫素P1(n-1)與P1n中的電晶體TA與TB皆為導通，以使得灰階資料信號VDATA(VDATA=VL1)可以寫入至次畫素P1(n-1)與P1n，相反地，其他次畫素中的電晶體TB皆為關閉，以使得灰階資料信號VDATA(VDATA=VL1)無法寫入至其餘的次畫素。亦即，根據該些次畫素是否要被寫入灰階資料信號(VDATA=VL1)，電源電路110來輸出高邏輯或低邏輯的控制信號C1-Cn。

相似地，如第5C圖所示，於寫入灰階資料信號VDATA(VL=1)至第1列的次畫素P1(m+n-1)~P1m之前，需將該些選擇信號Sel(m+n-1)~Selm重置。亦即，於X控制信號XG(m/n)-1為高邏輯時，導通電晶體T2(m+n-1)、…、T2m，故而，使得該些選擇信號Sel(m+n-1)~Selm被高邏輯的參考電壓VH所重置。

之後，如第5D圖所示，X控制信號XG(m/n)輸入至資料驅動方塊B(m/n)的電晶體T1(m+n-1)、…、T1m的控制端。此外，以第5D圖而言，次畫素P1(m-1)要寫入灰階電壓VL1，而其他次畫素則不寫入灰階電壓，故而，電源電路110輸出高邏輯的控制信號C(n-1)，其他控制信號則為低邏輯。所以，選擇信號Sel(m-1)為高邏輯，而其他選擇信號則為低邏輯。故而，在第5D圖中，灰階資料信號VDATA(VDATA=VL1)可以寫入至次畫素P1(m-1)，而且，灰階資料信號VDATA(VDATA=VL1)則無法寫入至其他次畫素。

至於其他列的次畫素是否要被寫入 VDATA(VDATA=VL1)則可以依第5A圖至第5D圖的操作來類推，於此不重述。

亦即，於本案示範性實施例中，在寫入灰階電壓VL0時，選擇第一列(YG1為高邏輯)，從被資料驅動方塊B1所驅動的該些次畫素中，挑選要被寫入灰階電壓VL0的次畫素並寫入灰階電壓VL0(亦即，其相對應的被選控制信號(C1-Cn)為高邏輯，而其餘的未被選控制信號則為低邏輯)；接著，從被資料驅動方塊B2所驅動的該些次畫素中，挑選要被寫入灰階電壓VL0的次畫素並寫入灰階電壓VL0，依此類推，直到從被資料驅動方塊B(m/n)所驅動的該些次畫素中，挑選要被寫入灰階電壓VL0的次畫素並寫入灰階電壓VL0。依此完成將灰階電壓VL0寫入至第1列的被選次畫素之中。

之後，如上述般，選擇第二列(YG2為高邏輯)，將灰階電壓VL0寫入至被選的次畫素。

依上述方式，依序選擇第三列至第y列，將灰階電壓VL0寫入至被選的次畫素。

於完成將灰階電壓VL0寫入至第1列至第y列的被選次畫素之後，依上述方式將灰階電壓VL1~VLz(z為灰階電壓的總數量)寫入至第1列至第y列的被選次畫素。

依此，可以完成將灰階電壓VL0~VLz寫入至第1列至第y列的被選次畫素。

現將說明根據本案示範性實施例的每一個圖框(frame)的總資料更新時間(Total data refreshing time per frame)=(c*m*y*z)/n，其中，c為一個次畫素所需要的資料充電時間，而m則為一列中的次畫素總數目，y為顯示器100的總共列數，z為灰階電壓的總數量，n為電源電路110所輸出的控制信號C1-Cn的總數量(或者說電源電路110的控制線的總數量，也代表在每個次畫素充電時間內所能更新的次畫素數目)。

在本案實施例中，一次可以更新n個次畫素(一次所能更新的次畫素的上限取決於控制線的總數量)，所以針對每一個灰階電壓，對顯示器100做更新的時間為(c*m*y)/n，共有z個灰階電壓，總共更新時間為(c*m*y*z)/n。由此可以推論出，顯示器100所能達到之最高畫面更新頻率(Highest frame rate)：1/((c*m*y*z)/n)=n/(c*m*y*z)。

由上述說明可知，本案上述示範性實施例之優點在於，由於可以不需要資料驅動IC，故而，可以節省不必要成本(例如資料驅動IC與COF)，且亦可達到使得邊框較窄的優點。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。