TWI703673B - 半導體裝置的製造方法以及半導體裝置 - Google Patents

Abstract

形成一溝槽，其穿過設置在第一基板之上的複數個層。執行第一沉積製程，以用第一介電層至少部分地填充溝槽。第一介電層釋放拉伸應力。執行第二沉積製程，以在第一介電層之上形成第二介電層。執行第三沉積製程，以在第二介電層之上形成第三介電層。第三介電層釋放第一壓縮應力。

Description

半導體裝置的製造方法以及半導體裝置

本揭示內容涉及填充半導體裝置的深溝槽的方法。

半導體積體電路(IC)歷經了快速的成長。積體電路材料和設計上的技術進展已產生了數個世代的積體電路，其中每一代都具有比上一代更小和更複雜的電路。然而，隨著半導體製造上尺寸繼續縮小，可能出現各種新挑戰。例如，半導體製造可能涉及填充具有高縱橫比(例如，縱橫比大於或等於10：1)的溝槽，因為半導體裝置尺寸(以及導致溝槽尺寸也如此)變地越來越小，填充這樣的溝槽可能難以執行。另一個例子是，半導體製造可能涉及將不同晶圓接合在一起的製程。然而，晶圓的翹曲(其可能部分是由釋放拉伸應力的膜所引起)可能會導致接合的金屬裂縫。由於接合的區域越來越小，因此半導體製造上的尺寸縮小可能更進一步加據此問題。

因此，雖然現有的半導體製造方法總體上已足 以達到預期的目的，但在各方面則不完全令人滿意。

本揭示內容提供了一種半導體裝置的製造方法，包含：形成溝槽，其穿過設置在第一基板上的複數個層；執行第一沉積製程，以用第一介電層至少部分地填充溝槽，其中第一介電層釋放拉伸應力；執行第二沉積製程，以在第一介電層之上形成第二介電層；以及執行第三沉積製程，以在第二介電層之上形成第三介電層，其中第三介電層釋放第一壓縮應力。

本揭示內容提供了另一種半導體裝置的製造方法，包含：形成溝槽，其穿過設置在裝置基板上的複數個層的堆疊，其中溝槽具有大於或等於約10：1的縱橫比，並且其中堆疊的複數個層中的一個層包含接合墊；使用旋塗介電質沉積製程，以第一介電材料部分地填充溝槽，第一介電材料處於液態；烘烤第一介電材料，以將第一介電材料從液態轉變為固態；在烘烤之後，用第二介電材料填充溝槽的剩餘部分；使用電漿沉積製程在第二介電材料之上形成第三介電材料，其中第三介電材料形成為具有一厚度，此厚度在第一介電材料和第二介電材料的總和厚度的約20%至約80%之內；使用化學氣相沉積製程在第三介電材料之上形成第四介電材料；蝕刻開口，其穿過第四介電材料、第三介電材料、第二介電材料、和第一介電材料，其中開口暴露接合墊的至少一部分；以及將載體基板耦合到裝置基板，其中耦合包含 通過開口插入載體基板的突出組件並且將突出組件接合到接合墊。

本揭示內容亦提供了一種半導體裝置，包含：複數個層、溝槽、第二介電層、以及第三介電層。複數個層垂直地堆疊在一起。溝槽延伸垂直地穿過複數個層，其中溝槽至少部分地由第一介電層填充，第一介電層釋放第一拉伸應力。第二介電層設置在第一介電層上，其中第二介電層釋放第二拉伸應力或第一壓縮應力。第三介電層設置在第二介電層上，其中第三介電層釋放第二壓縮應力。

100:半導體裝置

110:基板

120:磊晶層

130:層

140:導電元件

150:層

160:鈍化層

170:層

180:鈍化層

200、201、202:溝槽

220、230:尺寸

250:層

300:沉積製程

310、311、312:層

320:厚度

350:退火製程

370:沉積製程

380:層

390:厚度

400:沉積製程

410:層

420:厚度

450:平坦化製程

500:沉積製程

510:層

520:厚度

550:蝕刻製程

570:開口

600:載體基板

600A:突出組件

650:研磨製程

700:蝕刻製程

720:開口

900:方法

910、920、930、940、950:步驟

本揭示內容的各方面，可由以下的詳細描述，並與所附圖式一起閱讀，而得到最佳的理解。需要強調的是，根據業界的標準作法，各個特徵沒有按比例繪製。事實上，為了清楚地討論，各個特徵的尺寸可能任意地增加或減小。並且要強調的是所附圖式僅繪示本揭示內容的代表性的實施方式，因此不應視為對範圍的限制，因為本揭示內容可同樣適用於其他實施方式。

第1圖至第12圖為根據本揭示內容的各實施方式，繪示半導體裝置在製造的各個階段時的示意性局部剖面視圖。

第13圖為根據本揭示內容的實施方式，繪示製造半導體裝置的方法的流程圖。

之後的揭示內容提供了許多不同的實施方式或實施例，以實現所提供的標的的不同特徵。以下描述組件和配置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖限定。例如，在隨後的描述中，形成第一特徵高於第二特徵或在第二特徵上方，可能包括第一和第二特徵以直接接觸形成的實施方式，且也可能包括附加的特徵可能形成於第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可在各個實施例中重複標示數字和/或字母。這樣的重複，是為了簡化和清楚起見，並不是意指所討論的各個實施方式之間和/或配置之間的關係。

此外，可能在此使用空間上的相對用語，諸如「之下」、「低於」、「較低」、「之上」、「較高」和類似用語，以易於描述如圖式所繪示的一個元件或特徵與其他的元件或特徵之間的關係。除了圖式中繪示的方向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上的相對用語也可相應地解釋。

此外，當以「約」、「大概」等描述數字或數字的範圍時，此用語旨在涵蓋包括所描述數字之合理範圍內的多個數字，諸如在所述數字的+/- 10%之內，或是本領域技術人員所理解的其他數值。例如，用語「約5奈米(nm)」涵蓋從4.5奈米至5.5奈米的尺寸範圍。

半導體產業上的快速發展已引領了製造方法和製程上的進展。然而，儘管有這些進展，現有的半導體製造可能仍然具有各種缺點。例如，現有的半導體製造可能涉及形成具有高縱橫比(例如，大於約10)的深溝槽，並且以材料填充此深溝槽。由於高的縱橫比以及越來越小的裝置尺寸，填充這樣的深溝槽而沒有入陷在其中的間隙(gaps)或空隙(voids)，這是困難的。這些間隙/空隙可能導致後續製造過程的問題，並且可能降低裝置性能。另一個例子是現有的半導體製造可能涉及將不同的晶圓接合在一起，例如接合裝置晶圓與載體晶圓。然而，在裝置晶圓中的任何翹曲(這可能由於其膜所釋放的拉伸應力所引起)可能導致在接合區域處或附近出現裂縫。在一些情況下，釋放拉伸應力的膜可能是現有製造方法中用於填充深溝槽的膜。在接合區域中的這些裂縫可能降低裝置性能甚至導致裝置故障。

為了克服現有半導體製造製程的問題，本揭示內容提出了一種涉及多個材料層的新穎方案，以便更有效地填充深溝槽，基本上沒有入陷在其中的間隙/空隙，這改善了裝置性能。此新穎的方案也引入了壓縮應力來補償拉伸應力。壓縮應力基本上抵消了拉伸應力，因此減少或消除晶圓翹曲。因此，基本上消除了接合裂縫問題，又改善了裝置性能。以下參照第1圖至第12圖討論本揭示內容的各方面，根據本揭示內容的實施方式，這些圖是半導體裝置100在各個製造階段時的示意性局部剖面側視圖。在一些實施方式中，半導體裝置100可能包括二維電晶體或平面電晶體。在其他 的實施方式中，半導體裝置100可能包括三維鰭式場效(FinFET)電晶體，其中一或多個鰭片結構圍繞閘極結構。

參照第1圖，半導體裝置100包括基板110。在一些實施方式中，基板110包含摻雜p型摻雜物(例如硼)的矽材料，例如P型基板。或者，基板110可包含另一種合適的半導體材料。例如，基板110可能包含摻雜n型摻雜物(例如磷或砷)的矽(N型基板)。基板110也可包含其他元素半導體，例如鍺和鑽石。基板110可選擇地包括化合物半導體和/或合金半導體。此外，基板110可能是應變的，以提昇性能，並且可能包括絕緣體上矽(silicon-on-insulator(SOI))結構。

在基板110之上形成磊晶層120。形成磊晶層120可能使用磊晶成長製程。在一些實施方式中，磊晶層120可能包括矽材料。在其他的實施方式中，磊晶層120可能包括矽鍺或其他合適的半導體材料。應理解的是，磊晶層120的部分可能用來作為半導體裝置100的主動區域。電晶體組件，諸如金屬氧化物半導體場效電晶體(MOSFET)的源極/汲極區域、或通道區域，可能至少部分地形成在磊晶層120中。

在磊晶層120之上形成絕緣層130。絕緣層130包含電性絕緣材料，例如介電材料。在各個實施方式中，介電材料可能包括氧化矽、氮化矽、氮氧化矽、或低介電常數(low-k)介電材料。低介電常數介電材料是具有小於二氧化矽的介電常數(其約為4)的介電材料。作為非限制性實施 例，低介電常數材料可能包括摻雜氟二氧化矽、摻雜碳二氧化矽、多孔的二氧化矽、多孔的摻雜碳二氧化矽、旋塗有機聚合物介電質、旋塗矽基聚合物介電質、或其組合。

絕緣層130可能是互連結構的部分，互連結構可能包括一或多個互連層，互連層提供半導體裝置100中介於各種摻雜特徵、電路、和/或輸入/輸出之間的電性互連(例如，佈線)。例如，互連結構可能包括導電元件，諸如通孔和/或金屬線。作為實施例，第1圖繪示導電元件140。絕緣層130為導電元件140(以及也為其他導電元件)提供電性隔離。在一些實施方式中，導電元件140包括金屬材料，諸如銅或銅合金。導電元件140可能用於接合並且可能作為接合墊。

在絕緣層130之上和導電元件140之上形成層150。在一些實施方式中，層150可能包含介電材料並且可能作為蝕刻停止層(ESL)。在一些實施方式中，層150可能包括氮化矽或氮氧化矽。

在層150之上設置鈍化層160。鈍化層160保護半導體裝置100的組件，避免遭受諸如灰塵、濕氣等因素的影響。在一些實施方式中，鈍化層160包含介電材料，諸如氧化矽、氮化矽、氮氧化矽等。

在鈍化層160之上形成層170。類似於層150，層170可能包含介電材料並且可能作為蝕刻停止層。然而，層170和層150可能作為不同的製程或層的蝕刻停止層。例如，層170可能作為在其上形成的層(例如，以下所討論的 層180)在圖案化的蝕刻停止層。相比之下，層150可能作為深溝槽蝕刻製程(在以下會討論)的蝕刻停止層。在一些實施方式中，層170可能包括氮化矽或氮氧化矽。

在層170之上設置鈍化層180。與鈍化層160類似，鈍化層180保護半導體裝置100的組件，避免遭受諸如灰塵、濕氣等因素的影響。在一些實施方式中，鈍化層180包含介電材料，諸如氧化矽、氮化矽、氮氧化矽等。如以上所述，層170可能作為鈍化層180的圖案化的蝕刻停止層，但這不是本揭示內容的焦點。鈍化層180的圖案化也在半導體裝置100的不同區域處進行(例如，未在第1圖中所示的部分)，因此，在本文隨後的圖式中沒有具體示出。還應理解，在某些實施方式中，可能在沒有層170和鈍化層180的情況下，實現半導體裝置100。

現在參照第2圖，在半導體裝置100中形成複數個溝槽，例如，相對淺的溝槽200，和複數個相對深的溝槽201至202。溝槽200至202可能經由一或多個蝕刻製程而形成。溝槽200與導電元件140垂直對齊，並形成在導電元件140的上方。如第2圖所示，溝槽200垂直地延伸穿過層160至180，並至少部分地延伸到層150中。溝槽201至202形成在導電元件140的相對側上。溝槽201至202中的每個溝槽垂直地延伸穿過層130至180，並且至少部分地延伸到磊晶層120中。溝槽201至202中的每個溝槽還具有橫向的尺寸220(例如，寬度)和垂直的尺寸230(例如，深度)。在一些實施方式中，垂直的尺寸230大於或等於約6微米 (microns)，例如大於或等於約8微米。

溝槽201或溝槽202的縱橫比可能定義為垂直的尺寸230和橫向的尺寸220的比率。以數學術語表示，溝槽201(或溝槽202)的縱橫比=(尺寸230)÷(尺寸220)。溝槽201和202的縱橫比相對較高，例如大於或等於10(或10：1)。這意味著溝槽201和202是長而窄的，因此可能難以完全填充而不會在其中入陷任何氣隙或空隙。隨著半導體的尺寸持續地縮小，越來越小的裝置尺寸又更加據了這個問題。本揭示內容經由使用新穎且非顯而易見的製程來填充溝槽201至202，而克服這些問題，以下更為詳細地討論。

現在參照第3圖，在半導體裝置100之上形成絕緣層250。在一些實施方式中，絕緣層250經由原子層沉積(ALD)而形成，並且可能包含過渡金屬氧化物/氮化物材料，例如TaO、TaN、TiO、TiN、ZrO、ZrN等。在其他實施方式中，絕緣層250可能經由自組裝單層(self-assembly monolayer(SAM))塗覆技術而形成，並且可能包含具有抗NF₃蝕刻的官能基團，例如-OH基團。絕緣層250部分地填充溝槽200至202。在形成絕緣層250之後，執行旋塗介電質沉積製程300，以在溝槽200中形成介電層310，在溝槽201中形成介電層311，和在溝槽202中形成介電層312。在一些實施方式中，介電層310至312包含氧化物材料，例如氧化矽(Si_xO_y)。在一些實施方式中，y大約等於2x，例如介於約1.8x至約2.2x之間。在層310至312中的矽含量可能與層310至312的折射率(refractive index(RI))相關聯。在一些實施方式中，層310至312的折射率介在約1.4和約1.7之間的範圍內。

在沉積期間以及剛沉積之後，介電層310至312處於液態。由於介電層310至312的液體性質，即使溝槽201至202具有高的縱橫比(例如，大於或等於10：1)，介電層310至312可以填充小狹縫，例如溝槽201至202，基本上沒有氣隙或空隙。此外，既然介電層310至312處於液態，因此它們可以被噴出，作為旋塗介電質沉積製程300的一部分，以改善均勻性。在一些實施方式中，介電層310至312的上表面基本上是共面的。

如第3圖所示，介電層311或312中的各者具有厚度320(在垂直尺寸的測量)。可能經由配置旋塗介電質沉積製程300的一或多個製程參數(例如沉積時間)，來調整厚度320的值。厚度320小於或基本上等於溝槽201/202的垂直的尺寸230(深度)。介電層311/312的厚度320在溝槽201/202的垂直的尺寸230(深度)的約40%至約100%之內。換句話說，在一些實施方式中，介電層310至312可能僅部分地填充溝槽200至202，或者，在一些其他的實施方式中，介電層310至312可能完全地填充溝槽200至202。由於溝槽201至202中存在介電層311至312，在執行沉積製程300之後，現在至少部分填充的溝槽具有較小的縱橫比。在一些實施方式中，溝槽201至202可能具有小於約6：1的縱橫比，例如範圍介在約6：1至約0：1之間的縱橫比。

介電層310至312也向半導體裝置100釋放拉 伸應力(例如，導致擴張的應力狀態)。在一些實施方式中，由介電層310至312釋放的拉伸應力大於或基本等於約4.0×10⁸達因/厘米²。在一些實施方式中，由介電層310至312釋放的拉伸應力大於或基本上等於約200兆帕(megapascals(MPa))。儘管這樣的拉伸應力如果不考慮的話，會導致晶圓的翹曲，但是本揭示內容經由形成其他施加壓縮應力的材料層，從而補償拉伸應力，而克服了這個問題，以下會更詳細討論。

現在參照第4圖，對半導體裝置100執行退火製程350。在一些實施方式中，在範圍介在約攝氏80度和約攝氏800度之間的處理溫度執行退火製程350。退火製程350烘烤介電層310至312。如上所述，介電層310至312在旋塗介電質沉積製程300的執行期間和剛處理後處於液態，因為液態有利於填充溝槽200至202，特別是具有高縱橫比的溝槽201至202。此外，退火製程350有助於介電層310至312從液態轉變為固態。

現在參照第5圖，執行沉積製程370以沉積層380。在一些實施方式中，沉積製程370包括高縱橫比(high-aspect-ration(HARP))製程，其用以在具有高縱橫比的小溝槽中沉積材料。在一些實施方式中，高縱橫比製程可能包括熱製程，其沉積氧化矽膜，以矽酸四乙酯(tetraethyl orthosilicate(TEOS))和O₃作為前趨物。

在介電層310至312之上和在絕緣層250之上沉積層380，並且層380具有厚度390。如果溝槽200至202 尚未被介電層310至312完全地填充(例如本文所示的實施方式)，則層380將完全地填充溝槽200至202的剩餘部分。換句話說，層380的部分可以形成在高於介電層310至312且在溝槽200至202之中，並且層380的其他部分形成在高於溝槽200至202且在溝槽200至202之外。在各種實施方式中，層380可能填充溝槽201至202的約0%至約60%(就溝槽深度而言)。

雖然沉積製程370的間隙填充性能可能不如旋塗介電質沉積製程300那麼好，但是在填充溝槽200至202方面仍然不會造成問題。這是因為部分填充的溝槽200至202(例如，部分地以介電層310至312填充)已經具有減小的縱橫比，因為這些溝槽的深度減小，而且它們的寬度基本上保持相同。因此，沉積製程370仍然能夠填充溝槽200至202的剩餘部分而不會在其中產生空隙或間隙。

在一些實施方式中，層380包括氧化物材料，例如氧化矽(Si_xO_y)。在一些實施方式中，y大約等於2x，例如約1.8x至約2.2x。層380中的矽含量可能與層380的折射率(refractive index(RI))相關聯。在一些實施方式中，層380的折射率在介於約1.4和約1.7之間的範圍內。

層380可能釋放應力，其可能是拉伸的或是壓縮的。在一些實施方式中，由介電層380釋放的拉伸或壓縮應力介在約-100MPa和約200MPa之間的範圍內。在由層380釋放的應力為拉伸應力的實施方式中，拉伸應力遠小於由介電層310至312釋放的拉伸應力，並且這樣的拉伸應 力將經由隨後形成的層所釋放的壓縮應力而補償，如以下所述。應當理解的是，可能不是只有介電層310至312和/或層380是引起拉伸應力的組件。半導體裝置100的其他組件也可能引起拉伸應力，並且需要補償組合的拉伸應力，否則可能引起諸如晶圓翹曲和接合裂縫的問題，如以下討論所述。

本揭示內容的其中一個益處是在填充溝槽200至202方面，具有好的間隙填充效能，能別是對於溝槽201至202，因為溝槽201至202具有高的縱橫比(例如，大於約10：1)。常規的製造製程通常使用原子層沉積(atomic layer deposition(ALD))以填充具有高縱橫比的溝槽，例如溝槽201至202。不幸的是，隨著裝置尺寸縮小和/或縱橫比增加，在填充溝槽的製程中，甚至用原子層沉積製程也可能在形成的材料中入陷氣隙或空隙。這些氣隙或空隙可能導致製造上的問題，並且可能降低裝置性能。相比之下，兩步製程(例如，製程300和370)允許填充溝槽201至202而不會在其中入陷氣隙或空隙。這消除了可能在後續製程中由氣隙或空隙引起的問題。

在一些實施方式中，執行兩個不同製程(例如製程300和370)以用介電層311至312和層380分別地填充具有高縱橫比的溝槽201至202的下部和上部，可能從而獲得益處。更詳細而言，雖然旋塗介電質沉積製程300可能具有優異的間隙填充性能，但所得的介電質311至312可能具有相對高的拉伸應力，這可能導致晶圓翹曲。當整個溝槽201至202被介電層311至312完全地填充時，所產生的拉伸應 力可能相對較高，要補償拉伸應力，可能對後續製程造成很大的負擔。然而，當溝槽201至202被部分地填充時(如所示實施方式中的情況)，所得到的拉伸應力不是很高，這可以較容易地經由隨後的製造製程而補償。並且如上所述，經由沉積製程300僅部分地填充溝槽201至202不是問題，因為隨後的溝槽填充僅需要填充具有顯著減小的縱橫比(例如，6：1或更小)的溝槽。這可能經由沉積製程370容易地達成，而不會在其中內陷空隙，即使沉積製程370的間隙填充性能不如沉積製程300那麼好。因此，在溝槽填充方面幾乎沒有任何性能損失(如果有的話)，沒有在其中內陷間隙或空隙。有利的是，由於經由沉積製程370形成的層380具有低的拉伸應力或根本沒有拉伸應力，因此總拉伸應力減小，這意味著可能更容易地補償介電層311至312的拉伸應力。

在一些實施方式中，在形成層380之後，測量在其上製造的半導體裝置100的晶圓的翹曲。由於晶圓翹曲歸因於由半導體裝置的各組件(例如，由介電層310至312釋放的拉伸應力和可能由層380釋放的拉伸應力)引起的拉伸應力，晶圓翹曲測量提供了可能需要多少壓縮應力來補償拉伸應力之指示。然而，應該理解，此晶圓翹曲測量步驟是可選的，並且在一些實施方式中可能省略。

現在參照第6圖，執行高密度電漿(high density plasma(HDP))沉積製程400，以在層380之上沉積介電層410。在一些實施方式中，介電層410包含氧化物材料，例如氧化矽(Si_xO_y)。在一些實施方式中，y約等於 2x，例如介在約1.8x至約2.2x。在層410中的矽含量可能與層410的折射率(RI)相關聯。在一些實施方式中，層380的折射率介在約1.4和約1.7之間的範圍內。在一些實施方式中，執行高密度電漿沉積製程400可能使用包括矽烷(SiH₄)和氧(O₂)的前趨物。

介電層410也釋放壓縮應力。在一些實施方式中，由介電層410釋放的壓縮應力小於或基本上等於約-1.0×10⁹達因/厘米²。在一些實施方式中，由介電層410釋放的拉伸應力小於或基本上等於約-100MPa。壓縮應力抵消由介電層310至312(並且可能由層380)釋放的拉伸應力。因此，介電層410可以減少拉伸應力引起的潛在的晶圓翹曲。介電層410具有厚度420。將厚度420調整到在層380和311/312的總組合厚度(其可能是厚度320和厚度390的總和)的某個百分比內。在一些實施方式中，將厚度420調整到厚度320和390之總和的約20%至約80%。此範圍經過優化，因為這個範圍允許介電層410釋放足夠量的壓縮應力，以抵消半導體裝置的各組件釋放的拉伸應力(例如，經由層310至312和/或380)，但是不會過多到使晶圓因為過度的壓縮應力而發生翹曲。在一些實施方式中，壓縮應力可能具有記憶性，例如由於應力記憶技術(stress memorization technique(SMT))。換句話說，即使在移除介電層410之後，由介電層410釋放的壓縮應力也至少部分地留存。

現在參照第7圖，可選地對介電層410執行平坦化製程450。例如，平坦化製程450可能包括化學機械研磨 (CMP)製程，其使介電層410的上表面變平。如果沒有按照上述討論的本揭露內容的製程填充溝槽200至202，在填充溝槽的材料中可能會形成空隙或氣隙。有時候，空隙可能具有類似於垂直延伸的線或接縫的形狀。當執行例如製程450的化學機械研磨製程時，所使用的化學品(例如，漿料)可能進入空隙中。空隙中的這種化學殘留物可能難以在後續製程中移除，這可能污染半導體裝置100並降低性能。然而，由於本揭示內容填充高縱橫比的溝槽而不在其中內陷空隙，因此平坦化製程450將不會產生這種不理想的化學殘留物。

參照第8圖，執行沉積製程500，以在介電層410之上形成層510。在一些實施方式中，沉積製程500包括電漿增強化學氣相沉積(PECVD)。在一些實施方式中，層510形成為包含氧化矽(Si_xO_y)，或在一些其他實施方式中，包含氮化矽(Si_xN_y)。在層510包含氧化矽的實施方式中，沉積製程500可以使用SiH₄/TEOS和O₂作為前趨物。在層510包含氮化矽的實施方式中，沉積製程500可能使用SiH₄和N₂O/NH₃作為前趨物。

在層510包含氧化矽的實施方式中，y約等於2x，例如介在約1.8x至約2.2x之間。在層510包含氮化矽的實施方式中，y約等於(4/3)x，例如，y介在約1.1x和約1.5x之間。在層510中的矽含量可能與層510的折射率(RI)相關聯。在一些實施方式中，當層510包含氧化矽時，層510的折射率介在約1.4至約1.7的範圍中，當層510包含氮化矽時，層510的折射率介在約1.7至約2.2的範圍中。

層510也釋放壓縮的應力。在一些實施方式中，由層510釋放的壓縮應力介在約-5.0×10⁹達因/厘米²至約-2.0×10⁸達因/厘米²的範圍內。在一些實施方式中，由層510釋放的壓縮應力介在約-300MPa至約-50MPa的範圍內。壓縮應力也有助於抵消由半導體裝置的各種組件(例如，經由層310-312和/或380)引起的拉伸應力，這有助於減少晶圓翹曲。由層510釋放的壓縮應力的量可能經由調整層510的材料成份(例如，經由改為以上討論的x和y值)，或經由調整層510的厚度520來配置。在一些實施方式中，層510的厚度範圍配置為使得由層410和層510釋放的組合壓縮應力將基本上抵消由層310至312和/或層380釋放的拉伸應力。在一些實施方式中，厚度520介在約50奈米(nm)至約200奈米的範圍內。在一些實施方式中，壓縮應力可能具有記憶性。換句話說，即使在移除介電層510之後，由介電層510釋放的壓縮應力也可能至少部分地留存。除了釋放壓縮應力，層510所充當的另一個功能是它有助於在以下討論的接合過程中與載體晶圓黏著。

現在參照第9圖，對半導體裝置100執行蝕刻製程550以形成開口或凹陷570。開口570垂直地延伸穿過層510、410、380、310、250、和150，並且暴露導電元件140的一部分。

現在參照第10圖，半導體裝置100垂直地上下翻轉。然後將載體基板600接合到半導體裝置100。載體基板600包括突出組件600A(例如，包含金屬材料)，其插入 開口570內。經由突出組件600A，載體基板600接合到半導體裝置100(例如，接合到導電元件140)。

如以上所述，晶圓翹曲已基本上減少或消除，例如，經由層410和510(二者釋放壓縮應力)的實施來補償由層310至312和/或380釋放的拉伸應力。如果晶圓翹曲沒有減小，這種翹曲可能會導致與導電元件140相對應的半導體裝置100的部分會向上彎曲，而半導體裝置100的其餘部分可能會向下彎曲。因此，載體基板600與半導體裝置100的接合可能引起接合裂縫，例如在突出組件600A和導電元件140之間的介面處或附近。與接合界面相關聯的小的接合區域(例如，由於裝置的尺寸縮小)可能加據此問題。接合裂縫會降低裝置性能甚至導致故障。本揭示內容經由施加壓縮應力來抵消拉伸應力，消除或至少降低了接合裂縫的可能性。這有助於使晶圓基本上更平坦，而避免了常常困擾傳統半導體裝置的接合裂縫問題。

現在參照第11圖，從半導體裝置的「背側」(例如，未面對載體基板600的一側)對半導體裝置100執行研磨製程650。研磨製程650移除基板110並且可能移除層250的部分和/或磊晶層120的部分。在一些實施方式中，研磨製程650可能包括機械研磨製程和/或化學減薄製程。例如，機械研磨製程可能移除大量的材料，例如基板110，然後化學減薄製程可能施加蝕刻化學品以進一步減薄半導體裝置100。

現在參看第12圖，對半導體裝置100執行蝕刻 製程700。在一些實施方式中，蝕刻製程700使用NF3作為蝕刻劑。蝕刻製程700移除層310至312、380、410、和510。層310至312、380、410、和510的移除形成開口720。因此，蝕刻製程700可能將半導體裝置100分成多個部件，例如每個部件以開口720隔開其他部件。在一些實施方式中，每個部件可能分裝至一積體電路晶片中。

注意，如果來自平坦化製程450的漿料殘留物保留在溝槽200至202中(例如，由於空隙或間隙的存在)，則蝕刻製程700可能無法完全蝕刻掉此漿料殘餘物。這是因為漿料殘留物(其可能含有一或多種有機化合物)與層310至312、380、410、和510(這些層包含介電材料，例如氧化矽或氮化矽)之間的材料組成上的差異。換句話說，蝕刻製程700可能具有蝕刻選擇性，允許以比蝕刻移除漿料的有機化合物快的多的蝕刻速率蝕刻移除層310至312、380、410、和510的介電材料。然而，由於本揭示內容填充溝槽而沒有空隙或間隙，因此在層310至312、380、410、和510中沒有內陷的漿料殘留物。因此，可能完整地移除層310至312、380、410、和510層，並且將不會留下污染。

第13圖為根據本揭示內容各方面，繪示方法900的流程圖，用於執行製造半導體裝置的方法。此方法包括步驟910，形成溝槽，其穿過設置在第一基板之上的複數個層。在一些實施方式中，形成的溝槽具有大於或等於約10：1的縱橫比。

此方法包括步驟920，執行第一沉積製程，以 用第一介電層至少部分地填充溝槽。第一介電層釋放拉伸應力。在一些實施方式中，第一沉積製程包含旋塗介電質沉積製程，以用第一介電層至少部分地填充溝槽。在旋塗介電質沉積製程期間，第一介電層處於液態。可能在第一沉積製程之後但在第二沉積製程之前，執行退火製程。退火製程烘烤第二介電層，以將第一介電層從液態轉變為固態。

此方法包括步驟930，執行第二沉積製程以在第一介電層之上形成第二介電層。在一些實施方式中，第二沉積製程包括高縱橫比沉積製程(HARP)。在一些實施方式中，第一沉積製程用第一介電層部分地填充溝槽，並且第二沉積製程用第二介電層完全地填充溝槽的剩餘部分。

此方法包括步驟940，執行第三沉積製程，以在第二介電層之上形成第三介電層。第三介電層釋放第一壓縮應力。在一些實施方式中，第三沉積製程包括電漿製程，例如高密度電漿(high density plasma(HDP))沉積製程。在一些實施方式中，執行第三沉積製程，使得第三介電層的厚度在第一介電層和第二介電層的組合厚度的約20%和約80%之間的範圍內。

此方法包括步驟950，執行第四沉積製程，以在第三介電層之上形成第四介電層。第四介電層釋放第二壓縮應力。在一些實施方式中，第四沉積製程包括電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition(PECVD))製程。

在一些實施方式中，形成第一介電層、第二介 電層、和第三介電層，以在各個這些層包含氧化矽材料，並且形成第四介電層，以包含氮化矽材料。

應理解的是，可能在步驟910至950之前、期間、或之後，執行另外的製程。例如，方法900可能更包含這些步驟：形成凹陷，其延伸穿過第一介電層、第二介電層、第三介電層、和第四介電層，其中此凹陷暴露了形成在複數個層中的一個層的導電元件；與第二基板執行接合製程，其中第二基板包括突出組件，突出組件插入導電元件並與導電元件接合；以及執行一或多個蝕刻製程，以移除第一介電層、第二介電層、第三介電層、和第四介電層。出於簡化的原因，這裡不詳細討論其他製程。

總之，本揭示內容實現了具有良好的間隙填充性能的一或多個製程(諸如旋塗介電質沉積製程和高縱橫比製程)，以在高縱橫比的溝槽中形成材料，而不會在材料中內陷空隙或間隙。本揭示內容也形成釋放壓縮應力的層，以抵消晶圓所經受的拉伸應力。

基於以上討論，可以看出本揭示內容提供優於傳統影像感測器裝置的益處。然而，應該理解，其他實施方式可能提供額外的益處，並且並非所有益處都必須在此公開，並且並非所有實施方式都需要特定的益處。一個益處涉及在間隙填充性能上的改進。由於在此的半導體裝置包括高縱橫比溝槽(例如，縱橫比大於或等於約10：1)，因此傳統的半導體製造製程很難填充這些溝槽而不在其中留下內陷的間隙或空隙。時常，根據傳統半導體製造製程，「線」狀 空隙可能內陷在填充高縱橫比溝槽的材料中。這樣的空隙或間隙可能在以後的製造中導致問題。比方說，諸如化學機械平面化的研磨製程可能在稍後的製造步驟中執行。研磨製程可能使用化學漿料，其可能進入空隙或間隙。漿料殘留物可能難以經由後續製程移除，這可能給半導體體裝置留下污染。

本揭示內容經由利用旋塗沉積製程在高縱橫比溝槽中形成液態的介電材料來消除此問題。這種製程具有良好的間隙填充性能。在介電材料沒有完全地填充溝槽的實施方式中，溝槽的深度仍然減小了，這意味著縱橫比減小。溝槽(已經部分地被介電材料填充)的縱橫比減小使得使用隨後的高縱橫比製程進行填充更容易。因此，經由單獨的旋塗沉積製程，或經由旋塗沉積製程和高縱橫比製程的組合，本揭示內容的高縱橫比溝槽可能被完全地填充而沒有空隙或間隙內陷在其中。這消除了諸如化學機械平坦化的漿料殘留物的污染材料內陷在空隙或間隙中的可能性，並且因此可能改善裝置性能。

本揭示內容的另一個益處是涉及經由減少晶圓翹曲來消除接合裂縫。更詳細而言，在半導體裝置中形成的一些層(諸如填充高縱橫比溝槽的層)可能施加拉伸應力。拉伸應力可能導致晶圓彎曲或翹曲。如果不進行校正(如在傳統製造中的情況)，則晶圓的翹曲可能會導致在半導體裝置和載體基板之間的介面處或附近的接合裂縫。接合裂縫可能降低裝置性能甚至導致裝置故障。為了克服此問題，本揭示 內容形成一或多個施加壓縮應力的層，即使在移除層之後，壓縮應力可能留存(由於應力記憶技術)。壓縮應力補償拉伸應力，因此晶圓翹曲或彎曲基本上減少或完全消除。結果，基本上也消除了接合裂縫，並且改善了裝置性能。

其他益處包括利用現有製造製程流程的可計算性和實施的簡易和低成本。

本揭示內容的一方面涉及製造半導體裝置的方法。此方法包括：形成溝槽，其穿過設置在第一基板之上的複數個層；執行第一沉積製程，以用第一介電層至少部分地填充溝槽，其中第一介電層釋放拉伸應力；執行第二沉積製程，以在第一介電層之上形成第二介電層；以及執行第三沉積製程，以在第二介電層之上形成第三介電層，其中第三介電層釋放第一壓縮應力。

本揭示內容的另一方面涉及製造半導體裝置的方法。此方法包括：形成溝槽，其穿過設置在裝置基板之上的層的堆疊，其中溝槽具有大於或等於約10：1的縱橫比，並且其中堆疊的一個層包含接合墊；使用旋塗介電質沉積製程，用處於液態的第一介電質材料部分地填充溝槽；烘烤第一介電質材料以將第一介電質材料從液態轉變為固態；烘烤之後，用第二介電質材料填充溝槽的剩餘部分；使用電漿沉積製程在第二介電材料之上形成第三介電質材料，其中第三介電質材料形成為具有一厚度，此厚度在第一介電材料和第一介電材料的總厚度的約20%和約80%之內；使用化學相氣沉積製程在第三介電材料之上形成第四介電材料；蝕刻一開 口，其穿過第四介電材料、第三介電材料、第二介電材料、和第一介電材料，其中此開口暴露出接合墊的至少一部分；以及將載體基板耦合到裝置基板，其中，耦合包括載體基板的突出組件，其穿過開口插入並且將突出組件接合到接合墊。

本揭示內容的另一方面涉及一種半導體裝置。半導體裝置包括：複數個層，其垂直地互相堆疊；溝槽，其垂直地延伸穿過所述複數個層，其中此溝槽至少部分地以第一介電層填充填充，第一介電層填充釋放第一拉伸應力；第二介電層，設置在第一介電層之上，其中第二介電層釋放第二拉伸應力或第一壓縮應力；以及第三介電層，設置在第二介電層之上，其中第三介電層釋放第二壓縮應力。

以上已概述了數個實施方式的特徵，以便本領域技術人員可較佳地理解所附的詳細描述。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式之相同的目的，或是達到相同的益處。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能在不脫離本揭示內容的精神和範圍的情況下，進行各種改變、替換、和變更。例如，經由對於位線導體和字線導體實現不同的厚度，可以實現各導體有不同的電阻。然而，也可能使用其他改變金屬導體的電阻的技術。

900:方法

910、920、930、940、950:步驟

Claims (9)

1. 一種半導體裝置的製造方法，包含：形成一溝槽，其穿過設置在一第一基板上的複數個層；執行一第一沉積製程，以用一第一介電層至少部分地填充該溝槽，其中該第一介電層釋放一拉伸應力，其中，該第一沉積製程包含一旋塗介電質沉積製程，以用該第一介電層至少部分地填充該溝槽，以及在所述旋塗介電質製程期間，該第一介電層為一液態；執行一第二沉積製程，以在該第一介電層之上形成一第二介電層；以及執行一第三沉積製程，以在該第二介電層之上形成一第三介電層，其中該第三介電層釋放一第一壓縮應力。
2. 如請求項1所述之半導體裝置的製造方法，其中所述形成該溝槽包含形成具有大於或等於約10：1的縱橫比的該溝槽。
3. 如請求項1所述之半導體裝置的製造方法，更包含：在該第一沉積製程之後但該第二沉積製程之前，執行一退火製程，其中該退火製程烘烤該第一介電層以將該第一介電層從該液態轉為一固態。
4. 如請求項1所述之半導體裝置的製造方法，其中：該第一沉積製程以該第一介電層部分地填充該溝槽；以及該第二沉積製程以該第二介電層完全地填充該溝槽的 剩餘部分。
5. 一種半導體裝置的製造方法，包含：形成一溝槽，其穿過設置在一裝置基板上的複數個層的一堆疊，其中該溝槽具有大於或等於約10：1的一縱橫比，並且其中該堆疊的該複數個層中的一個層包含一接合墊；使用旋塗介電質沉積製程，以一第一介電材料部分地填充該溝槽，該第一介電材料處於一液態；烘烤該第一介電材料，以將該第一介電材料從該液態轉變為一固態；在所述烘烤之後，用一第二介電材料填充該溝槽的一剩餘部分；使用一電漿沉積製程在該第二介電材料之上形成一第三介電材料，其中該第三介電材料形成為具有一厚度，該厚度在該第一介電材料和該第二介電材料的一總和厚度的約20%至約80%之內；使用一化學氣相沉積製程在該第三介電材料之上形成一第四介電材料；蝕刻一開口，其穿過該第四介電材料、該第三介電材料、該第二介電材料、和該第一介電材料，其中該開口暴露該接合墊的至少一部分；以及將一載體基板耦合到該裝置基板，其中所述耦合包含通過該開口插入該載體基板的一突出組件並且將該突出組件接合到該接合墊。
6. 如請求項5所述之半導體裝置的製造方法， 其中：該第一介電材料施加一第一拉伸應力；該第二介電材料施加一第二拉伸應力，其小於該第一拉伸應力或一第一壓縮應力；該第三介電材料施加一第二壓縮應力；以及該第四介電材料施加一第三壓縮應力。
7. 一種半導體裝置，包含：複數個層，垂直地堆疊在一起；一溝槽，其延伸垂直地穿過該複數個層，其中該溝槽至少部分地由一第一介電層填充，該第一介電層釋放一第一拉伸應力；一第二介電層，設置在該第一介電層上，其中該第二介電層釋放一第二拉伸應力或一第一壓縮應力；一第三介電層，設置在該第二介電層上，其中該第三介電層釋放一第二壓縮應力；一第一基板；一磊晶層，其設置在該第一基板之上，其中該些複數個層設置在該磊晶層之上，且其中該溝槽至少部分地延伸至該磊晶層內；一導電元件，其設置在該複數個層中的一個層內；以及一第二基板，其接合至該導電元件。
8. 如請求項7所述之半導體裝置，更包含：一第四介電層，其設置在該第三介電層之上，其中該第四介電層釋放一第三壓縮應力。
9. 如請求項8所述之半導體裝置，其中：該第四介電層包括Si_xN_y，y介在約1.2x至約1.5x的範圍內；以及該第四介電層具有一折射率其在約1.7和約2.2之間的範圍內。

Images