[go: up one dir, main page]

TWI701721B - 非矩形晶粒之光罩 - Google Patents

非矩形晶粒之光罩 Download PDF

Info

Publication number
TWI701721B
TWI701721B TW105134631A TW105134631A TWI701721B TW I701721 B TWI701721 B TW I701721B TW 105134631 A TW105134631 A TW 105134631A TW 105134631 A TW105134631 A TW 105134631A TW I701721 B TWI701721 B TW I701721B
Authority
TW
Taiwan
Prior art keywords
mask
pattern
area
rectangular
wafer
Prior art date
Application number
TW105134631A
Other languages
English (en)
Other versions
TW201729261A (zh
Inventor
余振華
陳明發
葉松峯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201729261A publication Critical patent/TW201729261A/zh
Application granted granted Critical
Publication of TWI701721B publication Critical patent/TWI701721B/zh

Links

Images

Classifications

    • H10W46/00
    • H10W42/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • H10P34/42
    • H10P50/242
    • H10P54/00
    • H10P74/203
    • H10W70/611
    • H10W70/635
    • H10W70/68
    • H10W90/00
    • H10W46/301
    • H10W46/401
    • H10W46/501
    • H10W46/503

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本發明的某些實施例提供一種半導體結構。半導體結構包含:一非矩形晶粒區域;一切割環;及一光罩區域,其圍繞非矩形晶粒。切割環在光罩區域內且圍繞非矩形晶粒區域。光罩區域之邊緣數目不等於4。

Description

非矩形晶粒之光罩
本發明的某些實施例係揭露一種利用非四邊形光罩形成的具有非四邊形晶粒區域的半導體結構。
在半導體晶片裝置之製造中,通常使用光微影程序以圖案化一晶圓上之各種層以產生經定位為一電路佈局中指定之電路特徵。在此等程序中,一光阻層(亦稱為「光阻劑」)沈積於經圖案化之層上,且接著使用一曝光工具和一模板曝光光阻。此等模板在技術中已知為光罩或遮罩。出於本申請案之目的,術語「光罩」包含光罩及遮罩兩者,且在本文中之兩個術語可互換。在曝光程序期間,藉由透過光罩引導諸如紫外光之輻射能之一形式以一需要之圖案選擇性曝光光阻而將光罩成像至在光阻上。在光阻中產生之圖案在本文中稱為一「特徵佈局」。 歸因於近年來半導體積體電路裝置之小型化,用於產生光罩之成本已增加。因此,可期望開發具有一最大容量使用之一光罩以容納一晶粒,尤其係一非矩形晶粒。
本揭露之一些實施例提供一種半導體結構,其包括:一非矩形晶粒區域;一切割環;及一光罩區域,其圍繞非矩形晶粒。切割環在矩形區域內且圍繞非矩形晶粒區域。光罩區域之邊緣之數目不等於4。 本揭露之一些實施例提供一種半導體晶圓,其包括:複數個非矩形晶粒區域及複數個光罩區域。各光罩區域圍繞對應非矩形晶粒區域。該等光罩區域為非矩形。 在本揭露之一些實施例中,提供一種形成一非矩形晶粒之方法。方法包含:量測非矩形晶粒之一面積及判定多邊形光罩區域之邊緣之數目,使得多邊形光罩區域之面積對非矩形晶粒之面積之一比率小於4/π。
以下揭示提供許多不同實施例(或實例)以供實施本揭露之不同特徵。下文描述組件及配置之特定實例以簡化本揭露。當然,此等僅為實例且不意欲為限制性。例如,以下描述中之在一第二特徵上方或一第二特徵之上之一第一特徵之形成可包含其中第一特徵及第二特徵在直接接觸中形成之的實施例,且亦可包含其中額外特徵可在第一特徵與第二特徵之間形成的實施例,使得第一特徵及第二特徵並不直接接觸。另外,本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡單及清晰之目的且其自身並不指示在各種實施例及/或所論述之組態之間之一關係。 另外,為便於描述,空間相對術語(諸如「底下」、「下方」、「下」、「上方」、「上」及類似者)可在本文中用於描述一元件或特徵與另一元件或特徵之關係,如圖式中所繪示。該等空間上相關之術語有意涵蓋除在圖式中所描繪之定向之外在使用或操作中的裝置之不同定向。可以其他方式定向(旋轉90度或以其他定向)設備,且可同樣相應地解釋本文中所使用之空間相對描述符。 雖然闡述本揭露之廣泛範疇之數值範圍及參數為近似值,但已儘可能精確地報告特定實例中所闡述之數值。然而,任何數值固有地包含必然由各自測試量測中所存在的標準差所導致之特定誤差。亦如本文中所使用,術語「約」通常亦意指在一給定數值或範圍之10%、5%、1%或0.5%中。另外,當由一般技術者考量時,術語「約」意指在平均值之一可接受標準誤差內。除在操作及/或工作實例中之外,或除非另有明確指定,則本文中揭示之諸如彼等針對材料量、持續時間、溫度、操作條件、用量之比率及其之類似者的所有數值範圍、用量、數值及百分比應理解為藉由術語「約」在所有實例中經修改。因此,除非有相反指示,否則本揭露及隨附申請專利範圍中所闡述之數字參數為可視需要而改變之近似值。至少應鑑於所報告之有效數字及藉由應用普通捨入技術解釋各數字參數。本文中之範圍可表達為自一個端點至另一端點或在兩個端點之間。除非另外指定,否則本文中揭示之所有範圍包含該等端點。 圖1A繪示根據本揭露之一項實施例之一遮罩1之一俯視圖。遮罩1包含複數個光罩11a、12a、13a,其各具有在其上之一積體電路(IC)之一設計圖案(或佈局) 11、12、13。 如圖1A中所展示,設計圖案11、12、13為非矩形。特定言之,設計圖案11、12、13為具有r之一半徑之圓形。在本揭露之一些實施例中,設計圖案11、12、13可包括平面互補金屬氧化物半導體(CMOS)、FinFET或其之組合。在其上經列印具有設計圖案11、12、13之光罩11a、11b、11c為六邊形。在一實施例中,各光罩11a、12a、13a之形狀為一規則六邊形。另外,各光罩11a、12a、13a之形狀可為一不規則六邊形。在一些實施例中,兩個鄰近光罩按一距離彼此分離。另外,兩個鄰近光罩實質上彼此接觸。各光罩11a、12a、13a之邊緣之長度L等於或大於2√3r/3 (其中r係各設計圖案之半徑)。各光罩11a、11b、11c之面積對該等對應設計圖案11、12、13之面積之比率等於或大於2√3/π。 在一些實施例中,在其上列印圓形設計圖案之光罩可為矩形。該等光罩之邊緣之長度L等於或大於2r (其中r係各設計圖案之半徑)。該等光罩之面積對該等對應設計圖案之面積之比率等於或大於4/π。在一圓形圖案設計之情況中, 圖1A中所展示之六邊形光罩11a、12a、13a之面積比矩形光罩面積小約13.3%。因此,與一矩形光罩相比,一六邊形光罩佔據更小面積。在一實施例中,遮罩1之長度約為33毫米(mm)及光罩1之寬度約為26mm。藉由使用圖1A中所展示之六邊形光罩,一遮罩1可容納更多圖案設計,其將繼而減小製造成本。 在一些實施例中,在其上列印圓形設計圖案之光罩可為三角形。該等光罩之邊緣之長度L等於或大於2√3r (其中r係各設計圖案之半徑)。該等光罩之面積對該等對應設計圖案之面積之比率等於或大於3√3/π。在一圓形圖案設計之情況中, 圖1A中所展示之六邊形光罩11a、12a、13a之面積比三角形光罩之面積小約33.3%。因此,與一三角形光罩相比,一六邊形光罩佔據更小面積。藉由使用圖1A中所展示之六邊形光罩,一遮罩1可容納更多圖案設計,其將繼而減小製造成本。 在一些實施例中,在其上列印圓形設計圖案之光罩可為具有n個邊緣之其他多邊形,其中n不等於3、4或6。然而,僅三角形光罩、矩形光罩或六邊形光罩具有最接近配置。歸因於其等本質,其他多邊形光罩將具有在兩個鄰近光罩之間之許多浪費空間。因此, 藉由使用圖1A中所展示之六邊形光罩,一遮罩1可容納更多圖案設計,其將繼而減小製造成本。 在一些實施例中,藉由提供IC裝置之一設計圖案製造IC。在一實例中,該等IC裝置包含MOSFET裝置。設計圖案係一後光學鄰近校正(OPC)設計圖案。然而,在其他實施例中,設計圖案可為任何虛擬或實體設計圖案。 藉由使用一遮罩程序創建基於設計圖案之一遮罩。遮罩程序為在技術中已知之任何遮罩。接著基於先前所創建之遮罩產生一IC佈局輪廓。通過藉由一遮罩輪廓設備實施之一遮罩提取程序提取IC佈局輪廓。例如,遮罩輪廓設備可包含一掃描電子顯微鏡(SEM),其經調適以擷取一遮罩之SEM影像。在其它實施例中,可使用各種晶圓掃描系統而非一SEM。例如,可使用一光學顯微鏡系統、一掃描探針顯微鏡系統、一雷射顯微鏡系統、一透射型電子顯微鏡系統、一聚焦離子束顯微鏡系統或其他適當光學成像系統而非一SEM以創建IC佈局輪廓。此外,遮罩提取程序可包含使用來自該等SEM影像之資料以創建一遮罩SEM輪廓。作為一實例,一邊緣偵測器可用以產生IC佈局輪廓。在其他實施例中,IC佈局輪廓可為提供一遮罩輪廓之一表示的任何實體IC佈局輪廓。 接著,使用遮罩藉由一晶圓程序產生一晶圓(或一實體晶圓圖案)。晶圓程序包含一微影程序(或不同於一虛擬微影程序之實體微影程序)。在一項實施例中,晶圓程序包含一微影程序及一蝕刻程序以形成晶圓上之一圖案化材料層。可使用在技術中已知之任何適當晶圓程序產生實體晶圓圖案。 可藉由執行一反迴旋遮罩程序自IC遮罩輪廓提取一反迴旋圖案。反迴旋遮罩程序包含使用表示先前所產生之IC遮罩輪廓之資料導出反迴旋圖案。例如,反迴旋遮罩演算法反轉遮罩SEM輪廓之SEM輪廓以獲得反迴旋遮罩圖案。反迴旋遮罩圖案實質上應包含存在於原始設計圖案中之相同多邊形。在另一實施例中,用以獲得一反迴旋圖案之一遮罩SEM輪廓之一反迴旋定理可不為本文中之教示使用。代替性地,可直接使用經量測或經模擬之遮罩SEM輪廓且此等SEM輪廓可與原始經設計IC佈局比較以檢查在遮罩製造程序期間之熱點。 在一項實施例中,藉由使用經設計之IC佈局迴旋電子束描寫程序獲得遮罩SEM輪廓。反迴旋演算法將電子束描寫程序之效應與遮罩SEM輪廓分離,且若無遮罩製造程序期間之改變及原始經設計之佈局,則獲得應保持相同幾何形狀之反迴旋圖案。當反迴旋圖案之幾何形狀超過遮罩製造容限時,則可應用失效模式分析。反迴旋演算法使用原始IC佈局作為初始猜測值且在數值迭代期間改變遮罩圖案之幾何形狀。一旦在模擬與量測遮罩SEM輪廓之間達成最佳化,則將獲得最終反迴旋遮罩圖案。 接著,藉由執行一虛擬微影程序模擬獲得一虛擬晶圓。微影程序模擬器匯入反迴旋遮罩圖案且通過使用生產微影模型在晶圓佈局上產生經模擬之光阻影像。生產微影模型通常係一種集總程序模型,其包含針對遮罩製造及光阻開發兩者之程序效應。可藉由使用反迴旋遮罩圖案上之多邊形迴旋微影模型獲得虛擬晶圓圖案之光阻影像。 在一些實施例中,使用實體晶圓圖案及虛擬晶圓圖案執行失效模式分析。失效模式分析包含判定是否在實體晶圓圖案及虛擬晶圓圖案兩者中皆存在一缺陷。一缺陷包含以實體晶圓圖案及虛擬晶圓圖案兩者表示之臨界尺寸(CD)及/或間距中之變動。若缺陷皆存在於實體晶圓圖案及虛擬晶圓圖案兩者中,則遮罩程序識別為缺陷之根本原因。然而,若缺陷不存在於實體晶圓圖案及虛擬晶圓圖案兩者中,則此確認遮罩程序並非缺陷之根本原因。 一圖案匹配分析儀及/或一微影程序分析儀可用作為失效模式分析之部分以比較實體晶圓圖案及虛擬晶圓圖案。例如,圖案匹配分析儀可比較存在於實體晶圓圖案及虛擬晶圓圖案中之特徵之臨界尺寸(CD)及/或間距以判定一缺陷是否皆存在於虛擬晶圓圖案及實體晶圓圖案兩者中。微影程序分析儀自真實遮罩輪廓圖案模擬經反迴旋設計圖案之虛擬晶圓圖案。由於其使用真實生產模型以進行模擬。若存在缺陷,則其指示此遮罩輪廓形狀可引發缺陷。因此,圖案匹配分析儀旨在能夠識別在經使用者界定之晶圓CD及/或間距準則之容限外之彼等圖案。此意謂此圖案匹配並非一圖案形狀匹配,而僅係一種特定圖案特徵。換言之,應更高效地實現此類型之圖案特徵識別方法。 在一些實施例中,圖案匹配分析儀可基於存在於原始設計圖案及反迴旋圖案之特徵之CD及/或間距計算品質指數。接著可使用品質指數以評估遮罩程序之品質。由於反迴旋圖案及原始IC設計圖案應具有類似圖案幾何形狀,故一圖案匹配分析儀更容易識別在反迴旋圖案與原始設計圖案之間共同之缺陷。 若一種圖案經界定為一缺陷,則其指示此圖案之CD或/及間距之一部分係在規格外。因此,通常針對彼等位置界定該等品質指數。例如,其可定義為CD及/或間距偏差百分比。 在本揭露之又一實施例中,設計圖案可經提供作為對虛擬遮罩程序模擬之一輸入以產生一金色遮罩輪廓樣本。此類型之金色遮罩形狀可協助界定一真實遮罩形狀之準則或限制。若存在一金色遮罩樣本,其可直接比較遮罩輪廓圖案與此金色遮罩樣本,且基於一遮罩形狀之一預定準則分類此真實遮罩形狀是否可引發缺陷。因而,此種遮罩形狀比較方法應為一高效方法。換言之,由於此僅需圖案比較或圖案匹配,故當與一更複雜之微影程序模擬比較時,此可為更高效方法。 根據本揭露之另一實施例,可使用另一虛擬遮罩程序模擬取代遮罩提取程序以產生一第二虛擬遮罩輪廓而非一實體遮罩輪廓。可期望進行此取代使得第二虛擬遮罩輪廓可與一虛擬遮罩輪廓比較以判定一虛擬遮罩程序模擬之品質。此外,在另一實施例中,可使用另一虛擬微影程序模擬取代實體微影程序以模擬另一虛擬晶圓圖案。此可有助於比較虛擬晶圓圖案以判定虛擬微影程序模擬之品質。 圖1B繪示沿虛線矩形A取得之圖1A之遮罩1的一放大視圖。如圖1B中所展示,兩個鄰近光罩按一距離d彼此分離,且關於程序控制監視(PCM)之一標記15列印於兩個經分離之光罩之間的一空間中。在一些實施例中,距離d小於1mm。關於設計圖案之資訊之一標記14列印於光罩內。在一實施例中,標記14可列印於兩個經分離之光罩之間的一空間中。在一些實施例中,兩個鄰近光罩可彼此接觸,且因此在兩個鄰近光罩之間不存在空間。標記14及標記15兩者皆可列印於光罩內。在一些實施例中,標記14之尺寸係約842μm x 80μm。在一些實施例中,標記15之尺寸係約2860μm x 60μm。在一些實施例中,標記14及標記15為對準標記。 一切割環16圍繞各設計圖案11、12、13。切割環16係針對單粒化程序之一路徑。可藉由(例如)雷射、電漿或其他切割工具執行單粒化程序。在一實施例中,切割環之寬度係約20μm。如圖1B中所展示,按一距離將切割環16與光罩之邊緣隔開。在一實施例中,在切割環16與光罩之邊緣之間的距離係在自約10μm至約500μm之一範圍內。 圖2A繪示根據本揭露之一項實施例之一遮罩2之一俯視圖。遮罩2包含複數個光罩21a、22a、23a,其各具有在其上之一積體電路(IC)之一設計圖案(佈局) 21、22、23。 如圖2A中所展示,設計圖案21、22、23為非矩形。特定言之,設計圖案21、22、23為具有一長軸a及一短軸b之橢圓形。在本揭露之一些實施例中,設計圖案21、22、23可包括平面互補金屬氧化物半導體(CMOS)、FinFET或其之組合。具有在其上列印之設計圖案21、22、23之光罩21a、22a、23a為六邊形。在一實施例中,各光罩21a、22a、23a之形狀為一規則六邊形。在一些實施例中,兩個鄰近光罩按一距離彼此分離。另外,兩個鄰近光罩實質上彼此接觸。各光罩21a、22a、23a之面積對該等對應設計圖案21、22、23之面積之比率等於或大於L/aπ+2/π。 在一些實施例中,在其上列印圓形設計圖案之光罩可為矩形。該等矩形光罩之面積對該等對應橢圓形設計圖案之面積之比率等於或大於4/π。在一橢圓形圖案設計之情況中,圖2A中所展示之六邊形光罩21a、22a、23a之面積比矩形光罩之面積小約L/aπ+2/π。因此,與一矩形光罩相比,一六邊形光罩佔據更小面積。在一實施例中,遮罩2之長度係約33毫米(mm)及遮罩2之寬度係約26mm。藉由使用圖2A中所展示之六邊形光罩,一遮罩2可容納更多圖案設計,其將繼而減小製造成本。 在一些實施例中,在其上列印圓形設計圖案之光罩可為具有n個邊緣之其他多邊形,其中n不等於4或6。然而,僅三角形光罩、矩形光罩或六邊形光罩具有最接近配置。歸因於其等本質,其他多邊形光罩將具有在兩個鄰近光罩之間之許多浪費空間。因此,藉由使用圖2A中所展示之六邊形光罩,一遮罩2可容納更多圖案設計,其將繼而減小製造成本。 在一些實施例中,藉由提供IC裝置之一設計圖案製造IC。在一實例中,該等IC裝置包含MOSFET裝置。設計圖案為一後光學鄰近校正(OPC)設計圖案。然而,在其他實施例中,設計圖案可為任何虛擬或實體設計圖案。 藉由使用一遮罩程序創建基於設計圖案之一遮罩。遮罩程序為在技術中已知之任何遮罩程序。接著基於先前所創建之遮罩產生一IC佈局輪廓。通過藉由一遮罩輪廓設備實施之一遮罩提取程序提取IC佈局輪廓。例如,遮罩輪廓設備可包含一掃描電子顯微鏡(SEM),其經調適以擷取一遮罩之SEM影像。在其它實施例中,可使用各種晶圓掃描系統而非一SEM。例如,可使用一光學顯微鏡系統、一掃描探針顯微鏡系統、一雷射顯微鏡系統、一透射型電子顯微鏡系統、一聚焦離子束顯微鏡系統或其他適當光學成像系統而非一SEM以創建IC佈局輪廓。此外,遮罩提取程序207可包含使用來自該等SEM影像之資料以創建一遮罩SEM輪廓。作為一實例,一邊緣偵測器可用以產生IC佈局輪廓。在其他實施例中,IC佈局輪廓可為提供一遮罩輪廓之一表示的任何實體IC佈局輪廓。 接著,使用遮罩藉由一晶圓程序產生一晶圓(或一實體晶圓圖案)。晶圓程序包含一微影程序(或不同於一虛擬微影程序之實體微影程序)。在一項實施例中,晶圓程序包含一微影程序及一蝕刻程序以形成在晶圓上之一圖案化材料層。可使用在技術中已知之任何適當晶圓程序產生實體晶圓圖案。 可藉由執行一反迴旋遮罩程序自IC遮罩輪廓提取一反迴旋圖案。反迴旋遮罩程序包含使用表示先前所產生之IC遮罩輪廓之資料導出反迴旋圖案。例如,反迴旋遮罩演算法反轉遮罩SEM輪廓之SEM輪廓以獲得反迴旋遮罩圖案。反迴旋遮罩圖案實質上應包含存在於原始設計圖案中之相同多邊形。在另一實施例中,用以獲得一反迴旋圖案之一遮罩SEM輪廓之一反迴旋定理可不為本文中之教示使用。代替性地,可直接使用經量測或經模擬之遮罩SEM輪廓且此等SEM輪廓可與原始經設計IC佈局比較以檢查在遮罩製造程序期間之熱點。 在一項實施例中,藉由使用經設計之IC佈局迴旋電子束描寫程序獲得遮罩SEM輪廓。反迴旋演算法將電子束描寫程序之效應與遮罩SEM輪廓分離,且若無遮罩製造程序期間之改變及原始經設計之佈局,則獲得應保持相同幾何形狀之反迴旋圖案。當反迴旋圖案之幾何形狀超過遮罩製造容限時,則可應用失效模式分析。反迴旋演算法使用原始IC佈局作為初始猜測值且在數值迭代期間改變遮罩圖案之幾何形狀。一旦在模擬與量測遮罩SEM輪廓之間達成最佳化,則將獲得最終反迴旋遮罩圖案。 接著,藉由執行一虛擬微影程序模擬獲得一虛擬晶圓。微影程序模擬器匯入反迴旋遮罩圖案且通過使用生產微影模型在晶圓佈局上產生經模擬之光阻影像。生產微影模型通常係一種集總程序模型,其包含針對遮罩製造及光阻開發兩者之程序效應。可藉由使用反迴旋遮罩圖案上之多邊形迴旋微影模型獲得虛擬晶圓圖案之光阻影像。 在一些實施例中,使用實體晶圓圖案及虛擬晶圓圖案執行一失效模式分析。失效模式分析包含判定是否在實體晶圓圖案及虛擬晶圓圖案兩者中皆存在一缺陷。一缺陷包含在實體晶圓圖案及虛擬晶圓圖案兩者中表示之CD及/或間距中之變動。若缺陷皆存在於實體晶圓圖案及虛擬晶圓圖案兩者中,則遮罩程序識別為缺陷之根本原因。然而,若缺陷不存在於實體晶圓圖案及虛擬晶圓圖案兩者中,則此確認遮罩程序並非缺陷之根本原因。 一圖案匹配分析儀及/或一微影程序分析儀可用作為失效模式分析之部分以比較實體晶圓圖案及虛擬晶圓圖案。例如,圖案匹配分析儀可比較存在於實體晶圓圖案及虛擬晶圓圖案中之特徵之臨界尺寸(CD)及/或間距以判定一缺陷是否皆存在於虛擬晶圓圖案及實體晶圓圖案兩者中。微影程序分析儀自真實遮罩輪廓圖案模擬經反迴旋設計圖案之虛擬晶圓圖案。由於其使用真實生產模型以進行模擬。若存在缺陷,則其指示此遮罩輪廓形狀可引發缺陷。因此,圖案匹配分析儀旨在能夠識別在經使用者界定之晶圓CD及/或間距準則之容限外之彼等圖案。此意謂此圖案匹配並非一圖案形狀匹配,而僅係一種特定圖案特徵。換言之,應更高效地實現此類型之圖案特徵識別方法。 在一些實施例中,圖案匹配分析儀可基於存在於原始設計圖案及反迴旋圖案之特徵之CD及/或間距計算品質指數。接著可使用品質指數以評估遮罩程序之品質。由於反迴旋圖案及原始IC設計圖案應具有類似圖案幾何形狀,故一圖案匹配分析儀更容易識別在反迴旋圖案與原始設計圖案之間共同之缺陷。 若一種圖案經界定為一缺陷,則其指示此圖案之CD或/及間距之一部分係在規格外。因此,通常針對彼等位置界定該等品質指數。例如,其可定義為CD及/或間距偏差百分比。 在本揭露之又一實施例中,設計圖案可經提供作為對虛擬遮罩程序模擬之一輸入以產生一金色遮罩輪廓樣本。此類型之金色遮罩形狀可協助界定一真實遮罩形狀之準則或限制。若存在一金色遮罩樣本,其可直接比較遮罩輪廓圖案與此金色遮罩樣本,且基於一遮罩形狀之一預定準則分類此真實遮罩形狀是否可引發缺陷。因而,此種遮罩形狀比較方法應為一高效方法。換言之,由於此僅需圖案比較或圖案匹配,故當與一更複雜之微影程序模擬比較時,此可為更高效方法。 根據本揭露之另一實施例,可使用另一虛擬遮罩程序模擬取代遮罩提取程序以產生一第二虛擬遮罩輪廓而非一實體遮罩輪廓。可期望進行此取代使得第二虛擬遮罩輪廓可與一虛擬遮罩輪廓比較以判定一虛擬遮罩程序模擬之品質。此外,在另一實施例中,可使用另一虛擬微影程序模擬取代實體微影程序以模擬另一虛擬晶圓圖案。此可有助於比較虛擬晶圓圖案以判定虛擬微影程序模擬之品質。 圖2B繪示沿虛線矩形B取得之圖2A之遮罩2的一放大視圖。如圖2B中所展示,兩個鄰近光罩按一距離d彼此分離,且關於程序控制監視(PCM)之一標記25列印於兩個經分離之光罩之間的一空間中。在一些實施例中,距離d小於1mm。關於設計圖案之資訊之一標記24列印於光罩內。在一實施例中,標記24可列印於兩個經分離之光罩之間的一空間中。在一些實施例中,兩個鄰近光罩可彼此接觸,且因此在兩個鄰近光罩之間不存在空間。標記24及標記25兩者皆可列印於光罩內。在一些實施例中,標記24之尺寸係約842μm x 80μm。在一些實施例中,標記25之尺寸係約2860μm x 60μm。 一切割環26圍繞各設計圖案21、22、23。切割環26係針對單粒化程序之一路徑。可藉由(例如)雷射、電漿或其他切割工具執行單粒化程序。在一實施例中,切割環之寬度係約20μm。如圖2B中所展示,按一距離將切割環26與光罩之邊緣隔開。在一實施例中,在切割環26與光罩之邊緣之間的距離係在約10μm至約500μm之一範圍內。 圖3繪示根據本揭露之一些實施例之一半導體裝置3。在一些實施例中,半導體裝置3係一三維積體電路(3D IC)。半導體裝置3包括:一第一晶片31;一第二晶片32;及貫穿基板通孔(TSV) 33。 第一晶片31係一非矩形晶片。在一些實施例中,第一晶片31可係一圓形晶片或一橢圓形晶片。第二晶片32係一矩形晶片。在第二晶片32上方堆疊第一晶片31且其等使用TSV 33電互連。 鑒於上文,本揭露之一較佳態樣係提供具有一最大容量使用之一光罩。根據本揭露之一些實施例,藉由使用六邊形光罩,一遮罩可容納更多圖案設計,其將繼而減小製造成本。此外,藉由互連具有不同形狀之兩或多個晶片,電路設計將更靈活,以形成一3D IC。 本揭露之一些實施例提供一種半導體結構,其包括:一非矩形晶粒區域;一切割環;及一光罩區域,其圍繞非矩形晶粒。切割環在矩形區域內且圍繞非矩形晶粒區域。光罩區域之邊緣之數目不等於4。 本揭露之一些實施例提供一種半導體晶圓,其包括:複數個非矩形晶粒區域及複數個光罩區域。各光罩區域圍繞對應非矩形晶粒區域。該等光罩區域為非矩形。 在本揭露之一些實施例中,提供一種形成一非矩形晶粒之方法。方法包含:量測非矩形晶粒之一面積及判定多邊形光罩區域之邊緣之數目,使得多邊形光罩區域之面積對非矩形晶粒之面積之一比率小於4/π。 前述概括若干實施例之特徵使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解,其可輕易使用本揭露作為用於設計或修改其他程序及結構之一基礎以實施相同目的及/或達成本文中引進之該等實施例之相同優點。熟習此項技術者亦應認識到此等等效結構並不脫離本發明的某些實施例之精神及範疇,且在不脫離本揭露之精神及範疇之情況下其等可在本文中作出各種更改、替換及改變。
1‧‧‧遮罩2‧‧‧遮罩3‧‧‧半導體裝置11-13‧‧‧設計圖案11a-13a‧‧‧光罩14‧‧‧標記15‧‧‧標記16‧‧‧切割環21-23‧‧‧設計圖案21a-23a‧‧‧光罩24‧‧‧標記25‧‧‧標記26‧‧‧切割環31‧‧‧第一晶片32‧‧‧第二晶片33‧‧‧貫穿基板通孔(TSV)
自以下詳細描述當結合隨附圖式閱讀時最佳理解本揭露之態樣。應注意,根據產業中之實踐,各種特徵未按比例繪製。事實上,為論述起見,各種特徵之尺寸可經任意增加或減小。 圖1A係根據一些實施例之一遮罩之一俯視圖。 圖1B係根據一些實施例之圖1A中所展示之光罩的一部分之一放大視圖。 圖2A係根據一些實施例之一遮罩之一俯視圖。 圖2B係根據一些實施例之圖1A中所展示之光罩之一部分之一放大視圖。 圖3繪示根據一些實施例之一半導體裝置。
1‧‧‧遮罩
11-13‧‧‧設計圖案
11a-13a‧‧‧光罩

Claims (10)

  1. 一種半導體結構,其包括:一非矩形晶粒區域;一光罩區域,其圍繞該非矩形晶粒區域;及一切割環,其在該光罩區域內且圍繞該非矩形晶粒區域,其中該光罩區域之邊緣數目不等於4。
  2. 如請求項1之半導體結構,其中該非矩形晶粒區域之形狀係圓形。
  3. 如請求項1之半導體結構,其中該光罩區域之該邊緣數目係6,且其中該光罩區域之各角度係120度。
  4. 如請求項1之半導體結構,其進一步包括該光罩區域內至少一標記。
  5. 如請求項1之半導體結構,其中該非矩形晶粒區域包括平面互補金屬氧化物半導體(CMOS)或FinFET。
  6. 如請求項1之半導體結構,其中該非矩形晶粒區域使用貫穿基板通孔(TSV)與另一半導體結構之一矩形晶粒區域垂直電連接。
  7. 一種半導體晶圓,其包括:複數個非矩形晶粒區域;及 複數個光罩區域,各光罩區域圍繞對應該非矩形晶粒區域,該複數個光罩區域係非矩形。
  8. 如請求項7之半導體晶圓,各非矩形晶粒區域之形狀係橢圓形。
  9. 如請求項8之半導體晶圓,其中各光罩區域係六邊形。
  10. 一種半導體晶圓,其包括:一非矩形晶粒區域;及一光罩區域,其圍繞該非矩形晶粒區域,其中該光罩區域與該非矩形晶粒區域之一比率小於4/π。
TW105134631A 2015-11-20 2016-10-26 非矩形晶粒之光罩 TWI701721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/947,787 2015-11-20
US14/947,787 US9548274B1 (en) 2015-11-20 2015-11-20 Reticle for non-rectangular die

Publications (2)

Publication Number Publication Date
TW201729261A TW201729261A (zh) 2017-08-16
TWI701721B true TWI701721B (zh) 2020-08-11

Family

ID=57749196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134631A TWI701721B (zh) 2015-11-20 2016-10-26 非矩形晶粒之光罩

Country Status (3)

Country Link
US (1) US9548274B1 (zh)
CN (1) CN106971983B (zh)
TW (1) TWI701721B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031343B2 (en) 2019-06-21 2021-06-08 International Business Machines Corporation Fins for enhanced die communication
CN113224136B (zh) * 2020-01-20 2025-08-01 珠海格力电器股份有限公司 Igbt芯片及其制造方法、制造igbt芯片时使用的掩膜版
US11658103B2 (en) * 2020-09-11 2023-05-23 Qualcomm Incorporated Capacitor interposer layer (CIL) chiplet design with conformal die edge pattern around bumps
CN113378507B (zh) * 2021-06-01 2023-12-05 中科晶源微电子技术(北京)有限公司 掩模数据切割方法和装置、设备及存储介质
KR20230033407A (ko) * 2021-09-01 2023-03-08 삼성전자주식회사 레티클 및 이를 이용한 반도체 소자의 패턴 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411324A (en) * 2002-12-20 2004-07-01 Taiwan Semiconductor Mfg Method and system of defect image classification
TW200746259A (en) * 2006-04-27 2007-12-16 Nikon Corp Measuring and/or inspecting method, measuring and/or inspecting apparatus, exposure method, device manufacturing method, and device manufacturing apparatus
US20120264276A1 (en) * 2011-04-14 2012-10-18 Harris Corporation Method of processing a wafer by using and reusing photolithographic masks
US20130108948A1 (en) * 2011-10-27 2013-05-02 Semiconductor Manufacturing International (Beijing) Corporation Mask, manufacturing method thereof and mask haze monitoring method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245025A (ja) * 1985-08-22 1987-02-27 Nec Corp 縮小投影露光装置
JP3516667B2 (ja) * 2001-08-27 2004-04-05 株式会社半導体先端テクノロジーズ マスク、半導体装置の製造方法および露光装置
JP4494221B2 (ja) * 2003-02-28 2010-06-30 富士通マイクロエレクトロニクス株式会社 フォトマスク及びその作製方法並びにパターン形成方法
KR20050033473A (ko) * 2003-10-06 2005-04-12 마츠시타 덴끼 산교 가부시키가이샤 포토마스크 및 패턴형성방법
WO2011020654A1 (en) * 2009-08-21 2011-02-24 Asml Netherlands B.V. Spectral purity filter, lithographic apparatus, and method for manufacturing a spectral purity filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411324A (en) * 2002-12-20 2004-07-01 Taiwan Semiconductor Mfg Method and system of defect image classification
TW200746259A (en) * 2006-04-27 2007-12-16 Nikon Corp Measuring and/or inspecting method, measuring and/or inspecting apparatus, exposure method, device manufacturing method, and device manufacturing apparatus
US20120264276A1 (en) * 2011-04-14 2012-10-18 Harris Corporation Method of processing a wafer by using and reusing photolithographic masks
US20130108948A1 (en) * 2011-10-27 2013-05-02 Semiconductor Manufacturing International (Beijing) Corporation Mask, manufacturing method thereof and mask haze monitoring method

Also Published As

Publication number Publication date
US9548274B1 (en) 2017-01-17
CN106971983B (zh) 2020-12-11
TW201729261A (zh) 2017-08-16
CN106971983A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI701721B (zh) 非矩形晶粒之光罩
TWI603143B (zh) 光學鄰近修正之執行方法
CN102027418B (zh) 通过opc模型空间中的局部化监视结构进行集成电路制造的实时监视的方法
US20140007024A1 (en) Pattern Recognition For Integrated Circuit Design
TWI512515B (zh) 半導體元件之影像圖案的優化方法
US9612526B2 (en) Photomask and method for fabricating integrated circuit
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
TWI493373B (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
CN111443570B (zh) 光掩模、半导体器件与光掩模的设计方法
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
CN106158679A (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
JP3708058B2 (ja) フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP2011233744A (ja) 露光方法および半導体デバイスの製造方法
JP5821490B2 (ja) 半導体装置の製造方法
CN107045259A (zh) 包含有监测图形的掩膜版以及监测方法
CN104570584A (zh) 一种缺口线端的opc修正方法
CN115087930B (zh) 多步骤过程检查方法
CN103488044A (zh) 光罩图案分析装置及光罩图案分析方法
TWI548932B (zh) 用於雙重曝光製程的光罩組暨使用該光罩組的方法
CN104570589B (zh) 掩模板及利用掩模板进行光刻和测量步进精度的方法
US8885949B2 (en) Pattern shape determining method, pattern shape verifying method, and pattern correcting method
CN101738849A (zh) 一种修正掩膜布局图形的方法
JP2010038944A (ja) フォトマスクの製造方法及びこのフォトマスクを用いた半導体デバイスの製造方法
JP6094630B2 (ja) 半導体装置