TWI701747B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI701747B TWI701747B TW107104967A TW107104967A TWI701747B TW I701747 B TWI701747 B TW I701747B TW 107104967 A TW107104967 A TW 107104967A TW 107104967 A TW107104967 A TW 107104967A TW I701747 B TWI701747 B TW I701747B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal pad
- semiconductor element
- semiconductor device
- pad
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 213
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 213
- 239000002184 metal Substances 0.000 claims abstract description 213
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 19
- 239000003292 glue Substances 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract 2
- 239000012790 adhesive layer Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 239000002140 antimony alloy Substances 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
半導體裝置包括載板、第一半導體元件、第二半導體元件及膠材。第一半導體元件包括一朝向載板之第一金屬墊。第二半導體元件沿一堆疊方向配置在第一半導體元件上方且包括基板及第二金屬墊。第二金屬墊朝向第一半導體元件，第二金屬墊沿堆疊方向位於第一半導體元件與基板之間。膠材包覆第一半導體元件。
Description
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種具有無焊線的堆疊式半導體裝置及其製造方法。
半導體裝置中為了電性連接二個半導體元件，通常採用焊線(bonding wire)連接二個半導體元件。但是，焊線會造成寄生電感及寄生電阻。這些寄生電感及寄生電阻並非電路設計時所預期的內容，因此這些半導體裝置內的寄生元件將會影響應用這些半導體裝置的操作情況，例如電流經過寄生電阻帶來的額外能量損耗將影響整體電路的操作效率，寄生電感在半導體裝置快速切換開關時造成電壓過衝（overshoot）現象使得半導體裝置承受額外的電壓進而影響半導體裝置的操作條件。因此使用焊線的半導體裝置並不適合在高頻下工作。
因此，本發明提出一種半導體裝置及其製造方法，可改善前述問題。
根據本發明之一實施例，提出一種半導體裝置。半導體裝置包括一載板、一第一半導體元件、一第二半導體元件及一膠材。第一半導體元件包括一朝向載板之第一金屬墊。第二半導體元件沿一堆疊方向配置在第一半導體元件上方且包括一基板及一第二金屬墊。第二金屬墊朝向第一半導體元件，第二金屬墊沿堆疊方向位於第一半導體元件與基板之間。膠材包覆第一半導體元件。
根據本發明之另一實施例，提出一種半導體裝置的製造方法。製造方法包括以下步驟。沿一堆疊方向，對接一第一半導體元件與一第二半導體元件，其中該第一半導體元件包括一第一金屬墊，第二半導體元件包括一基板及一第二金屬墊，第二金屬墊朝向該第一半導體元件，且第二金屬墊沿堆疊方向位於第一半導體元件與基板之間；配置第一半導體元件與第二半導體元件於一載板上；以及，形成一膠材包覆第一半導體元件。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
請參照第1A及1B圖，第1A圖繪示依照本發明一實施例之半導體裝置100的俯視圖(未繪示散熱件150)，而第1B圖繪示第1A圖之半導體裝置100沿線段1B-1B’的剖視圖。
半導體裝置100包括載板110、第一半導體元件120、第二半導體元件130、膠材140、散熱件150、第五金屬墊134及第六金屬墊135。
載板110具有相對的上表面110u與下表面110b且包括第一上接墊111、第二上接墊112、第三上接墊113、第一下接墊114、第二下接墊115、第三下接墊116及數個導電孔117。第一上接墊111、第二上接墊112、第三上接墊113位於上表面110u，而第一下接墊114、第二下接墊115、第三下接墊116位於下表面110b。各導電孔117從上表面110u延伸至下表面110b，並電性連接對應的上接墊與下接墊。
第一半導體元件120及第二半導體元件130可透過載板110的上接墊(第一上接墊111、第二上接墊112及第三上接墊113)、導電孔117及下接墊(第一下接墊114、第二下接墊115及第三下接墊116)電性連接於外部電子元件，如電路板。
第一半導體元件120包括一朝向載板110之第一金屬墊121以及一遠離載板110之第三金屬墊122。第二半導體元件130沿一堆疊方向P1配置在第一半導體元件120上方且包括基板131、半導體層132及第二金屬墊133。第二金屬墊133朝向第一半導體元件120，且第二金屬墊133沿堆疊方向P1位於第一半導體元件120與基板131之間。由於第一半導體元件120與第二半導體元件130以第三金屬墊122及第二金屬墊133電性連接，可避免焊線所產生的寄生電感的問題。如此，本發明實施例之半導體裝置100的寄生電感小，適於在高頻下工作。
此外，相較於透過焊線相連，透過金屬墊連接提供了更短的電傳輸路徑，讓電訊號更快速地傳輸在第一半導體元件120與第二半導體元件130之間。
如第1B圖所示，第二半導體元件130位於第一半導體元件120上方，因此即使第二半導體元件130的發熱高於第一半導體元件120，第二半導體元件130產生的熱可往上傳遞至散熱件150。散熱件150可以透過傳導、自然或強制對流與外界環境進行熱交換。
如第1B圖所示，散熱件150配置在第二半導體元件130上且位於第二半導體元件130上方。散熱件150較佳地具有優良的熱傳導性，使第二半導體元件130的熱可更快速地在散熱件150內傳遞，然後透過散熱件150逸散至外界環境。散熱件150例如是散熱鰭片。半導體裝置100更包括導熱膠155，其可配置在散熱件150與第二半導體元件130之間，以黏合散熱件150與第二半導體元件130。散熱件150包括載板151及至少一散熱片152，其中散熱片152連接於載板151。載板151透過導熱膠155黏合於第二半導體元件130上。在一實施例中，導熱膠155係選自鑽石材料(Diamond)、氮化鋁(AlN)、碳化矽(SiC)或其他具有高導熱係數之透明或半透明材料。
在一實施例中，第一半導體元件120例如是一電晶體(transistor)。第一半導體元件120可以是一低電壓金氧半場效電晶體(Low Voltage metal–oxide–semiconductor field-effect transistor； LV MOSFET)，例如一矽基底低電壓金氧半場效電晶體(Si-based LV MOSFET)。此外，第一半導體元件120 也可以是增強型金氧半場效電晶體(E-mode MOS)。 在一實施例中，第二半導體元件130是一高電子移動率晶體電晶體(High electron mobility transistor, HEMT)，例如是一氮化鎵基底高電子移動率晶體電晶體(GaN-based HEMT)，然本發明實施例不受此限。更具體而言，氮化鎵基底高電子移動率晶體電晶體(GaN-based HEMT)所包含的材料請參照第[00020]段之說明。此外，第二半導體元件130 也可以是空乏型高電子移動率晶體電晶體(D-mode HEMT)。
如第1B圖所示，第一半導體元件120包括第一金屬墊121、第三金屬墊122、第四金屬墊123及半導體層124，其中第一金屬墊121、第三金屬墊122及第四金屬墊123形成於半導體層124上。第一金屬墊121及第三金屬墊122位於半導體層124的一側，而第三金屬墊122位於半導體層124的相對另一側。如圖所示，第三金屬墊122與第二半導體元件130之第二金屬墊133對接，第四金屬墊123朝向載板110，並電性連接於載板110的第二上接墊112及第二下接墊115 。在一實施例中，第一金屬墊121的材料包括金、銅、銀或其組合。第三金屬墊122及第四金屬墊123的材料類似第一金屬墊121。半導體層124的材料包括矽。
第一金屬墊121可以是源極、汲極與閘極之一者，第三金屬墊122 可以是源極、汲極與閘極之另一者，而第四金屬墊123可以是源極、汲極與閘極之其它者。在本實施例中，第一金屬墊121、第三金屬墊122及第四金屬墊123分別以源極、汲極及閘極為例說明，然本發明實施例不以此為限。
如第1B圖所示，半導體裝置100包括第一黏合層160，其可黏合第三金屬墊122與第二金屬墊133。第一黏合層160具有導電性，因此可提供第三金屬墊122與第二金屬墊133之間的電性傳輸路徑。在一實施例中，第一黏合層160例如是矽樹脂。
如第1B圖所示，第二半導體元件130包括第七金屬墊136及第八金屬墊137。第七金屬墊136及第八金屬墊137位於第二半導體元件130的下表面130b。第五金屬墊134位於第七金屬墊136與載板110之間且電性連接第七金屬墊136與載板110。第六金屬墊135位於第八金屬墊137與載板110之間且電性連接第八金屬墊137與載板110。在一實施例中，前述基板131例如是藍寶石（sapphire）、氮化鎵、碳化矽（SiC）或矽晶圓切割而成，半導體層132的材料包括氮化鎵、氮化鋁鎵、氮化鋁或氮化銦鎵，而第二金屬墊133、第七金屬墊136及第八金屬墊137的材料包括金、銅、銀或其組合。
在本實施例中，第五金屬墊134及第六金屬墊135為焊球。相較於焊線，焊球所產生的寄生電感較低。如此，本發明實施例之半導體裝置100的寄生電感小，適於在高頻下工作。由於第五金屬墊134及第六金屬墊135直接連接第二半導體元件130與載板110，因此第二半導體元件130的熱也可經由第五金屬墊134及第六金屬墊135傳導至載板110，然後再透過載板110的上接墊、導電孔及下接墊傳導至半導體裝置100外。相較於銲線，焊球具有較大的截面積，因此可以在同樣時間內吸收並傳導更多由第一半導體元件120與第二半導體元件130所產生的熱量，並透過散熱件150與載板110將熱量與外界環境進行熱交換，達到提升散熱效率的效果。
此外，第二半導體元件130的第二金屬墊133、第七金屬墊136可與第八金屬墊137可以依照需求分別做為第二半導體元件130的源極、汲極與閘極使用。在本實施例中，第二金屬墊133、第七金屬墊136及第八金屬墊137分別以源極、閘極及汲極為例說明，然本發明實施例不受此限。
如第1B圖所示，第七金屬墊136與第一金屬墊121共同配置在載板110的第一上接墊111上，以透過第一上接墊111電性連接，並透過導電孔117電性連接於第一下接墊114。第四金屬墊123電性連接於第二上接墊112。第八金屬墊137電性連接於第三上接墊113。如此，第一半導體元件120及第二半導體元件130的訊號可透過此些上接墊，經由導電孔117及此些下接墊傳輸至半導體裝置100外部的電子元件，或外部訊號可透過此些下接墊、導電孔117及此些上接墊傳輸至半導體裝置100內部。
如第1B圖所示，半導體裝置100包括第二黏合層165及第三黏合層170。第二黏合層165可黏合第一金屬墊121與第一上接墊111，而第三黏合層170可黏合第四金屬墊123與第二上接墊112。第二黏合層165及第三黏合層170具有導電性。在一實施例中，第二黏合層165及第三黏合層170的材料例如是矽樹脂。
如第1A圖所示，第五金屬墊134與第六金屬墊135的連線大致平行於第二半導體元件130的對角線或大致分別鄰近二對角配置。如此，第二半導體元件130可透過第五金屬墊134及第六金屬墊135穩固地堆疊在載板110上。第五金屬墊134、第六金屬墊135與第二半導體元件130的第二金屬墊133的相對位置並不受第1A圖所限制，其可適當調整。
如第1B圖所示，膠材140形成於第一半導體元件120與第二半導體元件130之間，做為一填充至半導體裝置內的底膠(underfill)使用，以避免此些金屬墊受到環境的傷害，如氧化等。如圖所示，膠材140包覆第一半導體元件120、第五金屬墊134、第六金屬墊135、第二半導體元件130的第二金屬墊133、第七金屬墊136及第八金屬墊137以及載板110的第一上接墊111、第二上接墊112及第三上接墊113。
請參照第1C圖，其繪示第1A圖之半導體裝置100的等效電路圖。第1B圖之第二金屬墊133、第七金屬墊136及第八金屬墊137分別做為第二半導體元件130的源極S1、閘極G1及汲極D1，第1B圖之第一金屬墊121、第四金屬墊123及第三金屬墊122分別做為第一半導體元件120的源極S2、閘極G2及汲極D2，而第1B圖之第一下接墊114、第二下接墊115閘極及第三下接墊116分別是整體電路的源極S、閘極G及汲極S。
請參照第2圖，其繪示依照本發明另一實施例之半導體裝置200的剖視圖。半導體裝置200包括載板110、第一半導體元件120、第二半導體元件130、膠材140、散熱件250、第五金屬墊134及第六金屬墊135。半導體裝置200與半導體裝置100相比，半導體裝置200的散熱件250為蓋體，其可完全覆蓋住第一半導體元件120、第二半導體元件130及膠材140，其中膠材140可覆蓋散熱件250中未與第二半導體元件130接觸的壁面250s的全部。在另一實施例中，膠材140可只接觸壁面250s的一部分。此外，散熱件250例如是金屬蓋。
請參照第3A~3F圖，其繪示第1A圖之半導體裝置100的製造過程圖。
如第3A圖所示，提供第一半導體元件120及第二半導體元件130。第一半導體元件120包括第一金屬墊121、第三金屬墊122、第四金屬墊123及半導體層124，其中第三金屬墊122與第四金屬墊123位於半導體層124的同一側，而第三金屬墊122位於半導體層124的相對另一側。第二半導體元件130包括第二金屬墊133、第七金屬墊136及第八金屬墊137，其中第二金屬墊133、第七金屬墊136及第八金屬墊137皆位於第二半導體元件130的同一側。第五金屬墊134及第六金屬墊135係採用塗佈方式形成於第二半導體元件130之上，如印刷。第五金屬墊134及第六金屬墊135的材質例如是錫銻合金。第五金屬墊134及第六金屬墊135可以在第二半導體元件130形成後，再採用塗佈技術分別形成在第二半導體元件130的第七金屬墊136及第八金屬墊137上。
然後，沿堆疊方向P1對接第一半導體元件120的第三金屬墊122與第二半導體元件130的第二金屬墊133。如圖所示，在對接步驟中，第二半導體元件130位於第一半導體元件120下方，使較小面積(俯視面積)的第一半導體元件120往下配置在較大面積(俯視面積)的第二半導體元件130，可提升對接的成功率。
然後，如第3B1及3B2圖所示，其中第3B2圖繪示第3B1圖之結構沿方向3B2-3B2’的剖視圖。堆疊後，第二半導體元件130的第二金屬墊133朝向第一半導體元件120，且第二金屬墊133沿堆疊方向P1位於第一半導體元件120與第三金屬墊122之間。如圖所示，第二金屬墊133與第三金屬墊122可透過第一黏合層160黏合。
如第3C圖所示，採用例如是回焊製程，加熱堆疊後的第一半導體元件120與第二半導體元件130。加熱後，第五金屬墊134及第六金屬墊135轉變成高溫流動態並凝聚成球狀。在冷卻後，高溫流動態的第五金屬墊134及第六金屬墊135固化。呈球狀的第五金屬墊134及第六金屬墊135的高度增高，且其頂點高度位置大致與第一半導體元件120的第一金屬墊121及第四金屬墊123等高或高第一金屬墊121及第四金屬墊123，如此可避免將第二半導體元件130堆疊在載板上（例如後續步驟中將第二半導體元件130堆疊在載板110上）時，第一半導體元件120與載板110影響接合，且可確保第五金屬墊134及第六金屬墊135能夠確實與載板110接觸。在一實施例中，第五金屬墊134及第六金屬墊135的頂點高度略低於第一金屬墊121及第四金屬墊123，並在半導體元件120、130與載板110接合的步驟時加入銲錫等導電材料於第五金屬墊134及第六金屬墊135及載板110之間，以確保載板110與第二半導體元件130及第一半導體元件120之間的電性連接。
此外，加熱後，第一黏合層160轉變成高溫流動態，以黏結第三金屬墊122與第二金屬墊133。高溫流動態的第一黏合層160冷卻後固化，以緊密結合第三金屬墊122與第二金屬墊133。
然後，如第3D圖所示，翻轉堆疊後的第一半導體元件120與第二半導體元件130，使第五金屬墊134、第六金屬墊135、第一金屬墊121及第四金屬墊123朝下，以便於後續步驟的載板110對接。翻轉方式可左右翻轉，或前後翻轉。只要可讓第五金屬墊134、第六金屬墊135、第一金屬墊121及第四金屬墊123朝下的方式即可，本發明實施例不限定翻轉方式。
然後，如第3E圖所示，配置第3D圖的結構於載板110上。由於第五金屬墊134、第六金屬墊135、第一金屬墊121及第四金屬墊123朝下，因此第五金屬墊134、第六金屬墊135、第一金屬墊121及第四金屬墊123分別於載板110朝上的第一上接墊111、第三上接墊113、第一上接墊111及第二上接墊112對接。
如第3E圖所示，第一金屬墊121與第一上接墊111可透過第二黏合層165黏合，而第四金屬墊123與第二上接墊112可透過第三黏合層170黏合。第二黏合層165及第三黏合層170具有導電性。
然後，透過回焊等加熱方式，加熱第一半導體元件120、第二半導體元件130及載板110，使第五金屬墊134與第一上接墊111、第一金屬墊121與第一上接墊111、第四金屬墊123與第二上接墊112且第六金屬墊135與第三上接墊113緊密結合。
如第3F圖所示，可用點膠的方式形成膠材140於第一半導體元件120與第二半導體元件130之間。膠材140包覆第一半導體元件120、第五金屬墊134、第六金屬墊135、第二半導體元件130的第二金屬墊133以及載板110的第一上接墊111、第二上接墊112及第三上接墊113。
然後，配置如第1B圖所示之散熱件150於第二半導體元件130上，以完成如第1B圖所示之半導體裝置100。
第2圖之半導體裝置200的製造流程是在第3E圖之步驟後，配置如第2圖所示之散熱件250在載板110上且覆蓋第一半導體元件120與第二半導體元件130。然後，採用點膠的方式形成膠材140填滿散熱件250的內部空間。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧半導體裝置110‧‧‧載板110b、130b‧‧‧下表面110u‧‧‧上表面111‧‧‧第一上接墊112‧‧‧第二上接墊113‧‧‧第三上接墊114‧‧‧第一下接墊115‧‧‧第二下接墊116‧‧‧第三下接墊117‧‧‧導電孔120‧‧‧第一半導體元件121‧‧‧第一金屬墊122‧‧‧第三金屬墊123‧‧‧第四金屬墊124、132‧‧‧半導體層130‧‧‧第二半導體元件131‧‧‧基板133‧‧‧第二金屬墊134‧‧‧第五金屬墊135‧‧‧第六金屬墊136‧‧‧第七金屬墊137‧‧‧第八金屬墊140‧‧‧膠材150、250‧‧‧散熱件151‧‧‧載板152‧‧‧散熱片155‧‧‧導熱膠160‧‧‧第一黏合層165‧‧‧第二黏合層170‧‧‧第三黏合層250s‧‧‧壁面D、D1、D2‧‧‧汲極G、G1、G2‧‧‧閘極S、S1、S2‧‧‧源極P1‧‧‧堆疊方向1B-1B'‧‧‧線段
第1A圖繪示依照本發明一實施例之半導體裝置的俯視圖(未繪示散熱件)。 第1B圖繪示第1A圖之半導體裝置沿方向1B-1B’的剖視圖。 第1C圖繪示第1A圖之半導體裝置的等效電路圖。 第2圖繪示依照本發明另一實施例之半導體裝置的剖視圖。 第3A~3F圖繪示第1A圖之半導體裝置的製造過程圖。
100‧‧‧半導體裝置
110‧‧‧載板
110b、130b‧‧‧下表面
110u‧‧‧上表面
111‧‧‧第一上接墊
112‧‧‧第二上接墊
113‧‧‧第三上接墊
114‧‧‧第一下接墊
115‧‧‧第二下接墊
116‧‧‧第三下接墊
117‧‧‧導電孔
120‧‧‧第一半導體元件
121‧‧‧第一金屬墊
122‧‧‧第三金屬墊
123‧‧‧第四金屬墊
130‧‧‧第二半導體元件
131‧‧‧基板
132‧‧‧半導體層
133‧‧‧第二金屬墊
134‧‧‧第五金屬墊
135‧‧‧第六金屬墊
140‧‧‧膠材
150‧‧‧散熱件
155‧‧‧導熱膠
160‧‧‧第一黏合層
165‧‧‧二黏合層
170‧‧‧第三黏合層
P1‧‧‧堆疊方向
Claims (10)
- 一種半導體裝置，包括：一載板；一第一半導體元件，包括一第一金屬墊與一第三金屬墊，該第一金屬墊朝向該載板；一第二半導體元件，沿一堆疊方向配置在該第一半導體元件上方且包括一基板及一第二金屬墊，該第二金屬墊朝向該第一半導體元件，該第二金屬墊沿該堆疊方向位於該第一半導體元件與該基板之間；以及一膠材，包覆該第一半導體元件，其中，該第二金屬墊與該第三金屬墊對接。
- 如申請專利範圍第1項所述之半導體元件，其中該膠材與該第二金屬墊直接接觸。
- 如申請專利範圍第1項所述之半導體元件，其中該第一半導體元件更包括一第四金屬墊，該第四金屬墊與該第一金屬墊位於該第一半導體元件的同一側且朝向並電性連接於該載板。
- 如申請專利範圍第1項所述之半導體元件，更包括一第五金屬墊，該第五金屬墊連接該第二半導體元件的下表面與該載板。
- 如申請專利範圍第1項所述之半導體元件，更包括： 一散熱件，配置於該第一半導體元件上。
- 一種半導體裝置的製造方法，包括：沿一堆疊方向，對接一第一半導體元件與一第二半導體元件，其中該第一半導體元件包括一第一金屬墊與一第三金屬墊，該第二半導體元件包括一基板及一第二金屬墊，該第二金屬墊朝向該第一半導體元件，且該第二金屬墊沿該堆疊方向位於該第一半導體元件與該基板之間；配置對接後的該第一半導體元件與該第二半導體元件於一載板上；以及形成一膠材包覆該第一半導體元件，其中，該第二金屬墊與該第三金屬墊對接。
- 如申請專利範圍第6項所述之製造方法，其中在沿該堆疊方向對接該第一半導體元件與該第二半導體元件之步驟中，該第二半導體元件位於該第一半導體元件下方。
- 如申請專利範圍第6項所述之製造方法，其中該膠材與該第二金屬墊直接接觸。
- 如申請專利範圍第6項所述之製造方法，其中該第一半導體元件更包括一第四金屬墊與該第一金屬墊位於該第一半導體元件的同一側。
- 如申請專利範圍第6項所述之製造方法，其中更包括一第五金屬墊，該第五金屬墊係以塗佈方式形成，並在對接該第一半導體元件與該第二半導體元件之步驟後加熱該第五金屬墊。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107104967A TWI701747B (zh) | 2018-02-12 | 2018-02-12 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107104967A TWI701747B (zh) | 2018-02-12 | 2018-02-12 | 半導體裝置及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201935579A TW201935579A (zh) | 2019-09-01 |
| TWI701747B true TWI701747B (zh) | 2020-08-11 |
Family
ID=68618508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107104967A TWI701747B (zh) | 2018-02-12 | 2018-02-12 | 半導體裝置及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI701747B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130175705A1 (en) * | 2012-01-11 | 2013-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress Compensation Layer for 3D Packaging |
| CN106486383A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 封装结构及其制造方法 |
| TW201719834A (zh) * | 2015-09-16 | 2017-06-01 | 聯發科技股份有限公司 | 半導體封裝 |
-
2018
- 2018-02-12 TW TW107104967A patent/TWI701747B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130175705A1 (en) * | 2012-01-11 | 2013-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress Compensation Layer for 3D Packaging |
| CN106486383A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 封装结构及其制造方法 |
| TW201719834A (zh) * | 2015-09-16 | 2017-06-01 | 聯發科技股份有限公司 | 半導體封裝 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201935579A (zh) | 2019-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI485817B (zh) | 微電子封裝及其散熱方法 | |
| JP3868777B2 (ja) | 半導体装置 | |
| TW502406B (en) | Ultra-thin package having stacked die | |
| CN109637983B (zh) | 芯片封装 | |
| JP5558714B2 (ja) | 半導体パッケージ | |
| CN112151476A (zh) | 半导体器件组件 | |
| TW415053B (en) | Semiconductor device and method for manufacturing same | |
| JPH04293259A (ja) | 半導体装置およびその製造方法 | |
| TWI309549B (en) | Printed circuit board with improved thermal dissipating structure and electronic device with the same | |
| TWI660471B (zh) | 晶片封裝 | |
| CN110634812A (zh) | 具有夹互连和双侧冷却的半导体器件封装 | |
| TWI727861B (zh) | 晶片封裝結構及其製造方法 | |
| TWI871506B (zh) | 具有整體熱散播器之電子封裝 | |
| CN111834238A (zh) | 一种采用凸块与倒装的大功率半导体器件封装方法 | |
| JP2004221381A (ja) | 半導体装置 | |
| TWI306381B (en) | Printed circuit board with improved thermal dissipating structure and electronic device with the same | |
| CN105938823A (zh) | 半导体装置 | |
| TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
| TWI701747B (zh) | 半導體裝置及其製造方法 | |
| WO2021079913A1 (ja) | 半導体装置 | |
| CN108496248A (zh) | 具有改进的热阻的电子芯片器件和相关制造工艺 | |
| CN112786456B (zh) | 半导体封装件以及相关方法 | |
| CN115360151A (zh) | 封装结构及应用该封装结构的功率模块 | |
| CN111244061B (zh) | 氮化镓设备的封装结构 | |
| TWI282159B (en) | Thermally enhanced thin flip-chip package |