TWI700892B - 電壓同步控制電路及包含其之電壓讀取控制系統 - Google Patents

Abstract

本發明係揭露一種電壓同步控制電路，包含讀取起始脈衝偵測模組、第一位元組讀取完成脈衝偵測模組、第二位元組讀取完成脈衝偵測模組、讀取訊號運算模組、旗標模組及更新控制模組。讀取起始脈衝偵測模組產生第一輸出訊號。第一位元組讀取完成脈衝偵測模組產生第一位元組讀取完成旗標訊號。第二位元組讀取完成脈衝偵測模組產生第二位元組讀取完成旗標訊號。讀取訊號運算模組產生讀取起始脈衝訊號及讀取完成旗標訊號。旗標模組產生保留旗標訊號。更新控制模組產生第三輸出訊號及第四輸出訊號。

Description

電壓同步控制電路及包含其之電壓讀取控制系統

本發明是有關於一種控制電路及包含其之控制系統，特別是有關於一種電壓同步控制電路及包含其之電壓讀取控制系統。

在過去各種電子裝置的溝通或連接都需要依照相對應的傳輸線，且在充電或供電上，也需要相對應的線材，所以隨著時間的累積，科技的進步，線材以及供電配件會不斷地更新以及淘汰，造成資源的浪費以及環保的問題，而USB-IF協會推出了一個將資料傳輸以及電力傳輸合為一體的規範，就是USB Type-C規格以及USB Power Delivery規範。為了符合這兩項技術的規格，相對應的硬體規格也產生出來了，此類產品又分為兩類USB-PD Controllers和TCPC。

以TCPC(Type-C Port Controller)基礎實現含有USB Type-C及USB PD規格的系統上，會含有TCPM(Type-C Port Manager)和TCPC(Type-C Port Controller)兩個區塊，以及TCPCI(Type-C Port Controller Interface)介面。TCPM在系統上屬於Master，PD中屬於應用層，用來判斷PD的資訊及處理所接收到的資訊；TCPC在系統上屬於Slave，PD中屬於實體層，用來傳接PD資料的物理訊號，但除了PD資料的處理，還會控制或判斷Type-C實體端口上的訊號。而TCPCI是使用I2C protocol，來當作兩者之間的橋樑，I2C protocol具有可掛載多個Device的優點。

TCPC的硬體規格上會有許多暫存器，有分為狀態、控制、封包傳遞、VBUS電壓等暫存器類別，例如：POWER_STATUS、POWER_CONTROL、TRAMSMIT_BUFFER、RECEIVE_BUFFER、VBUS_VOLTAGE…等，暫存器是透過I2C Protocol做讀取寫入的動作。在TCPC系統應用上，TCPM與TCPC透過I2C做溝通，每次資料的溝通都是一方傳送8位元的資料後，另一方會回傳一個ACK代表傳輸成功，若回傳NACK代表失敗。

VBUS_VOLTAGE的數值代表著Type-C的VBUS電壓大小，這個類比電壓會透過ADC電路轉成數位數值10位元的數值。但因為TCPC硬體的暫存器寬度為8位元，所以整筆資料會分別存放於兩個暫存器，在此將它們分別命名為VBUS_VOL_HBYTE_REG及VBUS_VOL_LBYTE_REG，前面2個位元存放於VBUS_VOL_HBYTE_REG，後面8個位元存放於VBUS_VOL_LBYTE_REG，且隨著VBUS電壓的變化，會更新這兩個暫存器的值。所以當TCPM要讀取VBUS_VOLTAGE資料時，會先讀取VBUS_VOL_LBYTE_REG，後讀取VBUS_VOL_HBYTE_REG，當讀取前面一個暫存器時，後面的暫存器有機會因為VBUS電壓的變化而改變，使得讀取到的數值與理想的數值不同步，使得讀取的資料會有極大的誤差，造成系統的錯誤。

有鑑於上述習知之問題，本發明的目的在於提供一種電壓同步控制電路及包含其之電壓讀取控制系統，用以解決習知技術中所面臨之問題。

上述目的，本發明係揭露一種電壓同步控制電路，包含讀取起始脈衝偵測模組、第一位元組讀取完成脈衝偵測模組、第二位元組讀取完成脈衝偵測模組、讀取訊號運算模組、旗標模組及更新控制模組。讀取起始脈衝偵測模組接收第一位元組讀取起始脈衝訊號及第二位元組讀取起始脈衝訊號，並且據以產生第一輸出訊號。第一位元組讀取完成脈衝偵測模組接收第一位元組讀 取完成脈衝訊號，並且據以產生第一位元組讀取完成旗標訊號。第二位元組讀取完成脈衝偵測模組接收第二位元組讀取完成脈衝訊號，並且據以產生第二位元組讀取完成旗標訊號。讀取訊號運算模組連接讀取起始脈衝偵測模組、第一位元組讀取完成脈衝偵測模組及第二位元組讀取完成脈衝偵測模組，且接收第一輸出訊號、第一位元組讀取完成旗標訊號、第二位元組讀取完成旗標訊號及第一讀取時限訊號，並且據以產生讀取起始脈衝訊號及讀取完成旗標訊號。旗標模組連接讀取訊號運算模組，且接收讀取起始脈衝訊號及讀取完成旗標訊號，並且據以產生保留旗標訊號。更新控制模組連接旗標模組，且接收保留旗標訊號、量測結果訊號、量測完成脈衝訊號、第三輸入訊號及第四輸入訊號，並且產生第三輸出訊號及第四輸出訊號。

較佳地，讀取起始脈衝偵測模組包含第一或閘，接收第一位元組讀取起始脈衝訊號，以及接收第二位元組讀取起始脈衝訊號，並且據以產生第一輸出訊號。

較佳地，第一位元組讀取完成脈衝偵測模組包含第一多工器、第二多工器及第一正反器。第一多工器之輸入端接收第一高電位，另一第一多工器之輸入端接收第一位元組讀取完成旗標訊號，以及第一選擇輸入端接收第一位元組讀取完成脈衝訊號，並且據以產生第一多工器輸出訊號。第二多工器連接第一多工器，第二多工器之輸入端接收第二低電位，另一第二多工器之輸入端接收第一多工器輸出訊號，讀取訊號運算模組依據讀取起始脈衝訊號及第一讀取時限訊號產生第二輸出訊號，第二選擇輸入端接收第二輸出訊號，並且據以產生第二多工器輸出訊號。第一正反器連接第二多工器，且第一正反器接收第二多工器輸出訊號，並且據以產生第一位元組讀取完成旗標訊號。

較佳地，第二位元組讀取完成脈衝偵測模組包含第三多工器、第四多工器及第二正反器。第三多工器之輸入端接收第三高電位，另一第三多工 器之輸入端接收第二位元組讀取完成旗標訊號，以及第三選擇輸入端接收第二位元組讀取完成脈衝訊號，並且據以產生第三多工器輸出訊號。第四多工器連接第三多工器，第四多工器之輸入端接收第四低電位，另一第四多工器之輸入端接收第三多工器輸出訊號，讀取訊號運算模組依據讀取起始脈衝訊號及第一讀取時限訊號產生第二輸出訊號，第四選擇輸入端接收第二輸出訊號，並且據以產生第四多工器輸出訊號。第二正反器連接第四多工器，第二正反器接收第四多工器輸出訊號，並且據以產生第二位元組讀取完成旗標訊號。

較佳地，讀取訊號運算模組包含第一互斥反或閘、第一及閘、第二或閘及第二及閘。第一互斥反或閘之輸入端接收第一位元組讀取完成旗標訊號，另一第一互斥反或閘之輸入端接收第二位元組讀取完成旗標訊號，並且據以產生第一互斥反或閘輸出訊號。第一及閘連接第一互斥反或閘，第一及閘之輸入端接收第一輸出訊號，另一第一及閘之輸入端接收第一互斥反或閘輸出訊號，並且據以產生讀取起始脈衝訊號。第二或閘連接第一及閘，第二或閘之輸入端接收第一讀取時限訊號，另一第二或閘之輸入端接收讀取起始脈衝訊號，並且據以產生第二輸出訊號。第二及閘，其第二及閘之輸入端接收第一位元組讀取完成旗標訊號，另一第二及閘之輸入端接收第二位元讀取完成旗標訊號，並且據以產生讀取完成旗標訊號。

較佳地，旗標模組包含第五多工器、第六多工器、第三正反器、第一時限計數器及第三或閘。第五多工器之輸入端接收第五高電位，另一第五多工器之輸入端接收保留旗標訊號，以及第五選擇輸入端接收讀取起始脈衝訊號，並且據以產生第五多工器輸出訊號。第六多工器連接第五多工器，第六多工器之輸入端接收第六低電位，另一第六多工器之輸入端接收第五多工器輸出訊號，以及第六選擇輸入端接收第五輸出訊號，並且據以產生第六多工器輸出訊號。第三正反器連接第六多工器，第三正反器接收第六多工器輸出訊號，並 且據以產生保留旗標訊號。第一時限計數器連接第三正反器，第一時限計數器接收保留旗標訊號，並且據以產生第二讀取時限訊號。第三或閘連接第一時限計數器及第六多工器，第三或閘之輸入端接收第二讀取時限訊號，另一第三或閘之輸入端接收讀取完成旗標訊號，並且據以產生第五輸出訊號。

較佳地，更新控制模組包含第一蘊含非閘、第七多工器及第八多工器。第一蘊含非閘接之輸入端接收量測完成脈衝訊號，另一第一蘊含非閘接之輸入端接收保留旗標訊號，並且據以產生更新脈衝訊號。第七多工器連接第一蘊含非閘，第七多工器之輸入端接收量測結果訊號，另一第七多工器之輸入端接收第三輸入訊號，以及第七選擇輸入端接收更新脈衝訊號，並且據以產生第三輸出訊號。以及第八多工器連接第一蘊含非閘，第八多工器之輸入端接收量測結果訊號，另一第八多工器之輸入端接收第四輸入訊號，以及第八選擇輸入端接收更新脈衝訊號，並且據以產生第四輸出訊號。

較佳地，本發明也提供一種電壓讀取控制系統，其包含電壓同步控制器、資料解析與傳輸模組、控制器模組、暫存器模組、組態邏輯模組及實體層與應用層模組。其中電壓同步控制器，具有以上提及之電壓同步控制電路，且接收第一位元組讀取起始脈衝訊號、第一位元組讀取完成脈衝訊號、第二位元組讀取起始脈衝訊號、第二位元組讀取完成脈衝訊號、量測結果訊號及量測完成脈衝訊號，並且據以產生第三輸出訊號及第四輸出訊號。資料解析與傳輸模組連接電壓同步控制器，接收至少外部資料需求訊號，據以產生第一位元組讀取起始脈衝訊號、第一位元組讀取完成脈衝訊號、第二位元組讀取起始脈衝訊號及第二位元組讀取完成脈衝訊號。控制器模組連接電壓同步控制器，接收外部類比訊號，且據以產生量測結果訊號及量測完成脈衝訊號。暫存器模組連接電壓同步控制器、資料解析與傳輸模組及控制器模組，且接收第三輸出訊號及第四輸出訊號，暫存器模組儲存第一位元組資料及第二位元組資料，並且據 以產生第三輸入訊號及第四輸入訊號。組態邏輯模組連接暫存器模組，且實現使用者命令或偵測外部連結狀態。實體層與應用層模組連接暫存器模組。

較佳地，暫存器模組之第一位元組資料產生第三輸入訊號。

較佳地，暫存器模組之第二位元組資料產生第四輸入訊號。

承上所述，本發明之電壓同步控制電路及包含其之電壓讀取控制系統具有以下優點：

1.當電壓同步控制器接收到讀取暫存器模組之第一位元組資料時，利用電壓同步控制電路之旗標模組產生保留旗標訊號，且保留旗標訊號之狀態為high狀態，避免第二位元組資料被量測結果訊號更新其資料狀態。

2.利用電壓同步控制電路之旗標模組內之第一時限計數器，當保留旗標訊號之狀態保持high狀態超過一定時間間隔後，強制將保留旗標訊號之狀態強迫更改成low狀態，讓量測結果訊號可以更新暫存器模組之第一位元組及第二位元組之資料狀態，避免系統之問題。

3.利用電壓同步控制電路，暫存器模組之實際值與理想值不會有不同步之問題發生。

1:第一或閘

1_1:第一位元組讀取起始脈衝訊號

1_2:第二位元組讀取起始脈衝訊號

2:第一多工器

2_1:第一位元組讀取完成脈衝訊號

3:第二多工器

4:第一正反器

5:第三多工器

6:第四多工器

7:第二正反器

8:第一互斥反或閘

9:第一及閘

9_1:讀取起始脈衝訊號

10:第二或閘

10_1:第一讀取時限訊號

11:第二及閘

11_1:讀取完成旗標訊號

12:第五多工器

13:第六多工器

14:第三正反器

15:第一時限計數器

16:第三或閘

17:第一蘊含非閘

18:第七多工器

18_1:量測結果訊號

19:第八多工器

19_1:量測結果訊號

100:讀取起始脈衝偵測模組

101:第一位元組讀取完成脈衝偵測模組

102:第二位元組讀取完成脈衝偵測模組

103:讀取訊號運算模組

104:旗標模組

105:更新控制模組

106:電壓同步控制器

107:資料解析與傳輸模組

108:控制器模組

109:暫存器模組

110:組態邏輯模組

111:實體層與應用層模組

200:電壓同步控制電路

300:電壓讀取控制系統

第1圖係為本發明之電壓同步控制電路之方塊圖。

第2圖係為本發明之電壓同步控制電路之第一電路圖。

第3圖係為本發明之電壓同步控制電路之第二電路圖。

第4圖係為本發明之電壓讀取控制系統之方塊圖。

為利瞭解本發明之特徵、內容與優點及其所能達成之功效，茲將本發明配合圖式，並以實施例之表達形式詳細說明如下，而其中所使用之圖式， 其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的申請權利範圍。

本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明或可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本發明更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。

請參閱第1圖，其係為本發明之電壓同步控制電路200之方塊圖。如圖所示，其以功能劃分本發明之電壓同步控制電路200，且進一步分成六個模組，下述將描述各模組間的連接關係及訊號的輸入與輸出。本發明之同步控制電路包含讀取起始脈衝偵測模組100、第一位元組讀取完成脈衝偵測模組101、第二位元組讀取完成脈衝偵測模組102、讀取訊號運算模組103、旗標模組104及更新控制模組105。其第一位元組對應VBUS_VOLTAGE之低位元組，第二位元組對應VBUS_VOLTAGE之高位元組，讀取起始脈衝偵測模組100接收第一位元組讀取起始脈衝訊號及第二位元組讀取起始脈衝訊號，並且藉由其內部邏輯元件產生第一輸出訊號，其第一輸出訊號對應的訊息為判斷暫存器模組內之第一位元組資料或第二位元組資料之任一資料是否正在讀取，若其任一資料正在讀取，則第一輸出訊號為high狀態(高位準狀態)，否則為low狀態(低位準狀態)。第一位元組讀取完成脈衝偵測模組101接收第一位元組讀取完成脈衝訊號，並且據以產生第一位元組讀取完成旗標訊號，其對應的訊息為，若是第一位元組讀取完成脈衝偵測模組接收到狀態為high(高位準)的第一位元讀取完成脈衝訊號，代表低位元組資料已被讀出，藉由其內部邏輯元件運算，則得到狀態為high之第一位元組讀取完成旗標訊號，否則得到狀態為low(低位準)之第一位元組讀取完成 旗標訊號。第二位元組讀取完成脈衝偵測模組102接收第二位元組讀取完成脈衝訊號，並且據以產生第二位元組讀取完成旗標訊號，其對應的訊息為，若是第二位元組讀取完成脈衝偵測模組接收到狀態為high的第二位元讀取完成脈衝訊號，代表高位元組資料已被讀出，藉由其內部邏輯元件運算，則得到狀態為high之第二位元組讀取完成旗標訊號，否則得到狀態為low之第二位元組讀取完成旗標訊號。讀取訊號運算模組103連接讀取起始脈衝偵測模組100、第一位元組讀取完成脈衝偵測模組101及第二位元組讀取完成脈衝偵測模組102，且接收第一輸出訊號、第一位元組讀取完成旗標訊號、第二位元組讀取完成旗標訊號及第一讀取時限訊號，並且據以產生讀取起始脈衝訊號及讀取完成旗標訊號，其對應的訊息為，若是低位元組資料及高位元組資料皆被讀出，藉由內部邏輯元件運算，則得到狀態為high之讀取完成旗標訊號，代表VBUS_VOLTAGE已被完整讀出，否則得到狀態為low之讀取完成旗標訊號。利用第一輸出訊號、第一位元組讀取完成旗標訊號及第二位元組讀取完成旗標訊號，藉由內部邏輯元件運算還能得到另一個訊息，若是低位元組資料與高位元組資料皆被完整讀出或皆未被完整讀出，且第一輸出訊號之狀態代表低位元組資料或高位元組資料之中至少有一資料正在進行讀取動作，則得到狀態為high之讀取起始脈衝訊號，否則得到狀態為low之讀取起始脈衝訊號。旗標模組104連接讀取訊號運算模組103，且接收讀取起始脈衝訊號及讀取完成旗標訊號，並且據以產生保留旗標訊號，其對應的訊息為，若讀取起始脈衝訊號之狀態為high，且讀取完成旗標訊號之狀態為low時，則得到狀態為high之保留旗標訊號，否則得到狀態為low之保留旗標訊號，但是當保留旗標訊號維持high之狀態超過一定時間間隔，內部之邏輯元件將使其訊號改變為low狀態。更新控制模組105連接旗標模組104，且接收保留旗標訊號、量測結果訊號、量測完成脈衝訊號、第三輸入訊號及第四輸入訊號，並且產生第三輸出訊號及第四輸出訊號，其對應的訊息為，若保留旗標訊號之狀 態為high，則不論量測結果訊號及量測完成脈衝訊號為何，得到狀態為low之第三輸出訊號及第四輸出訊號，代表低位元組資料及高位元組資料皆不會被量測結果訊號寫入。

請參閱第2圖，其係為電壓同步控制電路200之第一電路圖。如圖所示，讀取起始脈衝偵測模組100內具有邏輯元件第一或閘1，其兩個輸入端其中之一個輸入端接收第一位元組讀取起始脈衝訊號1_1，另一個輸入端接收第二位元組讀取起始脈衝訊號1_2，藉由第一或閘1之運算特性，若是第一位元組讀取起始脈衝訊號1_1或第二位元組讀取起始脈衝訊號1_2之中，至少有一個之狀態為high，則輸出狀態為high之第一輸出訊號，代表低位元組資料或高位元組資料至少有一個正在讀取。

續請參閱第2圖，第一位元組讀取完成脈衝偵測模組101內，具有以下邏輯元件，第一多工器2、連接第一多工器之第二多工器3及連接第二多工器之第一正反器4。下文提到之多工器，皆為二個輸入端搭配一個選擇輸入端之邏輯元件，第一多工器2其中一個輸入端固定接收高電位(high狀態)，另一個輸入端接收第一正反器4輸出訊號，第一選擇輸入端則接收第一位元組讀取完成脈衝訊號2_1，若是第一位元組讀取完成脈衝訊號2_1為high狀態，則第一多工器2輸出訊號為high狀態。第二多工器3其中一個輸入端固定接收低電位(low狀態)，另一個輸入端接收第一多工器2輸出訊號，第二選擇輸入端接收之訊號，則是由上述讀取訊號運算模組103輸出之讀取起始脈衝訊號9_1及其接收來自外部之第一讀取時限訊號10_1，利用讀取訊號運算模組103內部之邏輯元件產生第二輸出訊號。第二多工器3輸出訊號，若第二選擇輸入端之訊號為狀態high，則輸出狀態low。第一正反器4接收第二多工器3輸出訊號，產生第一位元組讀取完成其標訊號。總結來說，第一位元組讀取完成脈衝偵測模組101整體在運作時，其對應的訊號變化為，當第一位元組讀取完成脈衝訊號2_1接收到狀態為high之訊號， 且讀取訊號運算模組103輸出之讀取起始脈衝訊號9_1及其接收來自外部之第一讀取時限訊號10_1兩者皆為狀態low之訊號時，第一位元組讀取完成旗標訊號才會變為high狀態，代表低位元組資料已在時限內被完整讀出，且尚未接收到另一個新的讀取起始脈衝訊號9_1。

第二位元組讀取完成脈衝偵測模組102內，具有以下邏輯元件，第三多工器5、連接第三多工器之第四多工器6及連接第四多工器之第二正反器7。第三多工器5其中一個輸入端固定接收高電位(high狀態)，另一個輸入端接收第二正反器7輸出訊號，第三選擇輸入端則接收第二位元組讀取完成脈衝訊號，若是第二位元組讀取完成脈衝訊號為high狀態，則第三多工器5輸出訊號為high狀態。第四多工器6其中一個輸入端固定接收低電位(low狀態)，另一個輸入端接收第三多工器5輸出訊號，第四選擇輸入端接收之訊號，則是由上述讀取訊號運算模組103輸出之讀取起始脈衝訊號9_1及其接收來自外部之第一讀取時限訊號10_1，利用讀取訊號運算模組103內部之邏輯元件產生第二輸出訊號。第四多工器6輸出訊號，若第四選擇輸入端之訊號為狀態high，則輸出狀態low。第二正反器7接收第四多工器6輸出訊號，產生第二位元組讀取完成其標訊號。總結來說，第二位元組讀取完成脈衝偵測模組102整體在運作時，其對應的訊號變化為，當第二位元組讀取完成脈衝訊號接收到狀態為high之訊號，且讀取訊號運算模組103輸出之讀取起始脈衝訊號9_1及其接收來自外部之第一讀取時限訊號10_1兩者皆為狀態low之訊號時，第二位元組讀取完成旗標訊號才會變為high狀態，代表高位元組資料已在時限內被完整讀出，且尚未接收到另一個讀取起始脈衝訊號9_1。

讀取訊號運算模組103內，具有以下邏輯元件，第一互斥反或閘8(NXOR)、連接第一互斥反或閘8(NXOR)之第一及閘9、連接第一及閘9之第二或閘10及第二及閘11。第一互斥反或閘8(NXOR)其中一個輸入端接收來自上述 第一位元組讀取完成脈衝偵測模組101之第一位元組讀取完成旗標訊號，第一互斥反或閘8(NXOR)另一個輸入端接收來自上述第二位元組讀取完成脈衝偵測模組102之第二位元組讀取完成旗標訊號，且產生第一互斥反或閘8(NXOR)輸出訊號，若第一位元組讀取完成旗標訊號及第二位元組讀取完成旗標訊號皆為high狀態或皆為low狀態，則產生狀態為high之第一互斥反或閘8(NXOR)輸出訊號，否則產生狀態為low之第一互斥反或閘8(NXOR)輸出訊號，其對應之訊息為，若低位元組資料及高位元組資料皆已被完整讀出或皆未被完整讀出，則產生狀態為high之第一互斥反或閘8(NXOR)輸出訊號，否則產生狀態為low之第一互斥反或閘8(NXOR)輸出訊號。第一及閘9之其中一個輸入端接收第一互斥反或閘8輸出訊號，且第一及閘9之另一個輸入端接收來自上述讀取起始脈衝偵測模組100之第一輸出訊號，且產生讀取起始脈衝訊號9_1，若第一互斥反或閘8輸出訊號及第一輸出訊號皆為high狀態，則產生狀態為high之讀取起始脈衝訊號9_1，否則產生狀態為low之讀取起始脈衝訊號9_1，其對應之訊息為，若低位元組資料及高位元組資料皆已被完整讀出或皆未被完整讀出，且接收到低位元組讀取起始脈衝訊號或高位元組讀取起始脈衝訊號，則第一及閘9輸出狀態為high之讀取起始脈衝訊號9_1，否則第一及閘9輸出狀態為low之讀取起始脈衝訊號9_1。第二或閘10之其中一個輸入端接收讀取起始脈衝訊號9_1，且第二或閘10之另一個輸入端接收來自外部之第一讀取時限訊號10_1，產生上述之第二輸出訊號，其對應的訊息為，若在小於第一讀取時限訊號10_1之週期(10毫秒)內，且未接收到狀態為high之讀取起始脈衝訊號9_1，則第二或閘10產生狀態為low之第二輸出訊號，否則第二或閘10產生狀態為high之第二輸出訊號，上述第一位元組讀取完成脈衝偵測模組101之第二多工器3之第二選擇輸入端，及上述第二位元組讀取完成脈衝偵測模組102之第四多工器6之選擇輸入端，兩者接收其第二輸出訊號。第二及閘11之其中一個輸入端接收第一位元組讀取完成旗標訊號，第二及閘11 之另一個輸入端接收第二位元組讀取完成旗標訊號，產生讀取完成旗標訊號11_1，其對應的訊息為，當低位元組資料及高位元組資料皆已被完整讀出或皆未被完整讀出，則輸出狀態為high之讀取完成旗標訊號11_1，否則輸出狀態為low之讀取完成旗標訊號11_1。總結來說，讀取訊號運算模組103整體在運作時，其對應的訊號變化為，當低位元組資料及高位元組資料皆已被完整讀出，則輸出狀態為high之讀取完成旗標訊號11_1至旗標模組104，代表有一個VBUS_VOLTAGE已被完整讀出，否則輸出狀態為low之讀取完成旗標訊號11_1至旗標模組104。若是低位元組資料及高位元組資料皆已被完整讀出或皆未被完整讀出，且再接收到來自上述讀取起始脈衝偵測模組100，狀態為high之第一輸出訊號，則輸出狀態為high之讀取起始脈衝訊號9_1至旗標模組104，代表有一個VBUS_VOLTAGE的讀取正在進行，否則輸出狀態為low之讀取起始脈衝訊號9_1至旗標模組104。

請參閱第3圖，其係為電壓同步控制電路200之第二電路圖。如圖所示，旗標模組104內，具有以下元件，第五多工器12、連接第五多工器12之第六多工器13、連接第六多工器之第三正反器14、連接第三正反器之第一時限計數器15及連接第一時限計數器15與第六多工器13之第三或閘16。第五多工器12其中一個輸入端固定接收第五高電位，第五多工器12另一個輸入端接收由第三正反器14輸出之保留旗標訊號，第五選擇輸入端接收來自讀取訊號運算模組103之讀取起始脈衝訊號9_1。若讀取起始脈衝訊號9_1為狀態high，則第五多工器12產生狀態為high之第五多工器輸出訊號。第六多工器13其中一個輸入端固定第六低電位，第六多工器13另一個輸入端接收來自第五多工器12之第五多工器12輸出訊號，第六選擇輸入端接收來自第三或閘16之第五輸出訊號，若第五輸出訊號為狀態high，則第六多工器13輸出狀態為low之第六多工器13輸出訊號。第三正反器14接收第六多工器13輸出訊號，產生保留旗標訊號。第一時限計數器15 接收第三正反器14輸出之保留旗標訊號，產生第二讀取時限訊號，若保留旗標訊號維持狀態high之時間間隔超過預設時間(10毫秒)，則第二讀取時限訊號強制更改為狀態low。第三或閘16其中一個輸入端接收第二讀取時限訊號，第三或閘16另一個輸入端接收來自讀取訊號運算模組103之讀取完成旗標訊號，產生上述之第五輸出訊號。總結來說，旗標模組104整體在運作時，其對應的訊號變化為，若來自讀取訊號運算模組103之讀取起始脈衝訊號9_1為狀態high，且第二讀取時限訊號與讀取完成旗標訊號皆為狀態low，則保留旗標訊號為狀態high，否則為狀態low之訊號。

續請參閱第3圖，更新控制模組105內，具有以下元件，第一蘊含非閘17，連接第一蘊含非閘17之第七多工器18，連接第一蘊含非閘17之第八多工器19。第一蘊含非閘17其中一個輸入端接收來自旗標模組104之保留旗標訊號，第一蘊含非閘17另一個輸入端接收來自上述控制器模組108之量測完成脈衝訊號，產生更新脈衝訊號。第七多工器18其中一個輸入端接收來自上述控制器模組108之量測結果訊號18_1，第七多工器18另一個輸入端接收來自上述暫存器模組109之儲存第一位元組資料之暫存器產生之第三輸入訊號，第七選擇輸入端接收來自第一蘊含非閘17產生之更新脈衝訊號，產生第三輸出訊號。第八多工器19其中一個輸入端接收來自上述控制器模組108之量測結果訊號19_1，第八多工器19另一個輸入端接收來自上述暫存器模組109之儲存第二位元組資料之暫存器產生之第四輸入訊號，第八選擇輸入端接收來自第一蘊含非閘17產生之更新脈衝訊號，產生第四輸出訊號。總結來說，更新控制模組105整體在運作時，其對應的訊號變化為，只有當保留旗標訊號之狀態為low，且量測完成脈衝訊號狀態為high時，第七多工器18或第八多工器19會將狀態為high之量測結果訊號輸出為第三輸出訊號，其餘情形第三輸出訊號皆為狀態low。

請參閱第4圖，其係為電壓讀取控制系統300之方塊圖。如圖所示，本發明提供之電壓讀取控制系統300中的電壓同步控制器106包含上述之電壓同步控制電路200，其電壓同步控制器106接收上述資料解析與傳輸模組107產生之第一位元組讀取起始脈衝訊號、第一位元組讀取完成脈衝訊號、第二位元組讀取起始脈衝訊號、第二位元組讀取完成脈衝訊號、控制器模組108產生之量測結果訊號及量測完成脈衝訊號，並且產生第三輸出訊號及第四輸出訊號至暫存器模組109。資料解析與傳輸模組107接收來自上述TCPM傳送之資料需求訊號，產生第一位元組讀取起始脈衝訊號、第一位元組讀取完成脈衝訊號、第二位元組讀取起始脈衝訊號及第二位元組讀取完成脈衝訊號，並且傳送至電壓同步控制器106。控制器模組108接收來自外部的類比訊號，產生量測結果訊號及量測完成脈衝訊號，並且傳送至電壓同步控制器106。暫存器模組109連接電壓同步控制器106、資料解析與傳輸模組107及控制器模組108，其中暫存器模組109內，儲存第一位元組資料及第二位元組資料，其資料的狀態由上述電壓同步控制器106之更新控制模組105輸出的第三輸出訊號及第四輸出訊號來決定。電壓讀取控制系統300還包含實現使用者命令或偵測外部連結狀態之組態邏輯模組110，其連接暫存器模組109及連接暫存器模組109之實體層與應用層模組111。

復請參閱第3圖及第4圖，更新控制模組105之第七多工器18產生之第三輸出訊號，將決定暫存器模組109內儲存第一位元組資料之狀態，而第一位元組資料又成為第三輸入訊號，傳送至第七多工器18之某一個輸入端。

更新控制模組105之第八多工器19產生之第三輸出訊號，將決定暫存器模組109內儲存第二位元組資料之狀態，而第二位元組資料又成為第四輸入訊號，傳送至第八多工器19之某一個輸入端。

承上所述，本發明之電壓同步控制電路200及包含其之電壓讀取控制系統300具有以下優點：

1.當電壓同步控制器接收到讀取暫存器模組之第一位元組資料時，利用電壓同步控制電路200之旗標模組產生保留旗標訊號，且保留旗標訊號之狀態為high狀態，避免第二位元組資料被量測結果訊號更新其資料狀態。

2.利用電壓同步控制電路200之旗標模組內之第一時限計數器，當保留旗標訊號之狀態保持high狀態超過一定時間間隔後，強制將保留旗標訊號之狀態強迫更改成low狀態，讓量測結果訊號可以更新暫存器模組之第一位元組及第二位元組之資料狀態，避免系統之問題。

3.利用電壓同步控制電路200，暫存器模組之實際值與理想值不會有不同步之問題發生。

以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使所屬技術領域具有通常知識者能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。

100:讀取起始脈衝偵測模組

101:第一位元組讀取完成脈衝偵測模組

102:第二位元組讀取完成脈衝偵測模組

103:讀取訊號運算模組

104:旗標模組

105:更新控制模組

200:電壓同步控制電路

Claims (10)

1. 一種電壓同步控制電路，其包含：一讀取起始脈衝偵測模組，係接收一第一位元組讀取起始脈衝訊號及一第二位元組讀取起始脈衝訊號，並且據以產生一第一輸出訊號；一第一位元組讀取完成脈衝偵測模組，係接收一第一位元組讀取完成脈衝訊號，並且據以產生一第一位元組讀取完成旗標訊號；一第二位元組讀取完成脈衝偵測模組，係接收一第二位元組讀取完成脈衝訊號，並且據以產生一第二位元組讀取完成旗標訊號；一讀取訊號運算模組，係連接該讀取起始脈衝偵測模組、該第一位元組讀取完成脈衝偵測模組及該第二位元組讀取完成脈衝偵測模組，且接收該第一輸出訊號、該第一位元組讀取完成旗標訊號、該第二位元組讀取完成旗標訊號及一第一讀取時限訊號，並且據以產生一讀取起始脈衝訊號及一讀取完成旗標訊號；一旗標模組，係連接該讀取訊號運算模組，且接收該讀取起始脈衝訊號及該讀取完成旗標訊號，並且據以產生一保留旗標訊號；以及一更新控制模組，係連接該旗標模組，且接收該保留旗標訊號、一量測結果訊號、一量測完成脈衝訊號、一第三輸入訊號及一第四輸入訊號，並且產生一第三輸出訊號及一第四輸出訊號。
2. 如請求項1所述之電壓同步控制電路，其中該讀取起始脈衝偵測模組包含：一第一或閘，係接收該第一位元組讀取起始脈衝訊號，以及接收該第二位元組讀取起始脈衝訊號，並且據以產生該第一輸出訊號。
3. 如請求項1所述之電壓同步控制電路，其中該第一位元組讀取完成脈衝偵測模組包含：一第一多工器，該第一多工器之輸入端係接收一第一高電位，另一該第一多工器之輸入端接收該第一位元組讀取完成旗標訊號，以及一第一選擇輸入端接收該第一位元組讀取完成脈衝訊號，並且據以產生一第一多工器輸出訊號；一第二多工器，係連接該第一多工器，該第二多工器之輸入端接收一第二低電位，另一該第二多工器之輸入端接收該第一多工器輸出訊號，該讀取訊號運算模組依據該讀取起始脈衝訊號及該第一讀取時限訊號產生一第二輸出訊號，一第二選擇輸入端接收該第二輸出訊號，並且據以產生一第二多工器輸出訊號；以及一第一正反器，係連接該第二多工器，該第一正反器接收該第二多工器輸出訊號，並且據以產生該第一位元組讀取完成旗標訊號。
4. 如請求項1所述之電壓同步控制電路，其中該第二位元組讀取完成脈衝偵測模組包含：一第三多工器，該第三多工器之輸入端係接收一第三高電位，另一該第三多工器之輸入端接收該第二位元組讀取完成旗標 訊號，以及一第三選擇輸入端接收該第二位元組讀取完成脈衝訊號，並且據以產生一第三多工器輸出訊號；一第四多工器，係連接該第三多工器，該第四多工器之輸入端接收一第四低電位，另一該第四多工器之輸入端接收該第三多工器輸出訊號，該讀取訊號運算模組依據該讀取起始脈衝訊號及該第一讀取時限訊號產生一第二輸出訊號，一第四選擇輸入端接收該第二輸出訊號，並且據以產生一第四多工器輸出訊號；以及一第二正反器，係連接該第四多工器，該第二正反器接收該第四多工器輸出訊號，並且據以產生該第二位元組讀取完成旗標訊號。
5. 如請求項1所述之電壓同步控制電路，其中該讀取訊號運算模組包含：一第一互斥反或閘，該第一互斥反或閘之輸入端係接收該第一位元組讀取完成旗標訊號，另一該第一互斥反或閘之輸入端接收該第二位元組讀取完成旗標訊號，並且據以產生一第一互斥反或閘輸出訊號；一第一及閘，係連接該第一互斥反或閘，該第一及閘之輸入端接收該第一輸出訊號，另一該第一及閘之輸入端接收該第一互斥反或閘輸出訊號，並且據以產生該讀取起始脈衝訊號；一第二或閘，係連接該第一及閘，該第二或閘之輸入端接收該第一讀取時限訊號，另一該第二或閘之輸入端接收該讀取起始脈衝訊號，並且據以產生一第二輸出訊號；以及 一第二及閘，該第二及閘之輸入端係接收該第一位元組讀取完成旗標訊號，另一該第二及閘之輸入端接收該第二位元組讀取完成旗標訊號，並且據以產生該讀取完成旗標訊號。
6. 如請求項1所述之電壓同步控制電路，其中該旗標模組包含：一第五多工器，該第五多工器之輸入端係接收一第五高電位，另一該第五多工器之輸入端接收該保留旗標訊號，以及一第五選擇輸入端接收該讀取起始脈衝訊號，並且據以產生一第五多工器輸出訊號；一第六多工器，係連接該第五多工器，該第六多工器之輸入端接收一第六低電位，另一該第六多工器之輸入端接收該第五多工器輸出訊號，以及一第六選擇輸入端接收一第五輸出訊號，並且據以產生一第六多工器輸出訊號；一第三正反器，係連接該第六多工器，該第三正反器接收該第六多工器輸出訊號，並且據以產生該保留旗標訊號；一第一時限計數器，係連接該第三正反器，該第一時限計數器接收該保留旗標訊號，並且據以產生一第二讀取時限訊號；以及一第三或閘，係連接該第一時限計數器及該第六多工器，該第三或閘之輸入端接收該第二讀取時限訊號，另一該第三或閘之輸入端接收該讀取完成旗標訊號，並且據以產生該第五輸出訊號。
7. 如請求項1所述之電壓同步控制電路，其中該更新控制模組包含： 一第一蘊含非閘，該第一蘊含非閘之輸入端係接收該量測完成脈衝訊號，另一該第一蘊含非閘之輸入端接收該保留旗標訊號，並且據以產生一更新脈衝訊號；一第七多工器，係連接該第一蘊含非閘，該第七多工器之輸入端接收該量測結果訊號，另一該第七多工器之輸入端接收該第三輸入訊號，以及一第七選擇輸入端接收該更新脈衝訊號，並且據以產生一第三輸出訊號；以及一第八多工器，係連接該第一蘊含非閘，該第八多工器之輸入端接收該量測結果訊號，另一該第八多工器之輸入端接收該第四輸入訊號，以及一第八選擇輸入端接收該更新脈衝訊號，並且據以產生一第四輸出訊號。
8. 一種電壓讀取控制系統，其包含：一電壓同步控制器，係具有如申請專利範圍第1項至第7項之中任一項所述之電壓同步控制電路，且接收該第一位元組讀取起始脈衝訊號、該第一位元組讀取完成脈衝訊號、該第二位元組讀取起始脈衝訊號、該第二位元組讀取完成脈衝訊號、該量測結果訊號及該量測完成脈衝訊號，並且據以產生一第三輸出訊號及一第四輸出訊號；一資料解析與傳輸模組，係連接該電壓同步控制器，接收至少一外部資料需求訊號，據以產生該第一位元組讀取起始脈衝訊號、該第一位元組讀取完成脈衝訊號、該第二位元組讀取起始脈衝訊號及該第二位元組讀取完成脈衝訊號；一控制器模組，係連接該電壓同步控制器，接收一外部類比訊號，且據以產生該量測結果訊號及該量測完成脈衝訊號； 一暫存器模組，係連接該電壓同步控制器、該資料解析與傳輸模組及該控制器模組，且接收該第三輸出訊號及該第四輸出訊號，該暫存器模組儲存一第一位元組資料及一第二位元組資料，並且據以產生一第三輸入訊號及一第四輸入訊號；一組態邏輯模組，係連接該暫存器模組，且實現使用者命令或偵測外部連結狀態；以及一實體層與應用層模組，係連接該暫存器模組。
9. 如請求項8所述之電壓讀取控制系統，其中該暫存器模組之該第一位元組資料產生該第三輸入訊號。
10. 如請求項8所述之電壓讀取控制系統，其中該暫存器模組之該第二位元組資料產生該第四輸入訊號。

Images