TWI700797B - 半導體封裝結構 - Google Patents

Abstract

一種半導體封裝結構，包括可撓性基材、多個第一測試墊、多個第二測試墊、多個第一導電線路、多個第二導電線路及晶片。可撓性基材具有相對的第一表面與第二表面，其中這些第一導電線路設置於第一表面上，並透過貫穿可撓性基材的多個第一導電通孔分別電性連接設置於第二表面上的這些第一測試墊。各第二導電線路包括設置於第一表面上的第二引腳與設置於第二表面上的連接線，且各第二引腳透過貫穿可撓性基材的第二導電通孔連接對應的連接線。這些第二測試墊設置於第二表面上，且各連接線連接對應的第二測試墊。晶片設置於第一表面上，並電性連接這些第一引腳與這些第二引腳。

Description

半導體封裝結構

本發明是有關於一種封裝結構，且特別是有關於一種半導體封裝結構。

現行的薄膜覆晶(chip on film, COF)封裝結構中的佈線面積有限，為符合高腳數及微間距的設計需求，僅能將各引腳的寬度與任兩相鄰的引腳之間的間距進一步窄化，相應地，對應於引腳設置的的測試墊的面積也會隨之縮減。在測試墊的面積縮減的情況下，用以探觸測試墊的測試探針的針徑隨之細化，不僅提高了測試探針探觸測試墊的難度，且細化的測試探針可能因結構強度不足而易於磨損、彎折或偏移，從而衍生出測試可靠度不佳與測試成本提高等問題。此外，即便測試墊的面積持續縮減仍須面臨最小設置尺寸的限制，此限制也使得引腳的間距無法再縮減，進而局限了高腳數及微間距設計的發展。

本發明提供一種半導體封裝結構，具有極佳的佈線彈性。

本發明的半導體封裝結構包括可撓性基材、多個第一測試墊、多個第二測試墊、多個第一導電線路、多個第二導電線路以及晶片。可撓性基材具有相對的第一表面與第二表面。第一表面具有晶片設置區、延伸區以及位於晶片設置區與延伸區之間的中間區。第二表面具有測試區，其中測試區對位於延伸區，且測試區具有第一測試墊區與第二測試墊區，第一測試墊區較第二測試墊區遠離晶片設置區。這些第一測試墊設置於第一測試墊區內，且這些第二測試墊設置於第二測試墊區內。各第一導電線路路包括第一引腳與第一接墊，並設置於第一表面上。這些第一接墊位於延伸區內，各第一引腳自晶片設置區內向外延伸經過中間區而終止於延伸區，並連接對應的第一接墊。這些第一接墊分別對位重疊於這些第一測試墊，並分別透過貫通延伸區與測試區的多個第一導電通孔而電性連接。各第二導電線路包括第二引腳與連接線。這些第二引腳設置於第一表面上，並與這些第一引腳交錯排列。各第二引腳自晶片設置區內向外延伸並終止於中間區。這些連接線設置於第二表面上。各連接線的第一端透過貫穿可撓性基材的第二導電通孔連接對應的第二引腳，且各連接線的第二端連接對應的第二測試墊。晶片設置於晶片設置區內，並電性連接這些第一引腳與這些第二引腳。

基於上述，在本發明的半導體封裝結構中，由於這些第一引腳與這些第二引腳是呈交錯的方式排列，因而增大了任兩相鄰的第一引腳或任兩相鄰的第二引腳的間距，並使得對應連接這些第一引腳的這些第一測試墊與對應連接這些第二引腳的這些第二測試墊有較大的空間作佈局，因此這些第一測試墊與這些第二測試墊的面積或尺寸不會受到這些第一引腳與這些第二引腳微間距佈局的影響而縮減。反觀之，由於將測試區設置於可撓性基材的第二表面，並將測試區劃分為第一測試墊區與第二測試墊區，使第一測試墊區中的第一測試墊對應連接於這些第一引腳，且第二測試墊區中的第二測試墊對應連接於這些第二引腳，這些第一引腳與這些第二引腳不需為了配合這些第一測試墊與這些第二測試墊的最小設置尺寸限制而加大間距，因此可滿足高腳數與微間距的設計需求。此外，這些第一測試墊與這些第二測試墊設置於可撓性基材的同一面，不僅能提高測試探針探測探觸的精確度與可靠度，也能節省測試時間。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A是本發明一實施例的半導體封裝結構的局部俯視示意圖。圖1B是圖1A的半導體封裝結構的局部仰視示意圖。圖1C是圖1A沿Ⅰ-Ⅰ’線段的局部截面示意圖。圖1D是圖1A沿Ⅱ-Ⅱ’線段的局部截面示意圖。特別說明的是，佈設於可撓性基材110上的線路(例如引腳、接墊、測試墊或其它走線)有一部分省略繪示，並未逐一繪示。請參照圖1A至圖1D，在本實施例中，半導體封裝結構100例如是薄膜覆晶封裝結構，其包括可撓性基材110、多個第一測試墊120、多個第二測試墊130、多個第一導電線路140、多個第二導電線路150及晶片160。

可撓性基材110的材質例如是聚醯亞胺(PI)、聚酯樹脂(PET)或其他可撓曲的絕緣材質，其中可撓性基材110具有相對的第一表面112與第二表面114，晶片160設置於第一表面112上，且這些第一測試墊120與這些第二測試墊130皆設置於第二表面114上。第一表面112具有晶片設置區112a、延伸區112c以及位於晶片設置區112a與延伸區112c之間的中間區112b，晶片160設置於晶片設置區112a內，各第一導電線路140與各第二導電線路150分別電性連接晶片160，並且自晶片設置區112a內向外延伸。進一步而言，各第一導電線路140設置於第一表面112上，且自晶片設置區112a內向外延伸通過中間區112b而終止於延伸區112c。各第二導電線路150的其中一部分設置於第一表面112上，且自晶片設置區112a內向外延伸並終止於中間區112b。

第二表面114具有測試區114a，且測試區114a對位重疊於延伸區112c。這些第一測試墊120與這些第二測試墊130皆設置於測試區114a內，進一步而言，測試區114a可劃分為第一測試墊區114a1與第二測試墊區114a2，其中第一測試墊區114a1對應於這些第一導電線路140設置，且第二測試墊區114a2對應於這些第二導電線路150設置。如圖1B所示，第一測試墊區114a1較第二測試墊區114a2遠離晶片設置區112a，也就是說，第一測試墊區114a1與晶片設置區112a之間的最短距離大於第二測試墊區114a2與晶片設置區112a之間的最短距離。另一方面，這些第一測試墊120位於第一測試墊區114a1內，且這些第二測試墊130位於第二測試墊區114a2內。也就是說，任一個第一測試墊120與晶片設置區112a之間的最短距離大於任一個第二測試墊130與晶片設置區112a之間的最短距離。

請繼續參考圖1A至圖1D，在本實施例中，各第一導電線路140包括第一引腳141與第一接墊142，其中這些第一接墊142位於延伸區112c內，且這些第一引腳141自晶片設置區112a內向外延伸經過中間區112b而終止於延伸區112c。並且，每一個第一引腳141會與對應的一個第一接墊142相連接。另一方面，第一表面112上的這些第一接墊142分別對位重疊於第二表面114上的這些第一測試墊120，並且，可撓性基材110中每一個第一接墊142與對應的一個第一測試墊120相重疊處設有一個第一導電通孔143，各第一導電通孔143貫通延伸區112c與測試區114a的第一測試墊區114a1，用以電性連接對應的一組第一接墊142與第一測試墊120。因此，各第一測試墊120可透過對應的第一導電通孔143與對應的第一接墊142電性連接對應的第一引腳141。

各第二導電線路150包括設置於第一表面112上的第二引腳151、設置於第一表面112上的第二接墊152、設置於第二表面114上的第三接墊154以及設置於第二表面114上的連接線155，其中這些第二引腳151與這些第一引腳141以交錯的方式沿著平行於晶片設置區112a的長邊112a1的方向排列，也就是任兩相鄰的第一引腳141之間佈設有一個第二引腳151。進一步而言，這些第二接墊152位於中間區112b內，且這些第二引腳151自晶片設置區112a內向外延伸並終止於中間區112b。並且，每一個第二引腳151會連接對應的一個第二接墊152。另一方面，第一表面112上的這些第二接墊152分別對位重疊於第二表面114上的這些第三接墊154，並且，可撓性基材110中每一個第二接墊152與對應的一個第三接墊154相重疊處設有一個第二導電通孔153，各第二導電通孔153在中間區112b貫穿可撓性基材110，用以電性連接對應的一組第二接墊152與第三接墊154。

在本實施例中，各連接線155具有相對的第一端155a與第二端155b，其中各第一端155a位於中間區112b的正下方，且電性連接對應的第三接墊154。因此，各連接線155可透過對應的第三接墊154、第二導電通孔153以及第二接墊152電性連接對應的第二引腳151。各連接線155自中間區112b的正下方延伸至測試區114a的第二測試墊區114a2，並透過第二端155b與對應的第二測試墊130電性連接。因此，各第二測試墊130可透過對應的連接線155、第三接墊154、第二導電通孔153以及第二接墊152電性連接對應的第二引腳151。然而，於其他實施例中，第二導電通孔153可直接設置於第二引腳151與對應的連接線155相重疊處，使得各第二測試墊130僅透過對應的連接線155以及第二導電通孔153即與對應的第二引腳151電性連接，也就是說，省略了第二接墊152與第三接墊154的設置。

請繼續參考圖1A至圖1D，這些第一測試墊120可分為多個第一群組122，且這些第一群組122沿著平行於晶片設置區112a的長邊112a1的方向接續排列。各第一群組122包括多個第一測試墊120，且各第一群組122中的這些第一測試墊120沿著垂直於晶片設置區112a的長邊112a1的方向排列成至少二排。各第一測試墊120具有平行於晶片設置區112a的長邊112a1的寬度，且這些第一群組122中各排的第一測試墊120的總寬度由最靠近晶片設置區112a向遠離晶片設置區112a逐漸增大。也就是說，這些第一群組122中較遠離晶片設置區112a的這些第一測試墊120的總寬度大於較靠近晶片設置區112a的這些第一測試墊120的總寬度。

另一方面，這些第二測試墊130可分為多個第二群組132，且這些第二群組132沿著平行於晶片設置區112a的長邊112a1的方向接續排列。各第二群組132包括多個第二測試墊130，且各第二群組132中的這些第二測試墊130沿著垂直於晶片設置區112a的長邊112a1的方向排列成至少二排。各第二測試墊130具有平行於晶片設置區112a的長邊112a1的寬度，且這些第二群組132中各排的第二測試墊130的總寬度由最靠近晶片設置區112a向遠離晶片設置區112a逐漸增大。也就是說，這些第二群組132中較遠離晶片設置區112a的這些第二測試墊130的總寬度大於較靠近晶片設置區112a的這些第二測試墊130的總寬度。

在本實施例中，每一個第一群組122在垂直於晶片設置區112a的長邊112a1的方向上與一個第二群組132對應設置，且各第一群組122中的這些第一測試墊120的數量與對應的第二群組132中的這些第二測試墊130的數量相等。

晶片160設置於晶片設置區112a內，並電性連接這些第一引腳141、這些第二引腳151以及多個第三引腳170。在本實施例中，這些第三引腳170可以是輸入引腳，且這些第一引腳141與這些第二引腳151可以是輸出引腳。具體來說，晶片160包括多個第一凸塊161以及多個第二凸塊162，這些第一凸塊161沿晶片設置區112a的長邊112a1相鄰排列，這些第二凸塊162沿晶片設置區112a的長邊112a2相鄰排列。晶片160以覆晶的方式設置於可撓性基材110上，使得各第一凸塊161接合於對應的第一引腳141或對應的的第二引腳151，且各第二凸塊162接合於對應的第三引腳170。

請再參照圖1A，可撓性基材110的第一表面112還具有測試區112d，其中測試區112d與延伸區112c分別位於晶片160的相對兩側。這些第三引腳170自晶片設置區112a內向外延伸而終止於測試區112d，並分別電性連接位於測試區112d內的多個第三測試墊180。於測試電性時，電訊號例如是自這些第三測試墊180輸入，再以探針探觸這些第一測試墊120與這些第二測試墊130，以測試輸出的電訊號是否正常。

另一方面，可撓性基材110還具有相對的兩傳輸區115、116以及多個傳輸孔117，其中這些傳輸孔117分別位於傳輸區115與116內，且貫穿可撓性基材110。這些傳輸孔117沿著垂直於晶片設置區112a的長邊112a1的方向排列，且這些傳輸孔117的配置用以與傳輸機構配合而帶動可撓性基材110移動。然而，可撓性基材110的兩傳輸區115、116是在形成半導體封裝結構100的過程中，為方便傳輸帶動可撓性基材110而使用的機制。當半導體封裝結構100製作完成後，半導體封裝結構100的可撓性基材110即可與兩傳輸區115、116分離。

此外，請參照圖1C及圖1D，半導體封裝結構100還包括多個防銲層190，分別配置於可撓性基材110的第一表面112與第二表面114上。具體來說，這些防銲層190分別覆蓋部份第一引腳141、部份第二引腳150、部份第三引腳170、第二接墊152、第三接墊154以及部份連接線155，以保護這些電性傳輸線路，避免因刮傷、異物附著或其他因素而造成的電性短路、斷路現象。特別說明，為能清楚描述本發明技術內容，於圖1A及圖1B中省略繪示防銲層190。

如上述線路佈設的方式，由於這些第一引腳141與這些第二引腳151是呈交錯的方式排列，因而增大了任兩相鄰的第一引腳141或任兩相鄰的第二引腳151的間距，並使得對應連接這些第一引腳141的這些第一測試墊120與對應連接這些第二引腳151的這些第二測試墊130有較大的空間作佈局，因此這些第一測試墊120與這些第二測試墊130的面積或尺寸不會受到這些第一引腳141與這些第二引腳151微間距佈局的影響而縮減。反觀之，由於將測試區114a設置於可撓性基材110的第二表面114，並將測試區114a劃分為第一測試墊區114a1與第二測試墊區114a2，使第一測試墊區114a1中的第一測試墊120對應連接於這些第一引腳141，且第二測試墊區114a2中的第二測試墊130對應連接於這些第二引腳151，這些第一引腳141與這些第二引腳151不需為了配合這些第一測試墊120與這些第二測試墊130的最小設置尺寸限制而加大間距，因此可滿足高腳數與微間距的設計需求。此外，這些第一測試墊120與這些第二測試墊130設置於可撓性基材110的同一面，不僅能提高測試探針探測探觸的精確度與可靠度，也能節省測試時間。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2是本發明另一實施例的半導體封裝結構的局部俯視示意圖。請參照圖2，圖2的半導體封裝結構100a與圖1A的半導體封裝結構100的主要差異在於：各第二引腳151a延伸至中間區112b與延伸區112c的分界線，並終止於此分界線。進一步而言，在各第二引腳151a自晶片設置區112a內向外延伸並與位於中間區112b內對應的第二接墊152相連接後，各第二引腳151a持續朝向中間區112b與延伸區112c的分界線延伸，並終止於此分界線。藉此，在完成測試並裁切掉測試區114a後，這些第一引腳141與這些第二引腳151a的端部皆終止於相同的位置。對於後續的外引腳接合製程，即以這些第一引腳141與這些第二引腳151a的端部連接外部元件的端子，本實施例的配置可簡化接合製程並降低外部元件端子的設計複雜度。

圖3是本發明又一實施例的半導體封裝結構的局部仰視示意圖。請參照圖3，圖3的半導體封裝結構100b與圖1B的半導體封裝結構100的主要差異在於：各第一群組122中的至少一排具有對稱排列的二個第一測試墊120b，且各第二群組132中的至少一排具有對稱排列的二個第二測試墊130b。進一步而言，各第一群組122中對稱排列且成排的這兩個第一測試墊120b較其他第一測試墊120b遠離晶片設置區112a，且各第二群組132中對稱排列且成排的這兩個第二測試墊130b較其他第二測試墊130b遠離晶片設置區112a。基於上述線路佈設方式，可充分利用第二表面114的空間來設置這些第一測試墊120b與這些第二測試墊130b。特別說明的是，本實施例並不限制對稱排列的測試墊的排數，在其他實施例中，對稱排列的測試墊的排數可以是多排。

綜上所述，在本發明的半導體封裝結構中，由於這些第一引腳與這些第二引腳是呈交錯的方式排列，因而增大了任兩相鄰的第一引腳或任兩相鄰的第二引腳的間距，並使得對應連接這些第一引腳的這些第一測試墊與對應連接這些第二引腳的這些第二測試墊有較大的空間作佈局，因此這些第一測試墊與這些第二測試墊的面積或尺寸不會受到這些第一引腳與這些第二引腳微間距佈局的影響而縮減。反觀之，由於將測試區設置於可撓性基材的第二表面，並將測試區劃分為第一測試墊區與第二測試墊區，使第一測試墊區中的第一測試墊對應連接於這些第一引腳，且第二測試墊區中的第二測試墊對應連接於這些第二引腳，這些第一引腳與這些第二引腳不需為了配合這些第一測試墊與這些第二測試墊的最小設置尺寸限制而加大間距，因此可滿足高腳數與微間距的設計需求。此外，這些第一測試墊與這些第二測試墊設置於可撓性基材的同一面，不僅能提高測試探針探測探觸的精確度與可靠度，也能節省測試時間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、100a、100b‧‧‧半導體封裝結構110‧‧‧可撓性基材112‧‧‧第一表面112a‧‧‧晶片設置區112a1、112a2‧‧‧長邊112b‧‧‧中間區112c‧‧‧延伸區112d‧‧‧測試區114‧‧‧第二表面114a‧‧‧測試區114a1‧‧‧第一測試墊區114a2‧‧‧第二測試墊區115、116‧‧‧傳輸區117‧‧‧傳輸孔120、120b‧‧‧第一測試墊122‧‧‧第一群組130、130b‧‧‧第二測試墊132‧‧‧第二群組140‧‧‧第一導電線路141‧‧‧第一引腳142‧‧‧第一接墊143‧‧‧第一導電通孔150‧‧‧第二導電線路151、151a‧‧‧第二引腳152‧‧‧第二接墊153‧‧‧第二導電通孔154‧‧‧第三接墊155‧‧‧連接線155a‧‧‧第一端155b‧‧‧第二端160‧‧‧晶片161‧‧‧第一凸塊162‧‧‧第二凸塊170‧‧‧第三引腳180‧‧‧第三測試墊190‧‧‧防銲層

圖1A是本發明一實施例的半導體封裝結構的局部俯視示意圖。 圖1B是圖1A的半導體封裝結構的局部仰視示意圖。 圖1C是圖1A沿Ⅰ-Ⅰ’線段的局部截面示意圖。 圖1D是圖1A沿Ⅱ-Ⅱ’線段的局部截面示意圖。 圖2是本發明另一實施例的半導體封裝結構的局部俯視示意圖。 圖3是本發明又一實施例的半導體封裝結構的局部仰視示意圖。

100‧‧‧半導體封裝結構

110‧‧‧可撓性基材

112‧‧‧第一表面

112a‧‧‧晶片設置區

112a1、112a2‧‧‧長邊

112b‧‧‧中間區

112c‧‧‧延伸區

112d‧‧‧測試區

115、116‧‧‧傳輸區

117‧‧‧傳輸孔

130‧‧‧第二測試墊

140‧‧‧第一導電線路

141‧‧‧第一引腳

142‧‧‧第一接墊

143‧‧‧第一導電通孔

150‧‧‧第二導電線路

151‧‧‧第二引腳

152‧‧‧第二接墊

153‧‧‧第二導電通孔

155‧‧‧連接線

160‧‧‧晶片

170‧‧‧第三引腳

180‧‧‧第三測試墊

Claims (8)

1. 一種半導體封裝結構，包括：一可撓性基材，具有相對的一第一表面與一第二表面，該第一表面具有一晶片設置區、一延伸區以及位於該晶片設置區與該延伸區之間的一中間區，該第二表面具有一測試區，其中該測試區對位於該延伸區，且該測試區具有一第一測試墊區與一第二測試墊區，該第一測試墊區較該第二測試墊區遠離該晶片設置區；多個第一測試墊，設置於該第一測試墊區內；多個第二測試墊，設置於該第二測試墊區內；多個第一導電線路，各該第一導電線路包括一第一引腳與一第一接墊，並設置於該第一表面上，該些第一接墊位於該延伸區內，各該第一引腳自該晶片設置區內向外延伸經過該中間區而終止於該延伸區，並連接對應的該第一接墊，該些第一接墊分別對位重疊於該些第一測試墊，並分別透過貫通該延伸區與該測試區的多個第一導電通孔而電性連接；多個第二導電線路，各該第二導電線路包括一第二引腳與一連接線，該些第二引腳設置於該第一表面上，並與該些第一引腳交錯排列，各該第二引腳自該晶片設置區內向外延伸並終止於該中間區，該些連接線設置於該第二表面上，各該連接線的一第一端透過貫穿該可撓性基材的一第二導電通孔連接對應的該第二引腳，且各該連接線的一第二端連接對應的該第二測試墊；以及一晶片，設置於該晶片設置區內，並電性連接該些第一引腳 與該些第二引腳，其中該晶片設置區具有相對的二個長邊，且該些第一引腳與該些第二引腳以交錯的方式沿著平行於各該長邊的方向排列，該些第一測試墊分為多個第一群組，該些第一群組沿著平行於各該長邊的方向接續排列，各該第一群組中的該些第一測試墊沿著垂直於各該長邊的方向排列成至少二排。
2. 如申請專利範圍第1項所述的半導體封裝結構，其中各該第一測試墊具有平行於各該長邊的一寬度，該些第一群組中各排的該些第一測試墊的總寬度由最靠近該晶片設置區向遠離該晶片設置區逐漸增大。
3. 如申請專利範圍第1項所述的半導體封裝結構，其中各該第一群組中最遠離該晶片設置區的至少一排具有對稱排列的二個該第一測試墊。
4. 如申請專利範圍第1項所述的半導體封裝結構，其中該些第二測試墊分為多個第二群組，該些第二群組沿著平行於各該長邊的方向接續排列，各該第二群組中的該些第二測試墊沿著垂直於各該長邊的方向排列成至少二排。
5. 如申請專利範圍第4項所述的半導體封裝結構，其中各該第二測試墊具有平行於各該長邊的一寬度，該些第二群組中各排的該些第二測試墊的總寬度由最靠近該晶片設置區向遠離該晶片設置區逐漸增大。
6. 如申請專利範圍第4項所述的半導體封裝結構，其中各該第二群組中最遠離該晶片設置區的至少一排具有對稱排列的二個該第二測試墊。
7. 如申請專利範圍第4項所述的半導體封裝結構，其中該些第一群組分別對應該些第二群組設置，且各該第一群組中的該些第一測試墊的數量與對應的該第二群組中的該些第二測試墊的數量相等。
8. 如申請專利範圍第1項所述的半導體封裝結構，其中各該第二引腳連接位於該中間區的一第二接墊，各該連接線的該第一端連接一第三接墊，該些第二接墊分別對位重疊於該些第三接墊，且各該第二接墊與對應的該第三接墊透過對應的該第二導電通孔相連接。

Images