TWI799215B - 具有複合中間互連器的半導體元件 - Google Patents

Abstract

本申請揭露一種半導體元件。該半導體元件包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個中間互連器，位於該封裝結構的該第一側與該第一晶片之間和該封裝結構的該第一側與該第二晶片之間。該複數個中間互連器分別包括一中間外層，位於該封裝結構的該第一側和該中介層結構之間；一中間內層，由該中間外層包圍；以及一空腔，由該中介層結構、該封裝結構和該中間內層圍成。

Description

具有複合中間互連器的半導體元件

本申請案主張美國第17/560,608號專利申請案之優先權（即優先權日為「2021年12月23日」），其內容以全文引用之方式併入本文中。

本揭露關於一種半導體元件，特別是關於一種具有複合中間互連器的半導體元件。

半導體元件用於各種電子應用，如個人電腦、行動電話、數位相機和其他電子設備。半導體元件的尺寸正在不斷縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的過程中出現了各種問題，而且這種問題在不斷增加。因此，在實現提高品質、產量、效能和可靠性以及降低複雜性方面仍然存在挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個中間互連器，位於該封裝結構的該第一側與該第一晶片之間和該封裝結構的該第一側與該第二晶片之間。與該第一晶片圖形(topographically)對齊的複數個中間互連器包括一第一密度。與該第二晶片圖形對齊的複數個中間互連器包括不同於該第一密度的一第二密度。

本揭露的另一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個底部互連器，位於該封裝結構的該第二側上，並分別包括：一底部外層，位於該封裝結構的該第二側上；以及一空穴，由該底部外層圍成。

本揭露的另一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個底部互連器，位於該封裝結構的該第二側上，並分別包括：一底部外層，位於該封裝結構的該第二側上；一底部內層，由該底部外層包圍；以及一空腔，由該底部內層圍成。

由於本揭露的半導體元件的設計，中間互連器的不同密度可使設計規則更加靈活。此外，中間互連器和底部互連器的空腔可以中和並減少在半導體元件的製造或操作期間的潛在破壞性應力。因此，半導體元件的產量和可靠性可以得到改善。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下的揭露內容提供許多不同的實施例，或實例，用於實現所提供主題的不同特徵。為了簡化本揭露內容，下面描述元件和安排的具體例子。當然，這僅是例示，並不意旨著是限制性的。例如，在接下來的描述中，第一特徵在第二特徵上的形成可包括第一和第二特徵直接接觸形成的實施例，也可包括第一和第二特徵之間可以形成附加特徵的實施例，因此使第一和第二特徵可以不直接接觸。此外，本揭露內容可能會在各實施例中重覆參考數字和/或字母。這種重覆是為了簡單明瞭，其本身並不決定所討論的各種實施例和/或配置之間的關係。

此外，空間相對術語，如"之下"、"下"、"下方"、"之上"、"上”等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對術語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。

應該理解的是，當一個元素或層被稱為"連接到”或”耦合到”另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。

應該理解的是，儘管這裡可以用術語第一、第二等來描述各種元素，但這些元素不應受到這些術語的限制。除非另有說明，這些術語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一要素、第一元件或第一部分可以被稱為第二要素、第二元件或第二部分，而不偏離本揭露內容的教導。

除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的術語如”相同"、"相等"、"平面”或”共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製造過程而發生的可接受的變化範圍內，包括幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。術語”實質上”在這裡可以用來反映這一含義。例如，被描述為”實質上相同"、"實質上相等”或”實質上平面”的項目可以是完全相同、相等或平面的，也可以是相同、相等或平面的，在可接受的變化範圍內，例如由於製造過程而可能發生的變化。

在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的裝置，光電裝置、發光顯示裝置、半導體電路和電子裝置都包括在半導體元件的範疇內。

應該指出的是，在本揭露的描述中，上方(或上)對應於方向Z的箭頭方向，下方(或下)對應於方向Z的箭頭的相反方向。

圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2是剖視示意圖，例示本揭露一個實施之半導體元件1A的部分製備流程。圖3是圖2的特寫剖視示意圖。

參照圖1至圖3，在步驟S11，可以提供中介層結構100。

參照圖2和圖3，在一些實施例中，可以在晶圓級別提供中介層結構100。然後，在晶圓級別提供的中介層結構100可以被鋸成晶片，形成一中介層晶片。或者，在本實施例中，可以在晶片級別提供中介層結構100。

參照圖2，中介層結構100可包括中介層基底101，中介層絕緣層103，中介層佈線圖案105，以及複數個穿中介層通孔107。

在一些實施例中，中介層基底101可由一半導體形成，例如矽(可以是晶體矽)、鍺、矽鍺、鎵砷、玻璃、陶瓷或絕緣體結構上的半導體(例如絕緣體上的矽，可以是形成在玻璃上的非晶、多晶或晶體矽)。中介層基底101可由未摻雜的材料形成。或者，中介層基底101可由一剛性材料形成，其楊氏模量(Young's modulus)為100GPa或以上。中介層基底101可以有一光滑和/或平坦的表面。例如，中介層基底101的rms(root mean square，均方根)表面粗糙度可以是1.5奈米或更小。

在一些實施例中，中介層基底101可包括下部101L和形成在下部101L上的上部101U。上部101U可包括埋入上部101U中的穿中介層通孔107。穿中介層通孔107可以不延伸到下部101L。下部101L可以在接下來的半導體製程中被移除，例如，在一減薄製程中。隨著下層部分101L的移除，穿中介層通孔107可以延伸到上層部分101U。

參照圖2，中介層絕緣層103可以形成在中介層基底101上。中介層佈線圖案105可以形成在中介層絕緣層103中。中介層佈線圖案105可以與穿中介層通孔107電連接(如圖3所示)。在一些實施例中，中介層絕緣層103可包括氧化物、氮化物或氮氧化物(oxynitride)，例如，氧化矽、氮化矽、氮氧化矽(silicon oxynitride)或氧氮化矽(silicon nitride oxide)。在一些實施例中，中介層佈線圖案105可由，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物或其組合形成。在一些實施例中，中介層佈線圖案105可以是一重佈線圖案。在一些實施例中，部分或全部穿中介層通孔107可以形成以穿透中介層絕緣層103，因此穿中介層通孔107可以從中介層絕緣層103的頂面曝露(未顯示)。

參照圖2和圖3，中介層結構100可包括複數個中介層底墊109和複數個中介層頂墊111。應該注意的是，為了清楚起見，只顯示部分中介層底墊109和部分中介層頂墊111。中介層底墊109可以設置在中介層絕緣層103中，與中介層絕緣層103的底面實質上共面，並與中介層佈線圖案105電連接。中介層頂墊111可以設置在中介層絕緣層103中，與中介層絕緣層103的頂面實質上共面，並與中介層佈線圖案105電連接。

在一些實施例中，中介層頂墊111可以比穿中介層通孔107更密集地排列。例如，中介層頂墊111之間的水平距離D1可以小於穿中介層通孔107之間的水平距離D2。在這種情況下，中介層佈線圖案105可以做為重佈線圖案。

在一些實施例中，中介層底墊109和中介層頂墊111可由，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物或其組合形成。

為了簡明、清晰和描述的方便，只描述一個穿中介層通孔107。在一些實施例中，穿中介層通孔107可包括填充層FL、種子層SL、黏附層AL、阻障層BL和隔離層IL。

在一些實施例中，填充層FL可以形成以埋入中介層基底101的上部101U中。填充層FL可由，例如，摻雜多晶矽、鎢、銅、奈米碳管或銲錫合金形成。

在一些實施例中，隔離層IL可以形成在填充層FL和中介層基底101之間。隔離層IL可以有一U形剖視輪廓。在一些實施例中，隔離層IL可由，例如，氧化矽、氮化矽、氮氧化矽或正矽酸四乙酯形成。隔離層IL的厚度可以在約50奈米和約200奈米之間。在一些實施例中，隔離層IL可由，例如，對二甲苯、環氧樹脂或聚(對二甲苯)形成。隔離層IL的厚度可以在約1微米和約5微米之間。隔離層IL可確保填充層FL在中介層基底101中被電隔離。

在一些實施例中，種子層SL可以有一U形剖視輪廓。種子層SL可以形成在填充層FL和隔離層IL之間。在一些實施例中，種子層SL可以有約10奈米和約40奈米之間的厚度。在一些實施例中，種子層SL可包括，例如，至少一個選自鋁、金、鈹、鉍、鈷、銅、鉿、銦、錳、鉬、鎳、鉛、鈀、鉑、銠、錸、鎦、鉭、碲、鈦、鎢、鋅和鋯的組。在填充層FL的形成過程中，種子層SL可以降低開口處的電阻率。

在一些實施例中，黏附層AL可以有一U形剖視輪廓。黏附層AL可以形成在種子層SL和隔離層IL之間。種子層SL可由，例如，鈦、鉭、鈦鎢或氮化錳形成。種子層SL可以提高種子層SL和隔離層BL之間的附著力。

在一些實施例中，阻障層BL可以有一U形剖視輪廓。阻障層BL可以在黏附層AL和隔離層IL之間。阻障層BL可由，例如，鉭、氮化鉭、鈦、氮化鈦、錸、硼化鎳、或氮化鉭/鉭雙層形成。阻障層BL可以抑制填充層FL的導電材料擴散到中介層基底101中。

在一些實施例中，填充層FL、種子層SL、黏附層AL、阻障層BL和隔離層IL可藉由，例如，化學氣相沉積、電漿增強化學氣相沉積、高密度電漿化學氣相沉積、濺鍍、金屬有機化學氣相沉積、原子層沉積或其他適用的沉積製程形成。

在一些實施例中，中介層底墊109可以是可選的。也就是說，中介層佈線圖案105可直接配置在穿中介層通孔107上，並與中介層通孔107電連接。

圖4和圖5是剖視示意圖，例示本揭露一個實施例之半導體元件1A的部分製備流程。圖6是圖5的特寫剖視示意圖。圖7是剖視示意圖，例示本揭露的一個實施例之半導體元件1A的部分製備流程。圖8是圖7的特寫剖視示意圖。

參照圖1和圖4至圖8，在步驟S13，可以提供第一晶片210、第二晶片220和第三晶片230，並且第一晶片210、第二晶片220和第三晶片230可以黏合在中介層結構100上方。

參照圖4，第一晶片210可包括第一基底211，第一介電質層213，複數個第一元件部件215，和複數個第一導電特徵。

在一些實施例中，第一基底211可以是一塊狀(bulk)半導體基底。塊狀半導體基底可由，例如，矽或鍺等元素(elementary)半導體，或例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦等化合物半導體，或其他III-V族化合物半導體或II-VI族化合物半導體組成。

在一些實施例中，複數個第一元件部件215可以形成在第一基底211上。第一元件部件215的一些部分可以形成在第一基底211中。第一元件部件215可以是電晶體，如互補金屬氧化物半導體電晶體、金屬氧化物半導體場效應電晶體、鰭狀場效應電晶體等，或其組合。

在一些實施例中，第一介電質層213可以形成在第一基底211上。第一介電質層213可以是一疊層結構。第一介電質層213可包括複數個絕緣次層。每個絕緣次層的厚度可以在約0.5微米和約3.0微米之間。絕緣次層可由，例如，氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、一低k介電質材料等，或其組合形成。絕緣次層可由不同的材料形成，但不限於此。

低k介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中，低k介電材料的介電常數可以小於2.0。絕緣次層可藉由沉積製程形成，如化學氣相沉積、電漿增強化學氣相沉積或類似製程。沉積製程後可進行平坦化處理，以移除多餘的材料，並為後續製程步驟提供實質上平坦的表面。

在一些實施例中，第一導電特徵可以在第一介電質層213中形成。第一導電特徵可包括第一導電線(未顯示)、第一導電通孔(未顯示)和第一導電墊217。第一導電線可彼此分開，並可沿Z方向在第一介電質層213中水平配置。在本實施例中，最頂層的第一導電線可指定為第一導電墊217。第一導電墊217的頂面和第一介電質層213的頂面可以實質上共面。第一導電通孔可沿Z方向連接相鄰的第一導電線、相鄰的第一元件部件215和第一導電線，以及相鄰的第一導電墊217和第一導電線。在一些實施例中，第一導電特徵可由，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物或其組合形成。第一導電特徵可以在第一介電質層213的形成過程中形成。

在一些實施例中，第一元件部件215和第一導電特徵可共同配置第一晶片210的功能單元。在本揭露內容的描述中，功能單元一般是指與功能相關的電路，它已被劃分為一獨立的單元。在一些實施例中，第一晶片210的功能單元可包括，例如，高度複雜的電路，如處理器內核，記憶體控制器，或加速器單元。在一些實施例中，第一晶片210的功能單元可包括與第二晶片220相關的控制電路和高速電路，這將在後面說明。在一些實施例中，第一晶片210可經配置為一邏輯晶片。

參照圖4，第二晶片220可包括第二基底221、第二介電質層223、複數個第二元件部件225和複數個第二導電特徵，包括第二導電墊227。第二基底221、第二介電質層223、第二元件部件225和第二導電特徵可由類似於第一基底211、第一介電質層213、第一元件部件215和第一導電特徵的結構/材料分別和相應地形成，其描述在此不再重覆。

在一些實施例中，第二導電特徵可包括在第二介電質層223中形成的儲存單元(未示出)。每個儲存單元可包括絕緣體-導體-絕緣體結構，並可分別和相應地與相應的第二導電墊227和相應的第二元件部件225電耦合。在一些實施例中，第二元件部件225、第二導電特徵可共同配置第二晶片220的功能單元。在一些實施例中，第二晶片220的功能單元可包括儲存電路、控制電路和高速電路。在一些實施例中，第二晶片220可經配置為一記憶體晶片。在一些實施例中，第二晶片220可經配置為一邏輯晶片。

在一些實施例中，第二晶片220的功能單元可只包括核心儲存電路，如輸入及輸出(I/O)和時脈電路。第二晶片220的功能單元可不包括任何控制電路或高速電路。在這種情況下，第二晶片220可以與包括控制電路和/或高速電路的第一晶片210協作。

參照圖4，第三晶片230可包括第三基底231、第三介電質層233、複數個第三元件部件235和包括第三導電墊237的複數個第三導電特徵。第三基底231、第三介電質層233、第三元件部件235和第三導電特徵可由類似於第一基底211、第一介電質層213、第一元件部件215和第一導電特徵的結構/材料分別和相應地形成，其描述在此不再重覆。在一些實施例中，第三晶片230可經配置以執行類比相關程序。在一些實施例中，第三晶片230可經配置為一邏輯晶片或一記憶體晶片。

參照圖5，第一晶片210、第二晶片220和第三晶片230可藉由倒裝晶片黏合製程，透過複數個頂部互連器501依次黏合到中介層結構100上。為了簡明、清晰和方便描述，只描述一個頂部互連器501。在一些實施例中，頂部互連器501可以是一微凸塊，並且可包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。

參照圖5和圖6，下黏合墊503可以形成在相應的中介層頂墊111上並與相應的中介層頂墊111電連接。上黏合墊505可以形成在相應的第一導電墊217下方，並與相應的第一導電墊217電連接。頂部互連器501可以形成在下黏合墊503和上黏合墊505之間。在一些實施例中，頂部互連器501可以是一銲球，並且可藉由使用一熱壓縮製程和/或一再熱流(reflow)製程黏附到下黏合墊503和/或上黏合墊505。

參照圖5和圖6，第一晶片210、第一晶片210和第三晶片230的功能單元可透過頂部互連器501和中介層佈線圖案105以電耦合到穿中介層通孔107。因此，第一晶片210、第二晶片220和第三晶片230可以相互協作。

參照圖7和圖8，頂部底填充層801可以填充在第一晶片210和中介層絕緣層103之間、第二晶片220和中介層絕緣層103之間，以及第三晶片230和中介層絕緣層103之間。頂部填充層801可以圍繞頂部互連器501。在一些實施例中，頂部填充層801還可以密封晶片210、220、230的一部分側向表面(例如，側面)。

在一些實施例中，頂部底填充層801的製作技術可藉由固化一底部填充材料，該材料由一交連的有機樹脂和一低熱膨脹係數(CTE)的無機顆粒(最高75重量百分比)組成。在一些實施例中，固化前的底部填充材料可以用一液體樹脂(如環氧樹脂)、一硬化劑(如酸酐或胺)、一彈性體(用於增韌)、一催化劑(用於促進交連)，以及其他添加劑(用於流動改性和黏附)來配製。

頂部填充層801可以緊緊地黏附在晶片210、220和230、頂部互連器501和中介層結構100上，以便頂部填充層801可以在晶片210、220、230上重新分配來自CTE不匹配和機械衝擊的應力和應變。因此，頂部互連器501中的裂紋的產生和增長可以被防止或顯著減少。此外，頂部填充層801可以為頂部互連器501提供保護，以改善中介層結構100和晶片210、220、230的配置的機械完整性。此外，頂部填充層801可以提供部分保護，防止濕氣進入，和其他形式的污染。

參照圖7和圖8，頂部成型層803可以形成，以覆蓋晶片210、220、230，以及中介層絕緣層103的頂面。頂部成型層803的製作技術可以是一成型化合物，如聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。頂部成型層803可藉由壓縮成型、轉移成型、液體封裝成型等方式形成。例如，可將成型化合物以液體形式分配。隨後，執行一固化製程以固化成型化合物。成型化合物的形成可以溢出晶片210、220、230，使成型化合物覆蓋晶片210、220、230。

圖9至圖14是剖視示意圖，例示本揭露一個實施例之半導體元件1A的部分製備流程。圖15是圖14的特寫剖視示意圖。圖16是沿圖15中的A-A’、B-B’和C-C’線拍攝的剖視示意圖。圖17是剖視示意圖，例示本揭露一個實施例之半導體元件1A的部分製備流程。圖18是圖17的特寫剖視示意圖。

參照圖1和圖9至圖12，在步驟S15，可對中介層結構100進行減薄，以曝露中介層結構100的複數個穿中介層通孔107。

參照圖9，可採用，例如，機械研磨、化學機械研磨或其他回蝕技術的一平坦化製程，以移除頂部成型層803的多餘部分，並提供一實質上平坦的表面。晶片210、220、230可在平坦化製程後被曝露出。

參照圖10，輔助基底903可以在附著層901的幫助下附著在頂部成型層803和晶片210、220、230上。在一些實施例中，附著可包括在晶片210、220、230的頂面形成附著層901的操作，以及將輔助基底903附著到附著層901上的操作。輔助基底903可具有在晶片210、220、230上方延伸的一尺寸。

在一些實施例中，輔助基底903可由一剛性材料形成，並包括金屬、玻璃、陶瓷等。附著層901可以是一膠布或一膠水。在一些實施例中，附著層901可以是晶片附著膜、銀膠或類似物。在一些實施例中，附著層901更可包括金、銀、氧化鋁或氮化硼顆粒。

參照圖11，中介層基底101的下部101L可被移除，以便在中介層基底101的底面可以曝露出穿中介層通孔107。該移除可藉由使用晶圓研磨、機械研磨、研磨或類似的方式進行，或者使用化學移除，例如濕式蝕刻。在本操作中，輔助基底903可以具有足夠的厚度，因此中介層結構100不變形，並且中介層結構100可做為一載體基底，以用於移動到後續的製程設備。

參照圖12，附著在晶片210、220、230上的輔助基底903可被移除。此時，附著層901也可被移除。

參照圖1和圖13，在步驟S17，可以提供封裝結構300。

參照圖13，封裝結構300可包括封裝基底301、頂部封裝絕緣層303、底部封裝絕緣層305、複數個頂部封裝導電墊307，複數個底部封裝導電墊309，和複數個穿封裝穿封裝通孔311。

參照圖13，封裝基底301可以是一層壓板，但不限於此。在一些實施例中，封裝基底301可包括一環氧樹脂基底材料或BT樹脂(bismaleimide triazine)。在一些實施例中，封裝基底301可以是一印刷電路板。

參照圖13，頂部封裝絕緣層303可以形成在封裝基底301上，底部封裝絕緣層305可以形成在封裝基底301下。頂部封裝絕緣層303和底部封裝絕緣層305可由，例如，氧化矽、氮化矽、氮氧化矽、氧氮化矽、聚苯並惡唑、聚醯亞胺、苯並環丁烯、味之素堆積膜、阻銲膜等，或其組合形成。

參照圖14，頂部封裝導電墊307可以形成在頂部封裝絕緣層303中。頂部封裝導電墊307的頂面和頂部封裝絕緣層303的頂面可以實質上共面。底部封裝導電墊309可以形成在底部封裝絕緣層305中。頂部封裝絕緣層303的頂面可稱為第一側300FS。底層封裝導電墊309的底面和底層封裝絕緣層305的底面可以實質上共面。底部封裝絕緣層305的底面可稱為第二側300SS。

在一些實施例中，頂部封裝導電墊307的銲墊密度(由銲墊數量除以封裝絕緣層的表面積定義)可大於底部封裝導電墊309的銲墊密度。也就是說，相鄰頂部封裝導電墊307之間的距離D3可小於相鄰底部封裝導電墊309之間的距離D4。

在一些實施例中，頂部封裝導電墊307和底部封裝導電墊309可由，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合形成。

為了簡明、清晰和描述的方便，只描述一個穿封裝穿封裝通孔311。

參照圖13，可以形成貫穿頂部封裝絕緣層303、封裝基底301和底部封裝絕緣層305的穿封裝通孔311。穿封裝通孔311可分別相應地電性連接頂部封裝導電墊307和底部封裝導電墊309。穿封裝通孔311可由，例如，銅或其他適用的導電材料形成。在一些實施例中，隔離層313可以覆蓋穿封裝通孔311的側壁(如圖15所示)。隔離層313可由，例如，氧化矽或其他適用的絕緣材料形成。

參照圖1和圖14至圖16，在步驟S19，可透過複數個中間互連器601來黏合中介層結構100和封裝結構300。

參照圖14，中間互連器601可以在封裝結構300的第一側300FS和中介層結構100之間形成。中間互連器601可分別和相應地與穿中介層通孔107和頂部封裝導電墊307電連接。在一些實施例中，中間互連器601可包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，中間互連器601可以是錫銲球。錫銲球可藉由蒸鍍、電鍍、印刷、銲料轉移或球放置初步形成一層錫，其厚度約為10微米至100微米。一旦在封裝結構300的第一側300FS上形成錫層，就可進行一再熱流製程，將錫層塑造成所需的形狀並形成錫銲球。

在本揭露的描述中，假定採用X-Y-Z坐標系，其中X和Y是指平行於結構主要表面的平面內的維度(方向)，Z是指垂直於該平面的維度(方向)，當兩個特徵具有實質上相同的X、Y座標時，這些特徵在圖形(topographically)上是對齊的。

在一些實施例中，第一晶片210和第二晶片220在一俯視視角下可以有相同的表面積(未顯示)。在圖形上與第一晶片210對齊的中間互連器601的數量(用虛線圈出並標記為A1)可大於在圖形上與第二晶片220對齊的中間互連器601的數量(用虛線圈出並標記為A2)。換句話說，在圖形上與第一晶片210對齊(或直接設置在第一晶片下)的中間互連器601的一第一密度可大於在圖形上與第二晶片220對齊(或直接設置在第二晶片下)的中間互連器601的一第二密度。

為了簡明、清晰和方便描述，只描述一個中間互連器601。

參照圖14至圖16，在一些實施例中，第一下環形墊603可形成在頂部封裝導電墊307上。第一上環形墊605可以形成在穿中介層通孔107下。在一些實施例中，第一下環形墊603和第一上環形墊605可由，例如，銅或其他合適的金屬或金屬合金形成。

中間互連器601可包括中間外層601E和第一空腔611。中間外層601E可以形成在第一下環形墊603和第一上環形墊605之間。中間外層601E、第一下環形墊603和第一上環形墊605可分別和相應地具有環形剖視輪廓。由頂部封裝導電墊307、第一下環形墊603、中間外層601E、第一上環形墊605和穿中介層通孔107圍成的空間可稱為第一空腔611。

在一些實施例中，透過使用頂部封裝導電墊307上的第一下環形墊603，在環形墊的非導電/非濕潤中心為蒸鍍的銲劑的累積建立一第一“種“點。隨著蒸汽在銲料加熱和液化過程中的膨脹，形成一第一內部空腔(未顯示)，該空腔被熔融銲料的表面張力和黏度所包含。藉由在穿中介層通孔107上的第一上環形墊605中包括一第二種點，一第二內部空腔(未示出)開始與第一內部空腔接合，產生所得到的第一空腔611。表面張力特性迫使液化結構形成外部凸形，當冷卻時，固化成中間外層601E的桶形形式，因為外殼在內部的汽化助銲劑收縮之前凝固。

在一些實施例中，第一空腔611的一相對體積可以在中間互連器601的總體積的1%至90%之間。第一空腔611的體積可藉由控制銲料加熱期間的溫度和時間來控制。銲料的組成應平衡銲料和銲料合金的特性與助銲劑蒸汽的特性。一個例示性的銲料化合物可由一般銲接材料的任何部分組成，如銲料、銀和錫，以及助銲劑，如松香、樹脂、活化劑、觸媒劑和高溫沸騰溶劑中的一種或多種。

在半導體元件1A的製造或操作期間的潛在破壞性應力可被包括第一空腔611的中間互連器601中和並減少或消除。因此，半導體元件1A的產量和可靠性可以得到改善。

參照圖17和圖18，第一抗蝕層607可以形成在封裝結構300的第一側300FS上，並圍繞著第一下環形墊603。第一抗蝕層607也可以覆蓋中間外層601E的部分外表面。第二抗蝕層609可以形成在中介層基底101的底面上，並圍繞第一上環形墊605。第二抗蝕層609也可以覆蓋中間外層601E的部分外表面。第一抗蝕層107和第二抗蝕層609可分別包括聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層板或二氟化銨。

參照圖17和圖18，中間填充層805可以填充在中介層結構100和封裝結構300之間。中間填充層805可以圍繞中間互連器601。在一些實施例中，中間填充層805還可以密封中介層結構100的側向表面(例如，側面)的一部分。

在一些實施例中，中間填充層805可藉由固化一底部填充材料而形成，該材料由一交連的有機樹脂和低CTE的無機顆粒(最高75重量百分比)組成。在一些實施例中，固化前的底部填充材料可以用一液體樹脂(如環氧樹脂)、一固化劑(如酸酐或胺)、一彈性體(用於增韌)、一催化劑(用於促進交連)以及其他添加劑(用於流動改性和黏附)來配製。

中間填充層805可以緊緊地黏附在中介層結構100和封裝結構300上，以便中間填充層805可以在中介層結構100上重新分配來自CTE不匹配和機械衝擊的應力和應變。因此，中間互連器601中的裂紋的產生和增長可以被防止或顯著減少。此外，中間填充層805可以為中間互連器601提供保護，以改善中介層結構100和封裝結構300的配置的機械完整性。此外，中間填充層805可以提供部分保護，以防止濕氣進入，和其他形式的污染。

參照圖17和圖18，中間成型層807可以形成以完全覆蓋中介層結構100。中間成型層807的製作技術可以是一成型化合物，如聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。中間成型層807可藉由壓縮成型、轉移成型、液體封裝成型等方式形成。例如，可將成型化合物以液體形式分配。隨後，執行一固化製程以固化成型化合物。成型化合物的形成可以溢出中介層結構100，使成型化合物覆蓋中介層結構100。

圖19是剖視示意圖，例示本揭露一個實施例之半導體元件1A的部分製備流程。圖20是圖19的特寫剖視示意圖。圖21是沿圖20中的A-A’、B-B’和C-C’線拍攝的剖視示意圖。圖22是剖視示意圖，例示本揭露一個實施例之半導體元件1A的部分製備流程。圖23是圖22的特寫剖視示意圖。

參照圖1和圖19至圖23，在步驟S21，封裝結構300和基礎結構400可透過複數個底部互連器701進行黏合。

參照圖19和圖20，可以提供基礎結構400。基礎結構400可包括基於環氧樹脂的材料或BT樹脂。在一些實施例中，基礎結構400可以是一層壓板，但不限於此。在一些實施例中，基礎結構400可以是一印刷電路板。應該注意的是，為了清楚起見，基礎結構400的佈線圖案沒有顯示。基礎結構400的佈線圖案可透過底部互連器701與底部封裝導電墊309電耦合。

參照圖19至圖21，底部互連器701可以在封裝結構300的第二側300SS和基礎結構400之間形成。底部互連體701可分別和相應地與底部封裝導電墊309和基礎結構400的基礎導電墊401電連接。在一些實施例中，底部互連器701可包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，底部互連器701可以是一錫銲球。錫銲球可藉由蒸鍍、電鍍、印刷、銲料轉移或球放置初步形成一層錫，其厚度約為10微米至100微米。一旦在封裝結構300的第二側300SS上形成錫層，就可進行一再熱流製程，將錫層塑造成所需的形狀並形成錫銲球。

為了簡明、清晰和方便描述，只描述一個底部互連器701。

參照圖19至圖21，在一些實施例中，第二下環形墊703可以形成在基礎導電墊401上。第二上環形墊705可以形成在底部封裝導電墊309下。在一些實施例中，第二下環形墊703和第二上環形墊705可由，例如，銅或其他合適的金屬或金屬合金形成。

底部互連器701可包括底部外層701E和第二空腔711。底部外層701E可在第二下環形墊703和第二上環形墊705之間形成。底部外層701E、第二下環形墊703和第二上環形墊705可分別和相應地具有環形剖視輪廓。底部封裝導電墊309、第二下環形墊703、底部外層701E、第二上環形墊705和基礎導電墊401圍成的空間可稱為第二空腔711。

在一些實施例中，透過使用基礎導電墊401上的第二下環形墊703，在環形墊的非導電/非濕潤中心為蒸鍍的銲劑的累積建立一第一"種"點。隨著蒸汽在銲料加熱和液化過程中的膨脹，形成一第一內部空腔(未顯示)，該空腔被熔融銲料的表面張力和黏度所包含。藉由在底部封裝導電墊309上的第二上環形墊705中包括一第二種點，一第二內部空腔(未顯示)開始與第一內部空腔接合，產生所得到的第二空腔711。表面張力特性迫使在液化結構上形成外部凸形，當冷卻時，固化成底部外層701E的桶形形成，因為外殼在內部的汽化助銲劑收縮之前凝固。

在一些實施例中，第二空腔711的一相對體積可在底部互連器701總體積的1%至90%之間。第二空腔711的體積可藉由控制銲料加熱期間的溫度和時間來控制。銲料的組成應平衡銲料和銲料合金的特性與助銲劑蒸汽的特性。一個例示性的銲料化合物可由一般銲接材料的任何部分組成，如銲料、銀和錫，以及助銲劑，如松香、樹脂、活化劑、觸媒劑和高溫沸騰溶劑中的一種或多種。

在半導體元件1A的製造或操作的期間潛在破壞性應力可被包括第二空腔711的底部互連器701中和並減少或消除。因此，半導體元件1A的產量和可靠性可以得到改善。

參照圖22和圖23，底部填充層809可以填充在封裝結構300和基礎結構400之間。底部填充層809可以圍繞底部互連器701。在一些實施例中，底部互連體701也可以密封封裝結構300的側向表面(例如，側面)的一部分。

在一些實施例中，底部填充層809可藉由固化一底部填充材料而形成，該材料由一交連的有機樹脂和低CTE無機顆粒(高達75重量百分比)組成。在一些實施例中，固化前的底部填充材料可以用一液體樹脂(如環氧樹脂)、一固化劑(如酸酐或胺)、一彈性體(用於增韌)、一催化劑(用於促進交連)以及其他添加劑(用於流動改性和黏附)來配製。

底部填充層809可以緊緊地黏在封裝結構300和基礎結構400上，以便底部填充層809可以在封裝結構300上重新分配來自CTE不匹配和機械衝擊的應力和應變。因此，底部互連器701中的裂紋的產生和增長可以被防止或顯著減少。此外，底部填充層809可以為底部互連器701提供保護，以改為封裝結構300和基礎結構400的配置的機械完整性。此外，底部填充層809可以提供部分保護，防止濕氣進入，和其他形式的污染。

圖24是例示本揭露另一實施例之半導體元件1B的特寫剖視示意圖。圖25是沿圖24中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

參照圖24，半導體元件1B可以具有與圖18中所示相似的結構。圖24中與圖18中相同或相似的元件已被標記為類似的參考符號，重覆的描述已被省略。

參照圖24和圖25，在頂部封裝導電墊307上可形成第一下圓形墊613。第一上圓形墊615可以形成在穿中介層通孔107下方。在一些實施例中，第一下圓形墊613和第一上圓形墊615可由，例如，銅或其他合適的金屬或金屬合金形成。中間外層601E可以形成在第一下圓形墊613和第一上圓形墊615之間。中間外層601E可以有一環形剖視輪廓。第一下圓形墊613和第一上圓形墊615可分別和相應地具有圓形剖視輪廓。由頂部封裝導電墊307、第一下圓形墊613、中間外層601E、第一上圓形墊615和穿中介層通孔107圍成的空間可稱為第一空腔611。

圖26是例示本揭露的另一實施例之半導體元件1C的特寫剖視示意圖。圖27是沿圖26中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

參照圖26，半導體元件1C可以具有與圖23中所示類似的結構。圖26中與圖23中相同或相似的元件已被標記為類似的參考符號，重覆的描述已被省略。

參照圖26和圖27，在基礎導電墊401上可以形成第二下圓形墊713。第二上圓形墊715可以形成在底部封裝導電墊309下方。在一些實施例中，第二下圓形墊713和第二上圓形墊715可由，例如，銅或其他合適的金屬或金屬合金形成。底部外層701E可以形成在第二下圓形墊713和第二上圓形墊715之間。底部外層701E可以有一環形剖視輪廓。第二下圓形墊713和第二上層圓形墊715可分別和相應地具有圓形剖視輪廓。由底部封裝導電墊309、第二下圓形墊713、底部外層701E、第二上圓形墊715和基礎導電墊401圍成的空間可稱為第二空腔711。

圖28是例示本揭露另一實施例之半導體元件1D的特寫剖視示意圖。圖29是沿圖28中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

參照圖28，半導體元件1D可以具有與圖24所示類似的結構。圖28中與圖24中相同或相似的元件已被標記為類似的參考符號，重覆的描述已被省略。

參照圖28和圖29，中間內層601I可以形成在第一下圓形墊613和第一上圓形墊615之間，並形成在中間外層601E的內表面上。中間外層601E和中間內層601I可分別和相應地具有環形的剖視輪廓。第一下圓形墊613和第一上圓形墊615可分別並相應地具有圓形剖視輪廓。由頂部封裝導電墊307、第一下圓形墊613、中間內層601I、第一上圓形墊615和穿中介層通孔107圍成的空間可稱為第一空腔611。在一些實施例中，圖28和圖29中描述的特徵可以應用於圖4中描述的實施例。

圖30是例示本揭露另一實施例之半導體元件1E的特寫剖視示意圖。圖31是沿圖30中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

參照圖30，半導體元件1E可以具有與圖26中所示類似的結構。圖30中與圖26中相同或相似的元件已被標記為類似的參考符號，重覆的描述已被省略。

參照圖30和圖31，底部內層701I可以形成在第二下圓形墊713和第二上圓形墊715之間。底部外層701E和底部內層701I可分別和相應地具有環形剖視輪廓。第二下圓形墊713和第二上圓形墊715可分別並相應地具有圓形剖視輪廓。由底部封裝導電墊309、第二下圓形墊713、底部內層701I、第二上圓形墊715和基礎導電墊401圍成的空間可稱為第二空腔711。

圖32是例示本揭露另一實施例之半導體元件1F的特寫剖視示意圖。圖33是沿圖32中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

參照圖32，半導體元件1E可以具有與圖18中所示相似的結構。圖32中與圖18中相同或相似的元件已被標記為類似的參考符號，重覆的描述已被省略。

參照圖32和圖33，第三下環形墊507可以形成在中介層頂墊111上。第三上環形墊509可以在第一導電墊217下形成。在一些實施例中，第三下環形墊507和第三上環形墊509可由，例如，銅或其他合適的金屬或金屬合金形成。

頂部互連器501可包括頂部外層501E和第三空腔511。頂部外層501E可以在第三下環形墊507和第三上環形墊509之間形成。頂部外層501E、第三下環形墊507和第三上環形墊509可分別和相應地具有環形的剖視輪廓。中介層頂墊111、第三下環形墊507、頂部外層501E、第三上環形墊509和第一導電墊217圍成的空間可稱為第三空腔511。

在一些實施例中，透過使用中介層頂墊111上的第三下環形墊507，在環形的非導電/非濕潤中心為蒸鍍的銲劑的累積建立一第一"種"點。隨著蒸汽在銲料加熱和液化過程中的膨脹，形成一第一內部空腔(未顯示)，該空腔被熔融銲料的表面張力和黏性所包含。藉由在第三上環形墊509上包括一第二種點，一第二內部空腔(未顯示)開始與第一內部空腔接合，產生所得到的第三空腔511。表面張力特性迫使液化結構形成外部凸形，當冷卻時，固化為頂部外層501E的桶形形式，因為外殼在內部的汽化助銲劑收縮之前凝固。

在一些實施例中，第三空腔511的一相對體積可以在頂部互連器501的總體積的1%至90%之間。第三空腔511的體積可藉由控制銲料加熱期間的溫度和時間來控制。銲料的組成應平衡銲料和銲料合金的特性與助銲劑蒸汽的特性。一個例示性的銲料化合物可由一般銲接材料的任何部分組成，如銲料、銀和錫，以及助銲劑，如松香、樹脂、活化劑、觸媒劑和高溫沸騰溶劑中的一種或多種。

在半導體元件1F的製造或操作期間的潛在破壞性應力可被包括第三空腔511的頂部互連器501中和並減少或消除。因此，半導體元件1F的產量和可靠性可以得到改善。

本揭露的一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個中間互連器，位於該封裝結構的該第一側與該第一晶片之間和該封裝結構的該第一側與該第二晶片之間。與該第一晶片圖形(topographically)對齊的複數個中間互連器包括一第一密度。與該第二晶片圖形對齊的複數個中間互連器包括不同於該第一密度的一第二密度。

本揭露的另一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個底部互連器，位於該封裝結構的該第二側上，並分別包括：一底部外層，位於該封裝結構的該第二側上；以及一空穴，由該底部外層圍成。

本揭露的另一個方面提供一種半導體元件，包括一封裝結構，該封裝結構包括一第一側和與該第一側相對的一第二側；一中介層結構，位於該封裝結構的該第一側上方；一第一晶片，位於該中介層結構上方；一第二晶片，位於該中介層結構上方；以及複數個底部互連器，位於該封裝結構的該第二側上，並分別包括：一底部外層，位於該封裝結構的該第二側上；一底部內層，由該底部外層包圍；以及一空腔，由該底部內層圍成。

由於本揭露的半導體元件的設計，中間互連器的不同密度可使設計規則更加靈活。此外，中間互連器和底部互連器的空腔可以中和並減少在半導體元件的製造或操作期間的潛在破壞性應力。因此，半導體元件的產量和可靠性可以得到改善。

雖然已詳述本揭露及其優點，然而應理解可以進行其他變化、取代與替代而不脫離揭露專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。

1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 1F:半導體元件 10:製備方法 100:中介層結構 101:中介層基底 101L:下部 101U:上部 103:中介層絕緣層 105:中介層佈線圖案 107:穿中介層通孔 109:中介層底墊 111:中介層頂墊 210:第一晶片 211:第一基底 213:第一介電質層 215:第一元件部件 217:第一導電墊 220:第二晶 221:第二基底 223:第二介電質層 225:第二元件部件 227:第二導電墊 230:第三晶片 231:第三基底 233:第三介電質層 235:第三元件部件 237:第三導電墊 300:封裝結構 300FS:第一側 300SS:第二側 301:封裝基底 303:頂部封裝絕緣層 305:底部封裝絕緣層 307:頂部封裝導電墊 309:底部封裝導電墊 311:穿封裝通孔 313:隔離層 400:基礎結構 401:基礎導電墊 501:頂部互連器 501E:頂部外層 503:下黏合墊 505:上黏合墊 507:第三下環形墊 509:第三上環形墊 511:第三空腔 601:中間互連器 601E:中間外層 601I:中間內層 603:第一下環形墊 605:第一上環形墊 607:第一抗蝕層 609:第二抗蝕層 611:第一空腔 613:第一下圓形墊 615:第一上圓形墊 701:底部互連器 701E:底部外層 701I:底部內層 703:第二下環形墊 705:第二上環形墊 711:第二空腔 713:第二下圓形墊 715:第二上圓形墊 801:頂部底填充層 803:頂部成型層 805:中間填充層 807:中間成型層 809:底部填充層 901:附著層 903:輔助基底 A1:虛線 A2:虛線 AL:黏附層 A-A':線 B-B':線 BL:阻障層 C-C':線 D1:水平距離 D2:水平距離 D3:距離 D4:距離 FL:填充層 IL:隔離層 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 SL:種子層 X:方向 Y:方向 Z:方向

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法。 圖2是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖3是圖2的特寫剖視示意圖。 圖4和圖5是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖6是圖5的特寫剖視示意圖。 圖7是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖8是圖7的特寫剖視示意圖。 圖9至圖14是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖15是圖14的特寫剖視示意圖。 圖16是沿圖15中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖17是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖18是圖17的特寫剖視示意圖。 圖19是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖20是圖19的特寫剖視示意圖。 圖21是沿圖20中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖22是剖視示意圖，例示本揭露一個實施例之半導體元件的部分製備流程。 圖23是圖22的特寫剖視示意圖。 圖24是例示本揭露另一實施例之半導體元件的特寫剖視示意圖。 圖25是沿圖24中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖26是例示本揭露另一實施例之半導體元件的特寫剖視示意圖。 圖27是沿圖26中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖28是例示本揭露另一實施例之半導體元件的特寫剖視示意圖。 圖29是沿圖28中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖30是例示本揭露另一實施例之半導體元件的特寫剖視示意圖。 圖31是沿圖30中A-A'、B-B'和C-C'線拍攝的剖視示意圖。 圖32是例示本揭露另一實施例之半導體元件1F的特寫剖視示意圖。 圖33是沿圖32中的A-A'、B-B'和C-C'線拍攝的剖視示意圖。

1A:半導體元件

100:中介層結構

101:中介層基底

101U:上部

103:中介層絕緣層

105:中介層佈線圖案

107:穿中介層通孔

210:第一晶片

217:第一導電墊

220:第二晶

227:第二導電墊

230:第三晶片

237:第三導電墊

300:封裝結構

300FS:第一側

300SS:第二側

301:封裝基底

303:頂部封裝絕緣層

305:底部封裝絕緣層

307:頂部封裝導電墊

309:底部封裝導電墊

311:穿封裝通孔

400:基礎結構

501:頂部互連器

601:中間互連器

701:底部互連器

711:第二空腔

801:頂部底填充層

803:頂部成型層

805:中間填充層

807:中間成型層

809:底部填充層

Claims (20)

1. 一種半導體元件，包括： 一封裝結構，包括一第一側和與該第一側相對的一第二側； 一中介層結構，位於該封裝結構的該第一側上方； 一第一晶片，位於該中介層結構上方； 一第二晶片，位於該中介層結構上方；以及 複數個中間互連器，位於該封裝結構的該第一側和該第一晶片之間以及該封裝結構的該第一側和該第二晶片之間； 其中該複數個中間互連器分別包括： 一中間外層，位於該封裝結構的該第一側和該中介層結構之間； 一中間內層，由該中間外層包圍；以及 一空腔，由該中介層結構、該封裝結構和該中間內層圍成。
2. 如請求項1所述的半導體元件，其中與該第一晶片圖形(topographically)對齊的複數個中間互連器包括一第一密度，而與該第二晶片圖形對齊的複數個中間互連器包括不同於該第一密度的一第二密度。
3. 如請求項1所述的半導體元件，其中該第一晶片經配置為一邏輯晶片，而該第二晶片經配置為一記憶體晶片。
4. 如請求項3所述的半導體元件，更包括位於該封裝結構的該第二側下方的一基礎結構。
5. 如請求項4所述的半導體元件，其中該中介層結構包括與該複數個中間互連器電連接的複數個穿中介層通孔。
6. 如請求項5所述的半導體元件，更包括一中間填充層，位於該封裝結構的該第一側和該中介層結構之間，並圍繞該複數個中間互連器。
7. 如請求項6所述的半導體元件，更包括複數個底部互連器，位於該封裝結構的該第二側和該基礎結構之間。
8. 如請求項7所述的半導體元件，更包括沿該封裝結構定位的複數個穿封裝通孔，其中該複數個中間互連器和該複數個底部互連器透過該複數個穿封裝通孔電耦合。
9. 如請求項8所述的半導體元件，更包括一底部填充層，位於該封裝結構和該基礎結構之間，並圍繞該複數個底部互連器。
10. 如請求項9所述的半導體元件，其中該複數個中間互連器是一銲球。
11. 如請求項1所述的半導體元件，更包括位於該封裝結構的該第二側上的複數個底部互連器，並分別包括： 一底部外層，位於該封裝結構該第二側上； 一底部內層，由該底部外層包圍；以及 一空腔，由該底部內層圍成。
12. 如請求項11所述的半導體元件，更包括位於該封裝結構的該第一側和該中介層結構之間的複數個中間互連器。
13. 如請求項12所述的半導體元件，其中該複數個中間互連器分別包括： 一中間外層，位於該封裝結構該的第一側和該中介層結構之間； 一中間內層，由該中間外層包圍；以及 一空腔，由該中介層結構、該封裝結構和該中間內層圍成。
14. 如請求項13所述的半導體元件，更包括沿該封裝結構定位的複數個穿封裝通孔，其中該複數個中間互連器和該複數個底部互連器透過該複數個穿封裝通孔電耦合。
15. 如請求項14所述的半導體元件，更包括一基礎結構，與該封裝結構的該第二側相對地定位，並與該複數個底部互連器電連接。
16. 如請求項15所述的半導體元件，更包括一底部填充層，位於該封裝結構和該基礎結構之間，並圍繞該複數個底部互連器。
17. 如請求項16所述的半導體元件，更包括一中間填充層，位於該封裝結構的該第一側和該中介層結構之間，並圍繞該複數個中間互連器。
18. 如請求項17所述的半導體元件，其中該第一晶片經配置為一邏輯晶片，而該第二晶片經配置為一記憶體晶片。
19. 如請求項18所述的半導體元件，其中與該第一晶片圖形對齊的複數個中間互連器包括一第一密度，而與該第二晶片圖形對齊的複數個中間互連器包括不同於該第一密度的一第二密度。
20. 如請求項19所述的半導體元件，更包括一上圓形墊和一下圓形墊； 其中該上圓形墊位於該底部外層和該封裝結構之間； 其中該下圓形墊位於該底部外層和該基礎結構之間。

Images