[go: up one dir, main page]

TWI798969B - 相位內插裝置及多相位時脈產生裝置 - Google Patents

相位內插裝置及多相位時脈產生裝置 Download PDF

Info

Publication number
TWI798969B
TWI798969B TW110144763A TW110144763A TWI798969B TW I798969 B TWI798969 B TW I798969B TW 110144763 A TW110144763 A TW 110144763A TW 110144763 A TW110144763 A TW 110144763A TW I798969 B TWI798969 B TW I798969B
Authority
TW
Taiwan
Prior art keywords
phase
clock
circuit branches
nth
circuit
Prior art date
Application number
TW110144763A
Other languages
English (en)
Other versions
TW202324928A (zh
Inventor
蔡宗翰
林鵬飛
紀國偉
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110144763A priority Critical patent/TWI798969B/zh
Priority to US18/071,794 priority patent/US11888487B2/en
Application granted granted Critical
Publication of TWI798969B publication Critical patent/TWI798969B/zh
Publication of TW202324928A publication Critical patent/TW202324928A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明公開一種相位內插裝置及多相位時脈產生裝置。相位內插裝置包括數位控制器以及相位內插器。相位內插器包括電容和多個電路分支，該些電路分支受控於數位控制器，以在輸出節點上產生內插於第一輸入時脈與第二輸入時脈間的N個相位時脈中的第n個相位時脈。當數位控制器控制該些電路分支產生第n個相位時脈時，數位控制器係響應於第一輸入時脈的上升緣，控制該些電路分支利用(N-n+1)×M個第一電流源對電容進行充電，並且響應於第二輸入時脈的上升緣，控制該些電路分支利用N×M個第一電流源對電容進行充電。N為大於1的整數，M為大於或等於1的整數，且n為1到N的整數。

Description

相位內插裝置及多相位時脈產生裝置
本發明涉及相位內插技術，特別涉及一種相位內插裝置及多相位時脈產生裝置。
由於相位內插器可產生內插於兩輸入時脈間的不同相位時脈，因此相位內插器被廣泛用於多相位時脈產生裝置中。例如，假設兩輸入時脈具有相位時間差為T的話，多相位時脈產生裝置可利用N個相位內插器來產生內插於兩輸入時脈間的N個相位時脈。理想上，這N個相位時脈的任兩相鄰者的相位時間差為T/N，但實際上，該相位時間差會受到製程變異、電壓飄移及溫度變化等影響而改變。因此，如何產生高線性度的相位時脈就成為本領域的一個重要課題。
針對現有技術的不足，本發明實施例提供一種相位內插裝置，包括數位控制器以及相位內插器。相位內插器耦接數位控制器，且包括多個電路分支。該些電路分支耦接輸出節點並受控於數位控制器，以在輸出節點上產生內插於第一輸入時脈與第二輸入時脈間的N個相位時脈中的第n個相位時脈作為相位內插裝置的輸出時脈。N為大於1的整數，且n為1到N的整數。該些電路分支各包括串聯於供電電壓與接地電壓間的第一電流源與第二電流源，輸出節點耦接於第一電流源與第二電流源之間，且相位內插器還包括耦接於輸出節點與接地電壓之間的電容。該些電路分支的數量為大於或等於N×M個，M為大於或等於1的整數。當數位控制器控制該些電路分支產生第n個相位時脈時，數位控制器係響應於第一輸入時脈的上升緣，控制該些電路分支利用(N-n+1)×M個第一電流源對電容進行充電，並且響應於第二輸入時脈的上升緣，控制該些電路分支利用N×M個第一電流源對電容進行充電。
另外，本發明實施例提供一種多相位時脈產生裝置，包括N個時脈產生電路。該N個時脈產生電路分別用於通過N個輸出節點產生內插於第一輸入時脈與第二輸入時脈間的的N個相位時脈。該N個時脈產生電路中的第n個時脈產生電路用於通過該N個輸出節點中的第n個輸出節點產生該N個相位時脈中的第n個相位時脈，且第n個時脈產生電路包括數位控制器以及相位內插器。相位內插器耦接數位控制器，且包括多個電路分支。第n個時脈產生電路的該些電路分支耦接第n個輸出節點並受控於第n個時脈產生電路的數位控制器，以在第n個輸出節點上產生第n個相位時脈。N為大於1的整數，且n為1到N的整數。在第n個時脈產生電路中，該些電路分支各包括串聯於供電電壓與接地電壓間的第一電流源與第二電流源，第n個輸出節點耦接於第一電流源與第二電流源之間，且相位內插器還包括耦接於第n個輸出節點與接地電壓之間的電容。在第n個時脈產生電路中，該些電路分支的數量為大於或等於N×M個，M為大於或等於1的整數，當數位控制器控制該些電路分支產生第n個相位時脈時，數位控制器係響應於第一輸入時脈的上升緣，控制該些電路分支利用(N-n+1)×M個第一電流源對電容進行充電，並且響應於第二輸入時脈的上升緣，控制該些電路分支利用N×M個第一電流源對電容進行充電。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明的實施方式，本領域技術人員可由本說明書所提供的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所提供的內容並非用以限制本發明的保護範圍。
應當理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包含相關聯的列出項目中的任一個或者多個的組合。
請一併參閱圖1和圖2，圖1是本發明實施例的相位內插裝置的示意圖，圖2是本發明實施例的相位內插器的電路示意圖。如圖1和圖2所示，相位內插裝置10包括數位控制器101和相位內插器102。相位內插器102耦接數位控制器101，且包括多個電路分支200_0～200_K-1。電路分支200_0～200_K-1的數量為大於或等於N×M個，即K≧(N×M)。N為大於1的整數，且M為大於或等於1的整數。
電路分支200_0～200_K-1耦接輸出節點P並受控於數位控制器101，以在輸出節點P上產生內插於第一輸入時脈CLK_A與第二輸入時脈CLK_B間的N個相位時脈CKI_0～CKI_N-1中的第n個相位時脈CKI_n-1作為相位內插裝置10的輸出時脈，n為1到N的整數。在本實施例中，第一輸入時脈CLK_A的相位領先第二輸入時脈CLK_B的相位，且兩輸入時脈具有相位時間差為T。因此，這N個相位時脈CKI_0～CKI_N-1的任兩相鄰者的相位時間差為T/N，且本實施例還可假設第1個相位時脈CKI_0的相位等於第一輸入時脈CLK_A的相位，但本發明不以此為限制。
具體而言，相位內插器102的每一電路分支包括串聯於供電電壓VCC與接地電壓GND間的第一電流源與第二電流源，且輸出節點P耦接於第一電流源與第二電流源之間。例如，圖2的電路分支200_0包括串聯於供電電壓VCC與接地電壓GND間的第一電流源202_0與第二電流源203_0，且輸出節點P耦接於第一電流源202_0與第二電流源203_0之間，以此類推，電路分支200_K-1包括串聯於供電電壓VCC與接地電壓GND間的第一電流源202_K-1與第二電流源203_K-1，且輸出節點P耦接於第一電流源202_K-1與第二電流源203_K-1之間。另外，相位內插器102還包括耦接於輸出節點P與接地電壓GND之間的電容C。
由此可見，本發明是透過數位控制器101控制電路分支200_0～200_K-1依序利用至少一第一電流源和至少一第二電流源對電容C進行充電和放電，並把輸出節點P上的電壓信號作為第n個相位時脈CKI_n-1。更詳細地說，當數位控制器101控制電路分支200_0～200_K-1產生第n個相位時脈CKI_n-1時，數位控制器101係響應於第一輸入時脈CLK_A的上升緣，控制電路分支200_0～200_K-1利用(N-n+1)×M個第一電流源對電容C進行充電，並且響應於第二輸入時脈CLK_B的上升緣，控制電路分支200_0～200_K-1利用N×M個第一電流源對電容C進行充電。
另外，當數位控制器101控制電路分支200_0～200_K-1產生第n個相位時脈CKI_n-1時，數位控制器101還響應於第一輸入時脈CLK_A的下降緣，控制電路分支200_0～200_K-1利用 (N-n+1)×M個第二電流源對電容C進行放電，並且響應於第二輸入時脈CLK_B的下降緣，控制電路分支200_0～200_K-1利用N×M個第二電流源對電容C進行放電。舉例來說，假設N和M分別為4和1的話，代表相位內插器102能夠產生內插於第一輸入時脈CLK_A與第二輸入時脈CLK_B間的4個相位時脈CKI_0～CKI_3中的一個，且其至少包括電路分支200_0～200_3。
請一併參閱圖3和圖4，圖3是本發明實施例的相位內插器所產生的4個相位時脈的示意圖，圖4是圖3的4個相位時脈經緩衝器電路轉換成脈衝方波的示意圖。為了方便理解，圖3和圖4是將這4個相位時脈CKI_0～CKI_3呈現在同一時間區間內，但本領域技術人員可由前述內容瞭解到電路分支200_0～200_3每次只會產生這4個相位時脈CKI_0～CKI_3中的一個作為相位內插裝置10的輸出時脈。在這種情況下，本實施例還可使用時間點t0和t1來分別表示第一輸入時脈CLK_A和第二輸入時脈CLK_B的上升緣時間點，並且使用時間點t2和t3來分別表示第一輸入時脈CLK_A和第二輸入時脈CLK_B的下降緣時間點。
換句話說，時間點t0到t1的間隔或者時間點t2到t3的間隔就是第一輸入時脈CLK_A和第二輸入時脈CLK_B的相位時間差。因此，當數位控制器101控制電路分支200_0～200_3產生第1個相位時脈CKI_0時，數位控制器101是從時間點t0起控制電路分支200_0～200_3利用4個第一電流源，例如第一電流源202_0～202_3對電容C進行充電，並且從時間點t1起繼續控制電路分支200_0～200_3利用4個第一電流源對電容C進行充電。
相對地，當數位控制器101控制電路分支200_0～200_3產生第2個相位時脈CKI_1時，數位控制器101是從時間點t0起控制電路分支200_0～200_3利用3個第一電流源，例如第一電流源202_0～202_2對電容C進行充電，並且從時間點t1起控制電路分支200_0～200_3利用4個第一電流源，例如第一電流源202_0～202_3對電容C進行充電，以此類推，當數位控制器101控制電路分支200_0～200_3產生第4個相位時脈CKI_3時，數位控制器101是從時間點t0起控制電路分支200_0～200_3利用1個第一電流源，例如第一電流源202_0對電容C進行充電，並且從時間點t1起控制電路分支200_0～200_3利用4個第一電流源對電容C進行充電。應當理解的是，當對電容C進行充電時，輸出節點P上的電壓信號會逐漸增大，即產生第n個相位時脈CKI_n-1的上升緣波形，且這時候的該電壓信號與充電電流成正比。
由此可見，在時間點t0到時間點t1之間，對於產生第2個相位時脈CKI_1的電路分支200_0～200_3而言，其會比產生第1個相位時脈CKI_0的電路分支200_0～200_3少用1個第一電流源對電容C進行充電，以此類推，對於產生第4個相位時脈CKI_3的電路分支200_0～200_3而言，其會比產生第3個相位時脈CKI_2的電路分支200_0～200_3少用1個第一電流源對電容C進行充電，使得這時候第1個輸出時脈CKI_0的轉換率、第2個輸出時脈CKI_1的轉換率、第3個輸出時脈CKI_2的轉換率及第4個輸出時脈CKI_3的轉換率則為等差數列。所謂的轉換率即代表在單位時間內的電壓變化率。
另外，在時間點t1之後，對於產生第2個相位時脈CKI_1的電路分支200_0～200_3而言，其會和產生第1個相位時脈CKI_0的電路分支200_0～200_3同樣用4個第一電流源對電容C進行充電，以此類推，對於產生第4個相位時脈CKI_3的電路分支200_0～200_3而言，其會和產生第3個相位時脈CKI_2的電路分支200_0～200_3同樣用4個第一電流源對電容C進行充電，使得這時候第1個輸出時脈CKI_0的轉換率、第2個輸出時脈CKI_1的轉換率、第3個輸出時脈CKI_2的轉換率及第4個輸出時脈CKI_3的轉換率則為同值數列。至於有關產生下降緣波形的細節將雷同於前述內容，故於此就不再多加贅述。
總而言之，在時間點t2到時間點t3之間，對於產生第2個相位時脈CKI_1的電路分支200_0～200_3而言，其會比產生第1個相位時脈CKI_0的電路分支200_0～200_3少用1個第二電流源對電容C進行放電，以此類推，對於產生第4個相位時脈CKI_3的電路分支200_0～200_3而言，其會比產生第3個相位時脈CKI_2的電路分支200_0～200_3少用1個第二電流源對電容C進行放電，使得這時候第1個輸出時脈CKI_0的轉換率、第2個輸出時脈CKI_1的轉換率、第3個輸出時脈CKI_2的轉換率及第4個輸出時脈CKI_3的轉換率則為等差數列。
另外，在時間點t3之後，對於產生第2個相位時脈CKI_1的電路分支200_0～200_3而言，其會和產生第1個相位時脈CKI_0的電路分支200_0～200_3同樣用4個第二電流源對電容C進行放電，以此類推，對於產生第4個相位時脈CKI_3的電路分支200_0～200_3而言，其會和產生第3個相位時脈CKI_2的電路分支200_0～200_3同樣用4個第二電流源對電容C進行放電，使得這時候第1個輸出時脈CKI_0的轉換率、第2個輸出時脈CKI_1的轉換率、第3個輸出時脈CKI_2的轉換率及第4個輸出時脈CKI_3的轉換率則為同值數列。相位內插裝置10還可包括耦接相位內插器102的緩衝器電路103，以將第n個輸出時脈CKI_n-1轉換成對應的脈衝方波，如圖4所示，但本發明不限制緩衝器電路103的具體實施方式。總而言之，透過數位控制器101對電路分支200_0～200_3的以上控制，相位內插器102就能夠產生高線性度的4個相位時脈CKI_0～CKI_3。
更進一步，相位內插器102的每一電路分支還可包括串聯於供電電壓VDD與第一電流源之間的第一開關，以及串聯於第二電流源與接地電壓GND之間的第二開關。例如，圖2的電路分支200_0還可包括串聯於供電電壓VDD與第一電流源202_0之間的第一開關201_0，以及串聯於第二電流源203_0與接地電壓GND之間的第二開關204_0，以此類推，電路分支200_K-1還可包括串聯於供電電壓VDD與第一電流源202_K-1之間的第一開關201_K-1，以及串聯於第二電流源203_K-1與接地電壓GND之間的第二開關204_K-1，但本發明不以此為限制。
由此可見，數位控制器101係產生至少一控制信號CS控制電路分支200_0～200_K-1，且該至少一控制信號CS可包括用於控制每一第一開關的第一控制信號以及用於控制每一第二開關的第二控制信號。例如，圖2的該至少一控制信號CS可包括K位元的第一控制信號SW_P[K-1:0]以及K位元的第二控制信號SW_N[K-1:0]。第一控制信號的第1位元SW_P[0]用來控制第一開關201_0，以此類推，第一控制信號的第K位元SW_P[N-1]用來控制第一開關201_K-1，但本發明不以為限制。另外，第二控制信號的第1位元SW_N[0]用來控制第二開關204_0，以此類推，第二控制信號的第K位元SW_N[K-1]用來控制第二開關204_K-1，但本發明亦不以為限制。
另一方面，數位控制器101係可根據一相位選擇信號P_SEL來控制電路分支200_0～200_K-1產生這N個相位時脈CKI_0～CKI_N-1中的第n個相位時脈CKI_n-1。因此，相位內插裝置10還可包括耦接數位控制器101的校正電路104。校正電路104用於判斷第n個相位時脈CKI_n-1是否對於已知的參考資料而言有位置偏移，並產生相位選擇信號P_SEL。也就是說，校正電路104可用於選定第n個相位時脈CKI_n-1作為相位內插裝置10的輸出時脈。
更詳細地說，請一併參閱5A到圖5C，圖5A到圖5C是本發明實施例的校正電路判斷第n個相位時脈是否對於已知的參考資料而言有位置偏移的示意圖。如圖5A所示，若仍以圖4的4個相位時脈CKI_0～CKI_3為例，假設數位控制器101一開始根據相位選擇信號P_SEL來控制電路分支200_0～200_K-1產生第2個相位時脈CKI_1的話，代表這時候的第n個相位時脈CKI_n-1為第2個相位時脈CKI_1。另外，校正電路104還可利用相位分別領先和落後第2個相位時脈CKI_1的第1個相位時脈CKI_0和第3個相位時脈CKI_2來做校正。
在本實施例中，相位領先第2個相位時脈CKI_1的第1個相位時脈CKI_0可簡稱為相位領先時脈CKI_pre，且相位落後第2個相位時脈CKI_1的第3個相位時脈CKI_2可簡稱為相位落後時脈CKI_post。應當理解的是，這三者都和參考資料RD具有相同週期，因此校正電路104可用這三者的上升緣對參考資料RD做取樣，並且預期第2個相位時脈CKI_1的上升緣要對齊參考資料RD的變化緣。
如圖5B所示，如果第2個相位時脈CKI_1的上升緣向右偏離參考資料RD的變化緣，相位領先時脈CKI_pre、第n個相位時脈CKI_n-1和相位落後時脈CKI_post取樣到的結果就會是[0 1 1]或者[1 0 0]。根據該結果，校正電路104便可得知需要改選定相位領先時脈CKI_pre作為相位內插裝置10的輸出時脈。因此，校正電路104會調整相位選擇信號P_SEL，使得數位控制器101根據調整後的相位選擇信號P_SEL來控制電路分支200_0～200_K-1產生第1個相位時脈CKI_0，即這時候的第n個相位時脈CKI_n-1將改為第1個相位時脈CKI_0，且這時候的相位落後時脈CKI_post將改為第2個相位時脈CKI_1。為了方便理解，圖5B的最後結果是假設這時候的第1個相位時脈CKI_0的上升緣會對齊參考資料RD的變化緣，但本發明不以此為限制。
相對地，如圖5C所示，如果第2個相位時脈CKI_1的上升緣向左偏離參考資料RD的變化緣，相位領先時脈CKI_pre、第n個相位時脈CKI_n-1和相位落後時脈CKI_post取樣到的結果就會是[0 0 1]或者[1 1 0]。根據該結果，校正電路104便可得知需要改選定相位落後時脈CKI_post作為相位內插裝置10的輸出時脈。因此，校正電路104會調整相位選擇信號P_SEL，使得數位控制器101根據調整後的相位選擇信號P_SEL來控制電路分支200_0～200_K-1產生第3個相位時脈CKI_2，即這時候的第n個相位時脈CKI_n-1將改為第3個相位時脈CKI_2，且這時候的相位領先時脈CKI_pre和相位落後時脈CKI_post將分別改為第2個相位時脈CKI_1和第4個相位時脈CKI_3。為了方便理解，圖5C的最後結果是假設這時候的第3個相位時脈CKI_2的上升緣會對齊參考資料RD的變化緣，但本發明亦不以此為限制。
根據上述步驟，只要參考資料RD的值持續變化，校正電路104就可持續校正相位內插裝置10的輸出時脈。需說明的是，上述步驟也可以改用第n個相位時脈CKI_n-1的下降緣對參考資料RD做取樣。至於有關其細節已雷同於前述內容，故於此就不再多加贅述。另外，本發明還可分別利用N個相位內插器102來產生高線性度的N個相位時脈CKI_0～CKI_N-1。因此，請參閱一併圖6和圖7，圖6是本發明實施例的多相位時脈產生裝置的示意圖，圖7是本發明實施例的相位內插器用於圖6的多相位時脈產生裝置的示意圖。
如圖6所示，多相位時脈產生裝置3包括N個時脈產生電路30_0~30_N-1，分別用於通過N個輸出節點P_0~P_N-1產生內插於第一輸入時脈CLK_A與第二輸入時脈CLK_B間的N個相位時脈CKI_0~CKI_N-1。本實施例中，第n個時脈產生電路30_n-1用於通過第n個輸出節點P_n-1產生第n個相位時脈CKI_n-1。舉例來說，假設N仍為4的話，代表多相位時脈產生裝置3將利用4個時脈產生電路30_0~30_3產生內插於第一輸入時脈CLK_A與第二輸入時脈CLK_B間的4個相位時脈CKI_0~CKI_3，且第1個時脈產生電路30_0用於通過第1個輸出節點P_0產生第1個相位時脈CKI_0，以此類推，第4個時脈產生電路30_3用於通過第4個輸出節點P_3產生第4個相位時脈CKI_3。
根據以上揭露的內容，本領域技術人員可理解到圖6中的N個時脈產生電路30_0~30_N-1就相當於會分別利用N個相位內插器102來產生N個相位時脈CKI_0～CKI_N-1。因此，第n個時脈產生電路30_n-1包括數位控制器301_n-1以及相位內插器302_n-1，但為了方便表示，圖6僅繪製了第1個時脈產生電路30_0的數位控制器301_0以及相位內插器302_0。類似地，相位內插器302_n-1耦接數位控制器301_n-1，且包括多個電路分支400_0～400_K-1。相位內插器302_n-1的電路分支400_0～400_K-1耦接第n個輸出節點P_n-1並受控於數位控制器301_n-1，以在第n個輸出節點P_n-1上產生第n個相位時脈CKI_n-1。
如圖7所示，相位內插器302_n-1的每一電路分支包括串聯於供電電壓VCC與接地電壓GND間的第一電流源與第二電流源，且第n個輸出節點P_n-1耦接於相位內插器302_n-1的第一電流源與第二電流源之間。例如，相位內插器302_n-1的電路分支400_0包括串聯於供電電壓VCC與接地電壓GND間的第一電流源402_0與第二電流源403_0，且第n個輸出節點P_n-1耦接於相位內插器302_n-1的第一電流源402_0與第二電流源403_0之間，以此類推，相位內插器302_n-1的電路分支400_K-1包括串聯於供電電壓VCC與接地電壓GND間的第一電流源402_K-1與第二電流源403_K-1，且第n個輸出節點P_n-1耦接於相位內插器302_n-1的第一電流源402_K-1與第二電流源403_K-1之間。另外，相位內插器302_n-1還包括耦接於第n個輸出節點P_n-1與接地電壓GND間的電容C_n-1。
由於數位控制器301_0以及相位內插器302_n-1的細節已雷同於前述內容，故於此就不再多加贅述。總而言之，在第n個時脈產生電路30_n-1中，數位控制器301_n-1係響應於第一輸入時脈CLK_A的上升緣，控制相位內插器302_n-1的電路分支400_0～400_K-1利用(N-n+1)×M個第一電流源對電容C_n-1進行充電，並且響應於第二輸入時脈CLK_B的上升緣，控制相位內插器302_n-1的電路分支400_0～400_K-1利用N×M個第一電流源對電容C_n-1進行充電。另外，在第n個時脈產生電路30_n-1中，數位控制器301_n-1還響應於第一輸入時脈CLK_A的下降緣，控制相位內插器302_n-1的電路分支400_0～400_K-1利用 (N-n+1)×M個第二電流源對電容C_n-1進行放電，並且響應於第二輸入時脈CLK_B的下降緣，控制相位內插器302_n-1的電路分支400_0～400_K-1利用N×M個第二電流源對電容C_n-1進行放電。
類似地，第n個時脈產生電路30_n-1還可包括耦接相位內插器302_n-1的緩衝器電路303_n-1，以將第n個輸出時脈CKI_n-1轉換成對應的脈衝方波。總而言之，多相位時脈產生裝置3可分別利用N個相位內插器302_n-1來產生高線性度的N個相位時脈CKI_0～CKI_N-1。另外，在第n個時脈產生電路30_n-1中，相位內插器302_n-1的每一電路分支還可包括串聯於供電電壓VDD與第一電流源之間的第一開關，以及串聯於第二電流源與接地電壓GND之間的第二開關。例如，相位內插器302_n-1的電路分支400_0還可包括串聯於供電電壓VDD與第一電流源402_0之間的第一開關401_0，以及串聯於第二電流源403_0與接地電壓GND之間的第二開關404_0，以此類推，相位內插器302_n-1的電路分支400_K-1還可包括串聯於供電電壓VDD與第一電流源402_K-1之間的第一開關401_K-1，以及串聯於第二電流源403_K-1與接地電壓GND之間的第二開關404_K-1，但本發明不以此為限制。
由此可見，在第n個時脈產生電路30_n-1中，數位控制器301_n-1係產生至少一控制信號CS控制相位內插器302_n-1的電路分支400_0～400_K-1，且該至少一控制信號CS可包括用於控制每一第一開關的第一控制信號以及用於控制每一第二開關的第二控制信號。例如，圖7的該至少一控制信號CS可包括K位元的第一控制信號SW_P[K-1:0]以及K位元的第二控制信號SW_N[K-1:0]。
第一控制信號的第1位元SW_P[0]用來控制第一開關401_0，以此類推，第一控制信號的第K位元SW_P[K-1]用來控制第一開關401_K-1，但本發明不以為限制。另外，第二控制信號的第1位元SW_N[0]用來控制第二開關404_0，以此類推，第二控制信號的第K位元SW_N[K-1]用來控制第二開關404_K-1，但本發明亦不以為限制。由於相關細節已如同前述內容，故於此就不再多加贅述。
綜上所述，本發明實施例提供一種相位內插裝置及多相位時脈產生裝置，可以透過數位控制器控制相位內插器的多個電路分支依序利用特定數量的第一電流源和特定數量的第二電流源對電容進行充電和放電，以產生高線性度的相位時脈。
以上所提供的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
10:相位內插裝置 101,301_0:數位控制器 102,302_0,302_n-1:相位內插器 103,303_0:緩衝器電路 104:校正電路 CLK_A,CLK_B:輸入時脈 P_SEL:相位選擇信號 P,P_n-1:輸出節點 200_0~200_K-1,400_0~400_K-1:電路分支 VCC:供電電壓 GND:接地電壓 201_0~201_K-1,401_0~401_K-1:第一開關 202_0~202_K-1,402_0~402_K-1:第一電流源 203_0~203_K-1,403_0~403_K-1:第二電流源 204_0~204_K-1,404_0~404_K-1:第二開關 C,C_n-1:電容 SW_P[0]~SW_P[K-1]:第一控制信號 SW_N[0]~SW_N[K-1]:第二控制信號 CKI_n-1,CKI_0~CKI_3,CKI_0~CKI_N-1:相位時脈 t0~t3:時間點 CS:控制信號 CKI_pre:相位領先時脈 CKI_post:相位落後時脈 RD:參考資料 3:多相位時脈產生裝置 30_0~30_N-1:時脈產生電路
圖1是本發明實施例的相位內插裝置的示意圖。
圖2是本發明實施例的相位內插器的電路示意圖。
圖3是本發明實施例的相位內插器所產生的4個相位時脈的示意圖。
圖4是圖3的4個相位時脈經緩衝器電路轉換成脈衝方波的示意圖。
圖5A到圖5C是本發明實施例的校正電路判斷第n個相位時脈是否對於已知的參考資料而言有位置偏移的示意圖。
圖6是本發明實施例的多相位時脈產生裝置的示意圖。
圖7是本發明實施例的相位內插器用於圖6的多相位時脈產生裝置的示意圖。
10:相位內插裝置
101:數位控制器
102:相位內插器
103:緩衝器電路
104:校正電路
CLK_A,CLK_B:輸入時脈
P_SEL:相位選擇信號
CKI_n-1:相位時脈
CS:控制信號

Claims (10)

  1. 一種相位內插裝置，包括： 一數位控制器；以及 一相位內插器，耦接該數位控制器，且包括： 多個電路分支，耦接一輸出節點並受控於該數位控制器，以在該輸出節點上產生內插於一第一輸入時脈與一第二輸入時脈間的N個相位時脈中的第n個相位時脈作為該相位內插裝置的一輸出時脈，N為大於1的整數，且n為1到N的整數； 其中該些電路分支各包括串聯於一供電電壓與一接地電壓間的一第一電流源與一第二電流源，該輸出節點耦接於該第一電流源與該第二電流源之間，且該相位內插器還包括耦接於該輸出節點與該接地電壓之間的一電容； 其中該些電路分支的數量為大於或等於N×M個，M為大於或等於1的整數，當該數位控制器控制該些電路分支產生該第n個相位時脈時，該數位控制器係響應於該第一輸入時脈的上升緣，控制該些電路分支利用(N-n+1)×M個第一電流源對該電容進行充電，並且響應於該第二輸入時脈的上升緣，控制該些電路分支利用N×M個第一電流源對該電容進行充電。
  2. 如請求項1所述的相位內插裝置，其中當該數位控制器控制該些電路分支產生該第n個相位時脈時，該數位控制器還響應於該第一輸入時脈的下降緣，控制該些電路分支利用 (N-n+1)×M個第二電流源對該電容進行放電，並且響應於該第二輸入時脈的下降緣，控制該些電路分支利用N×M個第二電流源對該電容進行放電。
  3. 如請求項2所述的相位內插裝置，其中該些電路分支各還包括串聯於該供電電壓與該第一電流源之間的一第一開關，以及串聯於該第二電流源與該接地電壓之間的一第二開關。
  4. 如請求項3所述的相位內插裝置，其中該數位控制器係產生至少一控制信號控制該些電路分支，該至少一控制信號包括一第一控制信號以及一第二控制信號，該第一控制信號用於控制每一該些電路分支的該第一開關，且該第二控制信號用於控制每一該些電路分支的該第二開關。
  5. 如請求項2所述的相位內插裝置，其中該數位控制器係根據一相位選擇信號來控制該些電路分支產生該第n個相位時脈，且該相位內插裝置還包括： 一校正電路，耦接該數位控制器，用於判斷該第n個相位時脈是否對於已知的參考資料而言有位置偏移，並產生該相位選擇信號。
  6. 一種多相位時脈產生裝置，包括： N個時脈產生電路，分別用於通過N個輸出節點產生內插於一第一輸入時脈與一第二輸入時脈間的N個相位時脈，其中該N個時脈產生電路中的第n個時脈產生電路用於通過該N個輸出節點中的第n個輸出節點產生該N個相位時脈中的第n個相位時脈，且該第n個時脈產生電路包括： 一數位控制器；以及 一相位內插器，耦接該數位控制器，包括： 多個電路分支，耦接該第n個輸出節點並受控於該數位控制器，以在該第n個輸出節點上產生該第n個相位時脈，N為大於1的整數，且n為1到N的整數； 其中在該第n個時脈產生電路中，該些電路分支各包括串聯於一供電電壓與一接地電壓間的一第一電流源與一第二電流源，該第n個輸出節點耦接於該第一電流源與該第二電流源之間，且該相位內插器還包括耦接於該第n個輸出節點與該接地電壓之間的一電容； 其中在該第n個時脈產生電路中，該些電路分支的數量為大於或等於N×M個，M為大於或等於1的整數，該數位控制器係響應於該第一輸入時脈的上升緣，控制該些電路分支利用(N-n+1)×M個第一電流源對該電容進行充電，並且響應於該第二輸入時脈的上升緣，控制該些電路分支利用N×M個第一電流源對該電容進行充電。
  7. 如請求項6所述的多相位時脈產生裝置，其中在該第n個時脈產生電路中，該數位控制器還響應於該第一輸入時脈的下降緣，控制該些電路分支利用 (N-n+1)×M個第二電流源對該電容進行放電，並且響應於該第二輸入時脈的下降緣，控制該些電路分支利用N×M個第二電流源對該電容進行放電。
  8. 如請求項7所述的多相位時脈產生裝置，其中在該第n個時脈產生電路中，該些電路分支各還包括串聯於該供電電壓與該第一電流源之間的一第一開關，以及串聯於該第二電流源與該接地電壓之間的一第二開關。
  9. 如請求項8所述的多相位時脈產生裝置，其中在該第n個時脈產生電路中，該數位控制器係產生至少一控制信號控制該些電路分支，該至少一控制信號包括一第一控制信號以及一第二控制信號，該第一控制信號用於控制每一該些電路分支的該第一開關，且該第二控制信號用於控制每一該些電路分支的該第二開關。
  10. 如請求項6所述的多相位時脈產生裝置，其中該第一輸入時脈的相位領先該第二輸入時脈的相位，且該N個相位時脈的任兩相鄰者具有相同的相位時間差。
TW110144763A 2021-12-01 2021-12-01 相位內插裝置及多相位時脈產生裝置 TWI798969B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110144763A TWI798969B (zh) 2021-12-01 2021-12-01 相位內插裝置及多相位時脈產生裝置
US18/071,794 US11888487B2 (en) 2021-12-01 2022-11-30 Phase interpolation device and multi-phase clock generation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110144763A TWI798969B (zh) 2021-12-01 2021-12-01 相位內插裝置及多相位時脈產生裝置

Publications (2)

Publication Number Publication Date
TWI798969B true TWI798969B (zh) 2023-04-11
TW202324928A TW202324928A (zh) 2023-06-16

Family

ID=86499499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110144763A TWI798969B (zh) 2021-12-01 2021-12-01 相位內插裝置及多相位時脈產生裝置

Country Status (2)

Country Link
US (1) US11888487B2 (zh)
TW (1) TWI798969B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12200090B1 (en) * 2022-02-25 2025-01-14 Acacia Communications, Inc. Multiphase clock generation with automatic skew and amplitude control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179027A1 (en) * 2002-03-22 2003-09-25 Kizer Jade M. Locked loop with dual rail regulation
US20130088274A1 (en) * 2011-10-09 2013-04-11 Realtek Semiconductor Corp. Phase interpolator, multi-phase interpolation device, interpolated clock generating method and multi-phase clock generating method
US20180069689A1 (en) * 2016-09-05 2018-03-08 Toshiba Memory Corporation Receiving device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063686B1 (en) * 2008-06-27 2011-11-22 Cadence Design Systems, Inc. Phase interpolator circuit with two phase capacitor charging
TWI789035B (zh) * 2021-09-30 2023-01-01 瑞昱半導體股份有限公司 轉換率控制裝置和轉換率控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179027A1 (en) * 2002-03-22 2003-09-25 Kizer Jade M. Locked loop with dual rail regulation
US20130088274A1 (en) * 2011-10-09 2013-04-11 Realtek Semiconductor Corp. Phase interpolator, multi-phase interpolation device, interpolated clock generating method and multi-phase clock generating method
US20180069689A1 (en) * 2016-09-05 2018-03-08 Toshiba Memory Corporation Receiving device

Also Published As

Publication number Publication date
US11888487B2 (en) 2024-01-30
US20230170890A1 (en) 2023-06-01
TW202324928A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US8664993B2 (en) Phase interpolator, multi-phase interpolation device, interpolated clock generating method and multi-phase clock generating method
KR100512935B1 (ko) 내부 클럭신호 발생회로 및 방법
US8952737B2 (en) Methods and systems for calibration of a delay locked loop
KR102820810B1 (ko) 회로 시스템
JP4309725B2 (ja) デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路
JP4093961B2 (ja) 位相ロックループ回路、遅延ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
JP2959372B2 (ja) クロック生成回路
US7622971B2 (en) Delay locked loop circuits and methods of generating clock signals
US20040150438A1 (en) Frequency multiplier capable of adjusting duty cycle of a clock and method used therein
JP2006148891A (ja) 遅延同期ループ及びこれを具備した半導体メモリー装置
TWI789035B (zh) 轉換率控制裝置和轉換率控制方法
JP2011055048A (ja) 多相クロック生成回路
JPH10149227A (ja) 半導体集積回路
CN109302166B (zh) 一种脉冲宽度调制电路及装置
JP3621631B2 (ja) 可変位相シフトクロック発生器
CN103795375B (zh) 占空比调整电路及其方法
TWI798969B (zh) 相位內插裝置及多相位時脈產生裝置
JP5277694B2 (ja) 半導体集積回路
WO2022093344A1 (en) Calibrating a phase interpolator by amplifying timing differences
CN201869179U (zh) 一种占空比可编程多相时钟产生电路
CN116260433B (zh) 相位内插装置及多相位时钟产生装置
CN102427359B (zh) 插值电路及插值系统
US6940331B2 (en) Delayed tap signal generating circuit for controlling delay by interpolating two input clocks
CN105336368B (zh) 一种非交叠四相位时钟产生电路
KR102022645B1 (ko) 반도체 집적 회로 및 클럭 동기화 방법