TWI798026B

TWI798026B - 積體電路裝置及其製造方法以及記憶體陣列

Info

Publication number: TWI798026B
Application number: TW111109271A
Authority: TW
Inventors: 劉相瑋
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-06-24
Filing date: 2022-03-14
Publication date: 2023-04-01
Also published as: CN217522008U; US12493731B2; US20220415911A1; TW202301592A; US20240389311A1

Abstract

一種積體電路(integrated circuit，IC)裝置包含電晶體及金屬熔絲結構，金屬熔絲結構包含電連接至電晶體的金屬熔絲及與金屬熔絲平行且在第一方向上與金屬熔絲的第一部分相鄰的第一金屬線。第一部分具有第一寬度，且金屬熔絲包含具有大於第一寬度的第二寬度的第二部分及在第一部分與第二部分之間且與第一金屬線的第一端對準的第一輪廓。

Description

積體電路裝置及其製造方法以及記憶體陣列

本案係關於一種積體電路裝置及其製造方法以及記憶體陣列，特別係關於一種包含金屬線的積體電路裝置及其製造方法以及記憶體陣列。

積體電路(integrated circuit，IC)有時包含一次性可程式化(one-time-programmable，OTP)記憶體部件以提供非揮發性記憶體(non-volatile memory，NVM)，其中當IC斷電時資料不會丟失。OTP記憶體為准許將資料一次寫入記憶體的NVM。一旦記憶體被程式化，其在斷電時保持其值。

本案的一實施例提供一種積體電路裝置，包括電晶體以及金屬熔絲結構。金屬熔絲結構包括金屬熔絲以及第一金屬線。金屬熔絲電連接至電晶體。第一金屬線與金屬熔絲平行且在第一方向上與金屬熔絲的第一部分相鄰。第一部分具有第一寬度。金屬熔絲包括第二部分以及第一輪廓。第二部分具有大於第一寬度的第二寬度。第一輪廓處於第一部分與第二部分之間且與第一金屬線的第一端對準。

本案的一實施例提供一種記憶體陣列包括複數個位元單元。複數個位元單元中的每一位元單元包括程式節點、位元線以及金屬熔絲結構。金屬熔絲結構包括第一金屬線、第二金屬線及第三金屬線。第一金屬線耦接在程式節點與位元線之間且自第一端延伸至第二端。第二金屬線及第三金屬線中的每一者與第一金屬線平行且相鄰地延伸。第一金屬線至第三金屬線在具有第一覆蓋長度的第一覆蓋區內共同延伸。第一金屬線在第一覆蓋區與第一端之間的第一部分上方僅與第二金屬線共同延伸，且第一金屬線在第一覆蓋區與第二端之間的第二部分上方僅與第三金屬線共同延伸。第一金屬線在第一覆蓋區中具有第一寬度且在第一覆蓋區外具有第二寬度。第一寬度小於第二寬度。

本案的一實施例提供一種製造積體電路裝置的方法，方法包括：在於第一方向上延伸的第一金屬層中形成第一金屬線；在第一金屬層中形成第二金屬線，其中第二金屬線在第一方向上延伸且在第二方向上與第一金屬線相鄰，第二方向垂直於第一方向；及在第二金屬線的端與金屬熔絲位元電晶體的源極/汲極端之間建立電連接，其中形成第二金屬線包括形成第一輪廓，第一輪廓與第一金屬線的端對準且與第一金屬線的端分開厚度。

100A、100B、BC0~BC3、1260:IC裝置

200A、300A、400A、500A、600A:IC佈局圖

200B、300B、400B、500B、600B:IC結構

800:記憶體陣列

800F:IC佈局圖/結構

900、1000:方法

910、920、930、940、950、960、1010、1020、1030、1040、1050、1060、1070、1080:操作

1100:IC佈局圖產生系統、IC設計系統

1102:硬體處理器

1104:非暫時性電腦可讀儲存介質

1106:電腦程式碼

1107:IC設計儲存裝置

1108:匯流排

1110:I/O介面

1112:網路介面

1114:網路

1142:使用者介面

1200:IC製造系統

1220:設計室

1222:IC設計佈局圖

1230:遮罩室

1232:遮罩資料準備

1244:遮罩製造

1245:遮罩

1250:IC製造商/製造商

1252:晶圓製造工具

1253:半導體晶圓

BL:位元線

C1~C6:輪廓

COL0、COL1:行

E1~E6、RFE1、RFE2:端

H:高度

Ifuse:電流

LA1~LA3:金屬線

LAR1~LAR3、RFR:金屬區

L1~L3、LL1~LL3:距離

LW0、W0~W3:寬度

N1:電晶體

P1:電晶體

PN:程式節點

RF:金屬熔絲、金屬線

ROW0、ROW1:列

SP:厚度

VDDQ:電壓

VSS:參考電壓

WL:訊號線

WLS:訊號

當結合隨附圖式閱讀時，根據以下詳細描述最佳地理解本揭露的態樣。應注意，根據行業中的標準實踐，未按比例繪製各種特徵。實務上，為論述清楚起見，各種特徵的尺寸可以任意增加或減小。

第1A圖及第1B圖為根據一些實施例的IC裝置的示意圖。

第2A圖及第2B圖為根據一些實施例的IC佈局圖及對應的IC結構的圖。

第3A圖及第3B圖為根據一些實施例的IC佈局圖及對應的IC結構的圖。

第4A圖及第4B圖為根據一些實施例的IC佈局圖及對應的IC結構的圖。

第5A圖及第5B圖為根據一些實施例的IC佈局圖及對應的IC結構的圖。

第6A圖及第6B圖為根據一些實施例的IC佈局圖及對應的IC結構的圖。

第7A圖至第7D圖為根據一些實施例的IC結構圖。

第8圖為根據一些實施例的記憶體陣列的圖。

第9圖為根據一些實施例的製造IC裝置的方法的流程圖。

第10圖為根據一些實施例的產生IC佈局圖的方法的流程圖。

第11圖為根據一些實施例的IC佈局圖產生系統的方塊圖。

第12圖為根據一些實施例的IC製造系統及與其相關聯的IC製造流程的方塊圖。

以下揭露內容提供了用於實施所提供的主題的不同特徵的許多不同的實施例或實例。下文描述元件、材料、值、步驟、操作、材料、配置或其類似者的特定實例以簡化本揭露。當然，這些特定實例僅為實例，而不旨在進行限制。考慮其他元件、值、操作、材料、配置或其類似者。例如，在以下描述中第一特徵在第二特徵上方或上的形成可以包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可以包含額外特徵可以形成於第一特徵與第二特徵之間以使得第一特徵及第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種實例中重複附圖標記及/或字母。此重複係出於簡單及清楚的目的，且其本身並不指示所論述的各種實施例及/或組態之間的關係。

另外，為了便於描述，本文中可以使用空間相對術語(諸如「在...之下」、「在...下方」、「底部」、「在...上方」、「上部」及其類似者)，以描述如圖式中所說明的一個部件或特徵與另一部件或特徵的關係。除了在圖式中所描繪的定向之外，空間相對術語亦旨在涵蓋裝置在使用或操作中的不同定向。設備可以以其他方式定向(旋轉90度或處於其他定向)，且因此可以相應地解釋本文中所使用的空間相對描述詞。

在各種實施例中，基於IC佈局圖的IC裝置包含可程式化金屬熔絲位元，其中金屬熔絲包含具有第一寬度的第一部分、具有小於第一寬度的第二寬度的第二部分及第一部分與第二部分之間的輪廓。輪廓與平行於金屬熔絲且與第二部分相鄰的金屬線的一端對準。金屬熔絲及金屬線對應於多圖案製程的單獨圖案，例如雙圖案化製程，諸如自對準雙圖案化(self-aligned double-patterning，SALE2)製程，藉此輪廓係基於金屬線的間隔物。在一些實施例中，可程式化金屬熔絲位元包含與金屬熔絲平行且與一個或多個附加部分相鄰的一個或多個附加金屬線，例如與重疊於第二部分的第三部分相鄰的第二金屬線，重疊的第二部分及第三部分對應於具有小於第一寬度及第二寬度的第三寬度的瓶頸特徵。

藉由包含具有小於第一寬度的第二及/或第三寬度的金屬熔絲，與在金屬熔絲不包含小於第一寬度的一個或多個寬度的方法中相比，可程式化金屬熔絲位能夠基於更小的電流實現適合於程式化操作的電流密度，從而允許較小的電晶體大小及較低的操作電壓且提高程式化可靠性。

第1A圖及第1B圖為根據一些實施例的相應IC裝置100A及100B的示意圖。IC裝置100A及100B(在一些實施例中亦稱為可程式化金屬熔絲位元100A或100B)中的每一者包含耦接在程式節點PN與位元線BL之間的金屬熔絲RF。金屬熔絲RF根據下文關於第2A圖至第7D圖論述的IC佈局圖及IC結構實施例來組態。

在第1A圖中所描繪的實施例中，IC裝置100A包含用以攜載電壓VDDQ的位元線BL及耦接在金屬熔絲 RF與用以攜載參考電壓VSS的程式節點PN之間的n型金屬氧化物半導體(n-type metal-oxide semiconductor，NMOS)電晶體N1。電晶體N1包含用以接收訊號線WL上的訊號WLS的閘極，與位元線BL與程式節點PN之間的金屬熔絲RF串聯耦接，且在一些實施例中稱為程式NMOS電晶體N1。在第1A圖中所描繪的實施例中，電晶體N1的源極/汲極(source/drain，S/D)端電連接至金屬熔絲RF，且電晶體N1的S/D端電連接至程式節點PN。

在第1B圖中所描繪的實施例中，IC裝置100B包含用以攜載參考電壓VSS的位元線BL及耦接在金屬熔絲RF與用以攜載電壓VDDQ的程式節點PN之間的p型金屬氧化物半導體(p-type metal-oxide semiconductor，PMOS)電晶體P1。電晶體P1包含用以接收訊號線WL上的訊號WLS的閘極，與程式節點PN與位元線BL之間的金屬熔絲RF串聯耦接，且在一些實施例中稱為程式PMOS電晶體P1。在第1B圖中所描繪的實施例中，電晶體P1的S/D端電連接至金屬熔絲RF，且電晶體P1的S/D端電連接至程式節點PN。

在各種實施例中，電晶體N1或P1為標準臨限值電壓(standard threshold voltage，SVT)裝置、低臨限值電壓(low threshold voltage，LVT)裝置、高電壓臨限值(high voltage threshold，HVT)裝置、高電壓(high voltage，HV)裝置、輸入輸出(input-output， IO)裝置或能夠回應於訊號WLS選擇性地將金屬熔絲RF耦接至程式節點PN的另一適合裝置。

兩個或多個電路部件被認為係基於直接電連接、電阻或電抗電連接、或包含一個或多個附加電路部件且因此能夠被控制(由電晶體或其他開關裝置使其成為電阻或開路)的電連接耦接的。

在一些實施例中，IC裝置100A或100B為複數個位元單元中的位元單元中的一些或全部，其中每一位元單元與位元線BL耦接。在一些實施例中，位元線BL為複數個位元線中的一個位元線。在一些實施例中，IC裝置100A或100B為記憶體陣列的複數個位元單元中的位元單元中的中的一些或全部，例如，下文關於第8圖所論述的記憶體陣列800。在一些實施例中，訊號線WL為記憶體電路的字元線，且訊號WLS為用以在程式化及/或讀取操作中選擇包含IC裝置100A或100B的位元單元的字元線訊號。在一些實施例中，記憶體電路包含用以在讀取操作中確定IC裝置100A或100B的程式化狀態的一個或多個讀出放大器(未示出)。

IC裝置100A及100B中的每一者從而用以在操作中接收位元線BL或程式節點PN中的一者上的電壓VDDQ及位元線BL或程式節點PN中的另一者上的參考電壓VSS。電壓VDDQ為可控的，以具有相對於參考電壓VSS的預定程式及讀取量值，該參考電壓VSS用以在對應的程式化操作及讀取操作中使電流Ifuse流過金屬熔絲RF。

金屬熔絲RF(在一些實施例中亦稱為金屬線RF)為一種IC結構，其能夠可持續改變，例如，熔融至高電阻或開路狀態，且從而藉由電流Ifuse來程式化，該電流Ifuse具有超過預定的電流位準的量值。在程式化操作中，預定電流位準對應於一電流密度，該電流密度能夠通過自熱產生破壞性溫度，使得金屬熔絲RF在程式化狀態下相對於在非程式化狀態下的高電阻或開路狀態具有小電阻。除預定電流位準之外，能夠具有破壞性的電流密度位準為金屬熔絲RF的尺寸的函數，如下文關於第2A圖至第7D圖所論述。

在一些實施例中，在程式化或讀取操作中的一者或兩者中電壓VDDQ相對於參考電壓VSS(且因此相對於電流Ifuse)具有正極性。在一些實施例中，在程式化或讀取操作中的一者或兩者中電壓VDDQ相對於參考電壓VSS(且因此相對於電流Ifuse)具有負極性。

電壓VDDQ的讀取量值在IC裝置100A或100B處於程式化狀態時基於可持續改變的狀態產生具有相對低的電流位準(例如接近0安培(A))及在IC裝置100A或100B處於非程式化狀態時基於金屬熔絲RF的低電阻路徑具有相對高的電流位準(例如大於1微安培(μA))的電流Ifuse。

第2A圖至第6A圖及第2B圖至第6B圖為根據一些實施例的相應IC佈局圖200A至600A及對應的IC 結構200B至600B的圖，且第7A圖至第7D圖為根據一些實施例的對應於IC結構200B至600B的橫截面圖。IC佈局圖200A至600A中的每一者為根據IC佈局產生方法(例如下文關於第10圖所論述的方法1000)由IC佈局產生系統(例如下文關於第11圖所論述的IC佈局圖產生系統1100)產生的一個或多個電子檔案。

IC佈局圖200A至600A中的每一者可用在製造方法中，例如下文關於第9圖所論述的方法900，以根據第7A圖至第7D圖中所描繪的橫截面來構建對應的IC結構200B至600B。在一些實施例中，製造方法使用IC製造系統1200及與其相關聯的IC製造流程來執行，如下文關於第12圖所論述。

如下文所論述，IC結構200B至600B中的每一者包含上文關於第1A圖及第1B圖所論述的金屬熔絲RF，且IC佈局圖200A至600A中的每一者包含對應於金屬熔絲RF的金屬區RFR。第2A圖至第6B圖中的每一者包含X方法及Y方向，且第7A圖至第7D圖中的每一者包含Y方向及Z方向。第2A圖至第6A圖描繪與金屬區RFR平行且相鄰的金屬區LAR1~LAR3的各種組合，以且第2B圖至第6B圖及第7A圖至第7D圖描繪與金屬熔絲RF平行且相鄰的金屬線LA1~LA3的對應組合。

本文中的圖(例如第2A圖至第7D圖)中的每一者出於說明的目的而簡化。圖為IC結構、裝置及佈局圖的視圖，其中包含及排除各種特徵以促進下文論述。在各種實施例中，除所描繪的特徵之外，例如在第2A圖至第7D圖中，IC結構、裝置及/或佈局圖包含對應於功率分佈結構、金屬互連、電晶體、觸點、通孔、閘極結構或其他電晶體部件、隔離結構或其類似者的一個或多個特徵，例如，對應於上文關於第1A圖及第1B圖所論述的IC裝置100A或100B的特徵及/或下文關於第8圖所論述的記憶體陣列800。

例如金屬區RFR或金屬區LAR1~LAR3的金屬區為IC佈局圖(例如IC佈局圖200A至600A)中的區，其能夠在基於IC佈局圖製造的IC結構(例如IC結構200B至600B)中至少部分地限定金屬段，例如金屬熔絲RF或金屬線LA1~LA3。對應的金屬段包含一種或多種導電材料，例如銅(Cu)、銀(Ag)、鎢(W)、鈦(Ti)、鎳(Ni)、錫(Sn)、鋁(Al)或另一種金屬或材料(例如多晶矽)中的一者或多者，該一種或多種導電材料適用於在IC結構部件之間提供低電阻電連接，即低於對應於對電路效能的基於電阻的影響的一個或多個容限位準的預定臨限值的電阻位準。

金屬區RFR及金屬區LAR1~LAR3至少部分地在IC裝置的給定金屬層中限定對應的金屬熔絲RF及金屬線LA1~LA3。在各種實施例中，給定的金屬層為第一金屬層、第二金屬層或第二金屬層上方的金屬層。

金屬區LAR1~LAR3對應於多圖案化製程的第一圖案，且金屬區RFR對應於多圖案化製程的第二圖案，如下文關於第9圖及第10圖進一步論述。在下文論述的實施例中，金屬線LA1~LA3中的每一者基於對應的金屬區LAR1~LAR3形成，且從而藉由具有厚度SP且符合金屬線LA1~LA3的形狀的一個或多個介電層(未示出)與金屬熔絲RF分開。

介電層為包含一種或多種絕緣材料的體積，例如二氧化矽及/或一種或多種其他合適的材料，諸如具有小於3.8的k值的低k材料或具有大於3.8的k值的高k材料，適用於在IC結構部件之間提供高電阻，即高於對應於對電路效能的基於電阻的影響的一個或多個容限位準的預定臨限值的電阻位準。

如第2A圖至第6B圖中所描繪，金屬區RFR及金屬區LAR1~LAR3及對應的金屬熔絲RF及金屬線LA1~LA3中的每一者在X方向上延伸，且金屬區RFR在Y方向上具有寬度LW0。在一些實施例中，寬度LW0對應於臨界尺寸，例如多圖案化製程的第一圖案的最小特徵大小。

除第2A圖至第6A圖中所描繪的特徵之外，IC佈局圖200A至600A中的每一者包含一個或多個特徵(未示出)，例如與金屬區RFR重疊的一個或多個通孔及/或金屬區，用以在根據IC裝置(例如上文關於第1A圖及第1B圖所論述的IC裝置100A或100B)及/或記憶體陣列(例如下文關於第8圖所論述的記憶體陣列800)的對應IC結構200B至600B中限定與金屬熔絲RF(例如一個或多個對應通孔及/或金屬結構)的電連接。

在一些實施例中，IC佈局圖200A至600A包含金屬區LAR1~LAR3，用以限定例如藉由被一個或多個介電層完全包圍與金屬熔絲RF、彼此及與IC裝置的其他特徵的整體電絕緣的對應金屬線LA1~LA3。在這些實施例中，金屬線LA1~LA3中的每一者從而用以在操作中具有浮動電壓位準。

在下文所論述的各種實施例中，金屬熔絲RF包含端RFE1及RFE2，金屬線LA1~LA3包含端E1~E6，且金屬熔絲RF包含對應於端E1~E6的輪廓C1~C6。端E1~E6藉由具有厚度SP的一個或多個介電層與對應的輪廓C1~C6分開，以使得輪廓C1~C6與對應的端E1~E6對準。輪廓C1~C6的各種組合將金屬熔絲RF分成多個部分，每一部分在相對於X方向具有近似恆定的值的Y方向上具有寬度W0~W3中的一者。

在第2B圖至第6B圖中所描繪的實施例中，與對應端E1~E6對準的輪廓C1~C6包含具有對應於圓周長的部分的形狀(例如弧線)的分開厚度SP的輪廓C1~C6及端E1~E6。在各種實施例中，與對應端E1~E6對準的輪廓C1~C6包含具有其他形狀(例如曲線及/或對角線的組合)的分開厚度SP的輪廓C1~C6及端E1~E6。

在第2B圖至第6B圖中所描繪的實施例中，與對應端E1~E6對準的輪廓C1~C6包含具有相同形狀的輪廓C1~C6及端E1~E6中的每一者。在各種實施例中，與對應端E1~E6對準的輪廓C1~C6包含輪廓C1~C6及對應端E1~E6中的一者或多者，其具有不同於輪廓C1~C6及對應端E1~E6中的一個或多個其他輪廓及對應端的一種或多種形狀的形狀。

在第2A圖中所描繪的實施例中，IC佈局圖200A包含在正Y方向上與金屬區RFR平行且相鄰的金屬區LAR1及在負Y方向上與金屬區RFR平行且相鄰的金屬區LAR2。金屬區LAR1及LAR2中的每一者的整體在X方向上與金屬區RFR共同延伸，且金屬區LAR1及LAR2在X方向上在距離LL1上彼此共同延伸。金屬區RFR的整體與金屬區LAR1或LAR2中的至少一者在X方向上共同延伸。

如第2B圖中所描繪，對應的IC結構200B包含在正Y方向上與金屬熔絲RF平行且相鄰的金屬線LA1及在負Y方向上與金屬熔絲RF平行且相鄰的金屬線LA2。金屬線LA1及LA2中的每一者的整體在X方向上與金屬熔絲RF共同延伸，且金屬線LA1及LA2在X方向上在距離L1上彼此共同延伸。金屬熔絲RF的整體與金屬線LA1或LA2中的至少一者在X方向上共同延伸。

輪廓C1與金屬線LA1的端E1對準，輪廓C2與金屬線LA2的端E2對準，且端E1及E2與輪廓C1及C2中的每一者在X方向上彼此分開距離L1。在負X方向上自輪廓C2延伸至端RFE1的金屬熔絲RF的一部分具有寬度W1，在輪廓C2與輪廓C1之間的金屬熔絲 RF的一部分具有寬度W2，且在正X方向上自輪廓C1延伸至端RFE2的金屬熔絲RF的一部分具有寬度W3。

寬度W1對應於金屬熔絲RF的僅與金屬線LA1共同延伸的部分，寬度W2對應於金屬熔絲RF的與金屬線LA1及LA2兩者共同延伸的部分，且寬度W3對應於金屬熔絲RF的僅與金屬線LA2共同延伸的部分。寬度W2小於寬度W1及W3中的每一者。在各個圖(例如第2B圖)中所描繪的實施例中，寬度W1及W3近似相等。在一些實施例中，寬度W1大於或小於寬度W3。

在第3A圖中所描繪的實施例中，IC佈局圖300A包含如IC佈局圖200A中所配置的金屬區LAR1、LAR2及RFR，例外之處在於金屬區RFR包含在X方向上不與金屬區LAR1或LAR2中的至少一者共同延伸的部分。因此，除上文關於第2B圖所論述的特徵之外，第3B圖所描繪的對應的IC結構300B包含金屬熔絲RF，該金屬熔絲RF包含在X方向上不與金屬線LA1或LA2中的至少一者共同延伸的部分。

除輪廓C1及C2之外，IC結構300B的金屬熔絲RF從而包含與金屬線LA1的端E3對準的輪廓C3及與金屬線LA2的端E4對準的輪廓C4。金屬熔絲RF的在負X方向上自輪廓C3延伸至端RFE1的部分及金屬熔絲RF的在正X方向上自輪廓C4延伸至端RFE2的部分中的每一者具有寬度W0。

因為寬度W0對應於金屬熔絲RF的在X方向上不與金屬線LA1或LA2中的至少一者共同延伸的部分，所以寬度W0至少部分地由金屬區RFR的寬度LW0限定。

在第3B圖中所描繪的實施例中，IC結構300B的金屬熔絲RF包含具有寬度W0的兩個部分。在一些實施例中，金屬熔絲RF包含在負X方向上自輪廓C3延伸至端RFE1的部分或在正X方向上自輪廓C4延伸至端RFE2的具有寬度W0的部分中的單獨一者。

在一些實施例中，金屬熔絲RF的具有寬度W2的部分稱為瓶頸形狀，且IC佈局圖200A或300A或IC結構200B或300B中的一者或多者稱為單個瓶頸金屬熔絲實施。

在第4A圖中所描繪的實施例中，IC佈局圖400A包含如IC佈局圖300A中所配置的金屬區LAR1及金屬區RFR及如IC佈局圖200A中所配置的金屬區RFR及金屬區LAR2。IC佈局圖400A亦包含在負Y方向上與金屬區RFR平行且相鄰的金屬區LAR3，金屬區LAR2及LAR3在X方向上對準。金屬區LAR3的整體在X方向上與金屬區RFR共同延伸，且金屬區LAR1及LAR3在X方向上在距離LL2上彼此共同延伸。金屬區RFR的整體與金屬區LAR1、LAR2或LAR3中的至少一者在X方向上共同延伸。在各種實施例中，距離LL2小於、等於或大於距離LL1。

因此，第4B圖中所描繪的對應IC結構400B包含上文關於第2B圖及第3B圖所論述的與金屬線LA1的端E1及金屬線LA2的端E2相關聯的特徵，且亦包含在負Y方向上與金屬熔絲RF平行且相鄰且在X方向上與金屬線LA2對準的金屬線LA3。金屬線LA3的整體在X方向上與金屬熔絲RF共同延伸，且金屬線LA1及LA3在X方向上在距離L2上彼此共同延伸。金屬熔絲RF的整體與金屬線LA1、LA2或LA3中的至少一者在X方向上共同延伸。

除輪廓C1及C2之外，IC結構400B的金屬熔絲RF從而在Y方向上包含與金屬線LA3的端E5對準的輪廓C5及與金屬線LA3對準的輪廓C3。

除上文關於IC結構300B所論述的與輪廓C1及C2相關聯的部分之外，IC結構400B的金屬熔絲RF包含在負X方向上自輪廓C3延伸至端RFE1的具有寬度W3的部分及輪廓C3與輪廓C5之間的具有寬度W2的部分。IC結構400B的金屬熔絲RF從而包含輪廓C3與輪廓C5之間的具有寬度W2的第一部分及輪廓C1與輪廓C2之間的具有寬度W2的第二部分，其中端E3及E5以及輪廓C3及C5中的每一者在X方向上彼此分開距離L2。

在第5A圖中所描繪的實施例中，IC佈局圖500A包含如IC佈局圖400A中所配置的金屬區LAR1~LAR3，例外之處在於金屬區RFR包含在X方向上不與金屬區LAR1、LAR2或LAR3中的至少一者共同延伸的部分。因此，除上文關於第4B圖所論述的特徵之外，第5B圖所描繪的對應的IC結構500B包含金屬熔絲RF，該金屬熔絲RF包含在X方向上不與金屬線LA1、LA2或LA3中的至少一者共同延伸的部分。

除輪廓C1~C5之外，IC結構500B的金屬熔絲RF從而包含與金屬線LA3的端E6對準的輪廓C6。金屬熔絲RF的在負X方向上自輪廓C6延伸至端RFE1的部分及金屬熔絲RF的在正X方向上自輪廓C4延伸至端RFE2的部分中的每一者具有寬度W0。

在第5B圖中所描繪的實施例中，IC結構500B的金屬熔絲RF包含具有寬度W0的兩個部分。在一些實施例中，金屬熔絲RF包含在負X方向上自輪廓C6延伸至端RFE1的部分或在正X方向上自輪廓C4延伸至端RFE2的具有寬度W0的部分中的單獨一者。

在一些實施例中，IC佈局圖400A或500A或IC結構400B或500B中的一者或多者稱為雙瓶頸金屬熔絲實施。

在第6A圖中所描繪的實施例中，IC佈局圖600A包含如IC佈局圖300A中所配置的金屬區LAR1及RFR，且不包含在負Y方向上與金屬區RFR平行且相鄰的金屬區。金屬區LAR1在X方向上延伸距離LL3，且金屬區LAR3的整體與金屬區RFR在X方向上共同延伸。

如第6B圖中所描繪，對應的IC結構600B包含在正Y方向上與金屬熔絲RF平行且相鄰的金屬線LA1。金屬線LA1的整體與金屬熔絲RF在X方向上在距離L3上共同延伸。除在X方向上與金屬線LA1共同延伸的部分之外，金屬熔絲RF包含在X方向上不與金屬線LA1共同延伸的兩個部分。

IC結構600B的金屬熔絲RF從而包含在負X方向上自輪廓C3延伸至端RFE1的具有寬度W0的部分、在正X方向上自輪廓C1延伸至端RFE2的具有寬度W0的部分及輪廓C1與輪廓C3之間的具有寬度W1且在距離L3上延伸的部分。金屬線LA1的端E1及E3以及金屬熔絲RF的輪廓C1及C3中的每一者分開距離L3。

第2A圖/第2B圖至第6A圖/第6B圖中所描繪的實施例中的每一者係出於說明的目的而提供的非限制性實例。在第2B圖至第6B圖中所描繪的實施例中的每一者中，金屬熔絲RF包含至少一個部分，其寬度為例如寬度W1或W2，小於一個或多個附加部分的寬度，例如寬度W0、W1或W3，各個部分由與相鄰金屬線LA1~LA3的對應端E1~E6對準的輪廓C1~C6中的一者或多者分開。

在各種實施例中，金屬熔絲RF包含除第2B圖至第6B圖中所描繪的那些部分之外的一個或多個部分，該一個或多個部分具有小於其他部分的一個或多個寬度的寬度，附加部分由與一個或多個附加金屬線的一個或多個附加端對準的一個或多個附加輪廓分開。在一些實施例中，金屬熔絲RF包含對應於IC佈局圖200A至600A中的一者或多者中的一些或全部的一個或多個附加部分，該一個或多個附加部分例如藉由重複及/或組合以圖案配置。在一些實施例中，包含具有小於附加部分的一個或多個寬度的寬度的多個部分的IC佈局圖及/或IC結構稱為多瓶頸金屬熔絲實施。

在各種實施例中，IC結構200B至600B的距離L1~L3對應於覆蓋區，其中相鄰金屬線LA1~LA3限定金屬熔絲RF的具有小於金屬熔絲RF的相鄰部分的一個或多個寬度的寬度W1~W3的部分。因為金屬線LA1~LA3至少部分地由金屬區LAR1~LAR3限定，所以IC結構200B至600B的距離L1~L3至少部分地由IC佈局圖200A至600A的對應距離LL1~LL3限定。

由於製造變化，至少部分由IC佈局圖200A至600A的對應特徵限定的IC結構200B至600B的特徵在製造容限內具有形狀及/或尺寸變化，以使得絕對值及相對值(例如整個部分中的均勻性)被認為係近似的，例如，近似相同。

第7A圖至第7D圖描繪根據上文所論述的各種實施例的對應於寬度W0~W3中的每一者的金屬熔絲RF的橫截面。第7A圖描繪在X方向上不與相鄰的金屬線共同延伸的部分部分處具有寬度W0的金屬熔絲RF；第7B圖描繪與在X方向上相鄰的金屬線LA1共同延伸且在正Y方向上分開厚度SP的部分處具有寬度W1的金屬熔絲RF；第7C圖描繪與在X方向上相鄰的金屬線LA2共同延伸且在負Y方向上分開厚度SP的部分處具有寬度W3的金屬熔絲RF；且第7D圖描繪與在X方向上相鄰的金屬線LA1及LA2兩者共同延伸、在正Y方向上與金屬線LA1分開厚度SP且在負Y方向上與金屬線LA2分開厚度SP的部分處具有寬度W2的金屬熔絲RF。

如第7A圖至第7D圖中所描繪，金屬熔絲RF及金屬線LA1及LA2中的每一者在Z方向上具有高度H。在各種實施例中，高度H對應於金屬熔絲RF及金屬線LA1及LA2所在的金屬層的厚度。

針對高度H的給定值，金屬熔絲RF的部分的橫截面面積與對應的寬度W0~W3成比例，以使得針對上文關於第1A圖及第1B圖的電流Ifuse的給定值，電流密度與寬度W0~W3成反比。因此，針對電流Ifuse的給定值，電流密度及所得自熱皆隨寬度W0~W3的值減小而增加。

在一些實施例中，寬度W0~W3具有範圍介於5奈米(nm)至80nm的值。在一些實施例中，寬度W0~W3具有範圍介於10nm至40nm的值。

針對金屬熔絲RF的給定材料組合物，由高度H及寬度W0~W3的各種組合限定的部分具有隨IC佈局圖200A至600A的距離LL1~LL3及IC結構200B至600B的對應的距離L1~L3增加而增加的電阻值。針對電流Ifuse的給定值，隨著電阻值的增加，自熱(self-heating)及電勢差亦增加，以使得例如基於如上文關於第1A圖及第1B圖中所論述的相對於參考電壓 VSS的電壓VDDQ在產生熱量的能力與IC裝置內的電壓開銷需求之間存在折衷。

在一些實施例中，距離LL1~LL3及L1~L3具有範圍介於2nm至200nm的值。在一些實施例中，距離LL1~LL3及L1~L3具有範圍介於5nm至100nm的值。

寬度W0~W3及輪廓C1~C6具有部分地由金屬線LA1~LA3的一個或多個寬度(未標記)、金屬熔絲RF與金屬線LA1~LA3之間的一個或多個距離(未標記)及厚度SP的值確定的尺寸及形狀。在一些實施例中，端E1~E6的形狀及從而輪廓C1~C6的形狀相對於金屬線LA1~LA3的寬度、金屬熔絲RF與金屬線LA1~LA3之間的距離及/或厚度SP的值而變化，例如，輪廓C1~C6的曲率半徑隨金屬線LA1~LA3的寬度、金屬熔絲RF與金屬線LA1~LA3之間的距離及/或厚度SP的值增加而增加。

在一些實施例中，金屬線LA1~LA3的寬度具有範圍介於5nm至80nm的值。在一些實施例中，金屬線LA1~LA3的寬度具有範圍介於10nm至40nm的值。在一些實施例中，金屬線LA1~LA3的寬度具有範圍介於20nm至50nm的值。

在一些實施例中，金屬熔絲RF與金屬線LA1~LA3之間的距離具有範圍介於2nm至50nm的值。在一些實施例中，金屬熔絲RF與金屬線LA1~LA3之間的距離具有範圍介於5nm至30nm的值。

在一些實施例中，厚度SP具有範圍介於2nm至50nm的一個或多個值。在一些實施例中，厚度SP具有範圍介於5nm至30nm的一個或多個值。

利用上文所論述的組態中的每一者，基於IC佈局圖200A至600A的IC裝置(例如IC裝置100A或100B)包含可程式化金屬熔絲位元，其中金屬熔絲RF包含具有第一寬度W0~W3的第一部分、具有小於第一寬度的第二寬度W1或W2的第二部分及處於第一部分與第二部分之間且與金屬線LA1~LA3的端E1~E6對準的輪廓C1~C6。與在金屬熔絲不包含小於第一寬度的一個或多個寬度的方法中相比，IC裝置從而能夠基於更小的電流實現適合於程式化操作的電流密度，從而允許較小的電晶體大小及較低操作電壓且提高程式化可靠性。

在一些實施例中，在操作中，因為輪廓C1~C6對應於各個部分之間的金屬熔絲RF的邊緣的不連續性，電流密度分佈集中在輪廓C1~C6附近，以使得局部自熱相對於金屬熔絲不包含輪廓C1~C6的方法增加。

第8圖為根據一些實施例的包含對應於IC裝置100A或100B中的一者的實例的IC裝置BC0~BC3的記憶體陣列800的圖。第8圖中的記憶體陣列800的描繪既對應於IC裝置100A或100B的實例包含IC佈局圖200A至600A中的一者的IC佈局圖，亦對應於IC裝置100A或100B的實例包含IC結構200B至600B中的一者的IC裝置。除記憶體陣列800之外，第8圖亦描繪X方向及Y方向。

記憶體陣列800包含在X方向上延伸的列ROW0及ROW1；列ROW0包含IC裝置BC0及BC1，且列ROW1包含IC裝置BC2及BC3。IC裝置BC0及BC2包含在於Y方向上延伸的行COL0中，且IC裝置BC1及BC3包含在於Y方向上延伸的行COL1中。

第8圖中所描繪的實施例包含兩列ROW0及ROW1以及兩行COL0及COL1，包含IC裝置100A或100B的四個實例，即IC裝置BC0~BC3，出於說明的目的。在各種實施例中，記憶體陣列800包含除列ROW0及ROW1之外的一個或多個列及/或除行COL0及COL1之外的一個或多個行，每一附加行及/或列包含IC裝置100A或100B的實例。

如第8圖中所描繪，IC裝置BC0~BC3中的每一者(在一些實施例中亦稱為可程式化金屬熔絲位元BC0~BC3)包含分別在上文關於第1A圖及第1B圖進行論述的IC裝置100A的NMOS電晶體N1或IC裝置100B的PMOS電晶體P1及對應於上文關於第2A圖至第7D圖所論述的IC佈局圖200A至600A及IC結構200B至600B中的一者或多者的IC佈局圖/結構800F。

第8圖出於說明的目的而簡化。除第8圖中所描繪的特徵之外，IC裝置BC0~BC3及記憶體陣列800包含一個或多個附加特徵(例如程式節點PN、位元線BL及訊號線WL的實例)及一個或多個讀出放大器、控制電路等，由此記憶體陣列800能夠執行如上文關於第1A圖及第1B圖所論述的程式化操作及讀取操作。

利用上文所論述的組態，記憶體陣列800包含IC裝置BC0~BC3，IC裝置BC0~BC3中的每一者包含IC佈局圖200A至600A及IC結構200B至600B中的一者或多者，包括能夠實現上文關於IC佈局圖200A至600A及IC結構200B至600B所論述的益處的金屬線/熔絲RFR/RF。在一些實施例中，藉由包含金屬線/熔絲RFR/RF及對應的電晶體N1或P1，與不包含金屬線/熔絲RFR/RF的方法相比，記憶體陣列800具有減少多達19%的面積。

第9圖為根據一些實施例的製造IC裝置的方法900的流程圖。方法900可操作以形成上文關於第1A圖至第7D圖所論述的IC結構200B至600B及/或上文關於第8圖所論述的記憶體陣列800。

在一些實施例中，方法900的操作以第9圖中所描繪的順序執行。在一些實施例中，方法900的操作以不同於第9圖的順序的順序執行。在一些實施例中，在方法900的操作之前、期間、之間及/或之後執行一個或多個附加操作。

方法900的操作中的一些或全部作為多圖案化製程的一部分執行，例如，諸如自對準雙圖案化(self-aligned double-patterning，SALE2)製程的雙圖案化製程。在一些實施例中，方法900的一個或多個操作為形成包含一個或多個記憶體陣列的IC裝置(例如系統晶片(system on a chip，SOC))的方法的操作子集。在一些實施例中，執行方法900的操作中的一些或全部包含執行如下文關於IC製造系統1200及第12圖所論述的一個或多個操作。

在操作910處，在一些實施例中，金屬熔絲位元電晶體構建在半導體基板上。構建金屬熔絲位元電晶體包含執行複數個製造操作(例如微影、擴散、沈積、蝕刻、平坦化或適合於建立與源極及汲極結構(S/D端)相鄰的閘極結構的其他操作中的一者或多者)及覆蓋半導體基板的主動區域。

構建金屬熔絲位元電晶體包含構建與閘極結構極兩個S/D端中的每一者的電連接，例如通孔結構及/或觸點。在各種實施例中，構建金屬熔絲位元電晶體包含構建平面電晶體、鰭式場效電晶體(fin field-effect transistor，FinFET)、全環繞閘極(gate-all-around，GAA)電晶體或適合於回應於在閘極結構處接收到的訊號在S/D端之間選擇性地提供傳導路徑的其他IC裝置。

在一些實施例中，構建金屬熔絲位元電晶體包含構建上文關於第1A圖所論述的NMOS電晶體N1或上文關於第1B圖所論述的PMOS電晶體P1。

在一些實施例中，構建金屬熔絲位元電晶體包含構建記憶體陣列的複數個金屬熔絲位元電晶體，例如上文關於第8圖所論述的記憶體陣列800，複數個金屬熔絲位元電晶體包含金屬熔絲位元電晶體。

在操作920處，基於第一遮罩形成第一間隔物，該第一遮罩具有對應於在第一方向上延伸的第一金屬層中的第一金屬線的第一圖案。形成第一間隔物包含形成對應於第一圖案的第一心軸及在第一心軸的一側上形成第一間隔物。在一些實施例中，形成第一間隔物包含形成第一遮罩。

形成例如第一遮罩的遮罩包含形成包含一個或多個材料層的微影遮罩，該一個或多個材料層使用微影圖案化。微影包含形成光阻劑、將光阻劑選擇性地曝光於具有適合波長的光及將光阻劑顯影。光穿過倍縮光罩，該倍縮光罩限定選擇性曝光的圖案。顯影移除光阻劑的一部分以留下圖案化的光阻劑。根據光阻劑為正型光阻劑抑或負型光阻劑，所移除的部分可為曝光的部分或未曝光的部分。在一些實施例中，形成遮罩包含在光阻劑之下形成一層或多層且使用光阻劑圖案化。

形成第一心軸包含執行一個或多個蝕刻製程，例如電漿蝕刻製程，由此根據第一圖案移除心軸層的部分。在一些實施例中，藉由移除心軸層的部分來形成心軸包含移除有機矽酸鹽聚合物層、非晶矽層或包含一種或多種其他適合材料的層的部分。

形成第一間隔物包含執行一個或多個保形沈積製程，例如原子層沈積(atomic layer deposition，ALD) 或化學氣相沈積(chemical vapor deposition，CVD)製程，隨後為一個或多個蝕刻製程，藉由該製程在第一心軸的各側上形成間隔物材料層。在一些實施例中，預先形成沈積及蝕刻製程包含沈積及蝕刻包含SiN、SiON、SiO₂、SiC、SiOC或另一適合材料中的一者的間隔物材料。

在一些實施例中，形成第一間隔物包含形成具有等於上文關於第2A圖至第7D圖所論述的厚度SP的側向厚度的第一間隔物。

在一些實施例中，具有對應於第一金屬線的第一圖案的第一遮罩包含對應於上文關於第2A圖至第7D圖所論述的金屬區LAR1及金屬線LA1的第一圖案。

在一些實施例中，對應於第一金屬線的第一圖案包含對應於包含第一金屬線的複數個金屬線的第一圖案，且形成第一間隔物包含形成包含第一心軸的對應的複數個心軸及形成包含第一間隔物的對應的複數個間隔物。在一些實施例中，第一圖案對應於上文關於第2A圖至第7D圖所論述的金屬區LAR1~LAR3及金屬線LA1~LA3中的兩者或更多者，且形成第一間隔物包含相應地形成兩個或更多個間隔物。

在操作930處，在一些實施例中，形成具有對應於第一金屬層中的第二金屬線的第二圖案的第二遮罩，第二金屬線在第一方向上延伸且與第一間隔物重疊。以上文關於操作920所論述的形成第一遮罩的方式來執行形成第二遮罩。

在一些實施例中，形成具有對應於第二金屬線的第二圖案的第二遮罩包含對應於上文關於第2A圖至第7D圖所論述的金屬區RFR及金屬熔絲RF的第二圖案。

在一些實施例中，與第一間隔物重疊的第二金屬線包含與第一間隔物重疊的第二金屬線，該第二金屬線對應於上文關於第2A圖至第7D圖所論述的金屬線LA1。在一些實施例中，與第一間隔物重疊的第二金屬線包含與包含第一間隔物的複數個間隔物重疊的第二金屬線。在一些實施例中，與第一間隔物重疊的第二金屬線包含與對應於上文關於第2A圖至第7D圖所論述的金屬區LAR1~LAR3及金屬線LA1~LA3中的兩者或更多者的兩個或更多個間隔物重疊的第二金屬線。

在操作940處，基於第一圖案及第二圖案在第一金屬層中形成第一金屬線及第二金屬線。形成第一金屬線及第二金屬線包含執行蝕刻製程及沈積製程，藉由該蝕刻製程及該沈積製程，第一金屬線及第二金屬線根據第一遮罩及第二遮罩、第一間隔物及附加間隔物(若存在)來組態。執行沈積製程包含沈積一種或多種導電材料，例如Cu、Ag、W、Ti、Ni、Sn、Al或另一種金屬或適合的材料(例如多晶矽)中的一者或多者。

形成第二金屬線包含形成與第一金屬線的端及第一間隔物對準的第一輪廓。在一些實施例中，形成第二金屬線包含形成與第三金屬線的端及第二間隔物對準的第二輪廓。在一些實施例中，形成包含第一輪廓的第二金屬線包含形成金屬熔絲RF，該金屬熔絲RF包含上文關於第2A圖至第7D圖所論述的輪廓C1~C6中的一者或多者。

在一些實施例中，形成第一金屬線及第二金屬線包含形成與第二金屬線及與其他IC裝置特徵電絕緣的第一金屬線。在一些實施例中，形成第一金屬線及第二金屬線包含形成除第一金屬線及第二金屬線之外的一個或多個金屬線，一個或多個附加金屬線彼此電絕緣且與其他IC裝置特徵電絕緣。

在操作950處，在第二金屬線的第一端與金屬熔絲位元電晶體的S/D端之間構建電連接。構建電連接包含執行一個或多個蝕刻製程及一個或多個沈積製程，由此形成一個或多個通孔結構及/或一個或多個金屬段，以便提供自第二金屬線的第一端至金屬熔絲位元電晶體的S/D端的低電阻路徑。

在一些實施例中，構建電連接包含構建上文關於第1A圖至第7D圖所論述的端RFE1或RFE2中的第一者與電晶體N1或P1的S/D端之間的電連接。

在操作960處，在一些實施例中，在第二金屬線的第二端與訊號線之間構建電連接。構建電連接包含執行一個或多個蝕刻製程及一個或多個沈積製程，由此形成一個或多個通孔結構及/或一個或多個金屬段，以便提供自第二金屬線的第二端至記憶體陣列(上文關於第8圖所論述的記憶體陣列800)的訊號線的低電阻路徑。

在一些實施例中，構建電連接包含構建上文關於第 1A圖至第7D圖所論述的端RFE1或RFE2中的第二者與位元線BL之間的電連接。

藉由執行方法900的操作中的一些或全部，製造包含可程式化金屬熔絲位元的IC裝置，其中第二金屬線包含具有第一寬度的第一部分、具有小於第一寬度的第二寬度的第二部分及處於第一部分與第二部分之間且與第一金屬線的端對準的輪廓，從而獲得上文關於包含IC結構200B至600B的IC裝置100A及100B所論述的益處。

第10圖為根據一些實施例產生對應於IC裝置的IC佈局圖(例如，上文關於第1A圖至第7D圖所論述的IC佈局圖200A至600A及/或上文關於第8圖所論述的記憶體陣列800)的方法1000的流程圖。

在一些實施例中，方法1000的一些或全部由電腦的處理器(例如IC佈局圖產生系統1100的硬體處理器1102)執行，如下文關於第11圖所論述。

方法1000的操作中的一些或全部能夠作為在設計室(例如，下文關於第12圖所論述的設計室1220)中執行的設計程序的一部分來執行。

在一些實施例中，方法1000的操作以第10圖中所描繪的順序執行。在一些實施例中，方法1000的操作同時及/或以不同於第10圖中所描繪的順序的順序執行。在一些實施例中，在執行方法1000的一個或多個操作之前、之間、期間及/或之後執行一個或多個操作。

在操作1010處，在一些實施例中，在IC佈局圖中限定電晶體。在一些實施例中，限定電晶體包含限定上文關於第1A圖至第8圖所論述的電晶體N1或P1中的一者。

在一些實施例中，電晶體為記憶體陣列的複數個電晶體中的一個電晶體，且限定電晶體包含限定記憶體陣列的複數個電晶體，例如上文關於第8圖所論述的記憶體陣列800。

在操作1020處，將第一金屬區定位在多圖案化製程的第一圖案中，第一金屬區在第一金屬層中在第一方向上延伸。在一些實施例中，多圖案化製程為雙圖案化製程，諸如SALE2製程。

在一些實施例中，定位第一金屬區包含在第一圖案中定位包含第一金屬區的複數個金屬區。在一些實施例中，定位第一金屬區包含定位上文關於第2A圖至第7D圖所論述的金屬區LAR1~LAR3中的一者或多者。

在操作1030處，將第二金屬區定位在多圖案化製程的第二圖案中，第二金屬區在第一金屬層中在與第一金屬區相鄰的第一方向上延伸。將第二金屬區定位成與第一金屬區相鄰包含將第一金屬區與第二金屬區分開小於間隔物厚度的距離，例如上文關於第2A圖至第7D圖所論述的多圖案化製程的厚度SP。

在一些實施例中，將第二金屬區定位成與第一金屬區相鄰包含將第二金屬區定位成與第一圖案中的複數個金屬區相鄰，複數個金屬區包含第一金屬區。在一些實施例中，定位第二金屬區包含將金屬區RFR定位成與上文關於第2A圖至第7D圖所論述的金屬區LAR1~LAR3中的一者或多者相鄰。

在操作1040處，在一些實施例中，限定與第二金屬區的每一端的電連接。限定電連接包含在包含第一金屬層或除第一金屬層之外的一個或多個金屬層中限定一個或多個通孔區及/或金屬區。在一些實施例中，限定電連接包含限定與在操作1010中所限定的電晶體的電連接。

在一些實施例中，限定電連接包含限定如上文關於第1A圖至第7D圖所論述的自金屬區RFR所限定的端RFE1及RFE2至電晶體N1或P1及位元線BL的電連接。

在操作1050處，在一些實施例中，IC佈局圖儲存在儲存裝置中。在各種實施例中，將IC佈局圖儲存在儲存裝置中包含將IC佈局圖儲存在非揮發性電腦可讀記憶體或單元庫(例如資料庫)中，且/或包含經由網路儲存IC佈局圖。在一些實施例中，將IC佈局圖儲存在儲存裝置中包含將IC佈局圖儲存在IC設計儲存裝置1107中或經由IC佈局圖產生系統1100的網路1114儲存IC佈局圖，如下文關於第11圖所論述。

在操作1060處，在一些實施例中，IC佈局圖置放在位元單元陣列的IC佈局圖中。在各種實施例中，將IC佈局圖置放在IC晶粒的IC佈局圖中包含使IC佈局圖繞一個或多個軸旋轉及/或使IC佈局圖相對於一個或多個附加IC佈局圖在一個或多個方向上移位。

在一些實施例中，將IC佈局圖置放在位元單元陣列的IC佈局圖中包含將IC佈局圖置放在上文關於第8圖所論述的記憶體陣列800的IC佈局圖中。

在操作1070處，在一些實施例中，基於IC佈局圖製造一個或多個半導體遮罩中的至少一者或半導體IC的層中的至少一個元件。下文關於第12圖論述在半導體IC的層中製造一個或多個半導體遮罩或至少一個元件。

在操作1080處，在一些實施例中，基於IC佈局圖執行一個或多個製造操作。在一些實施例中，執行一個或多個製造操作包含基於IC佈局圖執行一個或多個微影曝光。基於IC佈局圖執行一個或多個製造操作，例如一個或多個微影曝光，將在下文關於第12圖進行論述。

藉由執行方法1000的操作中的一些或全部，產生對應於包含可程式化金屬熔絲位元的IC裝置的IC佈局圖，其中第二金屬線包含具有第一寬度的第一部分、具有小於第一寬度的第二寬度的第二部分及處於第一部分與第二部分之間且與第一金屬線的端對準的輪廓，從而獲得上文關於包含IC結構200B至600B的IC裝置100A及100B所論述的益處。

第11圖為根據一些實施例的IC設計系統1100的方塊圖。根據一些實施例，，本文中所描述的根據一個或多個實施例的設計IC佈局圖的方法例如可使用IC設計系統1100來實施。在一些實施例中，IC設計系統1100 為自動放置及佈線(auto placement and routing，APR)系統，包括APR系統，或為APR系統的一部分，可用於執行APR方法。

在一些實施例中，IC設計系統1100為包含硬體處理器1102及非暫時性電腦可讀儲存介質1104的通用計算裝置。除其他外，非暫時性電腦可讀儲存介質1104編碼有(即儲存)電腦程式碼1106，即可執行指令集。硬體處理器1102對電腦程式碼1106的執行(至少部分地)表示實施例如產生上文所描述的IC佈局圖的方法900的方法的一部分或全部(下文中，提到的製程及/或方法)的電子設計自動化(electronic design automation，EDA)工具。

硬體處理器1102經由匯流排1108電耦合至非暫時性電腦可讀儲存介質1104。硬體處理器1102亦利用匯流排1108電耦合至I/O介面1110。網路介面1112亦經由匯流排1108電連接至硬體處理器1102。網路介面1112連接至網路1114，以使得硬體處理器1102及非暫時性電腦可讀儲存介質1104能夠經由網路1114連接至外部部件。硬體處理器1102用以執行在非暫時性電腦可讀儲存介質1104中所編碼的電腦程式碼1106，以便使IC設計系統1100可用於執行所提到的製程及/或方法的一部分或全部。在一個或多個實施例中，硬體處理器1102為中央處理單元(central processing unit，CPU)、多處理器、分佈式處理系統、專用積體電路(application specific integrated circuit，ASIC)及/或適合的處理單元。

在一個或多個實施例中，非暫時性電腦可讀儲存介質1104為電、磁、光、電磁、紅外線及/或半導體系統(或設備或裝置)。例如，非暫時性電腦可讀儲存介質1104包含半導體或固態記憶體、磁帶、可拆卸電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬磁碟及/或光碟。在使用光碟的一個或多個實施例中，非暫時性電腦可讀儲存介質1104包含光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、光碟讀/寫(compact disk-read/write，CD-R/W)及/或數位視訊光碟(digital video disc，DVD)。

在一個或多個實施例中，非暫時性電腦可讀儲存介質1104儲存電腦程式碼1106，該電腦程式碼1106用以使IC設計系統1100(其中這種執行(至少部分地)表示EDA工具)可用於執行所提到的製程及/或方法的一部分或全部。在一個或多個實施例中，非暫時性電腦可讀儲存介質1104亦儲存有助於執行所提到的製程及/或方法的一部分或全部的資訊。在一個或多個實施例中，非暫時性電腦可讀儲存介質1104包含IC設計儲存裝置1107，該IC設計儲存裝置1107用以儲存一個或多個IC佈局圖，例如上文關於第1A圖至第8圖及第10圖所論述的IC佈局圖200A至600A。

IC設計系統1100包含I/O介面1110。I/O介面1110耦接至外部電路系統。在一個或多個實施例中，I/O介面1110包含用於向硬體處理器1102傳達資訊及命令的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕及/或游標方向鍵。

IC設計系統1100亦包含耦接至硬體處理器1102的網路介面1112。網路介面1112允許IC設計系統1100與網路1114通訊，一個或多個其他電腦系統連接至該網路1114。網路介面1112包含無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1364。在一個或多個實施例中，所提到的製程及/或方法的一部分或全部在兩個或多個IC設計系統1100中實施。

IC設計系統1100用以通過I/O介面1110接收資訊。通過I/O介面1110接收到的資訊包含指令、資料、設計規則、標準單元庫及/或由硬體處理器1102處理的其他參數中的一者或多者。資訊經由匯流排1108傳送給硬體處理器1102。IC設計系統1100用以通過I/O介面1110接收與使用者介面(user interface，UI)相關的資訊。資訊儲存在非暫時性電腦可讀儲存介質1104中作為UI 1142。

在一些實施例中，所提到的製程及/或方法的一部分或全部實施為由處理器執行的獨立軟體應用程式。在一些實施例中，所提到的製程及/或方法的一部分或全部實施為作為額外軟體應用程式的一部分的軟體應用程式。在一些實施例中，所提到的製程及/或方法的一部分或全部實施為軟體應用程式的外掛程式。在一些實施例中，所提到的製程及/或方法中的至少一者實施為作為EDA工具的一部分的軟體應用程式。在一些實施例中，所提到的製程及/或方法的一部分或全部實施為由IC設計系統1100使用的軟體應用程式。在一些實施例中，包含標準單元的佈局圖使用諸如可購自CADENCE DESIGN SYSTEMS公司的VIRTUOSO®的工具或另一適合的佈局產生工具來產生。

在一些實施例中，製程實現為在非暫時性電腦可讀記錄介質中所儲存的程式的功能。非暫時性電腦可讀記錄介質的實例包含但不限於外部/可拆卸及/或內部/內置儲存或記憶體單元，例如諸如DVD的光碟、諸如硬碟的磁碟、諸如ROM的半導體記憶體、RAM、記憶卡及其類似者中的一者或多者。

第12圖為根據一些實施例的IC製造系統1200及與其相關聯的IC製造流程的方塊圖。在一些實施例中，基於IC佈局圖，使用IC製造系統1200製造(A)一個或多個半導體遮罩或(B)半導體積體電路的層中的至少一個元件中的至少一者。

在第12圖中，IC製造系統1200包含在設計、研發及製造週期及/或與製造IC裝置1260相關的服務方面彼此交互的實體，諸如設計室1220、遮罩室1230及 IC製造商/製造商(IC manufacturer/fabricator，IC fab)1250。IC製造系統1200中的實體由通訊網路連接。在一些實施例中，通訊網路為單個網路。在一些實施例中，通訊網路為各種不同的網路，諸如內部網路及網際網路。通訊網路包含有線及/或無線通訊通道。每一實體與其他實體中的一者或多者交互且向其他實體中的一者或多者提供服務及/或自其他實體中的一者或多者接收服務。在一些實施例中，設計室1220、遮罩室1230及IC fab 1250中的兩者或更多者由單個較大的公司擁有。在一些實施例中，設計室1220、遮罩室1230及IC fab 1250中的兩者或更多者共同存在於公共設施中且使用公共資源。

設計室(或設計團隊)1220產生IC設計佈局圖1222。IC設計佈局圖1222包含各種幾何圖案，例如上文所論述的IC佈局圖。幾何圖案對應於構成待製造的IC裝置1260的各種元件的金屬、氧化物或半導體層的圖案。各種層組合以形成各種IC特徵。例如，IC設計佈局圖1222的一部分包含各種IC特徵，諸如主動區、閘極電極、源極及汲極、層間互連的金屬線或通孔及用於黏接焊盤的開口，這些特徵待形成於半導體基板(諸如矽晶圓)及安置在半導體基板上的各種材料層中。設計室1220實施適當的設計程序以形成IC設計佈局圖1222。設計程序包含邏輯設計、實體設計或置放及佈線中的一者或多者。IC設計佈局圖1222呈現在具有幾何圖案的資訊的一個或多個資料檔案中。例如，IC設計佈局圖1222可以用GDSII檔案格式或DFII檔案格式表達。

遮罩室1230包含遮罩資料準備1232及遮罩製造1244。遮罩室1230使用IC設計佈局圖1222來製造一個或多個遮罩1245以用於根據IC設計佈局圖1222製造IC裝置1260的各個層。遮罩室1230執行遮罩資料準備1232，其中IC設計佈局圖1222轉換成代表性資料檔案(representative data file，RDF)。遮罩資料準備1232向遮罩製造1244提供RDF。遮罩製造1244包含遮罩寫入器。遮罩寫入器將RDF轉換為基板上的影像，諸如遮罩(倍縮光罩)1245或半導體晶圓1253。IC設計佈局圖1222由遮罩資料準備1232操縱以符合遮罩寫入器的特定特點及/或IC fab 1250的要求。在第12圖中，遮罩資料準備1232及遮罩製造1244說明為單獨的部件。在一些實施例中，遮罩資料準備1232及遮罩製造1244可以統稱為遮罩資料準備。

在一些實施例中，遮罩資料準備1232包含光學近接修正(optical proximity correction，OPC)，其使用微影增強技術來補償影像誤差，諸如可能由繞射、干涉、其他製程效應及其類似者引起的影像誤差。OPC調整IC設計佈局圖1222。在一些實施例中，遮罩資料準備1232包含進一步的解析度增強技術(resolution enhancement technique，RET)，諸如離軸照明、子解析度輔助特徵、相移遮罩、其他適合的技術及其類似者或其組合。在一些實施例中，亦使用逆微影技術(inverse lithography technology，ILT)，其將OPC視為逆成像問題。

在一些實施例中，遮罩資料準備1232包含遮罩規則檢查器(mask rule checker，MRC)，該遮罩規則檢查器檢查已經在OPC中用遮罩創建規則集合進行處理的IC設計佈局圖1222，這些遮罩創建規則含有某些幾何及/或連接性約束以確保足夠的邊限，以考慮半導體製造製程中的可變性及其類似者。在一些實施例中，MRC修改IC設計佈局圖1222以補償遮罩製造1244期間的限制，這種情況可以撤銷由OPC執行的修改的部分以便滿足遮罩創建規則。

在一些實施例中，遮罩資料準備1232包含微影製程檢查(lithography process checking，LPC)，其模擬將由IC fab 1250實施以製造IC裝置1260的處理。LPC基於IC設計佈局圖1222模擬該處理以創建模擬製造的裝置，諸如IC裝置1260。LPC模擬中的處理參數可以包含與IC製造週期的各種製程相關聯的參數、與用於製造IC的工具相關聯的參數及/或製造製程的其他態樣。LPC考慮各種因子，諸如空間影像對比度、焦深(depth of focus，DOF)、遮罩誤差增強因子(mask error enhancement factor，MEEF)、其他適合的因子及其類似者或其組合。在一些實施例中，在已由LPC創建模擬製造裝置之後，若模擬裝置在形狀上不夠接近以滿足設計規則，則重複OPC及/或MRC以進一步細化IC設計佈局圖1222。

應當理解，為了清楚起見，已經簡化遮罩資料準備1232的上文描述。在一些實施例中，遮罩資料準備1232包含附加特徵，諸如根據製造規則修改IC設計佈局圖1222的邏輯操作(logic operation，LOP)。另外，在遮罩資料準備1232期間應用於IC設計佈局圖1222的製程可以以各種不同的順序執行。

在遮罩資料準備1232之後及遮罩製造1244期間，基於修改的IC設計佈局圖1222製造遮罩1245或一組遮罩1245。在一些實施例中，遮罩製造1244包含基於IC設計佈局圖1222執行一次或多次微影曝光。在一些實施例中，基於修改的IC設計佈局圖1222，使用電子束(electron-beam，e-beam)或多個電子束的機制在遮罩(光罩或倍縮光罩)1245上形成圖案。遮罩1245可以用各種技術形成。在一些實施例中，遮罩1245使用二元技術形成。在一些實施例中，遮罩圖案包含不透明區及透明區。用於曝光已塗佈在晶圓上的影像敏感材料層(例如光阻劑)的輻射束(諸如紫外(ultraviolet，UV)或EUV束)由不透明區阻擋且透射穿過透明區。在一個實例中，遮罩1245的二元遮罩版本包含透明基板(例如熔融石英)及塗佈在二元遮罩的不透明區中的不透明材料(例如鉻)。在另一實例中，使用相移技術形成遮罩1245。在遮罩1245的相移遮罩(phase shift mask，PSM)版本中，形成在相移遮罩上的圖案中的各種特徵用以具有適當的相位差以提高解析度及成像質量。在各種實例中，相移遮罩可為衰減PSM或交替PSM。由遮罩製造1244產生的遮罩用於多個製程中。例如，這種遮罩用在離子植入製程中以在半導體晶圓1253中形成各種摻雜區，用在蝕刻製程中以在半導體晶圓1253中形成各種蝕刻區，且/或用在其他適合的製程中。

IC fab 1250為IC製造業務，其包含用於製造各種不同IC產品的一個或多個製造設施。在一些實施例中，IC Fab 1250為半導體代工廠。例如，可能存在用於複數個IC產品的前端製造(前端製程(front-end-of-line，FEOL)製造)的製造工廠，而第二製造工廠可以提供後端製造以供IC產品的互連及封裝(後端製程(back-end-of-line，BEOL)製造)，且第三製造工廠可以為代工業務提供其他服務。

IC fab 1250包含晶圓製造工具1252，該晶圓製造工具1252用以對半導體晶圓1253執行各種製造操作，以使得IC裝置1260根據遮罩(例如遮罩1245)製造。在各種實施例中，晶圓製造工具1252包含晶圓步進機、離子植入機、光阻劑塗佈機、處理腔室(例如CVD腔室或LPCVD爐)、CMP系統、電漿蝕刻系統、晶圓清洗系統或能夠執行如本文中所論述的一個或多個適合的製造製程的其他製造裝備。

IC fab 1250使用由遮罩室1230製造的遮罩1245來製造IC裝置1260。因此，IC fab 1250至少間接地使用IC設計佈局圖1222來製造IC裝置1260。在一些實施例中，半導體晶圓1253由IC fab 1250使用遮罩1245製造以形成IC裝置1260。在一些實施例中，IC製造包含至少間接地基於IC設計佈局圖1222執行一次或多次微影曝光。半導體晶圓1253包含其上形成有材料層的矽基板或其他適當的基板。半導體晶圓1253進一步包含各種摻雜區、介電特徵、多級互連及其類似者中的一者或多者(在隨後的製造步驟處形成)。

關於IC製造系統(例如第12圖的IC製造系統1200)及與其相關聯的IC製造流程的細節在例如於2016年2月9日授予的美國專利第9,256,709號、2015年10月1日公開的美國預授權公開第20150278429號、2014年2月6日公開的美國預授權公開第20140040838號及2007年8月21日授權的美國專利第7,260,442號中找到，這些專利中的每一者的全部內容以引用的方式併入本文。

在一些實施例中，IC裝置包含電晶體及金屬熔絲結構，該金屬熔絲結構包含電連接至電晶體的金屬熔絲及與金屬熔絲平行且在第一方向上與金屬熔絲的第一部分相鄰的第一金屬線。第一部分具有第一寬度，且金屬熔絲包含具有大於第一寬度的第二寬度的第二部分及在第一部分與第二部分之間且與第一金屬線的第一端對準的第一輪廓。

在一些實施例中，第一金屬線與金屬熔絲及該電晶體電絕緣。

在一些實施例中，金屬熔絲結構進一步包括第二金屬線。第二金屬線與金屬熔絲平行且在第二方向上與金屬熔絲的第二部分及第三部分相鄰，第二方向與第一方向相反。第三部分具有大於第一寬度的第三寬度。金屬熔絲包括第二輪廓，第二輪廓處於第一部分與第三部分之間且與第二金屬線的第一端對準。

在一些實施例中，第一金屬線及第二金屬線彼此電絕緣且與金屬熔絲及電晶體電絕緣。

在一些實施例中，金屬熔絲的整體與第一金屬線或第二金屬線中的一者或兩者相鄰。

在一些實施例中，第三寬度約等於第二寬度。

在一些實施例中，金屬熔絲結構進一步包括第三金屬線。第三金屬線與金屬熔絲平行且在第二方向上與金屬熔絲的第四部分及第五部分相鄰。第四部分具有第一寬度。第五部分具有第三寬度。金屬熔絲進一步包括第三輪廓以及第四輪廓。第三輪廓處於第二部分與第四部分之間且與第三金屬線的第一端對準。第四輪廓處於第四部分與第五部分之間且與第一金屬線的第二端對準。

在一些實施例中，第一金屬線、第二金屬線及第三金屬線彼此電絕緣且與金屬熔絲及電晶體電絕緣。

在一些實施例中，金屬熔絲的整體與第一金屬線或第二金屬線中的一者或兩者或第一金屬線或第三金屬線中的一者或兩者相鄰。

在一些實施例中，金屬熔絲進一步包括第三部分以及第二輪廓。第三部分具有第二寬度。第二輪廓處於第一部分與第三部分之間且與第一金屬線的第二端對準。

在一些實施例中，第一輪廓及第一金屬線的第一端中的每一者包括弧線。

在一些實施例中，記憶體陣列包含複數個位元單元，複數個位元單元中的每一位元單元包含程式化節點、位元線及金屬熔絲結構，該金屬熔絲結構包含耦接在程式化節點與位元線之間且自第一端延伸至第二端的第一金屬線以及第二金屬線及第三金屬線，該第二金屬線及第三金屬線中的每一者與第一金屬線平行且與第一金屬線相鄰地延伸。第一金屬線至第三金屬線貫穿具有第一覆蓋長度的第一覆蓋區共同延伸，第一金屬線在第一覆蓋區與第一端之間的第一部分上僅與第二金屬線共同延伸且在第一覆蓋區與第二端之間的第二部分上僅與第三金屬線共同延伸，第一金屬線在第一覆蓋區中具有第一寬度且在第一覆蓋區外部具有第二寬度，且第一寬度小於第二寬度。

在一些實施例中，金屬熔絲結構進一步包括第四金屬線。第四金屬線與第一金屬線平行且相鄰地延伸，且第四金屬線與第三金屬線對準。第一金屬線、第二金屬線及第四金屬線在具有第二覆蓋長度的第二覆蓋區內共同延伸。第一金屬線在第二覆蓋區與第一端之間的第三部分上方僅與第四金屬線共同延伸。第一金屬線在第二覆蓋區中具有第一寬度。

在一些實施例中，第一覆蓋長度約等於第二覆蓋長度。

在一些實施例中，存在以下各者中的至少一者：第一部分為第一覆蓋區與第一端之間的第一金屬線的整體，或第二部分為第一覆蓋區與第二端之間的第一金屬線的整體。

在一些實施例中，複數個位元單元中的每一位元單元的第二金屬線及第三金屬線中的每一者用以在記憶體陣列的程式化操作及讀取操作期間浮動。

在一些實施例中，製造IC裝置的方法包含：基於第一遮罩形成第一間隔物，該第一遮罩具有對應於在第一方向上延伸的第一金屬層中的第一金屬線的第一圖案；形成第二遮罩，該第二遮罩具有對應於第一金屬層中的第二金屬線的第二圖案，其中第二金屬線在第一方向上延伸且與第一間隔物重疊；基於第一圖案及第二圖案在第一金屬層中形成第一金屬線及第二金屬線及在第二金屬線的端與金屬熔絲位元電晶體的S/D端之間構建電連接，其中形成第二金屬線包含形成與第一金屬線的端及第一間隔物對準的第一輪廓。

在一些實施例中，形成第一輪廓包括在第二金屬線的相鄰的第一部分與第二部分之間形成第一輪廓。第一部分對應於與第一金屬線相鄰的第二金屬線且具有第一寬度，且第二部分具有大於第一寬度的第二寬度。

在一些實施例中，形成第一金屬線包括形成與第二金屬線及金屬熔絲位元電晶體中的每一者電絕緣的第一金屬線。

在一些實施例中，形成第一金屬線及形成第二金屬線為自對準雙微影蝕刻(self-aligned,double lithography-etch，SALE2)製程的一部分。

熟習此項技術者將容易看出，所揭露的實施例中的一者或多者實現上述的優點中的一者或多者。在閱讀前述說明書之後，熟習此項技術者將能夠影響如本文中廣泛揭露的各種改變、等效物的取代及各種其他實施例。因此，此處授予的保護旨在僅受所附申請專利範圍及其等效物所含的定義的限制。

100A:IC裝置