[go: up one dir, main page]

TWI795766B - 計算系統、計算裝置及計算方法 - Google Patents

計算系統、計算裝置及計算方法 Download PDF

Info

Publication number
TWI795766B
TWI795766B TW110115374A TW110115374A TWI795766B TW I795766 B TWI795766 B TW I795766B TW 110115374 A TW110115374 A TW 110115374A TW 110115374 A TW110115374 A TW 110115374A TW I795766 B TWI795766 B TW I795766B
Authority
TW
Taiwan
Prior art keywords
current
memory
circuit
signal
comparator
Prior art date
Application number
TW110115374A
Other languages
English (en)
Other versions
TW202213334A (zh
Inventor
洪照俊
張清河
彭永州
曹斯鈞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/185,145 external-priority patent/US11430491B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213334A publication Critical patent/TW202213334A/zh
Application granted granted Critical
Publication of TWI795766B publication Critical patent/TWI795766B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)
  • Read Only Memory (AREA)
  • Hardware Redundancy (AREA)
  • Control By Computers (AREA)

Abstract

在記憶體內計算(「CIM」)系統中，來自CIM記憶體電路的指示乘法及累加運算的結果的電流訊號係與由電流數位至類比轉換器(「DAC」)電路產生的參考電流相比較。記憶體電路可包括非揮發性記憶體(「NVM」)元件，記憶體元件可為多位準或兩位準NVM元件。記憶體元件的特徵尺寸可經二進制加權以對應於多位元權重及/或多位元輸入訊號中的各別位置值。或者，可使用相等尺寸的NVM元件來驅動二進制加權尺寸的電晶體。電流比較運算可以高於電壓計算的速度進行。此外，一種計算裝置及計算方法亦在此揭露。

Description

計算系統、計算裝置及計算方法
本揭示內容是關於一種計算系統、計算裝置及計算方法。
本揭露案大體而言係關於記憶體內計算(「CIM」,compute-in-memory)或記憶體中計算系統。CIM系統將資訊儲存在電腦的主隨機存取記憶體(RAM,random-access memory)中，並且在記憶體單元級別執行計算，而並非針對每一計算步驟在主RAM與資料儲存器之間移動大量資料。因為當資料儲存在RAM中時存取所儲存資料快很多，記憶體內計算允許即時地分析資料，從而實現更快的業務報告及決策以及機器學習應用。許多努力正在進行以改進記憶體內計算系統的效能。
本揭示內容包含一種計算系統。計算系統包含：一記憶體電路，包含經適配以接收一第一組資料的一輸入以及經適配以儲存一第二組資料的多個記憶體元件，記憶體電路經適配以產生指示第一組資料及第二組資料的一組合 的一位準的一記憶體電流。一參考電流電路，經適配以產生預定的多個位準的一參考電流。一電流比較器，經適配以接收記憶體電流及參考電流，並且產生指示記憶體電流與參考電流的位準之間的一差異的一訊號。參考電流電路進一步經適配以接收由電流比較器產生的訊號，並且基於所接收的訊號調整參考電流至預定的另一位準。
本揭示內容包含一種計算裝置。計算裝置包含：多個記憶體元件，以多列及多行邏輯地配置，記憶體元件中的每一者包括一控制端及一對電流載運端並且經適配以儲存一權重值並且通過電流載運端產生對應於在控制端處接收的一訊號及權重值的一電流。一電流比較器。多個切換裝置，切換裝置每一者將記憶體元件的一行耦接至電流比較器。一參考電流電路，經適配以產生多個預定位準的一參考電流。電流比較器連接至參考電流電路並且經適配以接收參考電流及來自記憶體電路的一總電流，以比較參考電流位準與來自記憶體電路的總電流的一位準，以及產生指示比較的一結果的一輸出訊號，參考電流電路進一步經適配以接收由電流比較器產生的輸出訊號，並且依據自電流比較器接收的訊號將參考電流調整至另一預定位準。
本揭示內容包含一種計算方法。計算方法包含：自一或多個記憶體元件產生一第一電流，第一電流指示儲存在記憶體元件中的資料與施加至記憶體元件的一或多個輸入訊號之間的一運算；產生一預定位準的一第二電流；比較第一電流的一位準與第二電流的一位準；調整第二電流， 直至第二電流實質上與第一電流相同；判定第一電流的位準。
100:系統
110:電流比較器
120:切換電路
122:電晶體
124:電晶體
130:電流電路
132:DAC電路
134:邏輯電路
140:記憶體電路
142:記憶體電流產生器
212、212i、212n:列
214、214j、214m:行
220、220i,j:記憶體元件
222:控制端/控制輸入
224:電流載運端
226:電流載運端
240:記憶體電路
312、312i、312n:列
314、314j、314m:位元線
320、320i,j,k:NVM元件
334、3341,1~3341,k+1:NVM行
340:電路
420、420i,j,k:RRAM電路
422、422i,j,k:NVM切換電路
424、424i,j,k:加權電晶體
440:電路
452:RRAM電晶體
454:預設電晶體
456:電晶體
458:電晶體
540:記憶體電路
562:NVM元件
564:切換電晶體
620、620i,j,k:單元
622、622i,j,k:SRAM單元
624、624i,j,k:加權電晶體
640:電路
652:CMOS反相器
654:CMOS反相器
656:存取電晶體
658:存取電晶體
662:電晶體
664:電晶體
736:參考電流產生器
8381、8382、838k、838n:電流源
848、8481、8482、848k、848n:NVM單元
858、8581、8582、858k、858n:電流源/單元
836:參考電流電路
900:CIM系統
962:時脈選通式電晶體
1000:CIM系統
1010、1010’:比較器
1014:電壓比較器
1012、1012A、1012C:加載電路
1100:CIM系統
1110:電流比較器
1122、1124、1132、1136、1134、1138:電晶體
1142、1144:電阻器
1200:電路
1210:電流比較器/鎖存電路
1222、1224、1226、1228、1232、1234:電晶體
1242、1244:節點
1300:方法
1310:操作
1320:操作
1330:操作
1340:操作
1350:操作
當結合附圖閱讀時，根據以下詳細描述最佳理解本揭示案的諸態樣。應當注意，根據業界的標準實踐，各種特徵並未按比例繪製。事實上，出於論述清楚的目的，可任意地增大或縮小各種特徵的尺寸。
第1圖為圖解說明根據一些實施例的記憶體系統的實例的方塊圖，該記憶體系統具有記憶體電路以及子系統以用於讀取儲存在記憶體電路中的資料。
第2圖為根據一些實施例的第1圖所示的記憶體系統中記憶體電路的示意圖。
第3圖為根據一些實施例的第1圖所示的記憶體系統中記憶體電路的示意圖。
第4A圖及第4B圖展示根據一些實施例的第1圖所示的記憶體系統中的記憶體電路。
第5A圖及第5B圖展示根據一些實施例的第1圖所示的記憶體系統中的記憶體電路。
第6A圖及第6B圖展示根據一些實施例的第1圖所示的記憶體系統中的記憶體電路。
第7圖展示圖解說明根據一些實施例的第1圖的具有電流數位至類比轉換器(「DAC」,digital-to-analog converter)電路的記憶體系統的實例的方塊圖。
第8A圖展示根據一些實施例的第7圖所示的記憶體系統 中的電流DAC電路。
第8B及8C圖展示根據一些實施例的第8A圖的電流DAC電路的更詳細具體實施。
第9圖示意性地展示根據一些實施例的第1及7圖所示的記憶體系統的部分中記憶體電路及電流DAC電路的特定具體實現的組合。
第10A圖展示根據一些實施例的第1圖所示種類的記憶體系統的方塊圖，其中電流比較器由加載電路及電壓比較器實施。
第10B圖展示根據一些實施例的第1圖所示種類的記憶體系統的方塊圖，其中電流比較器直接比較記憶體電路與電流DAC電路中的電流。
第11A-D圖展示根據一些實施例的第10A圖所示種類的記憶體系統，其中第10A圖中展示加載電路的特定具體實現。
第12A及12B圖展示根據一些實施例的第10A圖所示種類的記憶體系統，其中第10A圖中展示電流比較器的特定具體實現。
第13圖為概述根據一些實施例的計算方法的流程圖。
以下揭示案提供了用於實施所提供標的的不同特徵的許多不同實施例或實例。下文描述部件及配置的具體實例以簡化本揭示案。當然，這些僅僅是實例且並非意欲限制性的。例如，在以下描述中，在第二特徵之上或在其 上製造第一特徵可包括將第一特徵及第二特徵製造為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間製造額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭示案可重複各種實例中的元件符號及/或字母。此重複是出於簡單與清晰的目的，且其自身不指示所論述的各種實施例及/或組態之間的關係。
本揭示案所示的具體實例係關於記憶體內計算(「CIM」)。記憶體內計算的一個應用實例為乘法累加運算，其中將數字的輸入陣列與數字(權重)的另一陣列(例如，行)中的各別元素相乘(加權)，並且將乘積相加在一起(累加)以產生輸出總和。此程序在數學上類似於點積(或純量積)程序，其中將兩個向量的分量逐對彼此相乘，並且對分量對的乘積求和。在某些人工智慧(AI,artificial intelligence)系統中，諸如人工神經網路，數字的陣列可由權重的多行加權。每一行的加權生成各別的輸出總和。因此，總和的輸出陣列係由數字的輸入陣列與多行矩陣中的權重乘積得到。
可使用各種類型的記憶體裝置來執行CIM任務。例如，可使用靜態隨機存取記憶體(「SRAM」,random-access memory)單元；非揮發性記憶體(「NVM」,non-volatile memory)單元(諸如，eFlash單元)、電阻式隨機存取記憶體(「RRAM」,resistive random-access memory)單元以及鐵電場效應電晶體(「FeFET」,ferroelectric field-effect transistor)。
習知CIM電路通常使用運算放大器(「OP-amp」,operational amplifier)來計算自整合記憶體單元中的電流得到的電壓訊號。此類電路並不適於高速而不使用大靜態電流下的運算。大靜態電流訊號要求高功率消耗。另外，通常採用用於CIM電路中每一記憶體單元的箝位電路來確保每一記憶體單元的單元電流均等。此類箝位電路進一步提高CIM電路的製造成本。
根據本揭示案的一些態樣，替代電壓訊號，比較來自CIM記憶體電路的電流訊號與由電流數位至類比轉換器(「DAC」)電路產生的參考電流。電流比較運算可以高於電壓計算的速度進行。在一些實施例中，使用簡單的時脈選通式開關來在電流求和分支中生成均等電流。時脈選通式開關亦用以限制單元電流接通的時間，藉此降低靜態功率消耗。
在一些實施例中，使用電流比較器來比較通過記憶體電路的記憶體電流及通過電流DAC電路的參考電流，並且產生指示兩個電流之間的差異的輸出訊號。邏輯電路(諸如，逐次逼近暫存器(「SAR」,successive-approximation register)邏輯電路(例如，SAR類比至數位轉換器(「ADC」)))接收輸出訊號，並且產生對應數位訊號。電流DAC電路基於數位訊號來調整參考電流，並且將兩個電流之間的差異小於某個值處的參考電流視為記憶體電流的表示。
參照第1圖，在一些實施例中，計算系統100包括記憶體電路140，該記憶體電路140包括記憶體電流產生器142，該記憶體電流產生器142儲存權重(亦即，權重值)並且經適配以接收輸入資料以及產生指示輸入資料與所儲存權重的一些函數的記憶體電流I1。例如，在一些實施例中，記憶體電流為輸入資料與各別所儲存權重的乘積的總和。系統100亦包括參考電流電路130，該參考電流電路130包括SAR邏輯電路134(例如，SAR類比至數位轉換器(「ADC」,analog-to-digital converter))以及電流DAC電路132，該電流DAC電路132經適配以響應於來自SAR邏輯電路134的數位控制訊號而產生參考電流I2。記憶體電流產生器142及電流DAC電路132各別地連接至切換電路120的電晶體122及124的源極側。電晶體122及124的汲極側連接至電流比較器110。電晶體122及124由時脈訊號CLK選通，並且電晶體122及124的汲極側上的電壓各別地視通過記憶體電流產生器142及電流DAC電路132的I1及I2而定。儘管記憶體電流產生器142在第1圖中展示為經由單個電晶體122連接至電流比較器110，在具有記憶體單元的多個分支(行)的記憶體電路中，如在下文所示的進一步實施例中，可包括多個電晶體122，每一分支對應一個電晶體122。電流比較器110產生指示電流I1與I2之間的差異的輸出訊號。輸出訊號經饋送至SAR邏輯電路134，該SAR邏輯電路134產生供電流DAC電路132使用的數位控制訊 號。
在一些實施例中，記憶體電路140包括至少一行記憶體單元，並且能夠執行多位元乘法及累加(「MAC」,multiply-and-accumulate)運算。第2圖展示記憶體電路140的具體實施，即記憶體電路240，該記憶體電路140包括記憶體元件220的分支(行)214(每一行索引為第j行)(每一者索引為i,j，如在第i列212i及第j行214j)。m行214中的每一者包括時脈選通式電晶體M1,M2,...Mm，該些電晶體可交替地接通和斷開，以使得每一行的電流，或位元線(「BL」)可與參考電流比較。每一行214能夠執行MAC運算，其中輸入為二進制數字，並且所儲存權重是高達可用儲存狀態的數目的數字。
在此實例實施例中，每一記憶體元件220為非揮發性記憶體(「NVM」)元件，諸如，eFlash、RRAM、FeFET、磁阻式RAM(「MRAM」,magnetoresistive RAM)或非揮發性SRAM記憶體單元。在第2圖所示的實例中，每一記憶體元件220為具有控制端222(例如，閘極)及兩個電流載運端224、226(例如，FeFET中的汲極及源極)的三端NVM單元。例如，儲存在每一記憶體元件220中的資料由電流載運端224、226之間的電阻表示。在一些實施例中，每一記憶體元件220為多位準記憶體元件，亦即，能夠具有兩個以上儲存狀態，諸如，電流或電阻位準。輸入訊號的每一位元經施加至每一記憶體元件220的控制輸入222(亦稱為字線(「WL」))以接通(ON) 或斷開(OFF)記憶體元件。例如，若WL1上的輸入為1，則記憶體元件2201,1為ON，因此導通位準由記憶體元件2201,1的電阻位準或記憶體狀態判定的電流；若WL1上的輸入為0，則記憶體元件2201,1為OFF，因此不導通電流或導通低於針對任何非零儲存值的閾值位準的電流。因此，通過每一記憶體元件220的電流指示(例如，成比例)儲存在單元中的(多位元)值Wj與單元的WL上存在的位元的值(0或1)BWL(i,j)的乘積。
每一行214j中記憶體元件220並行連接於該行的時脈選通式電晶體M(j)(例如，M1)的源極與參考電壓(諸如，接地)之間。因此，通過M(j)的電流指示(例如，成比例)儲存在單元中的(多位元)值Wj與該行中的記憶體單元的各別WL上存在的位元的值(0或1)BWL(i,j)的乘積的總和。
每一記憶體元件220具有特徵尺寸，定義為「W/L率」，該尺寸為與閘極寬度及長度相關的幾何因數。記憶體元件的尺寸決定電流針對給定閘極偏壓的幅值。在一些實施例中，記憶體元件220在同一行中的特徵尺寸為二進制加權，亦即，根據各別WL的位置值。例如，在一些實施例中，針對WL(i)的記憶體元件的尺寸可與2i-1成比例，i=1,2,...,n。在此類實例中，若記憶體元件2001,j的尺寸為a，則2002,j的尺寸為2a，2003,j的尺寸為4a，...，並且200n,j的尺寸為2n-1a。因此，在一些實施例中，每一記憶體單元中的電流與2i-1．BWL(i,j)．Wj成比 例。第j行BL(j)中的總電流為通過該行的全部記憶體單元的電流的總和，因此與Σi2i-1．BWL(i,j)．Wj成比例。此為n位元輸入(BnBn-1...B2B1)j與行214j的多位元權重Wj的乘積。
在一些實施例中，時脈選通式電晶體M1,M2,...,Mm可同時接通為1。在此類情況下，I1為電晶體M(j)為接通的行214j的電流。在其他實施例中，多個或全部時脈選通式電晶體M1,M2,...,Mm可同時為接通的。在此情況下，I1與多位元輸入同各別多位元權重的乘積的總和成比例。因此，多位元乘法及累加(「MAC」)運算由記憶體電路240實施。
在一些實施例中，諸如第3圖所示的實例，第1圖中的記憶體電路140可由包含NVM行3341,1~3341,k+1的記憶體電路340實施，該記憶體電路340類似於第2圖中的記憶體電路240，但每一多位準NVM記憶體元件220由一組二進制NVM 320i,j,k替代，其中i表示第i列312i，j表示第j位元線314j，BL(j)，並且k表示權重的第k位元。在此實例中，k=1,2,...,6，但可視所使用權重的精確度而定為任何整數。
在一些實施例中，諸如第3圖所示的實例，每一NVM元件320的尺寸不僅藉由多位元輸入的位置值加權，如在第2圖所示的實例中，亦藉由多位元權重中位元的位置值BW加權。亦即，2i-1．BWL(i,j)．2k-1．BW(k)．Wj。在上文所示的實例中，在每一列312i內，六個記憶體元件 之中的相對尺寸各別地為1、2、4、8、16及32。隨後，每一BL內每一列中電流的總和為輸入中的位元與多位元權重的乘積，並且每一BL中的總電流再次為多位元輸入與多位元權重的乘積。類似第2圖所示的實例電路240，若時脈選通式電晶體M1,M2,...,Mm中的多個或全部同時接通，則I1與多位元輸入同各別多位元權重的乘積的總和成比例。因此，多位元乘法及累加(「MAC」)計算由記憶體電路340實施。
在一些實施例中，諸如第4A圖及第4B圖所示的實例中，記憶體電路440類似於上文第3圖所描述及展示的記憶體電路340，不同的是每一NVM單元320由RRAM電路420替代，在此實例中包括NVM切換電路422及加權電晶體424，亦即，在此情況下電晶體的尺寸藉由多位元輸入及多位元權重中的位置值兩者二進制加權，如上文相對於第3圖所論述。NVM切換電路422包括用於儲存資料(在此情況下，二進制(兩位準))的RRAM電晶體452。RRAM電晶體452由訊號WL控制以使得當訊號啟用時輸出資料。NVM切換電路422進一步包括用於初始化RRAM電晶體452的預設電晶體454，並且包括CMOS反相器，該CMOS反相器包括用於驅動加權電晶體424的電晶體456及458。
在其他實施例中，諸如第5A圖及第5B圖所示的實例，記憶體電路540類似於上文第4A圖及第4B圖所描述及展示的電路440，不同的是RRAM電晶體452由 與切換電晶體564串聯的兩端NVM元件562替代。切換電晶體564由訊號WL控制以啟用NVM元件562，以使得當訊號啟用時輸出資料，該資料表現為由加權電晶體424(由電晶體456及458驅動)產生的電流，作為各別BL1、BL2或BLm(亦參見第2圖、第3圖及第4A圖及第4B圖)中總電流的部分。
在其他實施例中，諸如第6A圖及第6B圖所示的實例，記憶體電路640類似於上文第4A圖及第4B圖所描述及展示的電路440，不同的是NVM切換電路422由SRAM切換電路622替代，該SRAM切換電路622包括6T SRAM單元，該6T SRAM單元包括在節點N及NB交叉耦合至彼此的一對CMOS反相器652及654，以及各別地啟用來自SRAM單元的位元線(未展示的)的訊號WT及WTB的寫入的一對存取電晶體656及658。SRAM切換電路622進一步包括一對電晶體662及664，每一者由6T SRAM單元的各別節點控制。電晶體662及664的閘極各別地連接至節點N及NB。電晶體662及664的源極連接至彼此並且連接至加權電晶體624的閘極。電晶體662的汲極連接至WL；電晶體664的汲極連接至接地。對於儲存在節點N的「1」以及對應在節點NB的「0」，電晶體662接通，並且電晶體664斷開。因此，加權電晶體624的輸出遵循訊號WL。對於儲存在節點N的「0」以及對應在節點NB的「1」，電晶體662斷開，並且電晶體664接通。因此，至加權電晶體624的輸出為「0」， 而不受訊號WL影響。因此，至加權電晶體624的輸出由節點N處的值與WL處的值的二進制乘積給定。因此，每一單元620產生加權電晶體624中的電流，該電流與儲存在SRAM切換電路622中的權重與WL處的值之間的乘積成比例，並且該電流為各別BL1、BL2或BLm(亦參見第2圖、第3圖、第4A圖、第4B圖、第5A圖及第5B圖)中總電流的部分。
轉向參考電流電路130的實例實施例，如第7圖中方塊圖所示的電流DAC電路132包括參考電流產生器736，該參考電流產生器736基於來自邏輯電路134的數位控制訊號來產生類比電流訊號，如下文關於第8A圖至第8C圖及第9圖的實例中所解釋的。在一些實施例中，如第8A圖所示，參考電流產生器736由一組電流源8381,8382,...,838k,...,838n實施，如下文關於第8B圖及第8C圖的實例中所更詳細解釋的，該些電流源可實現為並行連接至彼此，每一者由各別二進制訊號C1,C2,...,Ck,...,Cn控制。在一些實施例中，電流源838的數目對應於(例如，與之相同)輸入資料中位元的數目。
更具體地，在一些實施例中，如第8B圖所示，每一電流源838k由參考NVM單元848k(例如NVM單元8481~838n)實施。此外，在一些實施例中，參考NVM單元848的尺寸進行二進制加權，如上文關於記憶體電流電路中NVM單元及加權電晶體所解釋的。
在一些實施例中，參考NVM單元848為多位準 NVM單元。在一些實施例中，每一參考NVM單元848的電流位準對應於記憶體電流電路中的電流位準，其總電流匹配參考電流電路836。例如，在一些實施例中，若在第3圖中電路中的每一NVM單元具有四個電流位準，則參考NVM單元848亦各自具有四個位準。此外，在一些實施例中，參考NVM單元848的電流位準實質上匹配記憶體電流電路中NVM單元的電流位準。在一些實施例中，在記憶體電流電路中NVM單元的電流以相等間隔的位準設置的情況下，參考NVM單元848的電流亦以相等間隔的位準設置。在其他實施例中，在記憶體電流電路中NVM單元的電流位準以相等間隔的位準設置的情況下，參考NVM單元848的電流位準間隔開，以使得兩個最近的參考電流間隔位準之間的每一參考電流間隔含有NVM單元電流位準，以使得每一NVM單元電流位準可唯一地由下限及上限定限(bracket)。亦即，對於記憶體電流電路中的每一電流位準，存在參考電流電路的兩個相鄰電流位準，以使得記憶體電流電路中的每一電流位準可經判定以處於參考電流電路的最小電流間隔之間。
在一些實施例中，諸如第8C圖所示的實例中，參考電流電路836由溫度計DAC實施，其中電流源858彼此等同，亦即，響應於相同控制訊號而產生相同電流位準。溫度計DAC的輸入為溫度計編碼式數位訊號，該溫度計編碼式數位訊號藉由序列長度n的一系列「1」表示數字n，亦即，藉由n個連續的「1」表示整數n。例如，0000000 為針對十進制0的7位元溫度計代碼，0001111針對十進制4，1111111針對7，等等。例如，電流源858可為類似於第8B圖的多位準參考NVM單元，但具有彼此等同的尺寸。
可在CIM系統中使用記憶體電流電路及參考電流電路的各種組合。例如，CIM系統100可由第9圖所示的CIM系統900來實施。系統包括第3圖的記憶體電流電路340及第8B圖的參考電流電路836(添加了時脈選通式電晶體962)。記憶體電流I1由記憶體電流電路340產生，並且參考電流I2由參考電流電路836產生。I1及I2可由電流比較器110比較，該電流比較器110輸出比較訊號至SAR邏輯電路134，該SAR邏輯電路134基於接收到的比較訊號來調整電流DAC電路132的電流輸出，如上文所論述。
在電流比較運算中，根據一些實施例，第1圖中的邏輯電路134處理自電流比較器110接收的比較結果，隨後調整控制訊號以查找出生成儘可能近地匹配記憶體電流I1的參考電流I2的數位控制訊號。匹配演算法可以為任何類型的數位搜尋。例如，在SAR類型的匹配演算法中，邏輯電路134經程式化以設置數位控制訊號的最高有效位元(「MSB」,most significant bit)為接通並且剩餘位元為斷開的I2，並且與I1比較。若I1大於I2，則數位控制訊號的下一MSB亦接通，並且I2再次與I1比較；若I1小於I2，則MSB斷開，並且數位控制訊號的下一 MSB斷開，並且I2再次與I1比較。藉由數位控制訊號中的逐步較低有效位元重複此過程，直至達到最低有效位元(「LSB」,least significant bit)為止。隨後，數位控制訊號視為I1的數位表示，或多位元輸入及多位元權重的乘積。
在其他實施例中，使用第8C圖所示類型的溫度計DAC，其中每一電流源858k生成等同電流。邏輯電路134可經程式化以由接通的單個電流源(參考單元8581)開始，並且比較I2與I1。若I1大於I2，則額外電流源(參考單元8582)亦接通。重複上述過程，直至I1等於I2為止。隨後，接通的參考單元的數目視為I1的數位表示，或多位元輸入及多位元權重的乘積。
轉向CIM系統100的另一態樣，即CIM系統1000，第1圖中的電流比較器110可具有各種適當結構。在一些實施例中，諸如第10A圖所示的實例，電流比較器110由電流比較器1010實施，該電流比較器1010包括連接至時脈選通式電晶體122及124的汲極的加載電路1012以及電壓比較器1014，該電壓比較器1014的輸入端亦連接至時脈選通式電晶體122及124的汲極。加載電路1012自I1及I2在時脈選通式電晶體122及124的汲極處產生差分電壓△V。隨後，電壓比較器1014產生指示比較結果(亦即，△V的極性(符號))的輸出訊號，該訊號指示I1與I2之間的相對電流位準。
在一些實施例中，諸如第10B圖所示的實例，電 流比較器110(在第1圖中)由電流比較器1010’實施，該電流比較器1010’產生指示I1與I2之間的相對電流位準的輸出訊號而並不首先產生差分電壓訊號。
在一些實施例中，諸如第11A圖至第11D圖所示的實例，CIM系統1100中的加載電路1012(在第10A圖中)可以各種方式實施。例如，如第11B圖所示，加載電路1012A包括兩個主動偏壓的電晶體1122及1124。在此實例中，在兩個電晶體的閘極上給定相同偏壓的情況下，不同電流I1及I2導致不同汲極-源極電壓。由於兩個電晶體1122及1124的汲極連接至共用電壓供應，源極電壓為不同的，從而導致差分電壓△V。又如第11C圖所示，第11B圖中單個電晶體1122及1124中的每一者由級聯電晶體對替代，亦即，由電晶體1132及1136替代電晶體1122，由電晶體1134及1138替代電晶體1124。電晶體1132及1134的閘極經受第一偏壓；電晶體1136及1138的閘極經受第二偏壓。類似於加載電路1012A，不同電流I1及I2導致不同汲極-源極電壓。由於兩個電晶體1132及1134的汲極連接至共用電壓供應，電晶體1136及1138的源極電壓為不同的，從而導致差分電壓△V。歸因於級聯組態，可基於相同電流差異來生成較大差分電壓△V。在第11D圖所示的又一實例中，加載電路1012C包括兩個等同電阻器1142及1144。憑藉歐姆定律，不同的I1及I2導致差分電壓△V。
在一些實施例中，諸如第12A圖及第12B圖所示 的實例，例如電路1200，輸出指示比較結果的訊號而並不使用差分電壓的電流比較器1010’(在第10B圖中)包括鎖存電路1210’，該鎖存電路1210’包括PMOS電晶體1222及1224，以及NMOS電晶體1226及1228。電流比較器1010’進一步包括用於重設比較器1010’的一對時脈-控制式PMOS電晶體1232及1234。在比較器1010’由時脈脈衝CLK重設之後，高於I2的I1將致使節點1242處的電壓低於節點1244處的電壓。歸因於鎖存電路的正反饋，節點1242處的電壓將繼續下降，而節點1244處的電壓將繼續上升。結果，節點1244處的輸出電壓快速地變為導軌電壓VDD(若I1>I2)或接地(若I1<I2)。因此，節點1244(或1242)處的輸出電壓為1或0，並且可隨後用作至邏輯電路134的輸入。
因此，根據本揭示案的更一般態樣，如第13圖中所概述，計算方法1300包括產生操作1310，例如藉由記憶體電流電路240、340、440、540或640，自一或多個記憶體元件產生指示儲存在記憶體元件中的資料與施加至記憶體元件的一或多個輸入訊號之間的運算(例如，乘法)的第一電流。方法1300亦包括產生操作1320，例如藉由參考電流電路836或936來產生預定位準的第二電流。方法1300進一步包括比較操作1330，例如藉由電流比較器1010、1010’、1110或1210’來比較第一電流與第二電流的位準。方法1300額外包括調整操作1340，例如藉由邏輯電路調整第二電流，直至其實質上等於第一電流為止。 此外，方法1300包括判定操作1350以判定第一電流的位準，例如藉由在調整操作1340結束時判定第一電流的位準作為第二電流的位準。
與基於電壓的CIM運算相比，上文所揭示的在實例CIM系統中使用電流比較實現高速(GHz時脈率)CIM運算，諸如MAC運算，此歸因於對電流整合以生成電壓的需要。通常在基於電壓的CIM系統中使用的箝位電路的消除導致製造成本降低同時維持電流均等。另外，使用時脈選通式電晶體避免或減少靜態電流流動，藉此降低功率消耗。
本揭示內容包含一種計算系統。計算系統包含：一記憶體電路，包含經適配以接收一第一組資料的一輸入以及經適配以儲存一第二組資料的多個記憶體元件，記憶體電路經適配以產生指示第一組資料及第二組資料的一組合的一位準的一記憶體電流。一參考電流電路，經適配以產生預定的多個位準的一參考電流。一電流比較器，經適配以接收記憶體電流及參考電流，並且產生指示記憶體電流與參考電流的位準之間的一差異的一訊號。參考電流電路進一步經適配以接收由電流比較器產生的訊號，並且基於所接收的訊號調整參考電流至預定的另一位準。在一些實施例中，參考電流電路包含：一電流控制電路，經適配以接收由電流比較器產生的訊號，並且產生對應於由電流比較器產生的所接收的訊號的一電流控制訊號。一電流產生器，經適配以接收電流控制訊號，並且基於電流控制訊號 調整參考電流至預定的另一位準。在一些實施例中，電流控制電路經適配以產生對應於由電流比較器產生的所接收的訊號的一數位電流控制訊號。在一些實施例中，電流控制電路包含一數位至類比轉換器，數位至類比轉換器經適配以基於自電流控制電路接收的數位電流控制訊號來產生參考電流。在一些實施例中，電流控制電路包含多個電流源，電流源之每一者經適配以接收數位電流控制訊號的一位元，並且依據所接收的位元的一狀態產生一電流。在一些實施例中，電流源中的每一者包含一記憶體元件，記憶體元件經適配以儲存資料，接收數位電流控制訊號的一各別位元，並且依據所接收的位元及所儲存的資料產生一位準下的一電流。在一些實施例中，記憶體元件中的每一者包含一多位準非揮發性記憶體單元。在一些實施例中，電流源實質上彼此相同，並且其中電流控制電路經適配以產生一溫度計編碼式數位電流控制訊號。在一些實施例中，記憶體元件中的每一者具有一特徵尺寸，記憶體元件的特徵尺寸為二進制加權的。在一些實施例中，電流比較器包含一加載電路，加載電路經適配以依據記憶體電流及參考電流的相對的位準產生具有一極性的一差分電壓，以及一電壓比較器，電壓比較器經適配以接收差分電壓並且產生指示差分電壓的極性的一輸出。在一些實施例中，計算系統進一步包含多個切換裝置，切換裝置之每一者將記憶體元件的一子集連接至電流比較器，其中記憶體元件連接至一共用參考電壓。
本揭示內容包含一種計算裝置。計算裝置包含：多個記憶體元件，以多列及多行邏輯地配置，記憶體元件中的每一者包括一控制端及一對電流載運端並且經適配以儲存一權重值並且通過電流載運端產生對應於在控制端處接收的一訊號及權重值的一電流。一電流比較器。多個切換裝置，切換裝置每一者將記憶體元件的一行耦接至電流比較器。一參考電流電路，經適配以產生多個預定位準的一參考電流。電流比較器連接至參考電流電路並且經適配以接收參考電流及來自記憶體電路的一總電流，以比較參考電流位準與來自記憶體電路的總電流的一位準，以及產生指示比較的一結果的一輸出訊號，參考電流電路進一步經適配以接收由電流比較器產生的輸出訊號，並且依據自電流比較器接收的訊號將參考電流調整至另一預定位準。在一些實施例中，記憶體元件中的每一者包含一非揮發性記憶體單元，非揮發性記憶體單元根據非揮發性記憶體單元所在的列而具有一二進制加權特徵尺寸。在一些實施例中，參考電流電路包含：一電流控制電路，經適配以接收由電流比較器產生的訊號，並且產生對應於由電流比較器產生的所接收的訊號的一電流控制訊號。一電流產生器，經適配以接收電流控制訊號，並且基於電流控制訊號來將參考電流調整至另一預定位準。在一些實施例中，電流控制電路包含一邏輯電路，邏輯電路用以自電流比較器接收訊號，並且基於自電流比較器接收的訊號以及根據一逐次逼近演算法來產生一數位電流控制訊號。在一些實施例中，電流 控制電路包含一邏輯電路，邏輯電路用以自電流比較器接收訊號，並且基於自電流比較器接收的訊號來產生一溫度計編碼式數位電流控制訊號。
本揭示內容包含一種計算方法。計算方法包含：自一或多個記憶體元件產生一第一電流，第一電流指示儲存在記憶體元件中的資料與施加至記憶體元件的一或多個輸入訊號之間的一運算；產生一預定位準的一第二電流；比較第一電流的一位準與第二電流的一位準；調整第二電流，直至第二電流實質上與第一電流相同；判定第一電流的位準。在一些實施例中，儲存在記憶體元件中的資料指示多個權重值；產生一第一電流包含：產生對應於權重值與供應至各別的記憶體元件的輸入訊號之間的多個乘積的一總和的一第一電流；調整第二電流包含：基於第一電流與第二電流的比較來產生一數位電流控制訊號，以及使用數位電流控制訊號來接通或斷開各自經適配以供應一各別已知位準的一電流的多個電流源中的一或多者；判定第一電流的位準包含：判定第一電流與第二電流實質上相同處的數位電流控制訊號，數位電流控制訊號指示第一電流的位準。在一些實施例中，產生一第一電流包含：自記憶體元件的一陣列及施加至記憶體元件的多個各別輸入訊號產生一訊號，訊號指示儲存在記憶體元件中的資料與各別輸入訊號之間的乘積的一總和。在一些實施例中，調整第二電流包含：基於比較的一結果而產生一溫度計編碼式數位電流控制訊號。
前述概述了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示案的諸態樣。熟習此項技術者應當理解，他們可容易地將本揭示案用作設計或修改其他製程與結構的基礎，以用於實施與本文介紹的實施例相同的目的及/或達成相同的優點。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭示案的精神及範疇，而是可在不偏離本揭示案的精神及範疇的情況下進行各種改變、替換及更改。
1300:方法
1310:操作
1320:操作
1330:操作
1340:操作
1350:操作

Claims (10)

  1. 一種計算系統，包含：一記憶體電路，包含經適配以接收一第一組資料的一輸入以及經適配以儲存一第二組資料的多個記憶體元件，該記憶體電路經適配以產生指示該第一組資料及該第二組資料的一組合的一位準的一記憶體電流；一參考電流電路，經適配以產生預定的多個位準的一參考電流；一電流比較器；一第一時脈選通切換裝置；以及一第二時脈選通切換裝置，該第一時脈選通切換裝置及該第二時脈選通切換裝置分別經適配以啟用該電流比較器接收該記憶體電流及該參考電流，並且產生指示該記憶體電流與該參考電流的該些位準之間的一差異的一訊號；該參考電流電路進一步經適配以接收由該電流比較器產生的該訊號，並且基於所接收的該訊號調整該參考電流至預定的另一位準。
  2. 如請求項1所述之計算系統，其中該參考電流電路包含：一電流控制電路，經適配以接收由該電流比較器產生的該訊號，並且產生對應於由該電流比較器產生的所接收的該訊號的一電流控制訊號；以及 一電流產生器，經適配以接收該電流控制訊號，並且基於該電流控制訊號調整該參考電流至預定的該另一位準。
  3. 如請求項2所述之計算系統，其中該電流控制電路包含一數位至類比轉換器，該數位至類比轉換器經適配以基於自該電流控制電路接收的一數位電流控制訊號來產生該參考電流。
  4. 如請求項2所述之計算系統，其中該電流控制電路包含多個電流源，該些電流源之每一者經適配以接收一數位電流控制訊號的一位元，並且依據所接收的該位元的一狀態產生一電流。
  5. 如請求項1所述之計算系統，其中該電流比較器包含一加載電路，該加載電路經適配以依據該記憶體電流及該參考電流的相對的該些位準產生具有一極性的一差分電壓，以及一電壓比較器，該電壓比較器經適配以接收該差分電壓並且產生指示該差分電壓的該極性的一輸出。
  6. 一種計算裝置，包含：複數個記憶體元件，以多列及多行邏輯地配置，該些記憶體元件中的每一者包括一控制端及一對電流載運端並且經適配以儲存一權重值並且通過該些電流載運端產生對應 於在該控制端處接收的一訊號及該權重值的一電流；一電流比較器；複數個時脈選通切換裝置，該些時脈選通切換裝置每一者將該些記憶體元件的一行耦接至該電流比較器；以及一參考電流電路，經適配以產生多個預定位準的一參考電流；該電流比較器連接至該參考電流電路並且經適配以接收該參考電流及來自一記憶體電路的一總電流，以比較該參考電流位準與來自該記憶體電路的該總電流的一位準，以及產生指示該比較的一結果的一輸出訊號，該參考電流電路進一步經適配以接收由該電流比較器產生的該輸出訊號，並且依據自該電流比較器接收的該訊號將該參考電流調整至另一預定位準。
  7. 如請求項6所述之計算裝置，其中該參考電流電路包含：一電流控制電路，經適配以接收由該電流比較器產生的該訊號，並且產生對應於由該電流比較器產生的所接收的該訊號的一電流控制訊號；以及一電流產生器，經適配以接收該電流控制訊號，並且基於該電流控制訊號來將該參考電流調整至另一預定位準。
  8. 一種計算方法，包含：自一或多個記憶體元件產生一第一電流，該第一電流指 示儲存在該一或多個記憶體元件中的資料與施加至該一或多個記憶體元件的一或多個輸入訊號之間的一運算；產生一預定位準的一第二電流；基於一時脈訊號選通該第一電流及該第二電流的至少一者；比較該第一電流的一位準與該第二電流的一位準；調整該第二電流，直至該第二電流實質上與該第一電流相同；以及判定該第一電流的該位準。
  9. 如請求項8所述之方法，其中：儲存在該一或多個記憶體元件中的該資料指示多個權重值；該產生一第一電流包含：產生對應於該些權重值與供應至各別的該一或多個記憶體元件的該些輸入訊號之間的多個乘積的一總和的一第一電流；該調整該第二電流包含：基於該第一電流與該第二電流的該比較來產生一數位電流控制訊號，以及使用該數位電流控制訊號來接通或斷開各自經適配以供應一各別已知位準的一電流的多個電流源中的一或多者；以及該判定該第一電流的該位準包含：判定該第一電流與該第二電流實質上相同處的該數位電流控制訊號，該數位電流控制訊號指示該第一電流的該位準。
  10. 如請求項8所述之方法，其中該產生一第一電流包含：自一記憶體元件陣列及施加至該一或多個記憶體元件的多個各別輸入訊號產生一訊號，該訊號指示儲存在該一或多個記憶體元件中的該資料與該些各別輸入訊號之間的乘積的一總和。
TW110115374A 2020-04-30 2021-04-28 計算系統、計算裝置及計算方法 TWI795766B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063018101P 2020-04-30 2020-04-30
US63/018,101 2020-04-30
US17/185,145 US11430491B2 (en) 2020-04-30 2021-02-25 Device and method for reading data in memory
US17/185,145 2021-02-25

Publications (2)

Publication Number Publication Date
TW202213334A TW202213334A (zh) 2022-04-01
TWI795766B true TWI795766B (zh) 2023-03-11

Family

ID=76872875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115374A TWI795766B (zh) 2020-04-30 2021-04-28 計算系統、計算裝置及計算方法

Country Status (4)

Country Link
US (2) US12087389B2 (zh)
CN (1) CN113160860B (zh)
DE (1) DE102021105181A1 (zh)
TW (1) TWI795766B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230048411A1 (en) * 2021-08-02 2023-02-16 Silicon Storage Technology, Inc. Input circuitry for analog neural memory in a deep learning artificial neural network
US11990178B2 (en) * 2021-12-13 2024-05-21 Ncku Research And Development Foundation Recognition system and SRAM cell thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243352A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same
US20190237142A1 (en) * 2017-11-29 2019-08-01 Silicon Storage Technology, Inc. Neural Network Classifier Using Array Of Four-Gate Non-volatile Memory Cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1308857B1 (it) * 1999-10-29 2002-01-11 St Microelectronics Srl Metodo e circuito di lettura per una memoria non volatile.
US7002843B2 (en) 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
CN101164116A (zh) * 2005-01-12 2008-04-16 Nxp股份有限公司 具有存储阵列的电路和基准电平发生器电路
US7405988B2 (en) * 2005-09-26 2008-07-29 Silicon Storage Technology, Inc. Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
ITTO20070109A1 (it) * 2007-02-14 2008-08-15 St Microelectronics Srl Circuito e metodo di lettura per un dispositivo di memoria non volatile basati sulla generazione adattativa di una grandezza elettrica di riferimento
US7755962B2 (en) * 2007-07-09 2010-07-13 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems and computing systems including the same
WO2014139134A1 (en) 2013-03-15 2014-09-18 Silicon Storage Technology, Inc High speed and low power sense amplifier
US10340935B1 (en) * 2018-01-12 2019-07-02 Dialog Semiconductor (Uk) Limited Thermometer digital to analog converter
US11430491B2 (en) * 2020-04-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for reading data in memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243352A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same
US20190237142A1 (en) * 2017-11-29 2019-08-01 Silicon Storage Technology, Inc. Neural Network Classifier Using Array Of Four-Gate Non-volatile Memory Cells

Also Published As

Publication number Publication date
US20220366948A1 (en) 2022-11-17
US20240371420A1 (en) 2024-11-07
CN113160860A (zh) 2021-07-23
US12087389B2 (en) 2024-09-10
DE102021105181A1 (de) 2021-11-04
TW202213334A (zh) 2022-04-01
CN113160860B (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
US11430491B2 (en) Device and method for reading data in memory
US20230113231A1 (en) Methods and systems of operating a neural circuit in a non-volatile memory based neural-array
Jaiswal et al. 8T SRAM cell as a multibit dot-product engine for beyond von Neumann computing
US12277319B2 (en) SRAM-based cell for in-memory computing and hybrid computations/storage memory architecture
Sun et al. XNOR-RRAM: A scalable and parallel resistive synaptic architecture for binary neural networks
Marinella et al. Multiscale co-design analysis of energy, latency, area, and accuracy of a ReRAM analog neural training accelerator
US10825510B2 (en) Multi-bit dot product engine
CN115210810B (zh) 存储器内计算动态随机存取存储器
US10217512B1 (en) Unit cell with floating gate MOSFET for analog memory
US9489618B2 (en) Electronic comparison systems
US20240371420A1 (en) Device and method for reading data in memory
US20250131259A1 (en) Mtj-based hardware synapse implementation for binary and ternary deep neural networks
CN113314163A (zh) 存储器器件、计算器件以及计算方法
Taha et al. Approximate memristive in-memory Hamming distance circuit
Lee et al. Split WL 6T SRAM-Based Bit Serial Computing-in-Memory Macro With High Signal Margin and High Throughput
Bharti et al. Compute-in-memory using 6T SRAM for a wide variety of workloads
US11809838B2 (en) Memory device and operation method thereof
Greenberg-Toledo et al. Training of quantized deep neural networks using a magnetic tunnel junction-based synapse
US20230177319A1 (en) Methods and systems of operating a neural circuit in a non-volatile memory based neural-array
KR102805682B1 (ko) 비트 라인의 전압 변화를 이용한 뉴런 회로
Zheng et al. M 3 CAM: An MLC RRAM-Based Multi-Bit CAM Design Supporting In-Memory Operation of Multi-State Hamming Distance
Hasan et al. Memristor Crossbar-based String Matching Circuit
Liu et al. Error-Corrected RRAM-Based Compute-in-Memory Accelerator Using Voltage-Clamp Current Mirror
Verma et al. Session 31 Overview: Computation in Memory for Machine Learning
Hasan A Fully Programmable Memristor-based Processing-in-Memory Architecture