[go: up one dir, main page]

TWI795575B - 半導體結構的形成方法與製程裝置 - Google Patents

半導體結構的形成方法與製程裝置 Download PDF

Info

Publication number
TWI795575B
TWI795575B TW108122255A TW108122255A TWI795575B TW I795575 B TWI795575 B TW I795575B TW 108122255 A TW108122255 A TW 108122255A TW 108122255 A TW108122255 A TW 108122255A TW I795575 B TWI795575 B TW I795575B
Authority
TW
Taiwan
Prior art keywords
annealing process
dielectric layer
high pressure
forming
annealing
Prior art date
Application number
TW108122255A
Other languages
English (en)
Other versions
TW202002086A (zh
Inventor
陳思穎
邱雅文
趙晟博
詹易哲
廖志評
王永豪
薛森鴻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202002086A publication Critical patent/TW202002086A/zh
Application granted granted Critical
Publication of TWI795575B publication Critical patent/TWI795575B/zh

Links

Images

Classifications

    • H10P14/6518—
    • H10P14/69215—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H10D64/01338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/2902—
    • H10P14/6334—
    • H10P14/6529—
    • H10P14/6536—
    • H10P95/94—
    • H10W10/014—
    • H10W10/17—
    • H10W20/056—
    • H10W20/0698—
    • H10W20/096—
    • H10W20/097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供在形成半導體裝置時進行高壓退火製程的方法與其裝置。高壓退火製程可為高壓乾式高壓退火製程，其中退火的加壓環境包括一或多種製程氣體。高壓退火製程可為濕式退火製程，其中退火的加壓環境包括蒸汽。

Description

半導體結構的形成方法與製程裝置
本發明實施例關於半導體結構的形成方法，更特別關於退火製程。
半導體裝置用於多種電子應用如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法一般為依續沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，接著微影圖案化多種材料層以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸以持續改善多種電子構件(如電晶體、二極體、電阻、電容、或類似物)的積體密度，以讓更多構件整合至給定面積。然而隨著最小結構縮小，需解決額外產生的問題。
本發明一實施例提供之半導體結構的形成方法，包括：蝕刻多個溝槽於基板中，以形成鰭狀物；採用可流動的化學氣相沉積製程，以沉積絕緣材料於溝槽的每一者中；將絕緣材料置入第一加壓環境；以及在絕緣材料處於第一加壓環境中時，在絕緣材料上進行第一退火，其中第一加壓環境的壓力大於10大氣壓；薄化絕緣材料以露出鰭狀物；形成虛置閘極於基板上；形成層間介電層以圍繞虛置閘極；移除虛置閘極以形成開口；以及形成閘極於開口中。
本發明一些實施例提供之方法，包括形成虛置閘極於基板上；形 成層間介電層以圍繞虛置閘極；移除虛置閘極以形成開口；填充開口以形成閘極；形成多個內連線層於層間介電層上，且每一內連線層包括導體延伸穿過介電層；以及在形成內連線層之後，在第一加壓環境中進行第一退火製程，其中第一退火製程為採用製程氣體的乾式退火製程，且第一加壓環境的壓力大於10大氣壓。
本發明一實施例提供之製程裝置，包括：主體，包括：外側殼體，具有腔室門，且腔室門設置由高壓鎖密封；以及內側殼體，位於外側殼體中；多個加壓氣體源，且每一加壓氣體源經由管線連接至主體；水源，經由管線連接至主體；裝載腔室，與主體相鄰；排出管線，延伸於內側殼體與排出區域之間，其中排出管線包括多個清潔器，且清潔器設置以降低排出管線中的製程氣體等級；以及偵測器，耦接至排出管線，其中偵測器設置以偵測排出管線中的氫氣與氧氣的等級。
A-A、B-B、C-C:參考剖面
50:基板
50B、50C:區域
51:分隔線
52、58:鰭狀物
53、73、165:製程腔室
54:絕緣材料
55、75:高壓濕式退火製程
56:淺溝槽隔離區
60:虛置介電層
62:虛置閘極層
64:遮罩層
72:虛置閘極
74:遮罩
80:閘極密封間隔物
82:源極/汲極區
86:閘極間隔物
87:接點蝕刻停止層
88、108:層間介電層
90:凹陷
92:閘極介電層
94:閘極
100:鰭狀場效電晶體裝置
110、112:接點
128:內連線層
129:內連線區
130:通孔
132、132’:導電線路
133:蝕刻停止層
138、138’:介電層
140:鈍化膜
160:晶粒連接物
162:介電材料
167:高壓乾式退火製程
170、174、176:資料點
200:高壓退火製程裝置
202、204、206、208:加壓氣體源
210:水源
212:主體
214:外側殼體
216:內側殼體
218:焊管
220:閥件
222:流速量測/控制裝置
224:腔室門
226:鎖
228:泵浦
230:裝載腔室
232:晶舟
234:晶圓座
236:安全排出口
238:工廠屋頂
240、240A、240B:製程排出管線
242:手動閥
244:控制器
246:偵測器
248:清潔器
250:稀釋氮氣源
252:水分離器
254:第一出口
256:設計區域
258:第二出口
260:控溫裝置
262:排出管線
圖1係一些實施例中，鰭狀場效電晶體的透視圖。
圖2至4係一些實施例中，鰭狀場效電晶體裝置於形成方法的中間階段之剖視圖。
圖5係一些實施例中，進行退火製程後的鰭狀場效電晶體裝置的圖式。
圖6係一些實施例中，鰭狀場效電晶體裝置於形成方法的中間階段之剖視圖。
圖7係一些實施例中，進行退火製程後的膜分子改變圖。
圖8係一些實施例中，濕蝕刻速率與蝕刻溫度的關係變化圖。
圖9係進行不同製程步驟後的膜之濃度與擴散速率的比較圖。
圖10係分別進行不同製程步驟後的鰭狀場效電晶體裝置的深度與氮濃度的關係圖。
圖11至13、14A、14B、15A、15B、16A、16B、16C、16D、17A、17B、17C、與18係一些實施例中，鰭狀場效電晶體於形成方法的中間階段的剖視圖。
圖19係一些實施例中，進行退火製程後的鰭狀場效電晶體的圖式。
圖20A、20B、20C、21、22A、22B、23A、23B、24A、24B、25A、25B、26A、26B、27A、與27B係一些實施例中，鰭狀場效電晶體於形成方法的中間階段的剖視圖。
圖28係一些實施例中，進行退火製程後的鰭狀場效電晶體裝置的圖式。
圖29係一些實施例中，進行不同製程步驟後的鰭狀場效電晶體之應力與溫度的關係圖。
圖30係一些實施例中，高壓退火製程裝置的圖式。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示 中的方向。
多種實施例提供在形成半導體裝置時，進行一或多次高壓退火製程所用的方法，以及進行高壓退火製程所用的裝置。舉例來說，可在形成淺溝槽隔離區的絕緣材料之後、在形成層間介電層於虛置閘極之後、及/或在形成內連線結構之後，在半導體裝置上進行一或多道高壓退火製程。高壓退火製程可為濕式退火製程或乾式退火製程。在高壓濕式退火製程中，可採用加壓蒸汽產生加壓製程環境。在高壓乾式退火製程中，可採用加壓氣體產生加壓製程環境。在一些實施例中，可在形成淺溝槽隔離區的絕緣材料及/或形成層間介電層於虛置閘極上之後，在半導體裝置上進行一或多道高壓濕式退火製程。在一些實施例中，可在形成內連線結構之後，在半導體裝置上進行高壓乾式退火製程。
在一些實施例中，可採用可流動的化學氣相沉積製程形成淺溝槽隔離區及/或層間介電層的絕緣材料。舉例來說，可沉積化學氣相沉積為主的材料，比如採用遠端電漿系統。可採用沉積後固化轉變製程，使化學氣相為主的材料轉變成另一材料如氧化物。在一些狀況中，可不完全轉變膜。舉例來說，在轉換製程的一例中，氧或另一合適分子可擴散至膜中以形成氧化物。氧擴散至膜中可能無達到所需距離，或者擴散至膜中的一些部份的濃度不足，造成膜轉變不完全。當氧擴散至高深寬比膜的一區域中(比如兩個相鄰鰭狀物之間的淺溝槽隔離區，或兩個相鄰虛置閘極之間的層間介電層)，可能使上述問題惡化。膜未能完全轉變成所需的氧化物，可能造成不想要的高雜質等級於膜中，及/或造成低品質的膜。在一些實施例中，進行一或多道高壓濕式退火製程可讓氧擴散至膜中的距離更遠，及/或使氧擴散至膜中一些部份或全部的濃度更高，以達更完全的膜轉換製程。高壓濕式退火製程可降低膜中的雜質等級，進而產生高品質膜。在一些實施例中，高壓濕式退火製程與非高壓的濕式退火製程相較，可採用較低溫度以達所需結果(膜轉換更完全)。
在一些裝置中，內連線結構可包含不同材料的多個層狀物。舉例來說，內連線區可包含多個多個介電層，其各自隔有一或多個蝕刻停止層。在一些例子中，懸吊鍵可存在於兩個相鄰層(如介電層與蝕刻停止層)之間的內連線區。高壓乾式退火製程有助於修復沿著界面存在的懸吊鍵。舉例來說，在高壓乾式退火製程時，分子(如氫分子)可穿透內連線至界面中，並可與懸吊鍵反應以修復懸吊鍵(如使懸吊鍵封端)。在此方式中，可修復缺陷並改善可信度。
此外，高壓乾式退火製程有助於修復通道區中的鍵結缺陷。舉例來說，一些裝置中鰭狀物通道區與閘極介電層之間存在一或多個懸吊鍵。懸吊鍵會造成通道載子移動率下降及/或不良的回復能力。高壓乾式退火製程有助於以類似於上述的方式修復通道區的懸吊鍵，以提高載子移動率並改善回復能力。
在一些實施例中，用於進行高壓退火製程的製程裝置包括外側殼體中所含的內側殼體。可在內側殼體的內側腔室中進行高壓退火製程。外側殼體的組成可為金屬，且可承受高壓。對高壓乾式退火製程而言，可自加壓瓶提供製程氣體至裝置，且可採用焊接管使氣體自加壓瓶流至內側殼體的內側腔室，以增加內側腔室的壓力至所需壓力。對高壓濕式退火製程而言，熱去離子水可自源頭流經焊管至內側殼體的內側腔室，且製程裝置的溫度(或合適加熱單元如管線內加熱單元)可將熱去離子水轉為加壓蒸汽。可沿著管線提供多種閥件與測量裝置。可提供位於晶圓座上的晶舟，以在高壓退火製程時支撐一或多個半導體裝置。
在開始高壓退火製程之前，晶圓座可遠離內側殼體的內側腔室，比如位於與側殼體相鄰的裝載腔室中。承載需高壓退火的半導體裝置之晶舟，被裝載至晶圓座上。一旦開始高壓退火製程，則將晶圓座移動至特定位置，以將晶舟置於內側殼體中。密封外側殼體與內側殼體以用於高壓退火。可將一或多種加壓製程氣體或熱水(用以產生蒸汽)連接至內側製程腔室中，使內側腔室的 壓力增加至所需壓力。可升溫至所需的退火溫度。在高壓退火製程之後，可採用出口降壓內側製程腔室及/或自內側製程腔室移除製程氣體。可採用一或多個燃燒器使流經出口的殘留製程氣體燒掉。在一些實施例中，可添加稀釋氮至製程氣體出口，以稀釋任何殘留於出口中的製程氣體。
完成高壓乾式退火製程時，可採用另一低危險氣體沖洗內側殼體的內側腔室中可能危險的氣體。舉例來說，可將氮氣(或稀釋氮氣)泵入內側的製程腔室，以沖洗腔室中可燃或毒性的氣體。出口中可包含氣體偵測器，以偵測內側腔室(及/或相鄰的裝載腔室)中目前的氣體等級。連接至氣體偵測器的控制器可控制晶圓座保持在內側腔室中，直到氣體等級下降至設定點。在氣體等級下降至設定點後，控制器控制晶圓座，以自內側腔室中的位置移除晶圓座，並將晶圓座歸位至裝載腔室。接著可移除半導體裝置，以用於後續製程。
此處所述的多種實施例特別關於形成鰭狀場效電晶體。然而多種實施例可用於其他半導體裝置及/或製程，比如平面電晶體或類似物。
圖1顯示一些實施例中，鰭狀場效電晶體的三維圖。鰭狀場效電晶體包括鰭狀物58於基板50(如半導體基板)上。淺溝槽隔離區56位於基板50上，且鰭狀物58自相鄰的淺溝槽隔離區56向上凸起。雖然圖示與內容中的淺溝槽隔離區56與基板50為分開元件，但此處所述的用語「基板」可為只有半導體基板，或者包含隔離區的半導體基板。閘極介電層92沿著鰭狀物58的側壁與上表面，而閘極94位於閘極介電層92上。源極/汲極區82相對於閘極介電層92與閘極94，位於鰭狀物58的兩側中。
圖1亦顯示後續圖式所用的參考剖面。參考剖面A-A沿著閘極94的縱軸，並垂直於流經鰭狀場效電晶體的源極/汲極區82之間的電流方向。參考剖面B-B垂直於參考剖面A-A，並沿著鰭狀物58的縱軸及流經鰭狀場效電晶體的源極/汲極區82之間的電流方向。參考剖面C-C平行於參考剖面A-A，並延伸穿過鰭 狀場效電晶體的源極/汲極區。後續圖式依據這些參考剖面以達清楚顯示的目的。
此處所述的一些實施例內容採用閘極後製製程形成鰭狀場效電晶體。在其他實施例中，可採用閘極優先製程。此外，一些實施例可用於平面裝置如平面的場效電晶體。
圖2至6、圖11至18、與圖20至27係一些實施例中，鰭狀場效電晶體於形成方法的中間階段中的剖視圖。圖2至6與圖11至13沿著圖1所示的參考剖面A-A，差別在於這些圖式具有多個鰭狀場效電晶體。在圖14A至17C、圖20A至20C、與圖22A至27B中，圖式末尾為「A」者沿著圖1所示的參考剖面A-A，而圖式末尾為「B」者沿著圖1所示的參考剖面B-B，差別在這些圖式具有多個鰭狀物或鰭狀場效電晶體。圖16C、16D、17C、與20C沿著圖1所示的參考剖面C-C，差別在這些圖式具有多個鰭狀物或鰭狀場效電晶體。圖18至21沿著圖1所示的參考剖面A-A，差別在於這些圖式具有多個鰭狀場效電晶體。
圖2至6與圖11至28顯示鰭狀場效電晶體裝置100的形成方法。在圖2中，提供基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，且其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣層形成於基板上，且基板通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽；鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。
基板50具有區域50B與區域50C。區域50B可用於形成n型裝置如n型金氧半電晶體，比如n型鰭狀場效電晶體。區域50C可用於形成p型裝置如p型 金氧半電晶體，比如p型鰭狀場效電晶體。區域50B與區域50C可物理分隔(如分隔線51)，且任何數目的裝置結構(如其他主動裝置、摻雜區、隔離結構、或類似物)可位於區域50B與區域50C之間。在一些實施例中，區域50B與區域50C均用於形成相同型態的裝置，比如均用於n型裝置或均用於p型裝置。
在圖3中，形成鰭狀物52於基板50中。鰭狀物52為半導體帶。在一些實施例中，可蝕刻溝槽於基板50中，以形成鰭狀物52於基板50中。蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。
可由任何合適方法圖案化鰭狀物52。舉例來說，可採用一或多道光微影製程如雙重圖案化或多重圖案化製程以圖案化鰭狀物。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，沿著圖案化的犧牲層的側部形成間隔物。接著移除犧牲層，再採用保留的間隔物圖案化鰭狀物52。
在圖4中，形成絕緣材料54於基板50上與相鄰的鰭狀物52之間。絕緣材料54可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積、或上述之組合。可採用任何可接受的製程所形成的其他絕緣材料。在所述實施例中，絕緣材料54為可流動的化學氣相沉積製程所形成的氧化矽。在一實施例中，形成絕緣材料54，使多餘的絕緣材料54覆蓋鰭狀物52。
在一些實施例中，當絕緣材料54的形成方法採用可流動的化學氣相沉積製程時，可採用遠端電漿系統沉積化學氣相沉積為主的材料。在一些實施例中，化學氣相沉積為主的材料可包含三矽基胺。亦可採用其他合適的化學 氣相沉積為主的材料，比如用於形成氮化物膜的前驅物、用於形成氧化物膜的前驅物、或類似物。沉積後固化轉變製程可用於使化學氣相沉積為主的材料，轉變成另一材料如氧化物。舉例來說，分子如氨或氧氣可擴散至三矽基胺中，造成化學反應產生氧化物如氧化矽。在圖4中，轉換製程時的擴散分子(如氨與氧氣)射入絕緣材料54其遠離基板50的表面上，再朝基板50擴散至絕緣材料54中。
在一些實施例中，擴散至化學氣相為主的材料中的分子(如三矽基胺)，不會完全擴散至絕緣材料54的所有部份，及/或不會擴散至絕緣材料54的一些部份以達足夠濃度，造成不完全的膜轉變。舉例來說，相鄰的鰭狀物52之間的溝槽可具有高深寬比，且擴散的分子不會全部擴散至溝槽底部，或擴散至溝槽的下側部份中達到足夠濃度(用於完成膜轉變)。若膜轉變不完全，最終膜可能具有高雜質等級及/或較低品質。舉例來說，氧化物膜的氧濃度可能較低、膜中的雜質濃度可能較高、且膜材的蝕刻速率可能高於轉變較完全的膜材的蝕刻速率。在圖4中，絕緣材料54遠離基板50的表面部份轉變較完全，而絕緣材料54在相鄰的鰭狀物52之間且靠近基板50的部份轉變不完全。
在圖5中，進行高壓濕式退火製程55。在一些實施例中，將鰭狀場效電晶體裝置100置於高壓濕式退火製程裝置(見搭配圖30說明的下述內容)的製程腔室53中，並進行高壓濕式退火製程55。在一些實施例中，高壓退火製程為濕式退火製程。形成於製程腔室53中的高壓蒸汽處於所需壓力，而製程腔室53中的溫度升高至所需溫度。在製程腔室53中，可維持所需壓力與所需溫度一段所需的時間長度。熱水流入製程腔室53的流速可介於約1每分鐘標準公升(SLM)至約50SLM之間，以產生所需的壓力環境。在一些實施例中，高壓濕式退火製程55所需的壓力可大於約10大氣壓。高壓濕式退火製程55所需的溫度可介於約200℃至約500℃之間。高壓濕式退火製程55所需的時間可介於約20分鐘至約3小時之間。
圖6顯示高壓濕式退火製程55之後的鰭狀場效電晶體裝置100。在一些實施例中，高壓濕式退火製程55可造成擴散分子穿透至絕緣材料54的化學氣相沉積為主的材料的更深處中，造成更完整的膜轉變。舉例來說，與高壓濕式退火製程55之前的絕緣材料相較，高壓濕式退火製程55之後的分子擴散至絕緣材料54的更深處，及/或絕緣材料54的至少一些部份中具有較高的擴散分子濃度，可贈成更完全的膜轉換。在一些實施例中，絕緣材料54與基板50相鄰的部份，以及絕緣材料54在相鄰鰭狀物52之間的溝槽中的部份，轉換成氧化物的程度較完全(或完全轉換成氧化物)。
高壓濕式退火製程55可使絕緣材料54成為較高品質的膜。舉例來說，高壓濕式退火製程55可讓絕緣材料54具有較低濃度的雜質。圖7顯示一例中，高壓濕式退火製程55如何使絕緣材料54成為較高品質的膜。圖7的左側顯示絕緣材料54的三矽基胺分子只部份轉換成氧化矽。舉例來說，三矽基胺分子可與擴散其中的氨與氧氣部份地反應，以產生部份轉換的分子如左側所示。未完全轉換的三矽基胺的分子包括氮與氫雜質。圖7右側顯示高壓濕式退火製程55可使不完全轉換的三矽基胺分子更完全地轉換成氧化矽，並移除氮與氫雜質。在一些實施例中，高壓濕式退火製程55會造成膜的氮濃度低於或等於1E18原子/cm3。
高壓濕式退火製程55亦可降低絕緣材料54的濕蝕刻速率，以造成較高品質膜。舉例來說，增加絕緣材料54中這些分子(如氧)的濃度，可降低絕緣材料54的濕蝕刻速率。與常壓退火製程相較，一些實施例的高壓濕式退火製程55可使最終膜的濕蝕刻速率降低約30%至約50%。舉例來說，一實施例中常壓退火製程後的膜其濕蝕刻速率可介於約70Å/分鐘至約200Å/分鐘之間。在高壓濕式退火製程55之後，最終膜的濕蝕刻速率可介於約50Å/分鐘至約120Å/分鐘之間。
增加濕蝕刻製程的溫度，可降低材料的濕蝕刻速率。圖8顯示增加 濕蝕刻溫度如何降低三矽基胺膜的濕蝕刻速率的例子。然而如圖8所示，降低膜的濕蝕刻速率所需的溫度較高。舉例來說，將絕緣材料54的濕蝕刻速率降低至所需值的溫度可能高於550℃。高壓濕式退火製程55可採用較低溫度，將絕緣材料54的濕蝕刻速率降低到較高濕蝕刻溫度才能達到的濕蝕刻速率。舉例來說，高壓濕式退火製程55的溫度可介於約200℃至約500℃之間，且可將絕緣材料54的濕蝕刻速率降低到原本濕蝕刻溫度需高於550℃時才能達到的濕蝕刻速率。此方式可改善熱預算，且不需將鰭狀場效電晶體裝置的溫度提高超過100℃至高溫，以避免劣化裝置。
一些半導體形成製程在形成可流動的化學氣相沉積膜時，可採用常壓退火製程。與常壓退火製程相較，高壓濕式退火製程55可達更佳結果。圖9顯示採用可流動的化學氣相沉積形成的膜(如絕緣材料54)，在高壓退火製程(如高壓濕式退火製程55)之後與在常壓退火製程之後的比較。在圖9中，可採用20大氣壓的退火壓力進行高壓濕式退火製程55，亦採用1大氣壓的退火壓力進行參考點的常壓退火製程。如圖9所示，高壓退火製程可達優異結果。進行高壓退火製程，可改善膜中的濃度漸變與擴散速率。舉例來說，進行高壓退火製程可使擴散分子(如氧)擴散至膜(如三矽基胺)中的距離較大。在給定深度中，進行高壓退火製程的膜中的擴散分子濃度較大。此外，移除膜中雜質可增加所需分子的漸變濃度。綜上所述，高壓濕式退火製程55可比常壓退火製程達到更佳結果。
如上所述，高壓濕式退火製程55可比常壓退火製程具有更佳結果。舉例來說，高壓濕式退火製程55與採用較低退火溫度的常壓退火製程相較，可具有相同、類似、或更佳的結果。如此一來，可改善熱預算。此外，可減少或避免可能劣化鰭狀場效電晶體裝置100的不想要的高溫。此外，較低溫製程可使絕緣材料具有高密度。舉例來說，可達大於約2g/cm3的膜密度。與常壓退火製程相較，高壓濕式退火製程55可改善兩個級數的膜轉換。另一方面，與常壓 退火製程相較，高壓濕式退火製程55的擴散分子的擴散深度可改善10%至50%。舉例來說，擴散分子可擴散至化學氣相沉積為主的材料的更深處中，且化學氣相沉積為主的材料其各種深度的擴散分子濃度較高。在一些實施例中，在退火製程時提高鰭狀場效電晶體裝置100的溫度，可能造成矽基板氧化。與常壓退火製程相較，高壓濕式退火製程55造成的膜氧化減少量可高達約50%。對經由氧化製程造成的相同矽損失量而言，高壓濕式退火製程55可比常壓退火製程達到較佳品質的膜。
一些半導體形成製程在形成可流動的化學氣相沉積膜時，可採用多個常壓退火製程以達所需結果。與多個常壓退火製程相較，一些實施例中的單一高壓退火製程可達相同、類似、或更佳結果。在此方式中，可實現較低熱預算並減少製程時間。
採用此處所述的高壓退火製程可達不同所需結果與優點，如上詳述。調整高壓退火製程的參數(比如壓力、溫度、或時間)，可自上述的結果選擇較佳的特定結果。舉例來說，藉由調整高壓退火製程的時間，可調整膜的品質。類似地，可調整高壓退火的壓力。舉例來說，可調整退火壓力，以調整膜(如絕緣材料54)中擴散分子的漸變濃度與擴散深度。在一些實施例中，高壓退火製程的壓力可介於約10大氣壓至25大氣壓之間。
在一些實施例中，高壓濕式退火製程55可減少膜中雜質。圖10顯示分別進行常壓退火、高壓退火、或未退火的裝置所用的絕緣材料54中，氮濃度(絕緣材料54中的雜質)與絕緣材料54的深度的相對圖。圖10的深度軸所示的A點與B點，對應圖6所示的A點與B點。如圖10所示，進行高壓退火的裝置所用的絕緣材料54中，A點與B點之間的氮濃度最低。整個絕緣材料54的氮濃度低於1E22原子/cm3。在一些實施例中，高壓濕式退火製程55造成膜中的氮濃度低於或等於1E18原子/cm3。
在圖11中，可對絕緣材料54進行平坦化製程。在一些實施例中，平坦化製程包括化學機械研磨、回蝕刻製程、上述之組合、或類似製程。平坦化製程可露出鰭狀物52。在平坦化製程露出鰭狀物52的實施例中，完成平坦化製程後的鰭狀物52與絕緣材料54的上表面可齊平。在一些其他實施例中，金屬墊(未圖示)及/或遮罩層(未圖示)可沿著鰭狀物52的上表面。在此例中，平坦化製程可露出金屬墊或遮罩層，且完成平坦化製程後的絕緣材料54可與露出的金屬墊或遮罩層的上表面齊平。
在圖12中，使絕緣材料54(見圖11)凹陷以形成淺溝槽隔離區56。使絕緣材料54凹陷後，區域50B與區域50C中的鰭狀物58可自相鄰的淺溝槽隔離區56之間凸起。此外，淺溝槽隔離區56的上表面可具有圖示的平坦表面、凸起表面、凹陷表面(如碟化)、或上述之組合。藉由合適蝕刻，可使淺溝槽隔離區56的上表面平坦、凸起、及/或凹陷。淺溝槽隔離區56的凹陷方法可採用可接受的蝕刻製程，比如對絕緣材料54具有選擇性的蝕刻製程。舉例來說，可採用CERTAS®蝕刻、Applied Materials的SICONI工具、或稀氫氟酸進行化學氧化物移除。
在圖12中，可形成合適的井區(未圖示)於鰭狀物58、鰭狀物52、及/或基板50中。在一些實施例中，可形成p型井於區域50B中，並可形成n型井於區域50C中。在一些實施例中，p型井可形成於區域50B及區域50C中，或者n型井可形成於區域50B及區域50C中。
在不同井型態的實施例中，可採用光阻或其他遮罩(未圖示)以達區域50B與區域50C所用的不同佈植步驟。舉例來說，可形成光阻於區域50B中的鰭狀物58及淺溝槽隔離區56上。圖案化光阻以露出基板50的區域50C如p型金氧半區。可採用旋轉塗佈技術形成光阻，並採用可接受的光微影技術圖案化光阻。一旦圖案化光阻，可在區域50C中進行n型雜質佈植，且光阻可作為遮罩以 實質上避免n型雜質佈植至區域50B(如n型金氧半區)中。佈植至區域50C中的n型雜質可為磷、砷、或類似物，其濃度可低於或等於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植之後可移除光阻，且移除方法為可接受的灰化製程。
在佈植區域50C之後，形成光阻於區域50C中的鰭狀物58及淺溝槽隔離區56上。圖案化光阻以露出基板50的區域50B如n型金氧半區。可採用旋轉塗佈技術形成光阻，並採用可接受的光微影技術圖案化光阻。一旦圖案化光阻，可在區域50B中進行p型雜質佈植，且光阻可作為遮罩以實質上避免p型雜質佈植至區域50C(如p型金氧半區)中。佈植至區域50B中的p型雜質可為硼、二氟化硼、或類似物，其濃度可低於或等於1018cm-3，比如介於約1017cm-3至約1018cm-3之間。在佈植之後可移除光阻，且移除方法為可接受的灰化製程。
在佈植區域50B與區域50C之後，可進行退火以活化佈植的p型及/或n型雜質。在一些實施例中，磊晶鰭狀物的成長材料可在成長時進行原位摻雜，因此可省略佈植。不過原位摻雜與佈植摻雜可搭配使用。
在圖13中，虛置介電層60形成於鰭狀物58上。舉例來說，虛置介電層60可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為依據可接受的技術進行的沉積或熱成長。虛置閘極層62形成於虛置介電層60上，而遮罩層64形成於虛置閘極層62上。可沉積虛置閘極層62於虛置介電層60上，接著以化學機械研磨製程等方法平坦化虛置介電層60。可沉積遮罩層64於虛置閘極層62上。虛置閘極層62可為導電材料，比如多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、或金屬。在一實施例中，沉積非晶矽並再結晶非晶矽，以產生多晶矽。虛置閘極層62的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或本技術領域已知用於沉積導電材料的其他技術。虛置閘極層62的組成可為在蝕刻隔離區時，具有高蝕刻選擇性的其他材料。舉例來說，遮罩層64可包含氮化矽、氮氧化矽、或類似物。在此例中，單一的虛置閘極層62 與單一的遮罩層64形成於整個區域50B及區域50C上。在一些實施例中，可形成分開的虛置閘極層於區域50B及區域50C中，且可形成分開的遮罩層於區域50B與區域50C中。
圖14A至28顯示形成裝置的實施例中的多種額外步驟。圖14A至28顯示的結構可在區域50B與區域50C中。舉例來說，圖14A至28所示的結構可用於區域50B與區域50C中。若區域50B與50C的結構具有任何差異，將搭配每一圖說明於文字中。
在圖14A與14B中，可採用可接受的光微影與蝕刻技術圖案化遮罩層64，以形成遮罩74。接著由可接受的蝕刻技術，可將遮罩74的圖案轉移至虛置閘極層62與虛置介電層60，以形成虛置閘極72。虛置閘極72覆蓋鰭狀物58的個別通道區。遮罩74的圖案可用於使每一虛置閘極72與相鄰的虛置閘極物理分隔。虛置閘極72的縱向亦可實質上垂直於個別磊晶的鰭狀物52及/或58的縱向。
在圖14A與14B中，可形成閘極密封間隔物80於虛置閘極72及/或遮罩74的露出表面上，以及鰭狀物58或虛置介電層60上。在熱氧化或沉積之後進行非等向蝕刻，可形成閘極密封間隔物80。
在形成閘極密封間隔物80之後，可進行輕摻雜的源極/汲極區(未圖示)所用的佈植。在不同裝置型態的實施例中，與圖12中的上述佈植類似，可形成遮罩如光阻於區域50B上並露出區域50C，且可佈植合適型態(如n型或p型)的雜質至區域50C中露出的鰭狀物58中。接著移除遮罩。之後可形成遮罩如光阻於區域50C上並露出區域50B，且可佈植合適型態的雜質至區域50B中露出的鰭狀物58中。接著可移除遮罩。n型雜質可為前述的任何n型雜質，而p型雜質可為前述的任何p型雜質。輕摻雜的源極/汲極區的雜質濃度介於約1015cm-3至約1016cm-3之間。退火可用於活化佈植的雜質。
在圖15A與15B中，形成閘極間隔物86於沿著虛置閘極72與遮罩74 的側壁的閘極密封間隔物80上。閘極間隔物86的形成方法可為順應性地沉積材料，接著非等向蝕刻材料。閘極間隔物86的材料可為氮化矽、碳氮化矽、上述之組合、或類似物。
在圖16A與16B中，形成磊晶的源極/汲極區82於鰭狀物58中。由於磊晶的源極/汲極區82形成於鰭狀物58中，每一虛置閘極72位於個別相鄰的一對磊晶的源極/汲極區82之間。在一些實施例中，磊晶的源極/汲極區82可延伸至鰭狀物52中。在一些實施例中，閘極間隔物86用於使磊晶的源極/汲極區82與虛置閘極72分開一段合適的橫向距離，使磊晶的源極/汲極區82不會與最終鰭狀場效電晶體中後續形成的閘極短路。
區域50B(如n型金氧半區)中磊晶的源極/汲極區82的形成方法，可為遮罩區域50C(如p型金氧半區)，並蝕刻區域50B中鰭狀物58的源極/汲極區以形成凹陷於鰭狀物58中。接著磊晶成長區域50B中的磊晶的源極/汲極區82於凹陷中。磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於n型鰭狀場效電晶體的材料。舉例來說，若鰭狀物58為矽，則區域50B中的磊晶的源極/汲極區82可包含矽、碳化矽、碳磷化矽、磷化矽、或類似物。區域50B中的磊晶的源極/汲極區82可具有自鰭狀物58的個別表面隆起的表面，且可具有晶面。
區域50C(如p型金氧半區)中磊晶的源極/汲極區82的形成方法，可為遮罩區域50B(如n型金氧半區)，並蝕刻區域50C中鰭狀物58的源極/汲極區以形成凹陷於鰭狀物58中。接著磊晶成長區域50C中的磊晶的源極/汲極區82於凹陷中。磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體的材料。舉例來說，若鰭狀物58為矽，則區域50C中的磊晶的源極/汲極區82可包含矽鍺、硼化矽鍺、鍺、鍺錫、或類似物。區域50C中的磊晶的源極/汲極區82亦可具有自鰭狀物58的個別表面隆起的表面，且可具有晶面。
可佈植摻質至磊晶的源極/汲極區82與鰭狀物58以形成源極/汲極 區，且佈植方法可與前述形成輕摻雜的源極/汲極區的製程類似。接著進行退火。源極/汲極區的雜質濃度可介於約1019cm-3至約1021cm-3之間。源極/汲極區所用的n型及/或p型雜質可為前述的任何雜質。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區82。
用於形成磊晶的源極/汲極區82於區域50B及50C中的磊晶製程，造成磊晶的源極/汲極區的上側表面具有晶面，其橫向延伸出鰭狀物58的側壁。在一些實施例中，這些晶面造成相同鰭狀場效電晶體之相鄰的源極/汲極區82合併，如圖16C所示。在其他實施例中，磊晶成長製程完成之後的相鄰源極/汲極區82，維持分開如圖16D所示。
在圖17A、17B、與17C中，沉積層間介電層88於圖16A至16D所示的結構上。層間介電層88的組成可為介電材料或半導體材料，且其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。介電材料可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。半導體材料可包含非晶矽、矽鍺(SixGe1-x，其中x可介於近似0至1之間)、純鍺、或類似物。在一些實施例中，可採用氧化物膜或氮化物膜。亦可採用任何可接受的製程所形成的其他絕緣或半導體材料。在一些實施例中，接點蝕刻停止層87位於層間介電層88以及磊晶的源極/汲極區82、遮罩74、與閘極間隔物86之間。接點蝕刻停止層87可包含介電材料如氮化矽、氧化矽、氮氧化矽、或類似物。
圖17A至17C所示的實施例採用可流動的化學氣相沉積製程形成層間介電層88。如搭配圖4至10說明的上述內容，在可流動的化學氣相沉積製程中，可採用遠端電漿系統沉積化學氣相沉積為主的材料。在一些實施例中，化學氣相沉積為主的材料可包含三矽基胺。亦可採用其他合適的化學氣相沉積為主的材料。可採用沉積後固化製程，使化學氣相沉積為主的材料轉變成另一材 料(如氧化物或氮化物)。舉例來說，分子如氨與氧氣可擴散至三矽基胺中，造成產生氧化物如氧化矽的化學反應。在圖17A至17C中，擴散分子(如氨與氧氣)射入層間介電層88遠離基板50的表面上，並朝基板50擴散至層間介電層88中。
在一些實施例中，擴散至層間介電層88的化學氣相沉積為主的材料(如三矽基胺)中的材料，不完全擴散至層間介電層88的所有部份，及/或不擴散至層間介電層88的至少一些部份以達足夠濃度，造成不完全的膜轉換。舉例來說，沿著源極/汲極區82的層間介電層88不完全轉換。在一些實施例中，相鄰的源極/汲極區82之間的溝槽(見圖17C)可具有高深寬比，且擴散分子不會擴散至溝槽的所有底部，或擴散至溝槽下側部份的濃度不足以完全轉換膜。在一些實施例中，相鄰的虛置閘極72之間的溝槽(見圖18)可具有高深寬比，且擴散分子不會擴散至溝槽的所有底部，或擴散至溝槽下側部份的濃度不足以完全轉換膜。
若膜轉換不完全，層間介電層88可能具有高雜質等級及/或較低品質。以層間介電層88為氧化物膜為例，與轉換較完全的層間介電層88相較，轉換較不完全的層間介電層88的氧濃度可能較低、雜質濃度可能較高、且蝕刻速率可能較高。在圖17A至17C與圖18中，層間介電層88在遠離基板50的表面轉換較完全，而層間介電層88在相鄰的虛置閘極72之間與相鄰的源極/汲極區82之間的部份轉換較不完全。
在圖19中，進行高壓濕式退火製程75。圖19所示的高壓濕式退火製程75可與圖5所示的高壓退火製程55相同或類似，且高壓濕式退火製程55的上述內容與圖4至10亦與高壓濕式退火製程75相關。
在一些實施例中，鰭狀場效電晶體裝置100置於高壓退火製程裝置(見圖30與其相關說明)的製程腔室73中，並進行高壓濕式退火製程75。在製程腔室73中形成所需壓力的高壓蒸汽，並增加製程腔室73的溫度至所需的退火溫度。在製程腔室73中，維持所需壓力與所需溫度一段所需的時間長度。熱水導 入製程腔室73的流速可介於約1SLM至約50SLM之間。在一些實施例中，高壓濕式退火製程75的所需壓力可大於約10大氣壓。高壓濕式退火製程75的所需溫度可介於約200℃至約500℃之間。高壓濕式退火製程75的所需時間可介於約10分鐘至約120分鐘之間。高壓濕式退火製程75的參數可與高壓濕式退火製程55的參數相同或不同。在一些實施例中，進行高壓濕式退火製程55與高壓濕式退火製程75。在其他實施例中，只進行高壓濕式退火製程55與高壓濕式退火製程75之一。
在一些實施例中，高壓濕式退火製程75可使擴散分子穿透至層間介電層88的化學氣相沉積為主的材料之較深處，造成更完整的膜轉換。圖20A至20C與21顯示完成高壓濕式退火製程75之後的層間介電層88。與高壓濕式退火製程75之前的層間介電層88相較，高壓濕式退火製程75之後的擴散分子可擴散至層間介電層88中的更深處，及/或擴散至層間介電層88中的至少一些部份具有較高濃度，使膜轉換更完全。舉例來說，相鄰的源極/汲極區82之間的溝槽中的層間介電層88的部份(見圖20C)，與相鄰的虛置閘極72之間的溝槽中的層間介電層88的部份(見圖21)可更完全地轉換成氧化物(或完全轉換成氧化物)。
高壓濕式退火製程75可使層間介電層88成為較高品質的膜。舉例來說，在與高壓濕式退火製程55相關的上述內容中，圖7亦顯示高壓濕式退火製程75如何使層間介電層88成為較高品質膜。如上所述，圖7的左側顯示三矽基胺分子(如層間介電層88的三矽基胺分子)只部份地轉換成氧化矽。舉例來說，三矽基胺分子具有與擴散其中的氨及氧氣反應的部份，其產生左側所示的分子。轉換不完全的三矽基胺包含氮與氫雜質。圖7右側顯示高壓濕式退火製程75可讓層間介電層88更完全地轉換成氧化矽，並移除氮與氫雜質。
高壓濕式退火製程75可降低層間介電層88的濕蝕刻速率，以形成高品質膜。舉例來說，增加層間介電層88中擴散分子(如氧)的濃度，可降低層間 介電層88的濕蝕刻速率。在一些實施例中，與常壓退火製程相較，上述方法可使層間介電層88的濕蝕刻速率降低約30%至約50%。
如搭配圖8說明的上述內容，可增加濕蝕刻製程的溫度以降低材料的濕蝕刻速率。然而如圖8所示，降低膜的濕蝕刻速率所需的溫度可能較高。舉例來說，須採用高於550℃的溫度使層間介電層88的濕蝕刻速率降低到所需值。藉由高壓濕式退火製程75，可採用較低溫度將層間介電層88的濕蝕刻速率降低到高溫濕蝕刻製程才能達到的濕蝕刻速率。舉例來說，高壓濕式退火製程75的溫度可介於約200℃至約500℃之間，且可將層間介電層88的濕蝕刻速率降低到原本濕蝕刻溫度需高於550℃時才能達到的濕蝕刻速率。此方式可改善熱預算。此外，可避免將鰭狀場效電晶體裝置100的溫度升高至不想要的高溫(其可能劣化裝置)的需求。
一些半導體形成製程在形成可流動的化學氣相沉積膜時，可採用常壓退火製程。與常壓退火製程相較，高壓濕式退火製程75可達較佳結果。舉例來說，與高壓濕式退火製程55相關的圖9亦與高壓濕式退火製程75相關，其分別顯示採用可流動的化學氣相沉積所形成的膜在高壓退火製程(如高壓濕式退火製程75)之後與常壓退火製程之後的比較。如圖9所示，高壓退火製程可比參考的常壓退火製程達到更優異的結果。在進行高壓退火製程的膜中，可改善擴散分子的漸變濃度與擴散速率。舉例來說，進行高壓退火製程的膜中，擴散分子擴散至膜中的距離較大。進行高壓退火製程的膜中，擴散分子在給定深度中的濃度較大。如圖9所示，與常壓退火製程相較，高壓濕式退火製程75可造成層間介電層88中擴散分子的漸變濃度較高、層間介電層88中擴散速率增加、以及擴散分子穿過層間介電層88的深度較大。
如圖9所示，高壓濕式退火製程75可比常壓退火製程達到較佳結果。舉例來說，高壓濕式退火製程75與採用較低退火溫度的常壓退火製程相較， 可具有相同、類似、或較佳的結果。如此一來，可改善熱預算。此外，可減少或避免可能劣化鰭狀場效電晶體裝置100之不想要的高溫。此外，較低溫度的製程可讓層間介電層88具有較高密度。在一些實施例中，層間介電層88的密度可大於2g/cm3。與常壓退火製程相較，高壓濕式退火製程75可改善2個級數的膜轉換。此外，與常壓退火製程相較，擴散分子的深度可改善10%至50%。舉例來說，擴散分子可擴散至層間介電層88之化學氣相沉積為主的材料中的更深處，且層間介電層88之化學氣相沉積為主的材料之任何深度可存在更高濃度的擴散分子。與常壓退火製程相較，一些實施例中的膜氧化減少量高達約50%。
一些半導體形成製程在形成可流動的化學氣相沉積膜時，可採用多重常壓退火製程以達所需結果。與多重常壓退火製程相較，一些實施例的單一高壓濕式退火製程75達到的結果等於、類似於、或優於多重常壓退火製程的結果。此方式可實施較低熱預算，並可減少製程時間。
如搭配圖4至10詳述如上的內容，藉由調整高壓濕式退火製程75的參數(如壓力、溫度、或時間)，可類似地調整膜特性以達所需結果。舉例來說，藉由調整高壓退火製程的時間，可調整膜的品質。類似地，可調整高壓退火製程的壓力，以調整參數如濃度漸變、擴散深度、與擴散速率。在一些實施例中，高壓濕式退火製程75的壓力可調整為介於約10大氣壓至25大氣壓之間。
在一些實施例中，高壓濕式退火製程75可減少層間介電層88中的雜質。舉例來說，上述的圖10關於高壓濕式退火製程55，但亦與高壓濕式退火製程75相關，其顯示分別進行常壓退火、高壓退火、或未退火的裝置中，氮濃度(雜質)與裝置深度的相對圖。圖10的深度軸所示的A點與B點，對應圖6所示的A點與B點。如圖10所示，對進行高壓退火的裝置而言，A點與B點之間的氮濃度最低。在一些實施例中，高壓濕式退火製程75可使膜中氮濃度低於或等於1E18原子/cm3。在此方式中，高壓濕式退火製程75有助於移除層間介電層88中的額外 雜質如氫。
在圖22A與22B中，可進行平坦化製程如化學機械研磨，使層間介電層88的上表面與虛置閘極72的上表面齊平。平坦化製程亦移除虛置閘極72上的遮罩74，以及沿著遮罩74的側壁之閘極密封間隔物80與閘極間隔物86的部份。在平坦化製程之後，虛置閘極72、閘極密封間隔物80、閘極間隔物86、與層間介電層88的上表面齊平。綜上所述，虛置閘極72的上表面自層間介電層88露出。
在圖23A與23B中，以蝕刻製程移除虛置閘極72與直接位於露出的虛置閘極72下的虛置介電層60的部份，並形成凹陷90。在一些實施例中，以非等向乾蝕刻製程移除虛置閘極72。舉例來說，蝕刻製程可包含採用反應氣體的乾蝕刻製程，其可選擇性地蝕刻虛置閘極72，而不蝕刻層間介電層88或閘極間隔物86。每一凹陷90露出個別鰭狀物58的通道區。每一通道區位於相鄰的一對磊晶的源極/汲極區82之間。在蝕刻移除虛置閘極72時，虛置介電層60可作為蝕刻停止層。在移除虛置閘極72之後，可接著移除虛置介電層60。
在圖24A與24B中，形成置換閘極所用的閘極介電層92與閘極94。閘極介電層92可順應性地沉積於溝槽中，比如沉積於鰭狀物58的上表面與側壁上，並沉積於閘極密封間隔物80及/或閘極間隔物86的側壁上。閘極介電層92亦可形成於層間介電層88的上表面上。在一些實施例中，閘極介電層92包含氧化矽、氮化矽、或上述之多層。在一些實施例中，閘極介電層92為高介電常數的介電材料，且這些實施例中的閘極介電層92的介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層92的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。
閘極94分別沉積於閘極介電層92上，並填入凹陷90的剩餘部份。 閘極94可為含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、上述之組合、或上述之多層。舉例來說，雖然圖式中為單層的閘極94，但可沉積任何數目的功函數調整層於凹陷90中。在填充閘極94之後，可進行平坦化製程如化學機械研磨，以移除層間介電層88的上表面上的閘極介電層92與閘極94的材料之多餘部份。因此閘極94與閘極介電層92的材料之保留部份形成鰭狀場效電晶體的置換閘極。閘極94與閘極介電層92可一起稱作「閘極」或「閘極堆疊」。閘極與閘極堆疊可沿著鰭狀物58的通道區側壁延伸。
可同時形成區域50B與區域50C中的閘極介電層92，使每一區中的閘極介電層92由相同材料組成。亦可同時形成閘極94，使每一區中的閘極94由相同材料組成。在一些實施例中，可由分開製程形成每一區中的閘極介電層92，使閘極介電層92為不同材料。亦可由分開製程形成每一區中的閘極94，使閘極94為不同材料。在採用分開製程時，可使用多種遮罩步驟遮罩並露出合適的區域。
在圖25A與25B中，沉積層間介電層108於層間介電層88上。在一實施例中，層間介電層108為可流動的化學氣相沉積法所形成的層間介電層108。在一些實施例中，層間介電層108的組成為介電材料如磷矽酸鹽、硼矽酸鹽、硼磷矽酸鹽、未摻雜的矽酸鹽、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積或電漿增強化學氣相沉積。
在圖26A與26B中，形成接點110與112穿過層間介電層108與層間介電層88。在一些實施例中，接點110與112的組成可為鎢。不過接點110與112可採用任何合適的金屬材料。在一些實施例中，可在形成接點112之前，進行退火製程以形成矽化物於磊晶的源極/汲極區82及接點112之間的界面。接點110物理與電性連接至閘極94，而接點112物理與電性連接至磊晶的源極/汲極區82。圖26A與26B顯示接點110與112位於相同剖面。然而其他實施例中的接點110與112 可位於不同剖面。此外，圖26A與26B中的接點110與112的位置僅用以舉例說明而非侷限本發明實施例。舉例來說，接點110可垂直對準鰭狀物52如圖所示，或者位於閘極94上的不同位置。此外，可在形成接點110之前、之後、或同時形成接點112。
在圖27A與27B中，可形成一或多個內連線層(如內連線層128)於層間介電層108上。內連線層128可分別包含導電線路132、通孔130、與介電層138。導電線路可橫向延伸於個別的介電層138中。通孔130可電性連接上方的電性結構(如導電線路132)至下方的電性結構(如導電線路132或接點110及/或112)。可形成導電線路132及/或通孔130以電性及/或物理連接至接點110與112及/或鰭狀場效電晶體裝置100中的其他裝置(未圖示)。在一些實施例中，導電線路132及/或通孔130可使接點110與112彼此連接或連接至外部構件、電源節點、地線節點、或類似物。可形成一或多個蝕刻停止層133，其中每一蝕刻停止層133分開上方層(如介電層138)與下方層(如另一介電層138或層間介電層108)。
在一實施例中，通孔130與導電線路132的形成方法可採用雙鑲嵌製程，即給定的內連線層128中的通孔130與導電線路132所用的開口，係形成於介電層如介電層138中。在一實施例中，可採用沉積製程形成蝕刻停止層133於層間介電層108上。一些實施例的蝕刻停止層133可包含氮化矽，但亦採用任何合適的材料。介電層138形成於蝕刻停止層133上。在一些實施例中，介電層138的組成為聚合物，其可為光敏材料如聚苯并噁唑、聚醯亞胺、苯并環丁烯、上述之組合、或類似物，且其可由微影圖案化。在其他實施例中，介電層138的組成為氮化物如氮化矽、氧化物如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、或類似物。介電層138的形成方法可為旋轉塗佈、壓合、化學氣相沉積、或類似方法。
導電線路132與通孔130所用的開口之形成方法如下。可將光阻材 料置於介電層138上，並圖案化光阻材料。接呃可採用乾蝕刻製程如反應性離子蝕刻自圖案化的光阻將圖案轉移至下方的介電層138。可重複此製程以形成開口的通孔部份與開口的溝槽部份。一旦偵測到蝕刻穿過蝕刻停止層133，即可終止蝕刻製程。
一旦形成開口，即可將導電材料填入開口以形成通孔130與導電線路132於介電層138中。在一實施例中，導電材料的形成方法先沉積阻障層(未圖示於圖27A與27B)。阻障層可為阻障材料如氮化鈦或氮化鉭，其沉積製程可為化學氣相沉積、物理氣相沉積、原子層沉積、或類似方法。然而可採用任何合適的沉積材料或方法以形成阻障層。
一旦形成阻障層，可沉積導電材料以填入及/或超填個別介電層138中的開口。在一實施例中，導電材料可為銅、鎢、釕、氧化鈦、上述之組合、或類似物，且其形成方法可採用晶種層(未圖示)與電鍍製程(如電化學鍍)，但亦可改用其他製程如濺鍍、蒸鍍、或電漿增強化學氣相沉積，端視所需材料而定。一旦將導電材料填入開口，可移除開口之外的任何多餘導電材料，且可採用化學機械研磨製程平坦化導電線路132與個別的介電層138。
若必要的話可重複上述製程，以形成特定封裝設計所需的內連線層128的數目，如圖27A與27B所示的例子。
在一些實施例中，晶粒連接物160形成於內連線層128上。晶粒連接物160分別耦接至遠離基板50之最上側的導電線路132’。晶粒連接物160可提供外部電性連接至鰭狀場效電晶體裝置100。鈍化膜140形成於最上側的介電層138’與最上側的導電線路132’(即晶粒連接物160分別耦接的最上側的導電線路132’)的部份上，在一些實施例中，鈍化膜140與蝕刻停止層133可由相同材料組成。開口穿過鈍化膜140至最上側的導電線路132’(即晶粒連接物160分別耦接的最上側的導電線路132’)。晶粒連接物160如導電柱(例如包括金屬如銅)，位於穿過鈍 化膜140的開口中，並機械及電性地耦接至最上側的導電線路132’(即晶粒連接物160分別耦接的最上側的導電線路132’)。舉例來說，晶粒連接物160的形成方法可為電鍍或類似方法。
介電材料162位於鈍化膜140上以及晶粒連接物160的側壁上。介電材料162橫向封裝晶粒連接物160。介電材料162可為聚合物如聚苯并噁唑、聚醯亞胺、苯并環丁烯、或類似物；氮化物如氮化矽或類似物；氧化物如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、或類似物；類似物；或上述之組合，且其形成方法可為旋轉塗佈、壓合、化學氣相沉積、或類似方法。
如圖27A與27B所示，內連線層128形成內連線區129。內連線區129包括多個蝕刻停止層133與介電層138。在一些實施例中，懸吊鍵可沿著蝕刻停止層133與介電層138的界面存在。懸吊鍵可能降低相鄰層狀物之間的鍵結強度，並減少鰭狀場效電晶體裝置100的可信度。
如圖28所示，鰭狀場效電晶體裝置100置於高壓退火製程裝置(見圖30與相關說明如下)的製程腔室165中，並進行高壓乾式退火製程167。一或多種加壓氣體可自加壓氣體源流入製程腔室165，以產生製程腔室165中的所需壓力，並將製程腔室165的溫度提高到所需的退火溫度。製程腔室165所需的壓力與所需的溫度，可維持一段所需長度的時間。在一些實施例中，製程氣體包含氮氣、氫氣、氘氣、或類似物。在一些實施例中，製程氣體包含較小分子構成的氣體，使製程氣體的分子可穿入鰭狀場效電晶體裝置100。在一些實施例中，流入製程腔室中的氮氣流速可介於約1SLM至約50SLM之間。在一些實施例中，流入製程腔室的氘氣流速可介於約1SLM至約50SLM之間。在一些實施例中，高壓乾式退火製程167所需的壓力可大於約10大氣壓，比如介於約10大氣壓至約25大氣壓之間。高壓乾式退火製程167所需的溫度可介於約200℃至約500℃之間。高壓乾式退火製程167的所需時間可介於約10分鐘至約120分鐘之間。高壓乾式 退火製程167的參數可與高壓濕式退火製程55與75的參數相同或不同。
在進行高壓乾式退火製程167時，製程氣體(尺寸通常小於內連線區129的層狀物分子尺寸)可穿入內連線區129。分子可與內連線區129的懸吊鍵反應，比如沿著蝕刻停止層133與介電層138之間的界面存在的懸吊鍵。反應可使製程氣體的分子封端懸吊鍵。舉例來說，蝕刻停止層133與介電層138之間的界面可具有懸吊的矽鍵Si*。當氫氣作為高壓乾式退火製程167所用的製程氣體時，氫分子可穿入內連線區129以與懸吊的Si*鍵反應。氫分子可封S*懸吊的Si*鍵，以產生SiH。此反應的反應式如下：Si*+H2→2SiH。在此方式中，可改善界面強度，亦可改善鰭狀場效電晶體裝置100的對應可信度。
在高壓乾式退火製程167時，製程氣體的分子亦可穿入鰭狀場效電晶體裝置100的通道區。舉例來說，鰭狀場效電晶體裝置100中的懸吊鍵，可沿著閘極介電層92以及與閘極介電層92相鄰的鰭狀物58(如通道區)之間的界面存在。用以形成閘極介電層92的沉積製程，可能形成懸吊鍵。這些懸吊鍵可降低通道區的載子移動率，並負面地影響鰭狀場效電晶體裝置100的恢復能力。在進行高壓乾式退火製程167時，製程氣體可穿過鰭狀場效電晶體裝置100至閘極介電層92與鰭狀物58的通道區之界面，且可修復懸吊鍵(比如封端懸吊鍵如前述)。在此方式中，可強化閘極介電層92與鰭狀物58的通道區之間的界面。此外，可改善通道的載子移動率，而鰭狀場效電晶體裝置100可具有改善的恢復能力。
在一些實施例中，進行高壓濕式退火製程55、高壓濕式退火製程75、與高壓乾式退火製程167中的每一者。在其他實施例中，只進行高壓濕式退火製程55、高壓濕式退火製程75、與高壓乾式退火製程167中的一者或兩者。在圖28中，在形成內連線區129之後(見圖27A與27B)進行高壓乾式退火製程167。在形成內連線區129之後進行高壓乾式退火製程167的實施例中，進行高壓乾式退火製程167時所用的一或多種製程氣體濃度，可在進行高壓乾式退火製程167 之後存在於內連線區129中。舉例來說，內連線層128最遠離基板50的部份可具有最高濃度的一或多種製程氣體，而內連線層128最靠近基板50的部份可具有最低濃度的一或多種製程氣體。在一些實施例中，可在所述的製程步驟之前或之後進行高壓乾式退火製程167。舉例來說，可在形成接點110與112之後(見圖26A與26B)，進行高壓乾式退火製程167。
如上所述，調整高壓濕式退火製程55與75，可能達到不同結果。調整高壓乾式退火製程167的參數，一樣可能達到不同結果。一起調整高壓濕式退火製程55與高壓濕式退火製程75及高壓乾式退火製程167的參數，可能達到特定結果。舉例來說，可調整高壓濕式退火製程55與高壓濕式退火製程75以及高壓乾式退火製程167，以調整膜應力。圖29指出調整高壓濕式退火製程與高壓乾式退火製程的退火溫度可達不同膜應力。在圖29中，水平溫度軸指的是高壓乾式退火製程的溫度。圖中的溫度值(標號前端為W)指的是進行高壓退火製程的溫度。舉例來說，資料點170顯示採用溫度為約450℃的高壓濕式退火製程，之後採用溫度為約550℃的高壓退火製程，所形成的膜(如層間介電層88及/或淺溝槽隔離區56)的應力。資料點174顯示採用溫度為約600℃的高壓濕式退火製程，之後採用溫度為水平溫度軸所示的高壓退火製程，所形成的膜(如層間介電層88及/或淺溝槽隔離區56)的應力。資料點176顯示採用溫度為約650℃的高壓濕式退火製程，之後採用溫度為約1100℃的高壓退火製程，所形成的膜(如層間介電層88及/或淺溝槽隔離區56)的應力。圖29顯示改變的應力等級，如資料點170、174、與176所示。可一起調整高壓濕式退火製程與高壓乾式退火製程的溫度，以調整膜的應力至所需值。
藉由調整高壓濕式退火製程55及/或75的壓力，可調整膜的應力。如圖29所示，高壓退火製程採用的退火壓力為約20大氣壓時，造成膜的應力等級介於0至100之間。當高壓退火製程採用的退火壓力為約25大氣壓時，造成膜 的應力等級介於0至-200之間。如此一來，圖29指出用以形成膜的高壓濕式退火製程的壓力，可如何改變以調整膜應力等級。
如上所述，可一起調整或分別調整高壓濕式退火製程的參數與高壓乾式退火製程的參數，以調整膜應力。在一些實施例中，膜應力可調整為介於約-200MPa至200MPa之間。
在後續製程中，可進行一或多道蝕刻製程。此外，可對鰭狀場效電晶體裝置100進行一或多道測試。
圖30係一些實施例中，高壓退火製程裝置200的圖式。高壓退火製程裝置200可設置以進行高壓濕式退火製程及/或高壓乾式退火製程，比如搭配圖1至29說明的上述內容。高壓退火製程裝置200的主體212可包含外側殼體214與內側殼體216。內側殼體216包含於外側殼體214中。內側殼體216定義高壓退火製程所用的製程腔室。在一些實施例中，內側殼體216的組成為石英。外側殼體214在加壓氣體的相關設備故障(比如內側殼體216受損)時，可提供安全防護罩。在一些實施例中，外側殼體214的組成為金屬，且其強度能承受超過37大氣壓。腔室門224可位於外側殼體214的側壁或下表面中，因此可自主體212移出裝置或將裝置移入主體212。
在圖30中，腔室門224位於外側殼體214的下表面上。採用適於高壓的鎖226，以在高壓退火製程時讓外側殼體密封關閉。在一些實施例中，鎖226可為閂鎖，但亦可採用任何合適的鎖機制。鎖226可採用開啟圓筒(未圖示)以開啟腔室門224，關閉圓筒(未圖示)以關閉腔室門224，以及關閉圓筒(未圖示)以鎖住鎖226。在一些實施例中，可採用相同的開啟/關閉圓筒(未圖示)，以開啟及關閉腔室門224。可提供開啟及/或關閉的感測器(未圖示)，以向控制器指出腔室門224開啟或關閉。可提供鎖的感測器(未圖示)，以指出鎖226如閂鎖是否鎖住。鎖226如閂鎖中可包含鎖定臂，以鎖住腔室門224使其關閉。
可提供一或多個加壓氣體源202、204、206、與208。在一些實施例中，加壓氣體源202、204、206、與208可為工廠提供的高壓罐。加壓氣體源可包含氮氣供應器如加壓氣體源202、氫氣供應器如加壓氣體源204、氧氣供應器如加壓氣體源206、氘氣供應器如加壓氣體源208、或類似物。圖19中所示的加壓氣體源202、204、206、與208僅用以舉例說明。在一些實施例中，可提供較少或較多的加壓氣體源，且加壓氣體源可包含一樣的氣體或其他合適的氣體。
用於高壓乾式退火製程的加壓氣體源202、204、206、與208，可採用焊管218連接至主體212。可沿著焊管218提供多種閥件220與流速量測/控制裝置222。如圖30所示，不同製程氣體可流經相同焊管(至少部份的焊管)。在其他實施例中，可由不同焊管提供不同製程氣體。
亦可提供水源210以用於高壓濕式退火製程。在一些實施例中，水源210可提供去離子水。水源210亦可提供預熱水，以利將熱水轉換成高壓濕式退火製程所用的蒸汽。可採用焊管218，以泵浦228將水自水源210泵入主體212中。可提供多種閥件220與流速量測/控制裝置222於熱水流過的焊管218中。在圖30所示的一些實施例中，來自水源210的熱水可與來自加壓氣體源202、204、206、與208的製程氣體共用焊管。在其他實施例中，不同焊管218用於來自水源210的熱水。
圖30顯示特定數目與配置的閥件220與流速量測/控制裝置222。在其他實施例中，可採用不同數目及/或位置的流速量測/控制裝置222與閥件220，端視設計需求而定。閥件220與流速量測/控制裝置222可分別為相同種類或不同種類的裝置。
裝載腔室230與腔室門224相鄰。在晶圓座234位於裝載腔室230中之前或之後，可將晶舟232裝載於晶圓座234上。可採用高壓退火製程裝置200對晶舟232中包含的半導體裝置進行高壓退火製程。馬達可用於自裝載腔室230將 晶圓座234與晶舟232，移動至高壓退火製程所用的內側殼體216的內側腔室中。可由腔室門224與鎖226如閂鎖將晶舟與晶圓座封入主體212。在完成製程之後，可開啟鎖226如閂鎖與腔室門224，並將晶圓座234移回裝載腔室230中。可自晶圓座234移除晶舟232，以用於後續製程。
圖30顯示焊管置入裝載腔室230，並自主體212的底部置入主體212中。此設置僅用以舉例說明。可採用任何合適線路，將焊管置入主體212並延伸焊管至內側殼體的內側腔室中。
多種排出管與吸入管可包含於高壓退火製程裝置200中。在一些實施例中，安全排出口236經由工廠屋頂238，自外側殼體214的內側腔室延伸至外側空氣。在安全排出口中可設置壓力釋放裝置如破裂盤或爆裂隔膜，以在內側殼體216受損及加壓外側殼體214的內側腔室的情況下，在外側殼體214的內側腔室中緊急釋放壓力。
製程排出管線240可自內側殼體216的內側腔室延伸出主體212。手動閥242可設置在製程排出管線240中，作為製程排出管線240異常關閉或堵塞時的保障。製程排出管線240可額外包括一或多個閥件220及/或流速量測/控制裝置222。
在一些實施例中，偵測器246具有連接至製程排出管線240的入口與出口，以及連接至排出管線262的入口與出口，而排出管線可提供裝載腔室230的出口。偵測器246可偵測存在於製程排出管線240中的這些氣體等級。舉例來說，一些實施例的偵測器246可偵測製程排出管線240中的氫氣及/或氧氣的等級。偵測器246連接至製程排出管線240的入口與出口可各自含有閥件220，而偵測器246連接至排出管線262的入口與出口可各自含有閥件220。偵測器246耦接至控制器244的方式，使控制器244能控制偵測器246的操作，並可自偵測器246接收偵測訊號。
在一些實施例中，控制器244可設置為控制高壓退火製程裝置200的構件。舉例來說，控制器可連接至高壓退火製程裝置200所用的流速量測/控制裝置222與閥件220，並設置以讀取來自流速量測/控制裝置222與閥件220的數據，及/或控制流速量測/控制裝置222與閥件220的步驟。在此方式中，控制器244可讓一或多種製程氣體或熱去離子水以所需流速流入內側殼體216中，以起始高壓退火。控制器244可耦接至位於主體212中的控溫裝置260，且可由控溫裝置使內側殼體216的內側腔室溫度升高至所需溫度。
在一些實施例中，製程排出管線240可分成製程排出管線240A與240B。製程排出管線240A可用於後續的高壓乾式退火製程，而製程排出管線240B可用於後續的高壓濕式退火製程。在高壓濕式退火製程之後，可採用閥件220關閉製程排出管線240A。在高壓乾式退火製程之後，可採用閥件220關閉製程排出管線240B。
在高壓乾式退火製程之後，製程排出管線240A可包含高壓乾式退火製程所用的危險(如可燃或毒性)製程氣體。如此一來，可對製程排出管線240A採用多種清潔或稀釋方法，以清潔或稀釋所用的製程氣體。在一些實施例中，製程排出管線240A輸入一或多個清潔器248。圖30中顯示兩個清潔器，但一些實施例可採用較少或較多的清潔器248。高壓乾式退火製程使用後的製程氣體流入製程排出管線240A。清潔器248用於移除或降低流入製程排出管線240A的任何殘留製程氣體。在一些實施例中，清潔器248包含洗滌器及/或低旋渦燃燒器，以自製程排出管線240A移除氫氣。此外，在清潔器248之後可自稀釋氮氣源250添加稀釋氮氣至製程排出管線240A，以進一步稀釋殘留於製程排出管線240A中的任何製程氣體。製程排出管線240A可延伸至排出製程排出管線240A所用的設計區域256如外部環境。
在高壓濕式退火製程之後開啟製程排出管線240B，其可包含氣體 (如蒸汽)或液體(如水)。製程排出管線240B輸入水分離器252，其用於自液體分離氣體。水分離器252可具有兩個出口。第一出口254用於氣體如蒸汽。第一出口254可輸入製程排出管線240A，以進行與前述製程排出管線240A的製程類似的製程。第一出口254可延伸至排出製程排出管線240A所用的設計區域256，或延伸至另一合適位置。第二出口258可用於液體如水。在一些實施例中，第二出口258循環回水源210，以用於後續高壓濕式退火製程。
如前所述，一些實施例的高壓退火製程一開始將含有一或多個半導體裝置(如鰭狀場效電晶體裝置100)的晶舟232裝載至晶圓座234上。在裝載晶舟232時，晶圓座234可位於裝載腔室230中。接著可將晶圓座234移入主體212中，比如採用馬達(未圖示)。馬達可連接至控制器(例如控制器244)，而控制器可控制馬達的移動，進而控制晶圓座234的移動。晶圓座234位於主體212中，使晶舟232位於內側殼體216的內側腔室中，並密封腔室以用於製程。關閉腔室門224，以密封內側殼體216、晶舟232、與晶圓座234於外側殼體214中。鎖226將腔室門224鎖定就位。可手動或由控制器(如控制器244)控制腔室門224與鎖226。
在牢固地關閉並鎖住外側殼體214之後，可開始進行高壓退火製程。高壓退火製程可為濕式退火製程或乾式退火製程。在濕式退火製程中，自水源210將熱去離子水經由焊管218泵入內側殼體216的內側腔室。熱去離子水的流速可介於約1SLM至約50SLM之間。控溫裝置260將內側殼體216的內側腔室溫度增加至退火溫度。在一些實施例中，退火溫度介於約200℃至約500℃之間。高溫造成熱去離子水轉變成蒸汽，其於內側腔室中可轉變成加壓蒸汽。在一些實施例中，內側腔室的所需壓力大於約10大氣壓。藉由改變熱去離子水流入內側殼體216的內側腔室的流速，可控制內側腔室的壓力。在一些實施例中，高壓濕式退火製程歷時約10分鐘至約120分鐘。
當高壓濕式退火製程完成時，終止來自水源210的熱去離子水，且 控溫裝置260可冷卻內側殼體216的內側腔室溫度。開啟製程排出管線240B，以經由第一出口254與第二出口258分別排出氣體(如蒸汽)與液體(如水)。在內側腔室的壓力下降且溫度冷卻至所需極限中，可開啟鎖226以打開腔室門224。將晶圓座234與晶舟232移回裝載腔室230。可自晶圓座234移除晶舟232以用於後續製程。
高壓退火製程亦可為乾式退火製程。高壓乾式退火製程的初始製程與上述的高壓濕式退火製程的初始製程相同或類似。在牢固地關閉並鎖住外側殼體214之後，可開始高壓乾式退火製程。在進行乾式退火製程時，一或多種製程氣體可自一或多個加壓氣體源202、204、206、與208，經由焊管218流入內側殼體216的內側腔室。可加壓一或多種製程氣體，使內側殼體216的內側腔室加壓至所需壓力。控制一或多種製程氣體流入內側殼體216的內側腔室之流速，可控制內側殼體216的內側腔室壓力。在一些實施例中，一或多種製程氣體流入內側殼體216的內側腔室中的流速，可介於約1SLM至約50SLM之間。內側殼體216的內側腔室壓力可增加至介於約1大氣壓至約23大氣壓之間。控溫裝置260可升高內側殼體216的內側腔室溫度至所需溫度。在一些實施例中，所需溫度可介於約200℃至約500℃之間。
高壓乾式退火可持續所需的退火時間。在一些實施例中，所需的退火時間介於約10分鐘至約120分鐘之間。
當高壓乾式退火製程完成時，可終止流向內側殼體216的內側腔室之一或多種製程氣體。開啟製程排出管線240A，使製程氣體可自內側腔室排出，以降壓內側腔室中的製程環境。在一些實施例中，可採用非危險性氣體沖洗內側殼體216的內側腔室，以降低內側殼體的內側腔室中可能危險的氣體等級。舉例來說，可由來自加壓氣體源202(如氮氣供應器)的氮氣沖洗內側殼體216的內側腔室。流經製程排出管線240A的一或多種製程氣體，可輸入清潔器248以消除或 減少這些氣體的存在。舉例來說，清潔器248包含洗滌器及/或燃燒器，以消除或降低流經製程排出管線240A的氫氣等級。可自稀釋氮氣源250添加稀釋氣體(如稀釋氮氣)，以稀釋清潔器248的出口。製程排出管線可延伸至設計區域256，其用於排出流經製程排出管線240A的殘留氣體。
偵測器的入口與出口向製程排出管線240開啟。在沖洗內側腔室時，偵測器246可監控偵測的氣體流入製程排出管線240的等級。舉例來說，偵測器246可監控製程排出管線中的氫氣及/或氧氣的等級。偵測器246可將製程排出管線240中目前偵測到的氣體等級，傳輸至控制器244。在偵測的氣體等級下降至低於此臨界值時，控制器244可讓鎖226開啟，並讓腔室門224開啟。在一些實施例中，氫氣所用的臨界值可介於約0.001ppm至約0.1ppm之間。
當腔室門224開啟時，晶舟232與晶圓座234可開始下降至裝載腔室230中。開啟腔室門224可讓殘留於內側殼體216的內側腔室中的製程氣體，流入裝載腔室230。舉例來說，由於以氣體沖洗內側腔室，氣體一開始流經排出管線262。如此一來，當腔室門224開啟時，可開啟偵測器246連接至排出管線262的入口與出口，使偵測器246可監控裝載腔室230中偵測到的氣體等級。當偵測到的氣體等級降低至超出此臨界值，可開啟裝載腔室並移出晶舟232以用於後續製程。在一些實施例中，氫氣臨界值可介於約0.001ppm至約0.1ppm之間。
如此處所述，在形成半導體裝置時可進行一或多次的高壓退火製程。舉例來說，可在形成淺溝槽隔離區的絕緣材料之後、形成層間介電層於虛置閘極上之後、及/或在形成內連線結構之後，在半導體裝置上進行一或多道高壓退火製程。高壓退火製程可為濕式退火製程或乾式退火製程。在一些實施例中，可在形成淺溝槽隔離區的絕緣材料之後及/或形成層間介電層於虛置閘極上之後，在半導體裝置上進行高壓濕式退火製程。在一些實施例中，可在形成內連線結構之後，在半導體裝置上進行高壓乾式退火製程。
在一些實施例中，淺溝槽隔離區及/或層間介電層的形成方法可採用可流動的化學氣相沉積製程。舉例來說，可採用遠端電漿系統沉積化學氣相沉積為主的材料。可採用沉積之後的固化轉換製程，使化學氣相沉積為主的材料轉換成另一材料如氧化物。在一些狀況下，膜轉換可能不完全。舉例來說，在轉換製程的一例中，氧或另一合適分子可擴散至膜中以形成氧化物。擴散至膜中的氧可能無法達到所需的擴散距離，或者擴散至膜的一些部份中的氧無法達到足夠濃度，造成不完全的膜轉換。當氧擴散至高深寬比膜的一區域中(比如兩個相鄰鰭狀物之間的淺溝槽隔離區，或兩個相鄰虛置閘極之間的層間介電層)，可能使上述問題惡化。若膜無法完全轉換成所需的氧化物，則會造成不想要的高雜質等級於膜中，及/或造成低品質的膜。在一些實施例中，進行高壓濕式退火製程可讓氧進一步擴散至膜中，及/或使擴散至膜的一些或所有部份中的氧具有較高濃度，以達更完全的膜轉換製程。在高壓濕式退火製程之後，可降低膜中殘留的雜質等級，並產生較高品質的膜。在一些實施例中，高壓濕式退火製程可採用較低的濕式退火製程溫度，以達所需結果如更完全的膜轉換。
在一些裝置中，內連線區可包含不同材料的多個層狀物。舉例來說，內連線區可包含多個介電層，其分別隔有一或多個蝕刻停止層。在一些狀況中，懸吊鍵可存在於兩個相鄰層狀物(如介電層與蝕刻停止層)之間的內連線區中。高壓乾式退火製程有助於修復沿著界面存在的懸吊鍵。舉例來說，在高壓乾式退火製程時，分子如氫氣可穿入內連線區至界面，並可與懸吊鍵反應以修復懸吊鍵。此方式可修復缺陷並改善可信度。
此外，高壓乾式退火製程有助於修復通道區中的鍵結缺陷。舉例來說，一些裝置中的一或多個懸吊鍵可存在於通道區與閘極介電層之間。懸吊鍵會造成通道載子移動率降低及/或不良的恢復能力。高壓濕式退火製程有助於修復通道區的懸吊鍵，以得更高的載子移動率並改善恢復能力。
在一些實施例中，用於進行高壓退火製程的製程裝置包括內側殼體，其包含於外側殼體中。可在內側殼體的內側腔室中進行高壓退火製程。外側殼體的組成可為金屬，且可承受高壓。對高壓乾式退火製程而言，可自加壓罐提供製程氣體至裝置，且製程氣體可由焊管自加壓罐流至內側殼體的內側腔室，使內側殼體的壓力升高至所需壓力。對高壓的濕式退火製程而言，熱去離子水可自容器流入內側殼體的內側腔室，且製程裝置的溫度可轉換熱去離子水成蒸汽。可沿著管線提供多種閥件與量測裝置。可提供位於晶圓座上的晶舟，以在高壓退火製程時支撐一或多個半導體裝置。
在開始高壓退火製程之前，晶圓座可遠離內側殼體的內側腔室，比如在與外側殼體相鄰的裝載腔室中。承載半導體裝置的晶舟可裝載於晶圓座上。一旦開始高壓退火製程，可將晶圓座移入就位，並將晶舟置入內側殼體中。可密封外側殼體與內側殼體以用於高壓退火。加壓氣體或熱水(用以產生蒸汽)可連接至內側製程腔室中，使內側腔室的壓力升高至所需壓力。升高溫度至所需的退火溫度。在高壓退火製程終止之後，可提供出口以自內側製程腔室排出製程氣體及/或蒸汽。可採用一或多個燃燒器燒掉流經出口的殘留製程氣體。在一些實施例中，可添加稀釋氮氣至製程氣體出口，以稀釋出口中的製程氣體。
在完成高壓乾式退火製程時，可採用另一低危險的氣體沖洗內側殼體的內側腔室中的可燃或毒性氣體。舉例來說，氮氣或稀釋氮氣可泵入內側製程腔室中，以沖洗腔室中的可燃或毒性氣體。裝置出口中包含氣體偵測器，且偵測器可偵測目前腔室中的氣體等級。控制器連接至氣體偵測器，以控制晶圓座維持在內側腔室中的位置，直到氣體等級下降至設定點。在氣體等級下降至設定點之後，控制器可控制晶圓座，以自內側腔室的晶圓座位置移除晶圓座，並將其移動至裝載腔室。接著可移除半導體裝置以用於後續製程。
一些實施例提供的方法包括蝕刻多個溝槽於基板中，以形成一鰭 狀物；採用可流動的化學氣相沉積製程，以沉積絕緣材料於每一溝槽中；將絕緣材料置入第一加壓環境；以及在絕緣材料處於第一加壓環境中時，在絕緣材料上進行第一退火，其中第一加壓環境的壓力大於10大氣壓；薄化絕緣材料以露出鰭狀物；形成虛置閘極於基板上；形成層間介電層以圍繞虛置閘極；移除虛置閘極以形成開口；以及形成閘極於該開口中。在一實施例中，第一退火的溫度介於200℃至500℃之間。在一實施例中，第一退火為濕式退火，且第一加壓環境包括蒸汽。在一實施例中，方法更包括形成多個內連線層於閘極上；以及在形成內連線層之後，在第二加壓環境中進行第二退火，其中第二退火為乾式退火，且第二加壓環境的壓力大於10大氣壓。在一實施例中，第二加壓環境包括氫氣。在一實施例中，第二加壓環境包括氘氣。在一實施例中，方法更包括在形成層間介電層之後，在第二加壓環境中進行第二退火製程，其中第二加壓環境的壓力大於10大氣壓。在一實施例中，第二退火製程為濕式退火製程，且第二加壓環境包括蒸汽。在一實施例中，第一退火降低絕緣材料中的氮濃度。在一實施例中，採用可流動的化學沉積製程，以沉積絕緣材料於溝槽的每一者之步驟包括：採用化學氣相沉積製程沉積第一材料；以及擴散分子至第一材料中，使第一材料轉換成第二材料，其中第一退火增加擴散分子的擴散深度。
在一些實施例中，方法包括：形成虛置閘極於基板上；形成層間介電層以圍繞虛置閘極；移除虛置閘極以形成開口；填充開口以形成閘極；形成多個內連線層於層間介電層上，且每一內連線層包括導體延伸穿過介電層；以及在形成內連線層之後，在第一加壓環境中進行第一退火製程，其中第一退火製程為採用製程氣體的乾式退火製程，且第一加壓環境的壓力大於10大氣壓。在一實施例中，第一退火製程的溫度介於200℃至500℃之間，且製程氣體為氘氣。在一實施例中，方法更包括：在形成層間介電層之後，在第二加壓環境中進行第二退火製程，其中第二退火製程為採用蒸汽的濕式退火製程，且第 二加壓環境的壓力大於10大氣壓。在一實施例中，方法更包括形成多個溝槽於基板中；以及採用可流動的化學氣相沉積製程，形成絕緣材料於每一溝槽中。在一實施例中，方法更包括：在第三加壓環境中對絕緣材料進行第三退火製程，其中第三退火製程為採用蒸汽的濕式退火製程，且第三退火製程的壓力大於常壓。在一實施例中，第三加壓環境的壓力高於10大氣壓。在一實施例中，第三加壓環境的溫度介於約200℃至約500℃之間。在一實施例中，第二加壓環境的溫度介於約200℃至約500℃之間。
在一些實施例中，製程裝置，包括：主體，包括：外側殼體，具有腔室門，且腔室門設置由高壓鎖密封；以及內側殼體，位於外側殼體中；多個加壓氣體源，且每一加壓氣體源經由管線連接至主體；水源，經由管線連接至主體；裝載腔室，與主體相鄰；排出管線，延伸於內側殼體與排出區域之間，其中排出管線包括多個清潔器，且清潔器設置以降低排出管線中的製程氣體等級；以及偵測器，耦接至排出管線，其中偵測器設置以偵測排出管線中的氫氣與氧氣的等級。外側殼體至少能承受37大氣壓。在一實施例中，多個清潔器包括一或多個燃燒器。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
Figure 108122255-A0305-02-0002-1
54:絕緣材料
55、75:高壓濕式退火製程

Claims (10)

  1. 一種半導體結構的形成方法，包括：蝕刻多個溝槽於一基板中，以形成一鰭狀物；採用可流動的化學氣相沉積製程，以沉積一絕緣材料於該些溝槽的每一者中，且該絕緣材料為氮化物；將該絕緣材料置入一第一加壓環境；以及在該絕緣材料處於該第一加壓環境中時，在該絕緣材料上進行一第一退火，其中該第一加壓環境的壓力大於10大氣壓，其中該第一退火之後的該絕緣材料為氧化物；薄化該絕緣材料以露出該鰭狀物；形成一虛置閘極於該基板上；形成一層間介電層以圍繞該虛置閘極；移除該虛置閘極以形成一開口；以及形成一閘極於該開口中。
  2. 如請求項1之半導體結構的形成方法，更包括：形成多個內連線層於閘極上；以及在形成該些內連線層之後，在一第二加壓環境中進行一第二退火，其中該第二退火為乾式退火，且該第二加壓環境的壓力大於10大氣壓。
  3. 如請求項1之半導體結構的形成方法，更包括：在形成該層間介電層之後，在該第二加壓環境中進行一第二退火，其中該第二加壓環境的壓力大於10大氣壓。
  4. 一種半導體結構的形成方法，包括：形成一虛置閘極於一基板上；形成一層間介電層以圍繞該虛置閘極，且該層間介電層包括氮化物； 在形成該層間介電層之後，將該層間介電層的至少一部分轉換成一第一氧化物；在將該層間介電層的至少一部分轉換成該第一氧化物之後，在一第二加壓環境中進行一第二退火製程，其中進行該第二退火製程之後，該層間介電層進一步轉換成一第二氧化物；移除該虛置閘極以形成一開口；填充該開口以形成一閘極；形成多個內連線層於該層間介電層上，且每一該些內連線層包括一導體延伸穿過一介電層；以及在形成該些內連線層之後，在一第一加壓環境中進行一第一退火製程，其中該第一退火製程為採用一製程氣體的乾式退火製程，且該第一加壓環境的壓力大於10大氣壓。
  5. 如請求項4之半導體結構的形成方法，其中該第一退火製程的溫度介於200℃至500℃之間，且該製程氣體為氘氣。
  6. 如請求項4或5之半導體結構的形成方法，更包括：其中該第二退火製程為採用蒸汽的濕式退火製程，且該第二加壓環境的壓力大於10大氣壓。
  7. 一種半導體結構的形成方法，包括：沉積一絕緣材料於一鰭狀物上；在該絕緣材料上進行一第一退火製程；蝕刻該絕緣材料以形成一淺溝槽隔離區以與該鰭狀物相鄰；形成一層間介電層於該鰭狀物上，且該層間介電層包括氮化物；在該層間介電層上進行一第二退火製程；形成一開口於該層間介電層中； 形成一閘極堆疊於該開口中；形成多個內連線層於該閘極堆疊中；以及在該些內連線層上進行一第三退火製程，且該第三退火製程後的該層間介電層的氮濃度小於或等於約1E18原子/cm3。
  8. 如請求項7之半導體結構的形成方法，其中該第一退火製程與該第二退火製程為壓力大於10大氣壓的濕式退火製程，且其中該第三退火製程為壓力大於10大氣壓的乾式退火製程。
  9. 一種製程裝置，包括：一主體，包括：一外側殼體，具有一腔室門，且該腔室門設置由一高壓鎖密封；以及一內側殼體，位於該外側殼體中；多個加壓氣體源，且每一該些加壓氣體源經由管線連接至該主體；一水源，經由管線連接至該主體；一裝載腔室，與該主體相鄰；一排出管線，延伸於該內側殼體與一排出區域之間，其中該排出管線包括多個清潔器，且該些清潔器設置以降低該排出管線中的製程氣體等級；以及一偵測器，耦接至該排出管線，其中該偵測器設置以偵測該排出管線中的氫氣與氧氣的等級。
  10. 如請求項9之製程裝置，其中該些清潔器包括一或多個燃燒器。
TW108122255A 2018-06-29 2019-06-26 半導體結構的形成方法與製程裝置 TWI795575B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862692168P 2018-06-29 2018-06-29
US62/692,168 2018-06-29
US16/417,007 US11037781B2 (en) 2018-06-29 2019-05-20 Device and method for high pressure anneal
US16/417,007 2019-05-20

Publications (2)

Publication Number Publication Date
TW202002086A TW202002086A (zh) 2020-01-01
TWI795575B true TWI795575B (zh) 2023-03-11

Family

ID=69055401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122255A TWI795575B (zh) 2018-06-29 2019-06-26 半導體結構的形成方法與製程裝置

Country Status (2)

Country Link
US (4) US11037781B2 (zh)
TW (1) TWI795575B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692974B2 (en) * 2015-09-18 2020-06-23 Intel Corporation Deuterium-based passivation of non-planar transistor interfaces
US11757020B2 (en) 2020-01-31 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN114429934A (zh) * 2020-10-29 2022-05-03 中国科学院微电子研究所 一种sod膜的处理方法
US12300540B2 (en) * 2021-02-26 2025-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature of semiconductor device and method of forming same
US12363933B2 (en) * 2021-07-09 2025-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric structures in semiconductor devices
US12444602B2 (en) * 2021-11-12 2025-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same
US12341055B2 (en) * 2021-12-29 2025-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and semiconductor devices
CN118525352A (zh) * 2022-01-24 2024-08-20 Hpsp有限公司 半导体工艺的绝缘膜制造方法
WO2024019440A1 (ko) * 2022-07-22 2024-01-25 주식회사 에이치피에스피 반도체 소자의 제조 방법
TWI830583B (zh) * 2023-01-18 2024-01-21 奈盾科技股份有限公司 半導體高壓退火裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140329027A1 (en) * 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
US20170053912A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
US20180122630A1 (en) * 2016-11-01 2018-05-03 Applied Materials, Inc. High-pressure annealing and reducing wet etch rates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573197B2 (en) 2001-04-12 2003-06-03 International Business Machines Corporation Thermally stable poly-Si/high dielectric constant material interfaces
JP2004006288A (ja) 2002-04-10 2004-01-08 Tdk Corp 薄膜ｅｌ素子および複合基板
US20060094194A1 (en) 2004-11-04 2006-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90NM CMOS technology
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
TW200908208A (en) 2007-08-08 2009-02-16 Promos Technologies Inc Method of fabricating silicon on insulator and silicon on insulator structure
CN104428877B (zh) * 2012-07-27 2016-12-07 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法
CN104217949A (zh) 2013-05-31 2014-12-17 中国科学院微电子研究所 半导体器件及其制造方法
US10692974B2 (en) * 2015-09-18 2020-06-23 Intel Corporation Deuterium-based passivation of non-planar transistor interfaces
WO2018063288A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Methods & apparatus for high pressure cure of flowable dielectric films
US10211092B1 (en) * 2018-01-28 2019-02-19 International Business Machines Corporation Transistor with robust air spacer
US11114333B2 (en) * 2018-02-22 2021-09-07 Micromaterials, LLC Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
US10714331B2 (en) * 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140329027A1 (en) * 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
US20170053912A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
US20180122630A1 (en) * 2016-11-01 2018-05-03 Applied Materials, Inc. High-pressure annealing and reducing wet etch rates

Also Published As

Publication number Publication date
US11037781B2 (en) 2021-06-15
US11854800B2 (en) 2023-12-26
US20230386832A1 (en) 2023-11-30
TW202002086A (zh) 2020-01-01
US12183573B2 (en) 2024-12-31
US20210280414A1 (en) 2021-09-09
US20250079162A1 (en) 2025-03-06
US20200006063A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
TWI795575B (zh) 半導體結構的形成方法與製程裝置
US11217485B2 (en) Semiconductor device and method of manufacture
US11855154B2 (en) Vertical interconnect features and methods of forming
US12057392B2 (en) Conductive features having varying resistance
US11004730B2 (en) Methods of forming conductive features using a vacuum environment
US20240170397A1 (en) Interconnect level with high resistance layer and method of forming the same
US20240379425A1 (en) Conductive feature of semiconductor device and method of forming same
US10204860B2 (en) Semiconductor device with graphene encapsulated metal and method therefor
US12224204B2 (en) Semiconductor device and method
CN110660672B (zh) 半导体结构的形成方法
US20240387255A1 (en) Device and method of forming the same
KR20220015307A (ko) 반도체 디바이스 및 제조 방법
US20230387273A1 (en) System and methods of manufacturing semiconductor devices
TWI790044B (zh) 形成半導體元件結構的方法
US20260033300A1 (en) Semiconductor devices and methods of manufacture
TW202414684A (zh) 半導體裝置結構的形成方法