[go: up one dir, main page]

TWI795475B - 週期行程執行系統以及系統晶片裝置 - Google Patents

週期行程執行系統以及系統晶片裝置 Download PDF

Info

Publication number
TWI795475B
TWI795475B TW107141976A TW107141976A TWI795475B TW I795475 B TWI795475 B TW I795475B TW 107141976 A TW107141976 A TW 107141976A TW 107141976 A TW107141976 A TW 107141976A TW I795475 B TWI795475 B TW I795475B
Authority
TW
Taiwan
Prior art keywords
time
start time
system processor
periodic
signal
Prior art date
Application number
TW107141976A
Other languages
English (en)
Other versions
TW201928594A (zh
Inventor
趙東植
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201928594A publication Critical patent/TW201928594A/zh
Application granted granted Critical
Publication of TWI795475B publication Critical patent/TWI795475B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Electric Clocks (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種週期行程執行系統包含：系統處理器，對其分配第 一週期即時行程，自第一開始時間的第一時間間隔中的每一者而開始執行第一週期即時行程；喚醒邏輯，向系統處理器提供能夠執行第一週期即時行程的第一狀態；以及計數器，自比第一開始時間更早的第二開始時間為第一時間間隔中的每一者將第一滴答信號供應至喚醒邏輯，且自第一開始時間與第二開始時間之間的第三開始時間為第一時間間隔中的每一者將第二滴答信號供應至系統處理器。

Description

週期行程執行系統以及系統晶片裝置
此申請案主張2017年12月13日在韓國智慧財產局申請的韓國專利申請案第10-2017-0170935號的權益，所述申請案的揭露內容以全文引用的方式併入本文中。
本揭露的各種實例實施例是關於一種週期行程執行系統、方法、非暫時性電腦可讀媒體及/或一種包含所述週期行程執行系統、方法、非暫時性電腦可讀媒體的系統晶片。
在多數情況下，諸如應用處理器(application processor；AP)的系統處理器在低電源消耗模式期間部分關閉電源或停止時脈信號，以便減少系統處理器及/或包含系統處理器的電子裝置的電源消耗。因此，存在有必要再次供應電源及/或時脈信號以便應用處理器執行行程的情況。
由於執行需要以精確固定時脈週期間隔執行的週期即時行程的即時處理器可存在於諸如應用處理器的系統處理器外部，因此即時處理器始終開啟。因此，不需要將另一滴答(例如，時脈)信號提供至即時處理器。
然而，最近，已將即時處理器內置於應用處理器中及/或與應用處理器整合。諸如應用處理器的系統處理器可在低電源消耗模式不供應時脈信號及/或電源。因此，為了執行需要以固定週期準確執行諸如應用處理器的系統處理器的行程，可能需要用於執行行程的準備程序(例如，接收電源及/或時脈信號的程序)。在此情況下，由於未明確規定準備程序需要的時間，因此存在諸如應用處理器的系統處理器難以執行需要基於固定時脈週期準確執行的行程的問題。因此，對利用滴答信號以使得可準確安排包含於系統處理器中的週期即時行程的需要不斷增加。
至少一個實例實施例的態樣提供一種用於執行期望的行程的週期行程執行系統，所述行程適用於及/或需要所述行程以固定週期(例如，固定時脈週期之間隔)準確執行。
至少一個實例實施例的另一態樣允許藉由利用多個滴答信號準確安排週期即時行程。
各種實例實施例不限於上文所提及的彼等實例實施例，且所屬領域中具通常知識者可自以下描述清楚地理解未提及的其他態樣。
根據至少一個實例實施例的態樣，提供一種週期行程執行系統，其包含：系統處理器，經設置以在第一開始時間開始的多個第一時間間隔週期性地執行第一週期即時行程；喚醒邏輯，經設置以傳輸使得系統處理器進入能夠執行第一週期即時行程的第一狀態的至少一個信號；以及計數器，經設置以在第二開始時 間的多個第一時間間隔中的每一者將第一滴答信號供應至喚醒邏輯，第二開始時間比第一開始時間更早，且經設置以在第三開始時間的多個第一時間間隔中的每一者將第二滴答信號供應至系統處理器，第三開始時間介於第一開始時間與第二開始時間之間。
根據至少一個實例實施例的另一態樣，提供一種週期行程執行系統，其包含：系統處理器，經設置以在第一開始時間開始的多個第一時間間隔週期性地執行第一週期即時行程；計數器，經設置以在第二開始時間開始的多個第一時間間隔中的每一者產生第一滴答信號，第二開始時間比第一開始時間更早；電源管理單元，經設置以將電源供應至系統處理器；時脈管理單元，經設置以將時脈信號供應至系統處理器；喚醒邏輯，經設置以控制電源管理單元及時脈管理單元，以基於第一滴答信號將電源及時脈信號供應至系統處理器，計數器進一步經設置以在第三開始時間開始的多個第一時間間隔中的每一者產生第二滴答信號，第三開始時間介於第一開始時間與第二開始時間之間，系統處理器進一步經設置以基於第二滴答信號開始執行第一週期即時行程。
根據至少一個實例實施例的再一態樣，提供一種系統晶片裝置，其包含：介面，經設置以自主機接收待週期性地執行的任務的請求；週期行程執行系統，經設置以執行與所請求的任務相關的第一週期即時行程，第一週期即時行程為在多個第一時間間隔的每個第一時間間隔開始時開始執行的行程，多個第一時間間隔自第一開始時間計算，週期行程執行系統包含：系統處理器，經設置以執行第一週期即時行程；計數器，經設置以在第二開始時間的多個第一時間間隔中的每一者產生第一滴答信號，第二開 始時間比第一開始時間更早，且自第三開始時間的多個第一時間間隔中的每一者產生第二滴答信號，第三開始時間介於第一開始時間與第二開始時間之間；以及喚醒邏輯，經設置以自計數器接收第一滴答信號，以傳輸使得系統處理器進入能夠執行第一週期即時行程的第一狀態的至少一個信號，且系統處理器經設置以當第一週期即時行程分配至系統處理器時設定計數器中的第二開始時間、第三開始時間以及第一時間間隔，且基於第二滴答信號開始執行第一週期即時行程。
1:系統晶片
10:介面
20:週期行程執行系統
21:計數器
22:系統處理器
23:喚醒邏輯
24:電源管理單元
25:時脈管理單元
30、31、32、33:週期行程
41:第一滴答信號
42:第二滴答信號
51:振盪器
Clk:時脈
CLK_I:第一時脈
CLK_O:第二時脈
EN:啟用信號
PW:電源
S210、S220、S230、S240、S250、S260:步驟
t0:第一開始時間
t1:第二時間
t2:第三時間
ta:第二開始時間
tb:第三開始時間
td:所需時間及/或預設時間
tp:第一時間
各種實例實施例的以上態樣及其他態樣以及特徵藉由參考隨附圖式詳細地描述其一些實例實施例將變得更顯而易見，其中：圖1為根據至少一個實例實施例的用於解釋包含週期行程執行系統的系統晶片的實例的方塊圖。
圖2為根據一些實例實施例的示出用於執行週期行程執行系統中的週期行程的方法的實例的流程圖。
圖3為根據一些實例實施例的示出藉由週期行程執行系統執行的週期行程的實例的圖式。
圖4為根據一些實例實施例的用於解釋用於在週期行程執行系統中產生滴答信號的開始時間的方法的實例的圖式。
圖5為根據一些實例實施例的用於解釋用於執行週期行程執行系統中的週期行程的方法的實例的圖式。
圖6為根據一些實例實施例的用於解釋執行週期行程執行系 統中的週期行程的方法的實例的圖式。
圖7為根據一些實例實施例的用於解釋執行週期行程執行系統中的週期行程的方法的實例的圖式。
圖8為根據一些實例實施例的用於解釋在週期行程執行系統中產生滴答信號的方法的實例的時序圖。
圖9為根據一些實例實施例的用於解釋用於經由週期行程執行系統中的時脈管理單元將時脈供應至系統處理器的方法的實例的圖式。
圖1為根據至少一個實例實施例的用於解釋包含週期行程執行系統的系統晶片的實例的方塊圖。
參考圖1，系統晶片1可包含介面10及/或週期行程執行系統20等。然而，實例實施例不限於此，且系統晶片1可具有多於或少於上列組件的組件。
系統晶片1可為包含於諸如行動計算裝置的計算及/或處理裝置中的系統晶片(system-on-a-chip；SoC)，但不限於此。舉例而言，SoC可包含於以下中：個人電腦、伺服器、膝上型電腦、行動電話、智慧型手機、企業數位助理(EDA；enterprise digital assistant)、數位靜態相機、數位視訊攝像機、攜帶型多媒體播放器(portable multimedia player；PMP)、個人導航裝置或攜帶型導航裝置(personal navigation device/portable navigation device；PND)、行動網際網路裝置(mobile internet device；MID)、可穿戴式電腦、物聯網(internet of Thing；IOT)裝置、萬物聯網(Internet of Everything；IOE)裝置、電子書、虛擬實境裝置、增強實境裝置、遊戲控制台等。
介面10可將資料、指令、任務請求以及其類似者傳輸至主機及/或自主機接收。舉例而言，介面10可自主機接收任務請求。
介面10可經由有線介面及/或匯流排連接至主機，所述有線介面及/或匯流排諸如PATA匯流排(並列式先進技術附加匯流排)、SATA匯流排(串列式先進技術附加匯流排匯流排)、SCSI介面、USB介面、PCIe介面以及其類似者。然而，實例實施例不限於此，且SoC 1同樣可經由無線介面與主機通訊。
當介面10自主機請求用於週期性地執行的任務時，週期行程執行系統20可執行週期即時行程。
此處，週期即時行程為僅在以固定週期(例如，時脈週期、時脈間隔等)準確執行之後的所需時段及/或預設時段執行的行程，且不應比給定時間更早或更晚開始。週期即時行程在下文稱為週期行程。
週期行程執行系統20可包含計數器21、系統處理器22、喚醒邏輯23、電源管理單元24以及/或時脈管理單元25等。然而，實例實施例不限於上文所描述的組件，且週期行程執行系統20可具有比上列組件更多或更少的組件。
計數器21可用於基於輸入信號進行計數，包含基於時脈輸入信號計算時間。舉例而言，計數器21可自振盪器接收時脈(例如，時脈信號)，且可對所接收時脈切換的次數(例如，自0轉變為1或自1轉變為0等)進行計數、對所接收時脈的上升邊緣的次數進行計數以及/或對所接收時脈的下降邊緣的次數進行計數， 以對時間進行計數等。
計數器21可以所需時間間隔及/或預設時間間隔產生滴答信號且輸出滴答信號。舉例而言，計數器21可以自第一開始時間的第一時間間隔產生第一滴答信號。
計數器21亦可產生具有不同開始時間的多個滴答信號且在不同時間(例如，單獨時間)輸出多個滴答信號。舉例而言，計數器21可以自第一開始時間的第一時間間隔產生第一滴答信號，且可以自第二開始時間的第二時間間隔產生第二滴答信號等。
計數器21可將具有不同開始時間的多個滴答信號分別供應至喚醒邏輯23及/或系統處理器22。舉例而言，計數器21可將在自第一開始時間的第一時間間隔產生的第一滴答信號供應至喚醒邏輯23，及/或可將在自第二開始時間的第二時間間隔產生的第二滴答信號供應至系統處理器22等，但實例實施例不限於此。
喚醒邏輯23可根據自計數器21接收第一滴答信號而形成系統處理器22可執行週期行程的狀態，但實例實施例不限於此。
系統處理器22可根據自計數器21接收第二滴答信號而執行週期行程，但實例實施例不限於此。
為了系統處理器22執行週期行程，需要將電源及/或時脈供應至系統處理器22。
根據至少一個實例實施例，為了系統處理器22執行週期行程，在系統處理器22接收第二滴答信號之前，喚醒邏輯23首先接收第一滴答信號。原因為喚醒邏輯23需要接收第一滴答信號以便使得系統處理器22變為能夠執行週期行程的狀態(例如，將系統處理器22自無電源及/或低電源模式喚醒等)。
在系統處理器22變為能夠執行週期行程的狀態之後，將第二滴答信號供應至系統處理器22。因此，當將週期行程分配給系統處理器22時，系統處理器22可基於計數器21設定第一滴答信號的第一開始時間、第二滴答信號的第二開始時間以及與第一滴答信號及第二滴答信號的產生週期相關的時間。
系統處理器22可控制週期行程執行系統的總體操作。又，系統處理器22可執行在週期行程執行系統中執行的各種行程的執行及/或儲存與由系統執行的各種行程相關的資料。系統處理器22可驅動操作系統(operating system；OS)、應用程式、資料庫管理器等，以用於驅動週期行程執行系統，但實例實施例不限於此。
系統處理器22可為中央處理單元(Central Processing Unit；CPU)、協同處理器、算術處理單元(Arithmetic Processing Unit；APU)、圖形處理單元(Graphic Processing Unit；GPU)、數位信號處理器(Digital Signal Processor；DSP)、應用處理器(Application Processor；AP)、通訊處理器(Communication Processor；CP)以及其類似者，但實例實施例不限於此。
喚醒邏輯23可提供系統處理器22可執行行程的狀態。此處，系統處理器22可執行行程的狀態可為將時脈及/或電源供應至系統處理器22的狀態，但實例實施例不限於此。
電源管理單元24可管理供應至系統處理器22的電源。舉例而言，電源管理單元24可根據喚醒邏輯23的控制將電源供應至系統處理器22，但不限於此。
時脈管理單元25可管理供應至系統處理器22的時脈(例 如，時脈信號)。舉例而言，時脈管理單元25根據喚醒邏輯23(例如，自其接收到的控制信號)的控制通過鎖相迴路(phase locked loop；PLL)電路、延時鎖定迴路(delay locked loop；DLL)電路以及其類似者產生時脈，且可將時脈供應至系統處理器22。後續將參考圖9更詳細地描述將時脈供應至系統處理器22的方法。
圖2為根據一些實例實施例的示出用於執行週期行程執行系統中的週期行程的方法的實例的流程圖。圖3為根據一些實例實施例的示出藉由週期行程執行系統執行的週期行程的實例的圖式。圖4為根據一些實例實施例的用於解釋用於在週期行程執行系統中產生滴答信號的開始時間的方法的實例的圖式。圖5至圖7為根據一些實例實施例的用於解釋用於執行週期行程執行系統中的週期行程的方法的實例的圖式。
參考圖2，可將週期行程分配給系統處理器(例如，圖1的系統處理器22)(S210)。
參考圖3，週期行程可為在自第一開始時間t0的第一時間tp的每個間隔準確執行且在已過去所需時間及/或預設時間td時已完成的行程。此處，所需時間及/或預設時間td可比第一時間tp短。
舉例而言，首先執行的週期行程31在第一開始時間t0開始，且可在已過去所需時間及/或預設td時完成。
第二執行的週期行程32可在第一時間tp已自第一開始時間t0過去之後的時間(t0+tp)開始，且可在已過去所需時間及/或預設時間td時完成。
第三執行的週期行程33可在第一時間tp已自時間(t0+tp)過去之後的時間(t0+2tp)開始，且可在已過去所需時間及/ 或預設時間td時完成。
圖3繪示直至第三執行的週期行程33的行程。然而，即使在第三執行週期行程33之後，行程的執行可以第一時間tp的間隔連續地開始。
再次參考圖2，系統處理器22可在分配週期行程時基於計數器(例如，圖1的計數器21)設定第一滴答信號及第二滴答信號中的每一者的開始時間(S220)。此處，第一滴答信號的開始時間可比首先開始週期行程的第一開始時間更快(例如，更早)，且第二滴答信號的開始時間可存在於第一滴答信號的開始時間與第一開始時間之間，然而，實例實施例不限於此，且第一滴答信號的時脈週期(及/或開始時間)可比第二滴答信號的時脈週期更大、相等或更小等。另外，更大數目或更小數目滴答信號可根據其他實例實施例產生。
舉例而言，參考圖4，系統處理器22可在分配週期行程時基於計數器21設定第一滴答信號的第二開始時間ta及第二滴答信號的第三開始時間tb。此處，第一滴答信號可為供應至喚醒邏輯(例如，圖1的喚醒邏輯23)的信號，且第二滴答信號可為供應至系統處理器22的信號，但實例實施例不限於此。
另外，系統處理器22可在計數器21上設定產生第一滴答信號的時間間隔及產生第二滴答信號的時間間隔。產生第一滴答信號的時間間隔及產生第二滴答信號的時間間隔可與開始執行週期行程的時間間隔相同，但不限於此。
第二滴答信號的第三開始時間tb可比藉由第二時間t1首先執行的週期行程31的第一開始時間t0更快(例如，更早)。此 處，第二時間t1可對應於在向系統處理器22供應第二滴答信號之後直至執行週期行程為止所需、適用以及/或需要的時間。然而，第二時間t1不限於此，且第二時間t1可比在向系統處理器22供應第二滴答信號之後直至執行週期行程為止所需、適用及/或需要的時間更長。
在根據接收第二滴答信號執行週期行程同時將時脈及電源供應至系統處理器22的情況下，在無變化的情況下，第二時間t2可為決定性的。因此，為了能夠以正確週期開始週期行程，以時脈及電源供應的狀態需要在供應第二滴答信號之前提供至系統處理器。亦即，期望在將第二滴答信號供應至系統處理器之前將第一滴答信號供應至喚醒邏輯。因此，將在下文更詳細地描述第一滴答信號。
第一滴答信號的第二開始時間ta可比第二滴答信號的第三開始時間tb快(例如，早)第三時間t2。此處，第三時間t2可對應於在向喚醒邏輯23供應第一滴答信號之後直至將能夠執行週期行程的狀態提供至系統處理器22為止所需、適用及/或需要的時間。然而，第三時間t2不限於此，且第三時間t2可比在向喚醒邏輯23供應第一滴答信號之後直至將能夠執行週期行程的狀態提供至系統處理器22為止所需、適用及/或需要的時間更長。
第二時間t1的長度可與第三時間t2的長度不同。然而，實例實施例不限於此，且第二時間t1的長度可對應於第三時間t2的長度等。
再次參考圖2，在第一滴答信號及第二滴答信號中的每一者的開始時間在步驟(S220)中設定時，計數器可以所需時間間 隔及/或預設時間間隔產生第一滴答信號及第二滴答信號。在另一方面，喚醒邏輯23可識別是否已出現第一滴答信號(S230)。
舉例而言，參考圖5，在將週期行程30分配至系統處理器22時，系統處理器22可基於計數器21設定與第一滴答信號41相關的第一開始時間及與第一滴答信號41的產生週期相關的時間。在此情況下，計數器21可在自第一開始時間的每個所需時間間隔及/或預設時間間隔產生第一滴答信號41。
喚醒邏輯23可週期性地接收由計數器21產生的第一滴答信號41。當自計數器21接收第一滴答信號41時，喚醒邏輯23可識別產生第一滴答信號。
再次參考圖2，當識別尚未產生第一滴答信號(S230中的N)時，喚醒邏輯(圖1的23)可檢查(例如，連續地檢查、週期性地檢查、在所需時間檢查等)是否已產生第一滴答信號。
在另一方面，當識別已產生第一滴答信號(S230中的Y)時，喚醒邏輯23可將能夠執行週期行程的第一狀態提供至系統處理器22(S240)。
參考圖6，根據接收第一滴答信號，喚醒邏輯23可控制電源管理單元24及/或時脈管理單元25以使得將電源(PW)及/或時脈(Clk)(例如，信號)提供至系統處理器22。將電源(PW)及/或時脈(Clk)提供至系統處理器22的狀態可為系統處理器22可執行週期行程的第一狀態，諸如正常狀態等。
作為一實例，喚醒邏輯23可在不向系統處理器22供應電源(PW)或時脈(Clk)的狀態下接收第一滴答信號。在此情況下，喚醒邏輯23可控制電源管理單元24及時脈管理單元25， 以使得將電源(PW)及時脈(Clk)供應至系統處理器22。
作為另一實例，喚醒邏輯23可在向系統處理器22供應電源(PW)但不供應時脈(Clk)的狀態下接收第一滴答信號。在此情況下，喚醒邏輯23可控制電源管理單元24及時脈管理單元25，以使得將電源(PW)及時脈(Clk)供應至系統處理器22。然而，因為將電源(PW)供應至系統處理器22，所以喚醒邏輯23可控制電源管理單元24以使得可保持電源(PW)供應，且喚醒邏輯23可控制時脈管理單元25以使得將時脈(Clk)另外供應至系統處理器22。
作為另一實例，當喚醒邏輯23在向系統處理器22供應電源(PW)及時脈(Clk)的狀態下接收第一滴答信號時，喚醒邏輯23可控制電源管理單元24及時脈管理單元25，以使得保持供應至系統處理器的電源(PW)及時脈(Clk)。
作為另一實例，當喚醒邏輯23在向系統處理器22供應時脈(Clk)但不供應電源(PW)的狀態下接收第一滴答信號時，喚醒邏輯23可控制電源管理單元24及時脈管理單元25，以使得將電源(PW)供應至系統處理器且保持時脈(Clk)。
再次參考圖4，第三時間t2可對應於自不將電源及/或時脈供應至系統處理器22的狀態變為將電源及時脈供應至系統處理器22的狀態所需、適用及/或需要的時間。
然而，實例實施例不限於此。舉例而言，第三時間t2可長於自不將電源及/或時脈供應至系統處理器22的狀態變為將電源及時脈供應至系統處理器22的狀態所需、適用及/或需要的時間等。
再次參考圖2，系統處理器22可識別是否已出現第二滴答信號(S250)。當識別尚未產生第二滴答信號(S250中的N)時，系統處理器22可檢查(例如，連續地檢查、週期性地檢查、在所需時間檢查等)是否已產生第二滴答信號。
在另一方面，當識別已出現第二滴答信號(S250中的Y)時，系統處理器22可執行週期行程(S260)。系統處理器22可在可執行週期行程的狀態下接收第二滴答信號。
舉例而言，參考圖7，當接收第二滴答信號42時，系統處理器22可識別已產生第二滴答信號42。
因為系統處理器22已在可執行週期行程30的狀態下接收第二滴答信號，所以週期行程可直接地發生而無需經歷另一準備程序(例如，接收電源及時脈供應的程序等)。
系統處理器22一接收到第二滴答信號42，其就最理想地執行週期行程30。然而，實際上系統處理器22不可能在收到第二滴答信號42時即刻執行週期行程30。換言之，在系統處理器22能夠在接收到諸如第二滴答信號42的時脈信號之後執行行程之前可存在延遲。因此，系統處理器22可在接收到第二滴答信號42之後已過去所需及/或某些時段(例如，延遲段等)時開始執行週期行程30。此處，所需及/或某些時段可為決定性的。因此，當分配週期行程時，系統處理器22可計算第二滴答信號的第三開始時間，且基於所需及/或某些時段在計數器21上設定第三開始時間。另外，計數器21可在自第三開始時間的所需時間間隔及/或預設時間間隔產生第二滴答信號。
在另一方面，再次參考圖2，因為週期行程為以所需時間 間隔及/或預設時間間隔執行(例如，連續地執行、週期性地執行、執行一次等)的行程，所以週期行程的執行系統可重複執行步驟(S230至S260)。
圖8為根據一些實例實施例的示出在週期行程執行系統中產生滴答信號的方法的實例的時序圖。
參考圖8，執行在自第一開始時間t0的第一時間tp的每個間隔開始的週期行程(例如，多個行程31、行程32、行程33等)可分配給系統處理器。在此情況下，系統處理器可基於計數器設定第一滴答信號41的第二開始時間ta、第二滴答信號42的第三開始時間tb等以及與由第一滴答信號41及第二滴答信號42中的每一者產生的週期相關的時間。此處，與由第一滴答信號41及/或第二滴答信號42中的每一者產生的週期相關的時間可對應於第一時間tp，但實例實施例不限於此。
系統處理器可在自計數器上設定在首先執行的週期行程31的第一開始時間t0的第二時間t1之前的第三開始時間tb。此處，第二時間t1可對應於在向系統處理器供應第二滴答信號42之後直至開始執行週期行程為止所需、適用及/或需要的時間。然而，實例實施例不限於此，且例如，第二時間可長於在向系統處理器供應第二滴答信號42之後直至執行週期行程為止所需、適用及/或需要的時間等。
計數器可以自第三開始時間tb以第一時間tp的間隔產生第二滴答信號42，但不限於此。舉例而言，計數器可在第三開始時間tb、在自第三開始時間tb已過去第一時間tp的流逝之後的時間(tb+tp)以及在自第三開始時間tb已過去第一時間tp兩次之後 的時間(tb+2tp)等中的每一者產生第二滴答信號42。
系統處理器可基於計數器在與自第三開始時間tb的第二時間t1不同的第三時間t2之前設定第二開始時間ta等。此處，第三時間t2可對應於將電源及時脈供應至系統處理器所需、適用及/或需要的時間。然而，實例實施例不限於此，且第二時間可例如長於將電源及/或時脈提供至系統處理器所需、適用及/或需要的時間等。
計數器可以自第二開始時間ta的第一時間tp之間隔產生第一滴答信號41等。舉例而言，計數器可在第二開始時間ta、在自第二開始時間ta已過去第一時間tp之後的時間(ta+tp)以及在自第二開始時間ta已過去第一時間tp兩次之後的時間(ta+2tp)中的每一者產生第一滴答信號41。
計數器可在產生第一滴答信號41時將第一滴答信號41供應至喚醒邏輯。喚醒邏輯可根據接收第一滴答信號41向系統處理器提供可執行週期行程的第一狀態。
作為一實例，包含於喚醒邏輯中的時脈管理單元及/或電源管理單元可根據在第二開始時間ta接收第一滴答信號41作出將時脈及/或電源供應至系統處理器的第一狀態。在此情況下，時脈及/或電源可在第三開始時間tb供應至系統處理器。
作為另一實例，包含於喚醒邏輯中的時脈管理單元及電源管理單元可在自第二開始時間ta已過去第一時間tp之後的時間(ta+tp)接收第一滴答信號41。在時間(ta+tp)處，僅將電源供應至系統處理器，而不供應時脈。因此，電源管理單元可繼續將電源供應至系統處理器，且時脈管理單元可另外將時脈供應至系 統處理器。在此情況下，時脈可在自第三開始時間tb已過去第一時間tp之後的時間(tb+tp)另外供應至系統處理器。
作為另一實例，包含於喚醒邏輯中的時脈管理單元及電源管理單元可在自第二開始時間ta已過去第一時間tp兩次之後的時間(ta+2tp)接收第一滴答信號41。在時間(ta+2tp)處，將電源及時脈供應至系統處理器。因此，電源管理單元及時脈管理單元可將電源及時脈連續地供應至系統處理器。
因此，喚醒邏輯例如在第二開始時間ta、在自第二開始時間ta已過去第一時間tp之後的時間(ta+tp)以及在自第二開始時間ta已過去第一時間tp兩次之後的時間(ta+2tp)中的每一者開始將時脈及/或電源提供至系統處理器，且可作出系統處理器可執行週期行程的第一狀態。
在另一方面，若系統處理器處於可執行週期行程的第一狀態，則系統處理器可自計數器接收第二滴答信號42。系統處理器可在第二時間t1流逝時根據接收第二滴答信號42開始執行週期行程(例如，行程31、行程32、行程33等)。
舉例而言，系統處理器可在第三開始時間tb、在自第三開始時間tb已過去第一時間tp之後的時間(tb+tp)以及在自第三開始時間tb已過去第一時間tp兩次之後的時間(tb+2tp)中的每一者接收第二滴答信號42。因此，週期行程的執行可在第一開始時間t0、在自第一開始時間t0已過去第一時間tp之後的時間(t0+tp)以及在自第一時間t0已過去第一時間tp兩次之後的時間(t0+2tp)中的每一者開始。
若僅使用第二滴答信號42而無第一滴答信號41執行週 期行程，則在此期間實際上執行行程的時間可發生變化。
作為一實例，若系統處理器在不將電源及時脈供應至系統處理器的狀態下接收第二滴答信號42，則向系統處理器供應電源及時脈，且其後，系統處理器可執行週期行程。亦即，需要另外經過接收電源及時脈所需、適用及/或需要的時間，以使得可開始執行週期行程。
作為另一實例，當系統處理器在僅將電源供應至系統處理器而不供應時脈的狀態下接收第二滴答信號42時，系統處理器供應有時脈且隨後可執行週期行程。亦即，需要另外經過接收時脈所需、適用及/或需要的時間，以使得可開始執行週期行程。
亦即，在僅使用第二滴答信號42而不使用第一滴答信號41的情況下，系統處理器存在難以在精確確定時間開始執行週期行程的問題。
然而，根據上文所描述的一些實例實施例，因為週期行程執行系統在接收第二滴答信號之前將電源及/或時脈供應至系統處理器，所以存在能夠在準確時序執行週期行程的效果。
圖9為根據一些實例實施例的示出用於將時脈經由週期行程執行系統中的時脈管理單元供應至系統處理器的方法的實例的圖式。
參考圖9，喚醒邏輯23可根據接收第一滴答信號將啟用信號EN傳輸至時脈管理單元25。
可經由振盪器51向時脈管理單元25供應第一時脈(CLK_I)。
根據接收啟用信號EN，時脈管理單元25可使用第一時 脈(CLK_I)產生待供應至至少一個系統處理器的第二時脈(CLK_O)。
舉例而言，時脈管理單元25包含鎖相迴路(PLL)電路、延遲鎖定迴路(DLL)電路以及其類似者，且可根據接收啟用信號EN產生第二時脈(CLK_O)並將第二時脈(CLK_O)供應至系統處理器。
綜上所述，所屬領域中具通常知識者將瞭解，在實質上不背離本揭露的原理的情況下，可對實例實施例進行許多變化及修改。因此，所揭露實例實施例僅用於通用及描述含義而非出於限制的目的。
1:系統晶片
10:介面
20:週期行程執行系統
21:計數器
22:系統處理器
23:喚醒邏輯
24:電源管理單元
25:時脈管理單元

Claims (20)

  1. 一種週期行程執行系統，包括：系統處理器，經設置以在第一開始時間開始的多個第一時間間隔週期性地執行第一週期即時行程；喚醒邏輯電路，經設置以傳輸至少一信號，所述至少一信號使得所述系統處理器進入能夠執行所述第一週期即時行程的第一狀態；以及計數器，經設置以在第二開始時間開始週期性地對於所述多個第一時間間隔中的每一者將第一滴答信號供應至所述喚醒邏輯電路，所述第二開始時間比所述第一開始時間更早，且在第三開始時間開始週期性地對於所述多個第一時間間隔中的每一者將第二滴答信號供應至所述系統處理器，所述第三開始時間介於所述第一開始時間與所述第二開始時間之間，所述系統處理器更經設置以基於所述第二滴答信號及時脈信號開始執行所述第一週期即時行程，所述時脈信號回應於所述第一滴答信號而產生。
  2. 如申請專利範圍第1項所述的週期行程執行系統，更包括：電源管理電路，經設置以將電源供應至所述系統處理器；時脈管理電路，經設置以將所述時脈信號供應至所述系統處理器；以及所述喚醒邏輯電路進一步經設置以控制所述電源管理電路及所述時脈管理電路以使得基於所述第一滴答信號將所述電源及所述時脈信號提供至所述系統處理器。
  3. 如申請專利範圍第1項所述的週期行程執行系統，其中所述系統處理器進一步經設置以在將所述第一週期即時行程分配至所述系統處理器時在所述計數器上設定所述第一開始時間、所述第二開始時間以及所述多個第一時間間隔。
  4. 如申請專利範圍第3項所述的週期行程執行系統，其中所述系統處理器進一步經設置以設定所述第三開始時間，所述第三開始時間在第二時間間隔到期之前，所述第二時間間隔自所述第一開始時間往前計算起。
  5. 如申請專利範圍第4項所述的週期行程執行系統，其中所述第二時間間隔對應於在所述第二滴答信號供應至所述系統處理器之後、到執行所述第一週期即時行程之前需要的時間。
  6. 如申請專利範圍第4項所述的週期行程執行系統，其中所述第二時間間隔比在所述第二滴答信號供應至所述系統處理器之後、到執行所述第一週期即時行程之前需要的時間更長。
  7. 如申請專利範圍第4項所述的週期行程執行系統，其中所述系統處理器進一步經設置以設定所述第二開始時間，所述第二開始時間在第三時間間隔到期之前，所述第三時間間隔自所述第三開始時間往前計算起。
  8. 如申請專利範圍第7項所述的週期行程執行系統，其中所述第三時間間隔對應於所述系統處理器進入所述第一狀態需要的時間。
  9. 如申請專利範圍第7項所述的週期行程執行系統，其中所述第三時間間隔比所述系統處理器進入所述第一狀態需要的時間更長。
  10. 一種週期行程執行系統，包括：系統處理器，經設置以在第一開始時間開始的多個第一時間間隔週期性地執行第一週期即時行程；計數器，經設置以在第二開始時間開始週期性地對於所述多個第一時間間隔中的每一者產生第一滴答信號，所述第二開始時間比所述第一開始時間更早；電源管理電路，經設置以將電源供應至所述系統處理器；時脈管理電路，經設置以將時脈信號供應至所述系統處理器；喚醒邏輯電路，經設置以基於所述第一滴答信號分別控制所述電源管理電路及所述時脈管理電路；所述計數器進一步經設置以在第三開始時間開始週期性地對於所述多個第一時間間隔中的每一者產生第二滴答信號，所述第三開始時間介於所述第一開始時間與所述第二開始時間之間；以及所述系統處理器進一步經設置以基於所述第二滴答信號及來自所述時脈管理電路的所述時脈信號開始執行所述第一週期即時行程。
  11. 如申請專利範圍第10項所述的週期行程執行系統，其中所述系統處理器進一步經設置以在將所述第一週期即時行程分配至所述系統處理器時在所述計數器上設定所述第一開始時間、所述第二開始時間以及所述多個第一時間間隔。
  12. 如申請專利範圍第11項所述的週期行程執行系統，其中所述系統處理器進一步經設置以設定所述第三開始時間，所述第三開始時間在第二時間間隔到期之前，所述第二時間間隔自所 述第一開始時間往前計算起。
  13. 如申請專利範圍第12項所述的週期行程執行系統，其中所述第二時間間隔對應於在所述第二滴答信號供應至所述系統處理器之後、到執行所述第一週期即時行程之前需要的時間。
  14. 如申請專利範圍第12項所述的週期行程執行系統，其中所述系統處理器進一步經設置以設定所述第二開始時間，所述第二開始時間在第三時間間隔到期之前，所述第三時間間隔自所述第三開始時間往前計算起。
  15. 如申請專利範圍第14項所述的週期行程執行系統，其中所述第三時間間隔對應於將所述電源及所述時脈信號供應至所述系統處理器需要的時間。
  16. 一種系統晶片裝置，包括：介面，經設置以自主機接收待週期性地執行的任務的請求；以及週期行程執行系統，經設置以執行與所請求的所述任務相關的第一週期即時行程，所述第一週期即時行程為在多個第一時間間隔的每個第一時間間隔開始時開始執行的行程，所述多個第一時間間隔自第一開始時間計算；所述週期行程執行系統包含：系統處理器，經設置以執行所述第一週期即時行程，計數器，經設置以自第二開始時間開始週期性地對於所述多個第一時間間隔中的每一者產生第一滴答信號，所述第二開始時間比所述第一開始時間更早， 且自第三開始時間開始週期性地對於所述多個第一時間間隔中的每一者產生第二滴答信號，所述第三開始時間介於所述第一開始時間與所述第二開始時間之間，以及喚醒邏輯，經設置以自所述計數器接收所述第一滴答信號，且傳輸使得所述系統處理器進入能夠執行所述第一週期即時行程的第一狀態的至少一個信號，且所述系統處理器經設置以：當所述第一週期即時行程分配至所述系統處理器時，設定所述計數器中的所述第二開始時間、所述第三開始時間以及所述多個第一時間間隔，且基於所述第二滴答信號及時脈信號開始執行所述第一週期即時行程，所述時脈信號回應於所述第一滴答信號而產生。
  17. 如申請專利範圍第16項所述的系統晶片裝置，其中所述系統處理器進一步經設置以設定所述第三開始時間，所述第三開始時間在第二時間間隔到期之前，所述第二時間間隔自所述第一開始時間往前計算起。
  18. 如申請專利範圍第17項所述的系統晶片裝置，其中所述第二時間間隔對應於在所述第二滴答信號供應至所述系統處理器之後、到執行所述第一週期即時行程之前需要的時間。
  19. 如申請專利範圍第17項所述的系統晶片裝置，其中所述系統處理器進一步經設置以設定所述第二開始時間，所述第二開始時間在第三時間間隔到期之前，所述第三時間間隔自所述第三開始時間往前計算起。
  20. 如申請專利範圍第19項所述的系統晶片裝置，其中所 述第三時間間隔對應於所述系統處理器進入所述第一狀態需要的時間。
TW107141976A 2017-12-13 2018-11-26 週期行程執行系統以及系統晶片裝置 TWI795475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0170935 2017-12-13
KR1020170170935A KR102453689B1 (ko) 2017-12-13 2017-12-13 주기적 프로세스 처리 시스템 및 시스템 온 칩
??10-2017-0170935 2017-12-13

Publications (2)

Publication Number Publication Date
TW201928594A TW201928594A (zh) 2019-07-16
TWI795475B true TWI795475B (zh) 2023-03-11

Family

ID=66696807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141976A TWI795475B (zh) 2017-12-13 2018-11-26 週期行程執行系統以及系統晶片裝置

Country Status (4)

Country Link
US (1) US11237588B2 (zh)
KR (1) KR102453689B1 (zh)
CN (1) CN109918336B (zh)
TW (1) TWI795475B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102851792B1 (ko) 2021-02-26 2025-08-28 삼성전자주식회사 전력 관리 집적 회로 및 이를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221187A1 (en) * 2003-02-06 2004-11-04 Stmicroelectronics S.A. Microprocessor comprising operating modes with low current consumption
US20050235159A1 (en) * 2004-03-16 2005-10-20 Krishnasamy Anandakumar Wireless transceiver system for computer input devices
US20070005995A1 (en) * 2005-06-30 2007-01-04 Kardach James P Power management system for computing platform
US20130111092A1 (en) * 2011-10-28 2013-05-02 Daniel S. Heller System and method for adjusting power usage to reduce interrupt latency
CN107423135A (zh) * 2017-08-07 2017-12-01 上海兆芯集成电路有限公司 均衡装置以及均衡方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59914852D1 (de) 1998-03-10 2008-10-09 Nxp Bv System zum übertragen von daten
KR20050077950A (ko) 2004-01-30 2005-08-04 삼성전자주식회사 무선 내장 시스템에서 운영체계의 타이머를 보상하기 위한방법
US7463872B2 (en) 2005-02-24 2008-12-09 Research In Motion Limited Methods and apparatus for controlling a gain state of a wireless receiver operating in an idle mode
CN100448310C (zh) * 2005-04-06 2008-12-31 大唐移动通信设备有限公司 移动终端的待机处理方法以及装置
US20060256907A1 (en) * 2005-05-13 2006-11-16 Freescale Semiconductor Inc. Real time clock
EP2101232A1 (en) 2006-10-24 2009-09-16 Triphase NV A reliable system for real-time process control
CN101601264B (zh) * 2007-02-01 2014-08-20 Nxp股份有限公司 控制移动设备中的唤醒时间
KR101459140B1 (ko) * 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
KR101018465B1 (ko) 2009-04-06 2011-03-02 주식회사 포스코아이씨티 안전등급 ｐｌｃ의 타임 틱 동기화 장치
EP2481175A1 (en) 2009-09-21 2012-08-01 Koninklijke Philips Electronics N.V. Asynchronous transmission with double wake up
US8774050B2 (en) 2010-11-09 2014-07-08 Cisco Technology, Inc. Dynamic wake-up time adjustment based on designated paths through a computer network
JP5555200B2 (ja) 2011-04-14 2014-07-23 レノボ・シンガポール・プライベート・リミテッド タッチ・パネルを備える電子機器をウェイク・アップする方法および電子機器
CN103597845A (zh) 2011-06-09 2014-02-19 汤姆逊许可公司 退出低消耗待机模式的方法和相关联的设备
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
US9317105B2 (en) 2013-01-09 2016-04-19 Htc Corporation Method for performing application wake-up management for a portable device by classifying one application wake-up event of a plurality of application wake-up events as a triggering event for the other application wake-up events
TWI482012B (zh) 2013-07-01 2015-04-21 Wistron Corp 電腦及其喚醒方法
US9448617B2 (en) * 2014-03-11 2016-09-20 Futurewei Technologies, Inc. Systems and methods for messaging-based fine granularity system-on-a-chip power gating
US9958933B2 (en) * 2015-06-04 2018-05-01 Apple Inc. Opportunistic waking of an application processor
KR102392113B1 (ko) 2016-01-20 2022-04-29 삼성전자주식회사 전자 장치 및 전자 장치의 음성 명령 처리 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221187A1 (en) * 2003-02-06 2004-11-04 Stmicroelectronics S.A. Microprocessor comprising operating modes with low current consumption
US20050235159A1 (en) * 2004-03-16 2005-10-20 Krishnasamy Anandakumar Wireless transceiver system for computer input devices
US20070005995A1 (en) * 2005-06-30 2007-01-04 Kardach James P Power management system for computing platform
US20130111092A1 (en) * 2011-10-28 2013-05-02 Daniel S. Heller System and method for adjusting power usage to reduce interrupt latency
CN107423135A (zh) * 2017-08-07 2017-12-01 上海兆芯集成电路有限公司 均衡装置以及均衡方法

Also Published As

Publication number Publication date
KR20190070439A (ko) 2019-06-21
CN109918336B (zh) 2024-08-13
US20190179363A1 (en) 2019-06-13
CN109918336A (zh) 2019-06-21
US11237588B2 (en) 2022-02-01
KR102453689B1 (ko) 2022-10-11
TW201928594A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
TWI527051B (zh) 記憶體控制器之調校、電力閘控與動態頻率改變
US9588916B1 (en) Interrupt latency reduction
KR102164099B1 (ko) 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
US8438416B2 (en) Function based dynamic power control
CN108268119B (zh) 操作片上系统的方法、片上系统和电子系统
CN105388989B (zh) 利用硬件电源管理单元调节时钟信号的应用处理器及装置
US9367286B2 (en) Crossing pipelined data between circuitry in different clock domains
KR20180079376A (ko) 타임베이스 동기화
US11683149B2 (en) Precise time management using local time base
CN108139931A (zh) 通过重映射同步来加速任务子图
JP5102789B2 (ja) 半導体装置及びデータプロセッサ
JP7299890B2 (ja) ポインタオフセットを用いた非同期バッファ
TWI795475B (zh) 週期行程執行系統以及系統晶片裝置
CN114174956B (zh) 用于从低功率模式唤醒的抢先唤醒电路
US8786332B1 (en) Reset extender for divided clock domains
US11687115B2 (en) Precise time management for peripheral device using local time base
JPWO2017149641A1 (ja) シミュレーション装置
US20260010967A1 (en) Efficient hybrid-graphics pipeline
CN119045607A (zh) 运算单元、运算单元的控制方法和计算设备
Affes et al. Application and OS unconscious power manager for SoC systems
CN100573487C (zh) 可控制多重数据存取的系统及相关方法
GB2519414A (en) Crossing pipelined data between circuitry in different clock domains
JP2018072896A (ja) バス制御装置とその制御方法