TWI794092B

TWI794092B - 具有雙面電容器的記憶體元件

Info

Publication number: TWI794092B
Application number: TW111117901A
Authority: TW
Inventors: 王文傑
Original assignee: 南亞科技股份有限公司
Priority date: 2021-12-20
Filing date: 2022-05-12
Publication date: 2023-02-21
Also published as: TW202327037A; TW202327036A; CN116322024A; TWI794093B; CN116322025A

Abstract

本揭露提供一種具有一雙面電容器的記憶體元件。該記憶體元件包括一半導體基底；一電容器，從該半導體基底突伸；一第一支撐層，設置在該半導體基底上並圍繞電容器；以及一第二支撐層，設置在該第一支撐層上並圍繞該電容器，其中該第二支撐層包括一第一開口，該第一開口延伸經過該第二支撐層並鄰近該電容器設置。

Description

具有雙面電容器的記憶體元件

本申請案請求2021年12月20日所申請之美國臨時申請案第63/291,547號(優先權日為「2021年12月20日」)的優先權。另，本申請案一併請求2022年3月15日所申請之美國正式申請案第17/694,862及17/695,245號的優先權。上述專利申請案的全部內容藉由引用併入本文並構成本說明書的一部分。

本揭露關於一種記憶體元件。特別是有關於一種具有一電容器的記憶體元件，該電容器具有一改善的寄生電容以及一加強的整體結構。

動態隨機存取記憶體(DRAM)是一種半導體配置，用於將資料的多個位元儲存在一積體電路(IC)內的單獨電容器中。DRAM通常形成為電容器DRAM胞。藉由在一單個半導體晶圓上複製DRAM胞來製造一DRAM記憶體電路。每一DRAM胞可以儲存資料的一位元。DRAM胞由一儲存電容器以及一存取電晶體所組成。一種廣泛使用的電容器被稱為一容器電容器，該容器電容器呈一圓柱形並具有一圓形剖面。該容器電容器可為雙面的，其中一下電極的兩側被一上電極所圍繞，而該上電極連接到在DRAM記憶體電路之一周圍區域中的一參考電壓。

在過去的幾十年中，隨著半導體製造技術的不斷改進，DRAM記憶體電路的尺寸也相應減小。隨著DRAM胞的尺寸減小到數奈米的長度，DRAM胞之一結構的強度是一個需要關心的問題。在製造期間可能會發生塌陷或搖晃。因此，希望開發改善以解決相關製造挑戰。

本揭露之一實施例提供一種記憶體元件。該記憶體元件包括一半導體基底；一電容器，從該半導體底突伸；一第一支撐層，設置在該半導體基底上並圍繞該電容器；以及一第二支撐層，設置在該第一支撐層上並圍繞該電容器；其中該第二支撐層包括一第一開口，該第一開口延伸經過該第二支撐層並鄰近該電容器設置。

在一些實施例中，該第一支撐層與該第二支撐層相互分隔開。

在一些實施例中，該電容器包括一導電層，電性連接到該半導體基底。

在一些實施例中，該導電層包括一第一部分以及一第二部分，該第一部分設置在該半導體基底上並被該第一支撐層所圍繞，該第二部分從該第一部分突伸並耦接到該第一部分，且被該第二支撐層所圍繞。

在一些實施例中，該導電層該電容器的一電極。

在一些實施例中，該導電層包括氮化鈦(TiN)或氮化矽鈦(TiSiN)。

在一些實施例中，該第一支撐層與該第二支撐層包括晶格氮化物(lattice nitride)。

在一些實施例中，該第一支撐層至少部分經由該第一開口暴露。

在一些實施例中，該記憶體元件還包括一第三支撐層，設置在該第二支撐層上並圍繞該電容器。

在一些實施例中，該第三支撐層包括晶格氮化物。

在一些實施例中，該第三支撐層包括一第二開口，延伸經過該第三支撐層。

在一些實施例中，該第二開口設置在該第一開口上。

本揭露之另一實施例提供一種記憶體元件的製備方法。該製備方法包括提供一半導體基底；設置一第一支撐層在該半導體基底上；設置一第一模塑層在該第一支撐層上；設置一第二支撐層在該第一模塑層上；移除該第二支撐層的一部分以形成一第一開口；設置一第二模塑層在該第二支撐層上以及在該第一開口內；形成一溝槽以延伸經過該第一支撐層、該第一模塑層、該第二支撐層以及該第二模塑層；設置一導電層而共形於該溝槽；以及移除該第一模塑層與該第二模塑層。

在一些實施例中，該第一模塑層至少部分經由該第一開口而接觸該第二模塑層。

在一些實施例中，該第一開口延伸在該第一模塑層與該第二模塑層之間。

在一些實施例中，該第一開口在該第一模塑層移除之前所形成。

在一些實施例中，藉由一濕蝕刻製程而移除該第一模塑層與該第二模塑層。

在一些實施例中，該第一開口在該第二模塑層設置之前所形成。

在一些實施例中，該第一模塑層與該第二模塑層包括氧化物。

在一些實施例中，藉由一乾蝕刻製程而移除該第二支撐層的該部分。

在一些實施例中，該第一開口在該導電層設置之前所形成。

在一些實施例中，在該第一模塑層與該第二模塑層移除期間，移除該導電層的一部分。

在一些實施例中，該導電層至少部分設置在該半導體基底上。

在一些實施例中，在該第二模塑層移除之後，立刻執行該第一模塑層的移除。

在一些實施例中，在該第一開口形成之後，該第一模塑層至少部分延伸經過該第二支撐層。

在一些實施例中，在該第一模塑層與該第二模塑層移除之後，該第一支撐層與該第二支撐層圍繞該導電層。

本揭露之再另一實施例提供一種記憶體元件的製備方法。該製備方法包括提供一半導體基底；設置一第一支撐層在該半導體基底上；設置一第一模塑層在該第一支撐層上；設置一第二支撐層在該第一模塑層上；形成一第一開口而經過該第二支撐層以至少部分暴露該第一模塑層；設置一第二模塑層在該第二模塑層上以及在該第一開口內；設置一第三支撐層在該第二模塑層上；形成一溝槽而延伸經過該第一支撐層、該第一模塑層、該第二支撐層、該第二模塑層以及該第三支撐層；設置一導電層而共形於該溝槽；移除該第三支撐層的一部分以形成一第二開口，且至少部分暴露該第二模塑層；以及移除該第一模塑層與該第二模塑層。

在一些實施例中，在該第三支撐部分之該部分移除之前，形成該第一開口。

在一些實施例中，在該第三支撐層移除之後，立刻執行該第一模塑層與該第二模塑層的移除。

在一些實施例中，藉由一乾蝕刻製程而移除該第三支撐層的該部分。

在一些實施例中，在該第三支撐層之該部分移除期間，移除該導電層的一部分。

在一些實施例中，在該第三支撐層設置之前，形成該第一開口。

在一些實施例中，該第一支撐層、該第二支撐層以及該第三支撐層包括一相同材料。

在一些實施例中，在該溝槽形成之前，形成該第一開口。

在一些實施例中，該導電層被該第一支撐層、該第二支撐層以及該第三支撐層所圍繞。

總之，因為在一模塑層設置在一中間支撐層上之前，一開口形成在該中間支撐層中，所以可一次執行該模塑層的一後續蝕刻。因此，在該模塑層的蝕刻期間可防止或最小化一電容器的一導電層之偶發的減少。因此，可以提高該電容器之一整體結構的一強度。改善一記憶體元件的一整體效能以及製造記憶體元件的製程。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

100:第一記憶體元件

101:半導體基底

101a:上表面

101b:下表面

102:第一支撐層

103:第一模塑層

104:第二支撐層

104a:第一開口

105:第二模塑層

106:第三支撐層

106a:第二開口

107:電容器

107a:導電層

107b:第一部分

107c:第二部分

107d:電極

108:溝槽

109:第三開口

200:第二記憶體元件

S300:製備方法

S301:步驟

S302:步驟

S303:步驟

S304:步驟

S305:步驟

S306:步驟

S307:步驟

S308:步驟

S309:步驟

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容。應當理解，依據業界的標準做法，各種特徵並非按比例繪製。事實上，為了討論的清晰，可任意增加或減少各種特徵的尺寸。

圖1是剖視側視示意圖，例示依據本揭露一些實施例的第一記憶體元件。

圖2是頂視示意圖，例示依據本揭露一些實施例之圖1的第一記憶體元件。

圖3是剖視側視示意圖，例示依據本揭露其他實施例的第二記憶體元件。

圖4是頂視示意圖，例示依據本揭露其他實施例之圖3的第二記憶體元件。

圖5是流程示意圖，例示本揭露一些實施例之記憶體元件的製備方法。

圖6到圖23是剖視示意圖，例示本揭露一些實施例在記憶體元件形成中的各中間階段。

以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。

此外，本揭露可在各種例子中重複元件編號及/或字母。這種重複是為了簡單以及清楚的目的，並且其本身並未規定所討論的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。

圖1是剖視側視示意圖，例示依據本揭露一些實施例的第一記憶體元件100。再者，圖2是頂視示意圖，例示依據本揭露一些實施例之圖1的第一記憶體元件100。在一些實施例中，第一記憶體元件100包括數個單元電容器胞，該等單元電容器胞呈行列配置。

在一些實施例中，第一記憶體元件100包括一半導體基底101。在一些實施例中，半導體基底101包括半導體材料，例如矽、鍺、砷化鎵或其組合。在一些實施例中，半導體基底101包括塊狀半導體材料。在一些實施例中，半導體基底101為一半導體晶圓(例如一矽晶圓)或是一絕緣體上覆半導體(SOI)晶圓(例如一絕緣體上覆矽晶圓)。在一些實施例中，半導體基底101為一矽基底。在一些實施例中，半導體基底101包括輕度摻雜單晶矽。在一些實施例中，半導體基底101為一p型基底。

在一些實施例中，半導體基底101包括數個主動區(AA)，該等主動區為在半導體基底101中的多個摻雜區。在一些實施例中，主動區水平延伸在半導體基底101之一上表面上或下。在一些實施例中，每一個主動區包括相同類型的一摻雜物。在一些實施例中，每一個主動區包括一種與包含在其他主動區中之摻雜物類型所不同之類型的摻雜物。在一些實施例中，每一個主動區具有相同的一導電類型。

在一些實施例中，半導體基底101包括一上表面101a以及一下表面101b，而下表面101b與上表面101a相對設置。在一些實施例中，上表面101a為半導體基底101的一前側，其中多個電子裝置或元件依序形成在上表面101a上並經配置以電性連接到一外部電路。在一些實施例中，下表面101b為半導體基底101的一後側，且沒有電子裝置或元件。

在一些實施例中，一著陸墊設置在半導體基底101之的上表面101a上。該著陸墊經配置以電性連接到一外部導電組件。在一些實施例中，該著陸墊包括導電材料，例如銅(Cu)、鎢(W)或類似物。

在一些實施例中，第一記憶體元件100包括一電容器107，從半導體基底101突伸設置。在一些實施例中，電容器107為一容器電容器(container capacitor)，並具有一圓形、橢圓形或多邊形剖面形狀。在一些實施例中，電容器107具有如圖2所示的一圓形剖面。在一些實施例中，電容器107為一雙面(double-sided)電容器，而雙面電容器是一下電極被兩片上電極所圍繞。在一些實施例中，電容器107設置在半導體基底101的該著陸墊上且電性連接到半導體基底101的該著陸墊。

在一些實施例中，電容器107包括一導電層107a，電性連接到半導體基底101。在一些實施例中，導電層107a為一電容器107的一電極107d或是電容器107之電極107d的一部分。在一些實施例中，導電層107a為電容器107的一下電極。在一些實施例中，電容器107的電極107d電性連接到該著陸墊。在一些實施例中，導電層107a包括導電材料，例如氮化鈦(TiN)或是氮化矽鈦(TiSiN)。

在一些實施例中，導電層107a包括一第一部分107b以及一第二部分107c，第一部分107b設置在半導體基底101上，第二部分107c從第一部分107b突伸並耦接到第一部分107b。在一些實施例中，第一部分107b接觸半導體基底101的上表面101a。在一些實施例中，第二部分107c遠離半導體基底101延伸並直立。在一些實施例中，第一部分107b大致正交於第二部分107c。在一些實施例中，第一部分107b與第二部分107c具有一相同厚度。

在一些實施例中，第一記憶體元件100包括一第一支撐層102，設置在半導體基底101上並圍繞電容器107設置。在一些實施例中，導電層107a的第一部分107b被第一支撐層102所圍繞。在一些實施例中，第一支撐層102圍繞導電層107a之第二部分107c的一部分。在一些實施例中，第一支撐層102為一蝕刻終止層。在一些實施例中，第一支撐層102包括氮化物、晶格氮化物(lattice nitride)、氮化矽或類似物。

在一些實施例中，第一記憶體元件100包括一第二支撐層104，設置在第一支撐層102上並圍繞電容器107。在一些實施例中，電容器107之導電層107a的第二部分107c被第二支撐層104所圍繞。在一些實施例中，第一支撐層102與第二支撐層104相互分隔開。在一些實施例中，第二支撐層104的一厚度大致等於第一支撐層102的一厚度。在一些實施例中，第二支撐層104為一蝕刻終止層。在一些實施例中，第二支撐層104與第一支撐層102包括一相同材料。在一些實施例中，第二支撐層104包括氮化物、晶格氮化物、氮化矽或類似物。

在一些實施例中，第二支撐層104包括一第一開口104a，延伸經過第二支撐層104且鄰近電容器107設置。在一些實施例中，第一支撐層102至少部分經由第一開口104a暴露。第一開口104a設置在第一支撐層102上。在一些實施例中，第一開口104a被電容器107之導電層107a的第二部分107c所圍繞。在一些實施例中，第一開口104a經配置以允許一蝕刻劑流經其中。在一些實施例中，第一開口104a朝向第一支撐層102而逐漸變細。

在一些實施例中，第一記憶體元件100包括一第三支撐層106，設置在第二支撐層104上。在一些實施例中，第三支撐層106圍繞電容器107。在一些實施例中，第三支撐層106圍繞電容器107之導電層107a的第二部分107c。在一些實施例中，第三支撐層106的一上表面大致與導電層107a的一上表面呈共面。在一些實施例中，第三支撐層106的一厚度大致大於第二支撐層104的一厚度。在一些實施例中，第三支撐層106的厚度大致大於第一支撐層102的厚度。

在一些實施例中，第二支撐層104設置在第一支撐層102與第三支撐層106之間。在一些實施例中，第三支撐層106與第一支撐層102以及第二支撐層104分隔開。在一些實施例中，第三支撐層106為一蝕刻終止層。在一些實施例中，第三支撐層106包括與第一支撐層102以及第二支撐層104相同的一材料。在一些實施例中，第三支撐層106包括氮化物、晶格氮化物、氮化矽或類似物。

在一些實施例中，第三支撐層106包括一第二開口106a，延伸經過第三支撐層106且鄰近電容器107設置。在一些實施例中，第一支撐層102至少部分經由第二開口106a暴露。在一些實施例中，第二支撐層104至少部分經由第二開口106a暴露。在一些實施例中，第二開口106a設置在第一開口104a上。在一些實施例中，第二開口106a設置在第二支撐層104上。

在一些實施例中，第二開口106a被電容器107之導電層107a的第二部分107c所圍繞。在一些實施例中，第二開口106a經配置以允許一蝕刻劑流經其中。在一些實施例中，第一開口104a的一寬度大致小於第二開口106a的一寬度。在一些實施例中，第二開口106a朝向第二支撐層104與該第一支撐層102而逐漸變細。

因為第二支撐層104具有經配置以允許該蝕刻劑流經其中的第一開口104a，所以在第一記憶體元件100的製造期間可防止或最小化電容器107之一導電層107a之偶發的減少。因此，可以提高電容器107之一整體結構的一強度。改善第一記憶體元件100的一整體效能。

圖3是剖視側視示意圖，例示依據本揭露其他實施例的第二記憶體元件200。再者，圖4是頂視示意圖，例示依據本揭露其他實施例之圖3的第二記憶體元件200。第二記憶體元件200類似於圖1的第一記憶體元件100，除了還移除導電層107a的一些部分以相較於圖1之第一記憶體元件100而擴大第二開口106a，因此形成如圖3所示的一第三開口109之外。

在一些實施例中，第三開口109設置在電容器107上。在一些實施例中，第三開口109朝向電容器107而逐漸變細。在一些實施例中，第三開口109的一寬度大致大於第一記憶體元件100之第二開口106a的寬度。在一些實施例中，導電層107a之第二部分107c的上表面所在的一位面低於第三支撐層106的上表面。在一些實施例中，在第二記憶體元件200中之電容器107的一高度大致小於在第一記憶體元件100中之電容器107的一高度。

圖5是流程示意圖，例示本揭露一些實施例之第一記憶體元件100或第二記憶體元件200的製備方法S300。圖6到圖23是剖視示意圖，例示本揭露一些實施例在第一記憶體元件100或第二記憶體元件200形成中的各中間階段。

如圖6到圖23所示的各階段亦例示地在圖5中的流程圖中描述。在下列的討論中，如圖6到圖23所示的各製造階段參考如圖5所示的各處理步驟進行討論。製備方法S300包括一些步驟，其描述以及說明並不視為對步驟順序的限制。製備方法S300包括一些步驟(S301、S302、S303、S304、S305、S306、S307、S308、S309)。

請參考圖6，依據圖5的步驟S301，提供一半導體基底101。在一些實施例中，半導體基底101包括半導體材料，例如矽、鍺、砷化鎵或其組合。在一些實施例中，半導體基底101包括一上表面101a以及一下表面101b，而下表面101b與上表面101a相對設置。在一些實施例中，上表面101a為半導體基底101的一前側，其中多個電子裝置或元件依序形成在上表面101a上並經配置以電性連接到一外部電路。在一些實施例中，下表面101b為半導體基底101的一後側，且沒有電子裝置或元件。

請參考圖7，依據圖5的步驟S302，一第一支撐層102設置在半導體基底101上。在一些實施例中，第一支撐層102藉由沉積、原子層沉積(ALD)或任何其他適合的製程而設置。在一些實施例中，第一支撐層102設置在半導體基底101的上表面101a上，以完全覆蓋半導體基底101。在一些實施例中，第一支撐層102包括氮化物、晶格氮化物、氮化矽或類似物。

請參考圖8，依據圖5的步驟S303，一第一模塑層103設置在第一支撐層102上。在一些實施例中，第一模塑層103藉由薄膜塗佈、化學氣相沉積(CVD)或任何其他適合製程所設置。在一些實施例中，第一模塑層103完全覆蓋第一支撐層102。在一些實施例中，第一模塑層103包括介電材料，例如氧化物、摻雜氧化物薄膜、硼磷矽酸鹽玻璃(BPSG)或類似物。

請參考圖9，依據圖5的步驟S304，一第二支撐層104設置在第一模塑層103上。在一些實施例中，第二支撐層104藉由沉積、ALD或任何其他適合的製程所設置。在一些實施例中，第二支撐層104完全覆蓋第一模塑層103。在一些實施例中，第二支撐層104包括氮化物、晶格氮化物、氮化矽或類似物。在一些實施例中，第一支撐層102與第二支撐層104包括一相同材料。

請參考圖10及圖11，依據圖5的步驟S305，移除第二支撐層104的一部分以形成一第一開口104a。圖11為圖10的一頂視圖。在一些實施例中，第二支撐層104的該部分藉由蝕刻、乾蝕刻或任何其他適合的製程所移除。在一些實施例中，第一開口104a延伸經過第二支撐層104。

在一些實施例中，第一模塑層103至少部分經由第一開口104a而暴露。在一些實施例中，在第一開口104a形成之後，第一模塑層103至少部分經由第二支撐層104而暴露。在一些實施例中，第一開口104a經配置以允許一蝕刻劑流經其中。在一些實施例中，第一開口104a朝向第一模塑層103而逐漸變細。

請參考圖12，依據圖5的步驟S306，一第二模塑層105設置在第二支撐層104上以及在第一開口104a內。在一些實施例中，第一模塑層103經由第一開口104a而至少部分接觸第二模塑層105。在一些實施例中，第一開口104a延伸在第一模塑層103與第二模塑層105之間。在一些實施例中，在第二模塑層105設置之前，形成第一開口104a。

在一些實施例中，第二模塑層105藉由薄膜塗佈、CVD或任何其他適合的製程而設置。在一些實施例中，第二模塑層105包括介電材料，例如氧化物、摻雜氧化物薄膜、BPSG或類似物。在一些實施例中，第一模塑層103以及第二模塑層105包括一相同材料。

在一些實施例中，在第二模塑層105設置之後，一第三支撐層106設置在如圖13所示的第二模塑層105上。在第三支撐層106設置之前，形成第一開口104a。在一些實施例中，第三支撐層106藉由沉積、ALD或任何其他適合的製程所設置。在一些實施例中，第三支撐層106完全覆蓋第二模塑層105。在一些實施例中，第三支撐層106包括氮化物、晶格氮化物、氮化矽或類似物。在一些實施例中，第一支撐層102、第二支撐層104以及第三支撐層106包括一相同材料。

請參考圖14及圖15，依據圖5的步驟S307，形成一溝槽108，而溝槽108延伸經過第一支撐層102、第一模塑層103、第二支撐層104以及第二模塑層105。在一些實施例中，溝槽108延伸經過第三支撐層106。圖15為圖14的一頂視圖。在一些實施例中，在溝槽108形成之前，形成第一開口104a。在一些實施例中，溝槽108的製作技術包含移除第一支撐層102、第一模塑層103、第二支撐層104以及第二模塑層105的一些部分。

在一些實施例中，一次或依序移除第一支撐層102、第一模塑層103、第二支撐層104以及第二模塑層105的該等部分。在一些實施例中，藉由蝕刻或任何其他適合的製程以移除第一支撐層102、第一模塑層103、第二支撐層104以及第二模塑層105的該等部分。在一些實施例中，半導體基底101至少部分經由溝槽108而暴露。

請參考圖16及圖17，依據圖5的步驟S308，一導電層107a共形於溝槽108設置。圖17為圖16的頂視圖。在一些實施例中，導電層107a包括導電材料，例如TiN或TiSiN。在一些實施例中，導電層107a藉由沉積或任何其他適合的製程所設置。在一些實施例中，導電層107a設置共形於第一支撐層102、第一模塑層103、第二支撐層104、第二模塑層105以及第三支撐層106的各側壁。在一些實施例中，導電層107a至少部分設置在半導體基底101上。在一些實施例中，第三支撐層106的一上表面經由導電層107a而暴露。在一些實施例中，第三支撐層106的上表面大致與導電層107a的一上表面呈共面。

在一些實施例中，在導電層107a設置之前，形成第一開口104a。在一些實施例中，導電層107a被第一支撐層102、第二支撐層104以及第三支撐層106所圍繞。在一些實施例中，導電層107a被第一模塑層103以及第二模塑層105所圍繞。

在一些實施例中，如圖18及圖19所示，移除第三支撐層106的一部分以形成一第二開口106a，且至少部分暴露第二模塑層105。圖19為圖18的頂視圖。在一些實施例中，第三支撐層106的該部分藉由蝕刻、乾蝕刻或任何其他適合的製程所移除。

在一些實施例中，在第三支撐層106的該部分移除之前，形成第一開口104a。在一些實施例中，第二開口106a經配置以允許一蝕刻劑流經其中。在一些實施例中，第二開口106a設置在第一開口104a上。在一些實施例中，第二開口106a朝向第二支撐層104與第一支撐層102而逐漸變細。

請參考圖20，依據圖5的步驟S309，移除第一模塑層103與第二模塑層105。在一些實施例中，第一模塑層103與第二模塑層105藉由蝕刻、濕蝕刻或任何其他適合的製程所移除。在一些實施例中，該移除包括將一蝕刻劑從第二開口106a流向第一開口104a。在一些實施例中，該蝕刻劑流經第二開口106a以移除第二模塑層105，然後待蝕刻劑流經第一開口104a以移除第一模塑層103。在一些實施例中，該蝕刻劑為一濕式蝕刻劑，例如氫氟酸(hydrofluoric acid)或類似物。

在一些實施例中，在第一模塑層103移除之前，形成第一開口104a。在一些實施例中，在第二模塑層105移除之後，立刻執行第一模塑層103的移除。在一些實施例中，在第三支撐層106的該部分移除之後，立刻執行第一模塑層103與第二模塑層105的移除。在一些實施例中，在第一模塑層103與第二模塑層105移除之後，第一支撐層102與第二支撐層104圍繞導電層107a。

在一些實施例中，導電層107a為電容器107的一電極107d或是電容器107之電極107d的一部分。在一些實施例中，導電層107a為電容器107的一下電極。在一些實施例中，電容器107的電極107d電性連接到該著陸墊。在一些實施例中，形成如圖1所示的一第一記憶體元件100。

因為在第二模塑層105移除之前，第二支撐層104具有經配置以允許該蝕刻劑流經其中的第一開口104a，所以在第二模塑層105移除之後可立刻執行第一模塑層103的移除。如此一來，在第一開口104a的形成期間可防止或最小化導電層107a之偶發的減少。因此，可加強電容器107之一整體結構的一強度。

在一些實施例中，在如圖16所示之導電層107a設置之後，圖2的第二記憶體元件200的製作技術可包括下列步驟。在如圖16所示的導電層107a設置之後，形成如圖21及圖22所示的一第三開口109。在一些實施例中，移除第三支撐層106、第二模塑層105以及導電層107a的一些部分以形成第三開口109。在一些實施例中，第三支撐層106、第二模塑層105以及導電層107a的該等部分藉由蝕刻或任何其他適合的製程所移除。在一些實施例中，第三開口109經配置以允許一蝕刻劑流經其中。

在一些實施例中，如圖23所示，在第三開口109形成之後，以類似於如上所述之步驟S309的方法，移除第一模塑層103與第二模塑層105。在一些實施例中，形成如圖3所示的第二記憶體元件200。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。